JPS6258569B2 - - Google Patents
Info
- Publication number
- JPS6258569B2 JPS6258569B2 JP55163647A JP16364780A JPS6258569B2 JP S6258569 B2 JPS6258569 B2 JP S6258569B2 JP 55163647 A JP55163647 A JP 55163647A JP 16364780 A JP16364780 A JP 16364780A JP S6258569 B2 JPS6258569 B2 JP S6258569B2
- Authority
- JP
- Japan
- Prior art keywords
- hold circuit
- circuit
- time constant
- output voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 238000007599 discharging Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は複数個のヘツドを有し、各ヘツドを切
換えて連続した信号を得る記録再生装置における
各ヘツドの出力レベル差を補正するための自動利
得制御装置に関し、例えば２ヘツド・ヘリカルス
キヤン型磁気録画再生装置の再生信号の自動利得
制御回路に用いて、その応答を速やかにすること
が出来る特徴を有するものである。
換えて連続した信号を得る記録再生装置における
各ヘツドの出力レベル差を補正するための自動利
得制御装置に関し、例えば２ヘツド・ヘリカルス
キヤン型磁気録画再生装置の再生信号の自動利得
制御回路に用いて、その応答を速やかにすること
が出来る特徴を有するものである。
２ヘツドヘリカルスキヤン型磁気録画再生装置
では、再生時、交互に再生される各磁気ヘツドの
再生信号を、スイツチング回路を用いて、一連の
連続した信号に変換している。この場合、記録テ
ープに記録された記録特性の差、各磁気ヘツドの
出力レベルの差、増幅器の利得の差等により、各
磁気ヘツドから再生されるレベルに差が生じ、信
号の切換時において、レベルに不連続が生じる。
では、再生時、交互に再生される各磁気ヘツドの
再生信号を、スイツチング回路を用いて、一連の
連続した信号に変換している。この場合、記録テ
ープに記録された記録特性の差、各磁気ヘツドの
出力レベルの差、増幅器の利得の差等により、各
磁気ヘツドから再生されるレベルに差が生じ、信
号の切換時において、レベルに不連続が生じる。
また、その特殊再生時、例えば静止画、スロー
モーシヨン、スピード再生では、磁気テープ上の
複数の記録トラツクにまたがつて再生されるため
トラツクとトラツクの間を再生する際、再生レベ
ルは急激に低下する。
モーシヨン、スピード再生では、磁気テープ上の
複数の記録トラツクにまたがつて再生されるため
トラツクとトラツクの間を再生する際、再生レベ
ルは急激に低下する。
VHS方式の磁気録画再生装置において、再生
信号は周波数変調された輝度信号（FM信号）
と、低域変換されたクロマ信号とを含んでいる。
FM信号は、リミツタ及び復調器で輝度信号に復
調され、低域変換されたクロマ信号は、AFC回
路、APC回路でジツタ補正され、もとの周波数
に戻される。
信号は周波数変調された輝度信号（FM信号）
と、低域変換されたクロマ信号とを含んでいる。
FM信号は、リミツタ及び復調器で輝度信号に復
調され、低域変換されたクロマ信号は、AFC回
路、APC回路でジツタ補正され、もとの周波数
に戻される。
この際、FM信号を処理するリミツタとして
は、最適な入力レベルが存在し、大きすぎたり、
小さすぎると、復調信号のＳ／Ｎの悪化、キヤリ
アリーク、反転現象等特性の悪化の原因となる。
またドロツプアウト妨害を補償するため、磁気録
画再生装置にはドロツプアウト補償装置が設けら
れているが、このドロツプアウト妨害の検出は、
一般に、FM信号をピーク検波することにより行
なつていて、この検出装置に入力されるFM信号
も適当なレベルに設定する必要がある。したがつ
て、リミツタ、ドロツプアウト検出装置の前に、
自動利得制御装置を設けることは有用であるが、
その応答速度は、前述のヘツド切換時、トラツク
間再生時の様な急激なレベル変化にも対応出来る
ものが必要であるが、これらに十分応答させるよ
うな設定であると、正常な再生時における細かい
レベル変動にも応答しすぎることになり、FM信
号が位相変調を受ける等の問題が発生し好ましく
ない。また、クロマ信号においても、出力信号レ
ベルを一定にするため、バースト信号レベルを検
出し、バーストレベルを一定にする自動利得制御
装置（ACC回路）が使用されるが、この場合
も、ヘツド切換時、トラツク間の再生時における
応答を速くし、かつ、ほぼ一定レベルで再生され
ている部分については、応答を遅くしたいという
要求がある。
は、最適な入力レベルが存在し、大きすぎたり、
小さすぎると、復調信号のＳ／Ｎの悪化、キヤリ
アリーク、反転現象等特性の悪化の原因となる。
またドロツプアウト妨害を補償するため、磁気録
画再生装置にはドロツプアウト補償装置が設けら
れているが、このドロツプアウト妨害の検出は、
一般に、FM信号をピーク検波することにより行
なつていて、この検出装置に入力されるFM信号
も適当なレベルに設定する必要がある。したがつ
て、リミツタ、ドロツプアウト検出装置の前に、
自動利得制御装置を設けることは有用であるが、
その応答速度は、前述のヘツド切換時、トラツク
間再生時の様な急激なレベル変化にも対応出来る
ものが必要であるが、これらに十分応答させるよ
うな設定であると、正常な再生時における細かい
レベル変動にも応答しすぎることになり、FM信
号が位相変調を受ける等の問題が発生し好ましく
ない。また、クロマ信号においても、出力信号レ
ベルを一定にするため、バースト信号レベルを検
出し、バーストレベルを一定にする自動利得制御
装置（ACC回路）が使用されるが、この場合
も、ヘツド切換時、トラツク間の再生時における
応答を速くし、かつ、ほぼ一定レベルで再生され
ている部分については、応答を遅くしたいという
要求がある。
本発明は、自動利得制御装置にあつて、入力信
号がほぼ一定レベルの時は、応答速度を遅くし、
入力信号レベルが急激に変化した時、応答速度を
速める手段を提供するものである。
号がほぼ一定レベルの時は、応答速度を遅くし、
入力信号レベルが急激に変化した時、応答速度を
速める手段を提供するものである。
以下、図面により本発明を説明する。
第１図は従来の自動利得制御装置を示すブロツ
ク図、第２図は本発明の構成を説明するブロツク
図、第３図は本発明によつて追加される部分の具
体的な回路例、第４図は各部の信号波形を説明す
るものである。
ク図、第２図は本発明の構成を説明するブロツク
図、第３図は本発明によつて追加される部分の具
体的な回路例、第４図は各部の信号波形を説明す
るものである。
第１図において、端子１に入つた入力信号は利
得を可変出来る増幅器２で増幅され、検波回路３
に導かれる。検波回路３で検波された信号は、ホ
ールド回路４で、その時定数で決る特性で、電圧
が保持される。この電圧は、前記増幅器２の利得
を制御して、出力レベルのそろつた信号が、端子
５に得られる。
得を可変出来る増幅器２で増幅され、検波回路３
に導かれる。検波回路３で検波された信号は、ホ
ールド回路４で、その時定数で決る特性で、電圧
が保持される。この電圧は、前記増幅器２の利得
を制御して、出力レベルのそろつた信号が、端子
５に得られる。
第２図において、基本的な構成は、第１図と同
じである。即ち、１は入力信号端子、２は利得を
可変出来る増幅器、３は検波回路、４はホールド
回路、５は出力端子である。６は本発明により追
加された第２のホールド回路である。また、７は
第２のホールド回路６の出力により、第１のホー
ルド回路４の時定数又は放電電流を変化させる回
路である。さらに、８，９はバツフア回路であり
検波回路３の出力を互に影響を及ぼすことなく、
第１、第２のホールド回路４，６に伝えるため、
必要に応じて付加されるものである。もちろん、
バツフア回路を兼ねて、増幅器２の出力を検波す
る検波回路３を第１、第２のホールド回路４，６
の前に、それぞれ１つづつ配置しても良い。
じである。即ち、１は入力信号端子、２は利得を
可変出来る増幅器、３は検波回路、４はホールド
回路、５は出力端子である。６は本発明により追
加された第２のホールド回路である。また、７は
第２のホールド回路６の出力により、第１のホー
ルド回路４の時定数又は放電電流を変化させる回
路である。さらに、８，９はバツフア回路であり
検波回路３の出力を互に影響を及ぼすことなく、
第１、第２のホールド回路４，６に伝えるため、
必要に応じて付加されるものである。もちろん、
バツフア回路を兼ねて、増幅器２の出力を検波す
る検波回路３を第１、第２のホールド回路４，６
の前に、それぞれ１つづつ配置しても良い。
第３図において、トランジスタT1，T2、電流
源I1は検波回路３を構成する。本回路例は両波検
波の例で、トランジスタT1，T2のベースにはそ
れぞれ増幅器２からの逆極性の出力信号が加えら
れる。トランジスタT1，T2のエミツタから取り
出された検波信号は、バツフア回路８，９を構成
するトランジスタT3，T4を介して、抵抗R1，
R2、容量C1で構成される第１のホールド回路
４、抵抗R3，R4、容量C2で構成される第２のホ
ールド回路６に加えられ、電圧が保持される。前
述の記号R1〜R4，C1，C2はそれぞれの抵抗値、
容量値をも表わすものとすると、第１のホールド
回路４の充電時定数はT1＝R1C1、放電時定数は
T2＝R2C1、第２のホールド回路６の充電時定数
はT3＝R3C2、放電時定数はT4＝R4C2となる。入
力信号をそのピーク値で検波する場合、一般に充
電時定数を小さくするのが普通で、R1，R3はバ
ツフア回路の出力インピーダンスで置きかえられ
ることもある。ここで、容量値をC1＞C2とし
て、T2＞T4とし、第２のホールド回路の時定数
を第１のホールド回路の時定数に比べ小さくした
のが本発明の特徴である。第４図において、ａは
入力端子１における入力信号の波形で、ヘツド出
力に差があり、各ヘツドに切換えた時、大幅なレ
ベル変動が生じている例である。同図ｂは第１の
ホールド回路４の出力、同図ｃは第２のホールド
回路６の出力、同図ｄは増幅器２の出力信号波形
である。第４図ｂ，ｄにおける実線部は第１図に
示す従来例の場合であつて、第２図に示す本発明
により改善された応答波形はｂ，ｄにおいて破線
で示している。今、前述の様な理由で、第１のホ
ールド回路の放電時定数を大きくすると、第４図
ｂに示す様に放電時間がかかり、第４図ｄの様
に、所定の出力レベルに達するまでの時間が長く
なる。これに対し、第２のホールド回路の時定数
は小さいので、第４図ｃに示す様に、その出力波
形は増幅器２の出力波形のエンベロープにほぼ等
しくなる。第３図において、抵抗R5は第１のホ
ールド回路の放電時定数を小さくするための放電
抵抗で、ダイオードD1、トランジスタT5は第２
のホールド回路出力電圧により、その放電電流を
制御するものである。第４図ｄに示す様に増幅器
２の出力レベルが所定値より小さくなつた場合、
第４図ｃに示す第２のホールド回路の出力レベル
が小さくなり、トランジスタT5のエミツタのレ
ベルが下がり、ダイオードD1を導通させ、第１
のホールド回路の放電電流を増加して、放電時定
数を小ならしめ、自動利得制御装置の出力が所定
のレベルに達するのを早くする。第３図におい
て、抵抗R6はR6I1なる直流電圧で電位をシフトす
るためのもので、第１のホールド回路の出力レベ
ルを第２のホールド回路のそれに対し、若干低く
することにより、第１、第２のホールド回路が応
答し終つて、増幅器出力レベルが所定のレベルに
ある時、ダイオードD1を確実に遮断して第２の
ホールド回路の影響をなくして、第１のホールド
回路だけで決る安定な出力を得ることができる様
にするものである。
源I1は検波回路３を構成する。本回路例は両波検
波の例で、トランジスタT1，T2のベースにはそ
れぞれ増幅器２からの逆極性の出力信号が加えら
れる。トランジスタT1，T2のエミツタから取り
出された検波信号は、バツフア回路８，９を構成
するトランジスタT3，T4を介して、抵抗R1，
R2、容量C1で構成される第１のホールド回路
４、抵抗R3，R4、容量C2で構成される第２のホ
ールド回路６に加えられ、電圧が保持される。前
述の記号R1〜R4，C1，C2はそれぞれの抵抗値、
容量値をも表わすものとすると、第１のホールド
回路４の充電時定数はT1＝R1C1、放電時定数は
T2＝R2C1、第２のホールド回路６の充電時定数
はT3＝R3C2、放電時定数はT4＝R4C2となる。入
力信号をそのピーク値で検波する場合、一般に充
電時定数を小さくするのが普通で、R1，R3はバ
ツフア回路の出力インピーダンスで置きかえられ
ることもある。ここで、容量値をC1＞C2とし
て、T2＞T4とし、第２のホールド回路の時定数
を第１のホールド回路の時定数に比べ小さくした
のが本発明の特徴である。第４図において、ａは
入力端子１における入力信号の波形で、ヘツド出
力に差があり、各ヘツドに切換えた時、大幅なレ
ベル変動が生じている例である。同図ｂは第１の
ホールド回路４の出力、同図ｃは第２のホールド
回路６の出力、同図ｄは増幅器２の出力信号波形
である。第４図ｂ，ｄにおける実線部は第１図に
示す従来例の場合であつて、第２図に示す本発明
により改善された応答波形はｂ，ｄにおいて破線
で示している。今、前述の様な理由で、第１のホ
ールド回路の放電時定数を大きくすると、第４図
ｂに示す様に放電時間がかかり、第４図ｄの様
に、所定の出力レベルに達するまでの時間が長く
なる。これに対し、第２のホールド回路の時定数
は小さいので、第４図ｃに示す様に、その出力波
形は増幅器２の出力波形のエンベロープにほぼ等
しくなる。第３図において、抵抗R5は第１のホ
ールド回路の放電時定数を小さくするための放電
抵抗で、ダイオードD1、トランジスタT5は第２
のホールド回路出力電圧により、その放電電流を
制御するものである。第４図ｄに示す様に増幅器
２の出力レベルが所定値より小さくなつた場合、
第４図ｃに示す第２のホールド回路の出力レベル
が小さくなり、トランジスタT5のエミツタのレ
ベルが下がり、ダイオードD1を導通させ、第１
のホールド回路の放電電流を増加して、放電時定
数を小ならしめ、自動利得制御装置の出力が所定
のレベルに達するのを早くする。第３図におい
て、抵抗R6はR6I1なる直流電圧で電位をシフトす
るためのもので、第１のホールド回路の出力レベ
ルを第２のホールド回路のそれに対し、若干低く
することにより、第１、第２のホールド回路が応
答し終つて、増幅器出力レベルが所定のレベルに
ある時、ダイオードD1を確実に遮断して第２の
ホールド回路の影響をなくして、第１のホールド
回路だけで決る安定な出力を得ることができる様
にするものである。
第５図は、第２のホールド回路の出力により、
第１のホールド回路の放電電流を変化させる回路
の他の例である。第５図において、トランジスタ
T6、抵抗R7，R8及びトランジスタT7、抵抗R9は
バツフア回路、トランジスタT8、抵抗R10、第１
のホールド回路の放電電流を増加する放電回路、
トランジスタT9はその制御用トランジスタであ
る。ここで、抵抗R7，R8の比を適当に選ぶこと
により、第３図における抵抗R6と同様、放電回
路の動作を変えることができる。
第１のホールド回路の放電電流を変化させる回路
の他の例である。第５図において、トランジスタ
T6、抵抗R7，R8及びトランジスタT7、抵抗R9は
バツフア回路、トランジスタT8、抵抗R10、第１
のホールド回路の放電電流を増加する放電回路、
トランジスタT9はその制御用トランジスタであ
る。ここで、抵抗R7，R8の比を適当に選ぶこと
により、第３図における抵抗R6と同様、放電回
路の動作を変えることができる。
以上において、説明は入力信号として、磁気録
画再生装置で再生される周波数変調された信号に
ついて説明したが、本発明はクロマ再生信号用の
自動利得制御回路についても応用が可能である。
この場合は、検波回路の前に必要に応じて、バー
ストゲート回路が配置されることになる。
画再生装置で再生される周波数変調された信号に
ついて説明したが、本発明はクロマ再生信号用の
自動利得制御回路についても応用が可能である。
この場合は、検波回路の前に必要に応じて、バー
ストゲート回路が配置されることになる。
次に本発明をFM信号を処理する系に用いた場
合、第２のホールド回路の時定数を適当に選ぶこ
とにより、その出力信号をドロツプアウト補償装
置の制御信号として用いることが出来る。ドロツ
プアウト補償装置は構成要素として入力信号を所
定の時間遅延させる遅延装置と、入力信号に欠除
部分すなわちドロツプアウト妨害がある時、入力
信号を所定時間遅延させた信号に置き換えるゲー
ト回路とドロツプアウトの有無を検出する検出回
路より成るものであつて、この検出回路に用いる
ホールド回路の時定数は自動利得制御装置に用い
る第１のホールド回路の時定数より十分に小さい
ため、これを自動利得制御装置の第２のホールド
回路と共用することが可能である。
合、第２のホールド回路の時定数を適当に選ぶこ
とにより、その出力信号をドロツプアウト補償装
置の制御信号として用いることが出来る。ドロツ
プアウト補償装置は構成要素として入力信号を所
定の時間遅延させる遅延装置と、入力信号に欠除
部分すなわちドロツプアウト妨害がある時、入力
信号を所定時間遅延させた信号に置き換えるゲー
ト回路とドロツプアウトの有無を検出する検出回
路より成るものであつて、この検出回路に用いる
ホールド回路の時定数は自動利得制御装置に用い
る第１のホールド回路の時定数より十分に小さい
ため、これを自動利得制御装置の第２のホールド
回路と共用することが可能である。
第６図に示すドロツプアウト補償装置は一例で
あつて、自動利得制御装置出力端子５はスイツチ
回路１０の入力端子の一方に結合され、スイツチ
回路１０の出力端子は遅延装置１１に入力され
る。遅延装置１１の出力端子はフイールドバツク
ループにより、スイツチ回路１０の他方の入力端
子に結合される。ドロツプアウト妨害がない時
は、スイツチ回路出力は自動利得制御装置の出力
５に結合され、ドロツプアウト妨害が発生した
時、スイツチ回路１０は遅延装置１１の出力端子
に結合され、スイツチ回路１０の出力端子にドロ
ツプアウト妨害が除去された信号が取り出され
る。以上において、ドロツプアウト妨害の有無の
検出は第２のホールド回路６の出力信号を波形整
形回路１２により波形整形することにより得られ
る。波形整形回路１２にはヒステリシス特性を持
たせ、第２のホールド回路６出力における微少変
動の影響をなくす様にするのが好ましい。
あつて、自動利得制御装置出力端子５はスイツチ
回路１０の入力端子の一方に結合され、スイツチ
回路１０の出力端子は遅延装置１１に入力され
る。遅延装置１１の出力端子はフイールドバツク
ループにより、スイツチ回路１０の他方の入力端
子に結合される。ドロツプアウト妨害がない時
は、スイツチ回路出力は自動利得制御装置の出力
５に結合され、ドロツプアウト妨害が発生した
時、スイツチ回路１０は遅延装置１１の出力端子
に結合され、スイツチ回路１０の出力端子にドロ
ツプアウト妨害が除去された信号が取り出され
る。以上において、ドロツプアウト妨害の有無の
検出は第２のホールド回路６の出力信号を波形整
形回路１２により波形整形することにより得られ
る。波形整形回路１２にはヒステリシス特性を持
たせ、第２のホールド回路６出力における微少変
動の影響をなくす様にするのが好ましい。
以上説明した如く、本発明によると、簡単な回
路の追加により、自動利得制御装置の定常状態す
なわち入力信号がほぼ一定で、出力が十分に追従
している状態において、応答速度すなわちホール
ド回路の時定数を必要かつ十分大きい値に設定し
ても、入力信号に急激なレベル変動、特に急激に
小さくなつた場合、ホールド回路の時定数又は放
電電流を変化させることにより、定常状態の時定
数に影響を及ぼすことなく、応答速度を速くする
ことが可能となる。さらに、本発明において追加
される第２のホールド回路はFM信号の自動利得
制御装置に使用する場合、磁気録画再生装置とし
ては現在のところ不可欠なドロツプアウト補償装
置のドロツプアウト検出装置と共用出来、回路の
有効な利用を図ることが出来る。特に、自動利得
制御装置、ドロツプアウト妨害検出装置を同一チ
ツプ上に集積化する場合、従来からそれぞれにホ
ールド回路を設ける必要があるため各１端子づつ
合計２端子を必要とするが、本発明においては、
これら２端子に設けられた２つのホールド回路を
有効に利用し、新たに端子を追加することなく、
本発明による新たな追加回路をすべて集積回路上
に集積することが出来るため、コスト上昇がほと
んど併なわないという大きなメリツトも持つてい
るものである。
路の追加により、自動利得制御装置の定常状態す
なわち入力信号がほぼ一定で、出力が十分に追従
している状態において、応答速度すなわちホール
ド回路の時定数を必要かつ十分大きい値に設定し
ても、入力信号に急激なレベル変動、特に急激に
小さくなつた場合、ホールド回路の時定数又は放
電電流を変化させることにより、定常状態の時定
数に影響を及ぼすことなく、応答速度を速くする
ことが可能となる。さらに、本発明において追加
される第２のホールド回路はFM信号の自動利得
制御装置に使用する場合、磁気録画再生装置とし
ては現在のところ不可欠なドロツプアウト補償装
置のドロツプアウト検出装置と共用出来、回路の
有効な利用を図ることが出来る。特に、自動利得
制御装置、ドロツプアウト妨害検出装置を同一チ
ツプ上に集積化する場合、従来からそれぞれにホ
ールド回路を設ける必要があるため各１端子づつ
合計２端子を必要とするが、本発明においては、
これら２端子に設けられた２つのホールド回路を
有効に利用し、新たに端子を追加することなく、
本発明による新たな追加回路をすべて集積回路上
に集積することが出来るため、コスト上昇がほと
んど併なわないという大きなメリツトも持つてい
るものである。
第１図は従来例を示すブロツク図、第２図は本
発明の基本例を示すブロツク図、第３図はその具
体的な回路図、第４図は動作説明図、第５図は同
要部の具体的な回路図、第６図は本発明の他の例
を示すブロツク図である。 ２……増幅器、３……検波回路、４，６……ホ
ールド回路、７……時定数可変回路、８，９……
バツフア回路、１１……遅延回路、１２……波形
整形回路。
発明の基本例を示すブロツク図、第３図はその具
体的な回路図、第４図は動作説明図、第５図は同
要部の具体的な回路図、第６図は本発明の他の例
を示すブロツク図である。 ２……増幅器、３……検波回路、４，６……ホ
ールド回路、７……時定数可変回路、８，９……
バツフア回路、１１……遅延回路、１２……波形
整形回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号波を増幅する増幅器と、その増幅器
からの信号波出力電圧を検波する検波装置と、そ
の検波装置の出力電圧を保持する第１のホールド
回路と、第１のホールド回路により保持された電
圧により前記増幅器の利得を制御する制御手段と
を具備する自動利得制御装置において、前記第１
のホールド回路の時定数より小さい時定数で、前
記検波装置の出力電圧を保持する第２のホールド
回路と、その第２のホールド回路の出力電圧に応
じて前記第１のホールド回路の時定数又は充放電
電流を変える手段とを設け、前記検波装置の出力
電圧が急変した時第１のホールド回路の応答性を
早める構成としたことを特徴とする自動利得制御
装置。 ２ 入力信号波を増幅する増幅器と、その増幅器
からの信号波出力電圧を検波する検波装置と、そ
の検波装置の出力電圧を保持する第１のホールド
回路と、第１のホールド回路により保持された電
圧により前記増幅器の利得を制御する制御手段と
を具備する自動制御装置と、入力信号を予定した
時間遅延させる遅延装置を具備し、入力信号に欠
除部分がある時、欠除部分を前記遅延装置の出力
で置き換えるドロツプアウト補償装置とを有する
再生装置において、前記第１のホールド回路の時
定数より小さい時定数で、前記検波装置の出力電
圧を保持する第２のホールド回路と、その第２の
ホールド回路の出力電圧に応じて前記第１のホー
ルド回路の時定数又は充放電電流を変える手段
と、前記第２のホールド回路の出力電圧に応じて
前記ドロツプアウト補償装置を制御する手段とを
設けたことを特徴とする自動利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16364780A JPS5787223A (en) | 1980-11-19 | 1980-11-19 | Automatic gain controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16364780A JPS5787223A (en) | 1980-11-19 | 1980-11-19 | Automatic gain controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5787223A JPS5787223A (en) | 1982-05-31 |
| JPS6258569B2 true JPS6258569B2 (ja) | 1987-12-07 |
Family
ID=15777913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16364780A Granted JPS5787223A (en) | 1980-11-19 | 1980-11-19 | Automatic gain controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5787223A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551688A (en) * | 1984-05-23 | 1985-11-05 | Rockwell International Corporation | Delay compensated automatic gain control |
| EP2728748B1 (en) * | 2011-06-30 | 2016-04-06 | Nippon Telegraph And Telephone Corporation | Automatic gain adjusting circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310829A (en) * | 1976-07-16 | 1978-01-31 | Yuasa Battery Co Ltd | Method of producing lead battery |
| JPS574610A (en) * | 1980-06-11 | 1982-01-11 | Arupain Kk | Automatic gain controlling circuit |
-
1980
- 1980-11-19 JP JP16364780A patent/JPS5787223A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310829A (en) * | 1976-07-16 | 1978-01-31 | Yuasa Battery Co Ltd | Method of producing lead battery |
| JPS574610A (en) * | 1980-06-11 | 1982-01-11 | Arupain Kk | Automatic gain controlling circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5787223A (en) | 1982-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63305686A (ja) | ドロップアウト検出回路 | |
| JPS61154379A (ja) | ビデオテ−プレコ−ダの高速再生装置 | |
| US4321618A (en) | Reproducing system for video tape recorders | |
| JPS6258569B2 (ja) | ||
| KR950015343A (ko) | 비디오테이프레코더의 스큐보상장치 | |
| US4648118A (en) | Apparatus for reducing noise in audio signals | |
| US4549225A (en) | Color video signal processing circuit for performing level control and time axis deviation compensation | |
| JPH0250522B2 (ja) | ||
| US5223946A (en) | Apparatus using comparator to detect drop-out of recorded video signal | |
| EP0398372A2 (en) | Drop out compensation circuit | |
| KR100256013B1 (ko) | 디지탈 신호 처리 장치 | |
| JP2735544B2 (ja) | 映像信号再生装置 | |
| JPS62249575A (ja) | 画像再生装置用回路配置 | |
| JPH0746410B2 (ja) | 磁気記録再生装置 | |
| JP2636224B2 (ja) | 磁気再生装置 | |
| JPS59104875A (ja) | ドロツプアウト補償装置 | |
| JP2661686B2 (ja) | ループゲイン制御装置 | |
| JP2754542B2 (ja) | 映像信号処理回路 | |
| JP2558781B2 (ja) | 映像信号処理装置 | |
| KR930001113Y1 (ko) | 변속재생시의 트래킹 프로세트회로 | |
| JPH04104584A (ja) | 自動利得制御回路 | |
| JPS6115636B2 (ja) | ||
| JPS60117449A (ja) | 振幅低下検出回路 | |
| JPH03152763A (ja) | Ｆｍ信号再生装置 | |
| JPS585039A (ja) | 交流電圧に依存する制御直流電圧の発生回路装置 |