KR950025778A - 반도체메모리장치 - Google Patents

반도체메모리장치 Download PDF

Info

Publication number
KR950025778A
KR950025778A KR1019950002637A KR19950002637A KR950025778A KR 950025778 A KR950025778 A KR 950025778A KR 1019950002637 A KR1019950002637 A KR 1019950002637A KR 19950002637 A KR19950002637 A KR 19950002637A KR 950025778 A KR950025778 A KR 950025778A
Authority
KR
South Korea
Prior art keywords
bit line
semiconductor memory
memory device
switch element
reading
Prior art date
Application number
KR1019950002637A
Other languages
English (en)
Other versions
KR100199786B1 (ko
Inventor
테츠지 나카쿠마
타츠미 스미
히로시게 히라노
죠지 나카네
노부유키 모리와키
토시오 무크노키
Original Assignee
모리시타 요이찌
미쓰시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 미쓰시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR950025778A publication Critical patent/KR950025778A/ko
Application granted granted Critical
Publication of KR100199786B1 publication Critical patent/KR100199786B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리셀커패시터로서 강유전체커패시터를 사용한 반도체메모리장치에 있어서, 미리 설정된 최대 판독회수를 초과한 후는, 정상적인 데이터의 판독을 할 수 없게 하는 기능을 가지게 한 반도체 메모리장치를 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 비트선(BL)와, 워드선(WL)과, 셀플레이트전극(CP)와, MOS트랜지스터(Qn) 및 강유전체커패시터(CS)로 이루어진 메모리셀과, 비트선(BL) 용량치를 변경하는 변경수단으로 이루어진 반도체 메모리장치(4)이다. 이 변경수단은, 비트선(BL)에 접속된 스위치소자와, 이 스위치소자에 접속된 커패시터(Ct)로 구성된다, 데이터제공자와 데이터 사용자간에 미리 설정한 최대판독회수의 판독동작이 종료한 후는, 스위치소자를 스위치온의 상태로 하므로서, 비트선(BL)에 커패시터(Ct)가 접속된다. 이 때문에 비트선용량장치가 부적절한 값으로 되어, 올바른 데이터의 판독을 할 수 없게 하는 것을 특징으로 한 것이다.

Description

반도체메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 회로구성도.

Claims (17)

1쌍의 비트선과, 워드선과, 셀플레이트전극과, MOS트랜지스터와 강유전체커패시터로 이루어지고, 또한 상기 비트선, 상기 워드선 및 상기 셀플레이트전극에 접속된 메모리셀과, 미리 설정된 최대판독회수를 초과하는 판독시에, 상기 최대판독회수이내의 판독시에 있어서의 판독데이터와 동일한 데이터가 판독되는 것을 방지하는 방어수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제1항에 있어서, 상기 방어수단이, 적어도 한쪽의 상기 비트선의 비트선용량치를 바꾸는 변경수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제2항에 있어서, 상기 변경수단이, 적어도 한쪽의 상기 비트선에 접속된 회수제한용 스위치소자와 이 회수제한용 스위치소자에 접속된 회수제한용 커패시터로 이루어진 것을 특징으로 하는 반도체메모리장치.
제3항에 있어서, 상기 회수제한용 스위치소자가 스위치온의 상태에 있을 때, 한쪽의 상기 비트선의 비트선용량치와 다른쪽의 상기 비트선의 비트선용량치가 다른 것을 특징으로 하는 반도체메모리장치.
제3항에 있어서, 상기 비트선의 각각에 비트선용량을 조정하기 위한 조정용 커패시터가 또 접속되고, 상기 회수제한용 스위치소자가 스위치온의 상태에 있을때, 양쪽의 상기 비트선의 비트선용량치가 서로 동등한 것을 특징으로 하는 반도체메모리장치.
제3항에 있어서, 상기 비트선의 양쪽에 상기 회수제한용 스위치소자가 각각 접속되고, 상기 회수제한용 스위치소자가 스위치온의 상태에 있을 때의 비트선용량치와 상기 회수제한용 스위치소자가 스우치오프의 상태에 있을때의 비트선용량치가 다른 것을 특징으로 하는 반도체메모리장치.
제2항에 있어서, 상기 변경수단에 접속된 제어수단이 부가되고, 이 제어수단이, 상기 최대판독회수로부터 실제로 판독된 회수를 감산하는 감산회로와, 상기 감산회로에서 감산된 판독회수를 기억하는 기억수단과, 상기 기억수단으로부터 판독된 감산후의 판독회수를 판정하는 판정회로로 이루어진 것을 특징으로 하는 반도체메모리장치.
제1항에 있어서, 상기 방어수단이, 상기 초대판독회수의 판독을 종료한 후의 기록시에, 상기 메모리셀에 공급하는 구동신호중의 적어도 1개에 있어서의 논리전압의 반전타이밍을 최대판독회수의 판독전의 기록기에 있어서의 구동신호의 논리전압의 반전타이밍과는 바꾸는 신호반전수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제8항에 있어서, 상기 신호반전수단이, 상기 비트선의 양쪽에 있어서의 논리전압을 동일하게 하고, 계속해서 상기 셀플레이트전극의 논리전압을 반전시키는 수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제9항에 있어서, 상기 비트선의 논리전압을 동일하게 하는 수단이, 상기 비트선을 프리차지하기 위한 제어신호에 의해서 상기 한쪽의 비트선의 논리전압을 반전시키는 수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제9항에 있어서, 상기 비트선의 각각에, 스위치소자를 개재해서 접속된 데이터선을 부가하고, 상기 비트선의 논리전압을 동일하게 하는 수단이, 상기 데이터선으로부터 상기 비트선의 양쪽에 동일한 논리전압을 공급하는 수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제8항에 있어서, 상기 신호반전수단이, 상기 비트선의 양쪽에 있어서의 논리전압을 각각 반전시키고, 계속해서 셀플레이트전극의 논리전압을 반전시키는 수단으로 이루어진 것을 특징으로 하는 반도체 메모리장치.
제8항에 있어서, 상기 신호반전수단에 접속된 제어수단이 부가되고, 이 제어수단이, 상기 최대판독회수로부터 실제로 판독된 회수를 감산하는 감산회로와, 상기 감산회로에서 감산된 판독회수를 기억하는 기억수단과, 상기 기억수단으로부터 판독된 감산 후의 판독회수를 판정하는 판정회로로 이루어진 것을 특징으로 하는 반도체 메모리장치.
제1항에 있어서, 상기 방어수단이, 상기 최대판독회수의 판독을 종료한 후의 기록시 또는 판독시에 상기 메모리셀에의 구동신호의 공급을 정지하는 정지수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제14항에 있어서, 상기 비트선에 접속된 센스앰프가 더부가 되고, 상기 정지수단이, 상기 셀플레이트전극 및 상기 센스앰프의 각각에 접속된 스위치소자와, 상기 셀플레이트전극 및 상기 센스앰프의 각각을 상기 스위치소자를 개재해서 접지하는 접지수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제14항에 있어서, 상기 정지수단이, 상기 워드선 및 상기 셀플레이트전극의 각각에 접속된 스위치소자와, 상기 워드선 및 상기 셀플레이트전극을 상기 스위치소자를 개재해서 접지하는 접지수단으로 이루어진 것을 특징으로 하는 반도체메모리장치.
제14항에 있어서, 상기 정지수단에 접속된 제어수단이 부가되고, 상기 제어수단이, 상기 최대판독회수로부터 실제로 판독된 회수를 감산하는 감산회로와, 상기 감산회로에서 감산된 판독회수를 기억하는 기억수단과, 상기 기억수단으로부터 판독된 감산 후의 판독회수를 판정하는 판정회로로 이루어진 것을 특징으로 하는 반도체메모리장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950002637A 1994-02-15 1995-02-14 반도체메모리장치 KR100199786B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01826894A JP3191549B2 (ja) 1994-02-15 1994-02-15 半導体メモリ装置
JP94-18268 1994-02-15

Publications (2)

Publication Number Publication Date
KR950025778A true KR950025778A (ko) 1995-09-18
KR100199786B1 KR100199786B1 (ko) 1999-06-15

Family

ID=11966916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002637A KR100199786B1 (ko) 1994-02-15 1995-02-14 반도체메모리장치

Country Status (7)

Country Link
US (1) US5515312A (ko)
EP (1) EP0667620B1 (ko)
JP (1) JP3191549B2 (ko)
KR (1) KR100199786B1 (ko)
CN (1) CN1096680C (ko)
DE (1) DE69422901T2 (ko)
TW (1) TW248603B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953316B2 (ja) * 1994-08-12 1999-09-27 日本電気株式会社 不揮発性強誘電体メモリ
US5798964A (en) * 1994-08-29 1998-08-25 Toshiba Corporation FRAM, FRAM card, and card system using the same
JP3186485B2 (ja) * 1995-01-04 2001-07-11 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
JP2748873B2 (ja) * 1995-01-04 1998-05-13 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
JPH08194679A (ja) * 1995-01-19 1996-07-30 Texas Instr Japan Ltd ディジタル信号処理方法及び装置並びにメモリセル読出し方法
US5764561A (en) * 1995-11-16 1998-06-09 Rohm Co., Ltd. Ferroelectric memory devices and method of using ferroelectric capacitors
WO1997032311A1 (fr) * 1996-02-28 1997-09-04 Hitachi, Ltd. Memoire ferroelectrique
US6330178B1 (en) 1996-02-28 2001-12-11 Hitachi, Ltd. Ferroelectric memory device
JPH09288891A (ja) * 1996-04-19 1997-11-04 Matsushita Electron Corp 半導体メモリ装置
KR100295568B1 (ko) * 1997-02-03 2001-09-07 니시무로 타이죠 반도체 장치 및 그의 제조방법
US5911081A (en) * 1997-05-05 1999-06-08 Sun Microsystems, Inc. Method and apparatus for selectively inhibiting power shutdowns based upon the number of power shutdowns that an electrical device has been experienced
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US5892728A (en) * 1997-11-14 1999-04-06 Ramtron International Corporation Column decoder configuration for a 1T/1C ferroelectric memory
US5986919A (en) * 1997-11-14 1999-11-16 Ramtron International Corporation Reference cell configuration for a 1T/1C ferroelectric memory
US5978251A (en) * 1997-11-14 1999-11-02 Ramtron International Corporation Plate line driver circuit for a 1T/1C ferroelectric memory
US5880989A (en) * 1997-11-14 1999-03-09 Ramtron International Corporation Sensing methodology for a 1T/1C ferroelectric memory
US5995406A (en) * 1997-11-14 1999-11-30 Ramtron International Corporation Plate line segmentation in a 1T/1C ferroelectric memory
US5969980A (en) * 1997-11-14 1999-10-19 Ramtron International Corporation Sense amplifier configuration for a 1T/1C ferroelectric memory
US6028783A (en) * 1997-11-14 2000-02-22 Ramtron International Corporation Memory cell configuration for a 1T/1C ferroelectric memory
US6002634A (en) * 1997-11-14 1999-12-14 Ramtron International Corporation Sense amplifier latch driver circuit for a 1T/1C ferroelectric memory
US20050122765A1 (en) * 1997-11-14 2005-06-09 Allen Judith E. Reference cell configuration for a 1T/1C ferroelectric memory
US5956266A (en) * 1997-11-14 1999-09-21 Ramtron International Corporation Reference cell for a 1T/1C ferroelectric memory
KR100282045B1 (ko) * 1998-08-07 2001-03-02 윤종용 강유전체 커패시터를 구비한 불 휘발성 다이나믹 랜덤 엑세스메모리
JP3780713B2 (ja) * 1998-08-25 2006-05-31 富士通株式会社 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法
US6545902B2 (en) 1998-08-28 2003-04-08 Hitachi, Ltd. Ferroelectric memory device
KR100308188B1 (ko) * 1999-04-27 2001-10-29 윤종용 안정된 감지 마진을 가지는 강유전체 랜덤 액세스 메모리
JP2001035817A (ja) 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
KR100816689B1 (ko) * 2001-12-29 2008-03-27 주식회사 하이닉스반도체 강유전체 메모리 셀어레이
US7972632B2 (en) 2003-02-28 2011-07-05 Unigen Pharmaceuticals, Inc. Identification of Free-B-Ring flavonoids as potent COX-2 inhibitors
BRPI0409179A (pt) 2003-04-04 2006-05-02 Unigen Pharmaceuticals Inc formulação de inibidores duplos de ciclooxigenase (cox) e lipoxigenase (lox) para cuidados com a pele de mamìferos
JP4477629B2 (ja) * 2004-03-24 2010-06-09 富士通マイクロエレクトロニクス株式会社 強誘電体メモリ
JP2010102793A (ja) * 2008-10-24 2010-05-06 Toshiba Corp 半導体記憶装置
KR102059884B1 (ko) * 2012-02-16 2019-12-27 제노 세미컨덕터, 인크. 두개의 트랜지스터로 구성된 메모리셀과 그 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59162695A (ja) * 1983-03-07 1984-09-13 Nec Corp 記憶装置
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
JPH04141897A (ja) * 1990-10-01 1992-05-15 Hitachi Ltd Ｅｅｐｒｏｍ装置
US5345414A (en) * 1992-01-27 1994-09-06 Rohm Co., Ltd. Semiconductor memory device having ferroelectric film
US5381379A (en) * 1992-12-03 1995-01-10 Sharp Kabushiki Kaisha Non-volatile dynamic random access memory device; a page store device and a page recall device used in the same; and a page store method and a page recall method

Also Published As

Publication number Publication date
CN1115099A (zh) 1996-01-17
EP0667620A2 (en) 1995-08-16
TW248603B (en) 1995-06-01
EP0667620A3 (en) 1996-02-07
DE69422901T2 (de) 2000-07-27
DE69422901D1 (de) 2000-03-09
KR100199786B1 (ko) 1999-06-15
JPH07226087A (ja) 1995-08-22
JP3191549B2 (ja) 2001-07-23
US5515312A (en) 1996-05-07
EP0667620B1 (en) 2000-02-02
CN1096680C (zh) 2002-12-18

Similar Documents

Publication Publication Date Title
KR950025778A (ko) 반도체메모리장치
US3678473A (en) Read-write circuit for capacitive memory arrays
KR100349955B1 (ko) 비트 라인 전압에 독립적으로 오프셋 전압을 발생시킬 수있는 반도체 메모리 장치
US6438049B1 (en) Variable equilibrate voltage circuit for paired digit lines
KR940016262A (ko) 반도체메모리장치
KR950001776A (ko) 강유전체 메모리
KR920010657A (ko) 반전 기록 용량을 갖는 반도체 메모리 및 반전 기록을 사용하는 메모리 테스팅 방법
KR20000048350A (ko) 센스 증폭기 회로, 이 회로를 사용한 메모리 장치, 및 이메모리 장치를 판독하는 방법
US4027294A (en) Compensation element for dynamic semiconductor stores, and method of operating the same
US20070104018A1 (en) Apparatus and method for improving dynamic refresh in a memory device
KR870004450A (ko) 반도체 기억장치
KR19980040236A (ko) 다이내믹 램에서의 테스트 시간 절감을 위한 장치 및 방법
US4262341A (en) Memory circuit
JP2001338499A (ja) 強誘電体型記憶装置およびそのテスト方法
US6246603B1 (en) Circuit and method for substantially preventing imprint effects in a ferroelectric memory device
KR100368705B1 (ko) 가변 전압 분리 게이트
KR100418578B1 (ko) 반도체 메모리 장치의 비트라인 감지증폭기 제어회로
JPH0541502A (ja) 半導体記憶装置
KR100373352B1 (ko) 셀 저장노드의 전압다운 보상을 위한 저항을 갖는 강유전체 메모리 장치의 메모리 셀
JP2001351376A (ja) 集積メモリの作動方法
JP2003258626A (ja) プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法
KR100363104B1 (ko) 강유전체 기억소자의 셀 구조
KR100333697B1 (ko) 강유전체기억소자
KR20010004679A (ko) 비트라인 센스 앰프
KR100268452B1 (ko) 강유전체 랜덤 액세스 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040219

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee