KR950020376A - 화상 표시 장치 및 주사 회로 - Google Patents

화상 표시 장치 및 주사 회로 Download PDF

Info

Publication number
KR950020376A
KR950020376A KR1019940037228A KR19940037228A KR950020376A KR 950020376 A KR950020376 A KR 950020376A KR 1019940037228 A KR1019940037228 A KR 1019940037228A KR 19940037228 A KR19940037228 A KR 19940037228A KR 950020376 A KR950020376 A KR 950020376A
Authority
KR
South Korea
Prior art keywords
pulse
signal
input
circuit
output
Prior art date
Application number
KR1019940037228A
Other languages
English (en)
Other versions
KR100207299B1 (ko
Inventor
겐이찌 가또우
야스시 구보따
히로시 요네다
다모쯔 사까이
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5331625A external-priority patent/JPH07191637A/ja
Priority claimed from JP5331624A external-priority patent/JPH07191636A/ja
Priority claimed from JP31381594A external-priority patent/JP3160171B2/ja
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR950020376A publication Critical patent/KR950020376A/ko
Priority to KR1019980060503A priority Critical patent/KR100236257B1/ko
Application granted granted Critical
Publication of KR100207299B1 publication Critical patent/KR100207299B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 n계열의 시프트 레지스터와, 영상 입력 신호의 샘플링을 행하는 아날로그 스위치를 갖고, n계열의 클럭 신호와, n×m계열의 영상 입력 신호가 입력되는 데이타 신호선 구동 회로가 구비되어 있고, 시프트 레지스터의 연속하는 l단의 출력 펄스의 논리 연산 결과에 의해, 상기 아날로그 스위치가 제어되는 액티브 매트릭스형 화상 표시 장치 및 시프트 레지스터를 이용하지 않는 주사 회로에 관한 것이다. 여기에서, n은 1이상의 정수이고, m,l은 2이상의 정수이다. 상기의 화상 표시 장치에 의하면, 시프트 레지스터의 계열을 증가시키지 않아도 영상신호의 샘플링을 확실하게 실행할 수 있다. 그 결과, 화상 표시 장치의 소형화 경량화를 꾀함과 동시에, 화상 표시 장치의 불량률을 적게할 수 있다. 또한, 상기의 주사 회로에 의하면 시프트 레지스터를 이용한 종래의 주사회로와 비교하여 수율이 커진다.

Description

화상 표시 장치 및 주사 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 화상 표시 장치의 데이타 신호선 구동 회로의 구성을 도시한 블럭도.
제4도는 제3도의 데이타 신호선 구동 회로에 있어서의 각 신호선 상의 신호를 도시한 파형도.
제20도는 본 발명의 주사 회로에 이용되는 인코더 회로의 한 예를 도시한 블럭도.

Claims (56)

  1. 열방향으로 배열된 복수의 데이타 신호선과, 행방향으로 배열된 복수의 주사 신호선과, 이 데이타 신호선과 주사 신호선과의 교점에 화상의 표시를 행하는 화소가 배치되어 있는 화소 어레이와, 이 데이타 신호선에 영상신호를 공급하는 데이타 신호선 구동 회로와, 상기 주사 신호선에 주사 펄스를 공급하는 주사 신호선 구동회로를 구비하고 있고, n은 1이상의 정수로 정의하고, m,l은 2이상의 정수로 정의하면, 데이타 신호선 구동회로에는 n을 1이상의 정수로 정의하고, m,l은 2이상의 정수로 정의하면, 데이타 신호선 구동회로에는 n계열의 클럭신호와, n×m계열의 영상 입력 신호가 입력되고, 데이타 신호선 구동회로는 n계열의 시프트 레지터와, 상기 영상 입력 신호의 샘플링을 행하는 아날로그 스위치를 갖고, 시프트 레지스터의 연속하는 l단의 출력 펄스의 논리 연산 결과에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 액티브 매트릭스형 화상 표시 장치.
  2. 제1항에 있어서, 시프트 레지스터의 출력펄스는 정극성 펄스이며, 1개의 정극성 펄스를 입력으로 하는 논리합 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  3. 제1항에 있어서, 시프트 레지스터의 출력펄스는 부극성 펄스이며, 1개의 부극성 펄스를 입력으로 하는 논리곱 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  4. 제1항에 있어서, 시프트 레지스터의 출력펄스는 부극성 펄스이며, 1개의 부극성 펄스를 입력으로 하는 부정 논리곱 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  5. 제4항에 있어서, 상기의 부정 논리곱 회로는 병렬 접속된 1개의 P채널형 MOS 트랜지스터와, 이들 P채널형 MOS 트랜지스터에 직렬 접속된 1개의 N채널형 MOS 트랜지스터로 이루어지고, 상기 1개의 P채널형 MOS 트랜지스터의 각 게이트 전극에는 상기 시프트 레지스터의 출력 펄스가 입력되고, 상기 N채널형 MOS트랜지스터의 게이트 전극에는 l단 앞의 부정 논리곱 회로의 출력 신호가 입력되는 것을 특징으로 하는 화상 표시 장치.
  6. 제1항에 있어서, 시프트 레지스터의 출력 펄스는 정극성 펄스이며, 1개의 정극성 펄스를 입력으로 하는 부정 논리합 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  7. 제6항에 있어서, 상기 부정 논리합 회로는 병렬 접속된 1개의 N채널형 MOS 트랜지스터와, 이들 N채널형 MOS 트랜지스터에 직렬 접속된 1개의 P채널형 MOS 트랜지스터로 이루어지고, 상기 1개의 N채널형 MOS 트랜지스터의 각 게이트 전극에는 상기 시프트 레지스터의 출력 펄스가 입력되고, 상기 P채널형 MOS트랜지스터의 게이트 전극에는 l단 앞의 부정 논리합 회로의 출력 신호가 입력되는 것을 특징으로 하는 화상 표시 장치.
  8. 제1항에 있어서, 상기 화소 어레이, 데이타 신호선 구동 회로 및 주사 신호선 구동 회로가 다결정 실리콘 박막에 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
  9. 제8항에 있어서, 다결정 실리콘 박막의 투광성 기판상에 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
  10. 제1항에 있어서, 화소 어레이의 화소가 액정으로 되어 있는 것을 특징으로 하는 화상 표시 장치.
  11. 열방향으로 배열된 복수의 데이타 신호선과, 행방향으로 배열된 복수의 주사 신호선과, 이 데이타 신호선과 주사 신호선과의 교점에 화상의 표시를 행하는 화소가 배치되어 있는 화소 어레이와, 이 데이타 신호선에 영상신호를 공급하는 데이타 신호선 구동 회로와, 상기 주사 신호선에 주사 펄스를 공급하는 주사 신호선 구동회로를 구비하고 있고, n은 1이상의 정수로 정의하고, m,l은 2이상의 정수로 정의하고, k를 3이상의 정수로 정의하면, 데이타 신호선 구동회로에는 n계열의 클럭신호와, n×m계열의 영상 입력 신호가 입력되고, 데이타 신호선 구동회로는 n계열의 시프트 레지터와, 상기 영상 입력 신호의 샘플링을 행하는 아날로그 스위치를 갖고, 시프트 레지스터의 연속하는 k단 중, 홀수단째와 k단째로 이루어지는 1개의 출력 펄스의 논리 연산 결과에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 액티브 매트릭스형 화상 표시 장치.
  12. 제11항에 있어서, 시프트 레지스터의 출력펄스는 정극성 펄스이며, 1개의 정극성 펄스를 입력으로 하는 논리합 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  13. 제11항에 있어서, 시프트 레지스터의 출력펄스는 부극성 펄스이며, 1개의 부극성 펄스를 입력으로 하는 논리곱 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  14. 제11항에 있어서, 시프트 레지스터의 출력펄스는 부극성 펄스이며, 1개의 부극성 펄스를 입력으로 하는 부정 논리곱 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  15. 제14항에 있어서, 상기의 부정 논리곱 회로는 병렬 접속된 ℓ개의 P채널형 MOS 트랜지스터와, 이들 P채널형 MOS 트랜지스터에 직렬 접속된 1개의 N채널형 MOS 트랜지스터로 이루어지고, 상기 ℓ개의 P채널형 MOS 트랜지스터의 각 게이트 전극에는 상기 시프트 레지스터의 출력 펄스가 입력되고, 상기 N채널형 MOS트랜지스터의 게이트 전극에는 l단 앞의 부정 논리곱 회로의 출력 신호가 입력되는 것을 특징으로 하는 화상 표시 장치.
  16. 제11항에 있어서, 시프트 레지스터의 출력 펄스는 정극성 펄스이며, 1개의 정극성 펄스를 입력으로 하는 부정 논리합 회로의 출력 신호에 따라, 상기 아날로그 스위치가 제어되는 것을 특징으로 하는 화상 표시 장치.
  17. 제16항에 있어서, 상기 부정 논리합 회로는 병렬 접속된 1개의 N채널형 MOS 트랜지스터와, 이들 N채널형 MOS 트랜지스터에 직렬 접속된 1개의 P채널형 MOS 트랜지스터로 이루어지고, 상기 1개의 N채널형 MOS 트랜지스터의 각 게이트 전극에는 상기 시프트 레지스터의 출력 펄스가 입력되고, 상기 P채널형 MOS트랜지스터의 게이트 전극에는 l단 앞의 부정 논리합 회로의 출력 신호가 입력되는 것을 특징으로 하는 화상 표시 장치.
  18. 제11항에 있어서, 상기 화소 어레이, 데이타 신호선 구동 회로 및 주사 신호선 구동 회로가 다결정 실리콘 박막에 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
  19. 제18항에 있어서, 다결정 실리콘 박막의 투광성 기판상에 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
  20. 제11항에 있어서, 화소 어레이의 화소가 액정으로 되어 있는 것을 특징으로 하는 화상 표시 장치.
  21. 신호 입력용 m라인의 펄스 신호선과, 신호출력용 l라인의 출력 신호선과, 펄스 신호선에 입력되는 신호에 기초하여 출력 신호선으로 출력하는 신호 온/오프를 순차 전환하는 전환 수단을 구비하고 있고, 상기 전환 수단을 l라인의 출력 신호선과 펄스 신호선에 입력되는 신호에 기초하여 출력 신호에 출력하는 신호의 온/오프를 순차 전환하는 전환 수단을 구비하고 있고, 상기 전환 수단은 m라인의 펄스 신호선중 n라인의 펄스 신호선에 입력되는 신호에 기초한 논리 연산에 의해, 각 출력 신호선의 출력하는 신호의 온/오프를 행하고, 또한, 논리 연산에 이용하는 n라인의 펄스 신호선의 조합은 출력 신호선마다 다르게 되어 있고, n은 mCn≥ℓ의 조건을 만족하고 있는 것을 특징으로 하는 주사 회로.
  22. 제21항에 있어서, 어떤 펄스 신호선이 리셋 상태로 되고나서 일정한 시간이 경과한 후, 다른 펄스 신호선이 세트 상태로 되도록 펄스 신호선에 입력되는 신호가 설정되어 있는 것을 특징으로 하는 주사 회로.
  23. 제21항에 있어서, 세트 상태에 있는 펄스 신호선의 조합이 변하기 직전에 세트 상태에 있는 펄스 신호선이 일정 시간 리셋 상태가 되도록 펄스 신호선에 입력되는 신호가 설정되어 있는 것을 특징으로 하는 주사 회로.
  24. 제21항에 있어서, 상기 논리 연산의 결과가 참인 상태가 일정 시간 이상 지속되었을 때에만 출력 신호선이 세트 상태 또는 리셋 상태로 전환하도록 상기 전환 수단이 설정되어 있는 것을 특징으로 하는 주사 회로.
  25. 제22항에 있어서, 상기 논리 연산의 결과가 참인 상태가 일정 시간 이상 지속되었을 때에만 출력 신호선이 세트 상태 또는 리셋 상태로 전환하도록 상기 전환 수단이 설정되어 있는 것을 특징으로 하는 주사 회로.
  26. 제23항에 있어서, 상기 논리 연산의 결과가 참인 상태가 일정 시간 이상 지속되었을 때에만 출력 신호선이 세트 상태 또는 리셋 상태로 전환하도록 상기 전환 수단이 설정되어 있는 것을 특징으로 하는 주사 회로.
  27. 제21항에 있어서, 스타트 펄스 및 클럭 펄스에 기초하여 펄스 신호선으로 신호를 출력하는 인코더 회로를 더 구비하고 있는 것을 특징으로 하고 있는 주사 회로.
  28. 제22항에 있어서, 스타트 펄스 및 클럭 펄스에 기초하여 펄스 신호선으로 신호를 출력하는 인코더 회로를 더 구비하고 있는 것을 특징으로 하고 있는 주사 회로.
  29. 제23항에 있어서, 스타트 펄스 및 클럭 펄스에 기초하여 펄스 신호선으로 신호를 출력하는 인코더 회로를 더 구비하고 있는 것을 특징으로 하고 있는 주사 회로.
  30. 열방향으로 배열된 복수의 데이타 신호선과, 행방향으로 배열된 복수의 주사 신호선과, 이 데이타 신호선과 주사 신호선과의 교점에 화상의 표시를 행하는 화소가 배치되어 있는 화소 어레이와, 이 데이타 신호선에 화상 신호를 공급하는 데이타 신호선 구동회로와, 상기 주사 신호선에 주사 펄스를 공급하는 주사 신호선 구동회로를 구비하고 있고, 데이타 신호선 구동회로는, n단의 출력부를 갖고, 클럭 펄스에 동기하여 각 출력부로부터 차례대로 펄스를 출력하는 시프트 레지스터와, 시프트 레지스터의 n단의 출력부가 복수의 출력부로 이루어진 n개의 조로 분할되어 있고, 각조의 출력부의 어느 한쪽으로부터 펄스가 출력되고 있는 기간, 제어 펄스를 출력하는 n개의 논리 회로와, 각 논리 회로에 대응하여 설치되고, 각 논리 회로로부터의 제어 펄스에 기초하여 영상 신호를 차례대로 샘플링하는 n개의 아날로그 스위치를 구비하고 있는 것을 특징으로 하는 액티브 매트릭스형 화상 표시 장치.
  31. m개의 신호와 m개의 신호를 반전한 m개의 반전 신호로 이루어지는 2m개의 펄스 신호에 기초하여 주사 펄스를 출력하는 디코더 회로를 포함하고, 상기 디코더 회로는 ℓ≤2m의 조건을 만족하는 l라인의 출력 신호선에 차례대로 주사 펄스를 출력하는 제1∼제1의 디코드부를 구비하고 있고, 각 디코드부는 제1 트랜지스터와, 제1트랜지스터의 극성과는 반대의 극성인 제2∼제(m+1) 트랜지스터를 구비하고 있고, 제1∼제(m+1) 트랜지스터의 드레인, 소스가 직렬로 접속되어 있고, 제1 및 제2 트랜지스터의 접속점으로부터 상기의 주사 펄스가 출력되고, 제1 트랜지스터의 게이트에는 펄스 신호의 레벨이 하이 레벨에서 로우 레벨로 또는 로우 레벨에서 하이 레벨로 변화할 때 제1 트랜지스터를 온으로 하는 리셋 신호가 입력되고 있고, 제2∼제(m+1) 트랜지스터의 게이트에는 상기의 펄스 신호가 입력되고 있는 것을 특징으로 하고 있는 주사 회로.
  32. 제31항에 있어서, 제1∼제1 디코드부의 제1 트랜지스터의 게이트에는 각각 제2∼제1, 제1 디코드부의 제1 및 제2 트랜지스터의 접속점으로부터의 주사 펄스가 리셋 신호로서 입력되고 있는 것을 특징으로 하는 주사 회로.
  33. 제31항에 있어서, 각 출력 신호선의 레벨을 유지하기 위한 콘덴서가 각 출력 신호선에 접속되어 있는 것을 특징으로 하는 주사 회로.
  34. 제31항에 있어서, 각 출력 신호선의 레벨을 유지하기 위하여 제1, 제2 반전회로가 설치되어 있고, 제1 반전 회로는 출력 신호선에 직렬로 삽입되어 있고, 제2 반전 회로의 입력, 출력은 각각 제1 반전 회로의 출력, 입력에 접속되어 있는 것을 특징으로 하는 주사 회로.
  35. 제32항에 있어서, 각 출력 신호선의 레벨을 유지하기 위한 콘덴서가 각 출력 신호선에 접속되어 있는 것을 특징으로 하는 주사 회로.
  36. 제32항에 있어서, 각 출력 신호선의 레벨을 유지하기 위하여 제1, 제2 반전회로가 설치되어 있고, 제1 반전 회로는 출력 신호선에 직렬로 삽입되어 있고, 제2 반전 회로의 입력, 출력은 각각 제1 반전 회로의 출력, 입력에 접속되어 있는 것을 특징으로 하는 주사 회로.
  37. m개의 신호와 m개의 신호를 반전한 m개의 반전 신호로 이루어지는 2m의 펄스 신호에 기초하여 주사 펄스를 출력하는 디코더 회로를 포함하고, 상기 디코더 회로는 ≤2m의 조건을 만족하는 l라인의 출력 신호선에 차례대로 주사 펄스를 출력하는 제1∼제1의 디코드부를 구비하고 있고, 각 디코드부는 제1 트랜지스터와, 제1트랜지스터의 극성과는 반대의 극성인 제2∼제(m+2) 트랜지스터를 구비하고 있고, 제1∼제(m+2) 트랜지스터의 드레인, 소스가 직렬로 접속되어 있고, 제1 및 제2 트랜지스터의 접속점으로부터 상기의 주사 펄스가 출력되고, 제1, 제2트랜지스터의 게이트에는 펄스 신호의 레벨이 하이 레벨에서 로우 레벨로 또는 로우 레벨에서 하이 레벨로 변화할 때 제1 트랜지스터를 온으로 하고, 제2 트랜지스터를 오프로 하는 리셋 신호가 입력되고 있고, 제3∼제(m+2) 트랜지스터의 게이트에는 상기의 펄스 신호가 입력되고 있는 것을 특징으로 하는 주사 회로.
  38. 제37항에 있어서, 제1∼제1 디코드부의 제1 트랜지스터의 게이트에는 각각 제2∼제1, 제1 디코드부의 제1 및 제2 트랜지스터의 접속점으로부터의 주사 펄스가 리셋 신호로서 입력되고 있는 것을 특징으로 하는 주사 회로.
  39. 제37항에 있어서, 각 출력 신호선의 레벨을 유지하기 위한 콘덴서가 각 출력 신호선에 접속되어 있는 것을 특징으로 하는 주사 회로.
  40. 제37항에 있어서, 각 출력 신호선의 레벨을 유지하기 위하여 제1, 제2 반전회로가 설치되어 있고, 제1 반전 회로는 출력 신호선에 직렬로 삽입되어 있고, 제2 반전 회로의 입력, 출력은 각각 제1 반전 회로의 출력, 입력에 접속되어 있는 것을 특징으로 하는 주사 회로.
  41. 제38항에 있어서, 각 출력 신호선의 레벨을 유지하기 위한 콘덴서가 각 출력 신호선에 접속되어 있는 것을 특징으로 하는 주사 회로.
  42. 제38항에 있어서, 각 출력 신호선의 레벨을 유지하기 위하여 제1, 제2 반전회로가 설치되어 있고, 제1 반전 회로는 출력 신호선에 직렬로 삽입되어 있고, 제2 반전 회로의 입력, 출력은 각각 제1 반전 회로의 출력, 입력에 접속되어 있는 것을 특징으로 하는 주사 회로.
  43. 제31항에 있어서, 펄스 신호의 레벨이 변화하기 직전의 일정 기간, 모든 펄스 신호의 레벨이 하이 레벨 또는 로우 레벨로 되는 펄스 신호가 디코더 회로에 입력되는 것을 특징으로 하는 주사 회로.
  44. 제33항에 있어서, 펄스 신호의 레벨이 변화하기 직전의 일정 기간, 모든 펄스 신호의 레벨이 하이 레벨 또는 로우 레벨로 되는 펄스 신호가 디코더 회로에 입력되는 것을 특징으로 하는 주사 회로.
  45. 제34항에 있어서, 펄스 신호의 레벨이 변화하기 직전의 일정 기간, 모든 펄스 신호의 레벨이 하이 레벨 또는 로우 레벨로 되는 펄스 신호가 디코더 회로에 입력되는 것을 특징으로 하는 주사 회로.
  46. 제37항에 있어서, 펄스 신호의 레벨이 변화하기 직전의 일정 기간, 모든 펄스 신호의 레벨이 하이 레벨 또는 로우 레벨로 되는 펄스 신호가 디코더 회로에 입력되는 것을 특징으로 하는 주사 회로.
  47. 제39항에 있어서, 펄스 신호의 레벨이 변화하기 직전의 일정 기간, 모든 펄스 신호의 레벨이 하이 레벨 또는 로우 레벨로 되는 펄스 신호가 디코더 회로에 입력되는 것을 특징으로 하는 주사 회로.
  48. 제40항에 있어서, 펄스 신호의 레벨이 변화하기 직전의 일정 기간, 모든 펄스 신호의 레벨이 하이 레벨 또는 로우 레벨로 되는 펄스 신호가 디코더 회로에 입력되는 것을 특징으로 하는 주사 회로.
  49. 제37항에 있어서, 펄스 신호의 레벨이 변화하기 직전의 일정 기간, 리셋 신호가 디코더 회로에 입력되는 것을 특징으로 하는 주사 회로.
  50. 제31항에 있어서, 출력 신호선은 다음의 리셋 신호가 입력될 때까지 비선택 레벨을 유지할 수 있는 정전용량을 갖고 있는 것을 특징으로 하는 주사 회로.
  51. 제32항에 있어서, 출력 신호선은 다음의 리셋 신호가 입력될 때까지 비선택 레벨을 유지할 수 있는 정전용량을 갖고 있는 것을 특징으로 하는 주사 회로.
  52. 제37항에 있어서, 출력 신호선은 다음의 리셋 신호가 입력될 때까지 비선택 레벨을 유지할 수 있는 정전용량을 갖고 있는 것을 특징으로 하는 주사 회로.
  53. 제31항에 있어서, 펄스 신호로서 반전 신호가 입력되고 있는 트랜지스터의 극성을 제1 트랜지스터와 같은 극성으로 변경하고, 변경된 트랜지스터의 게이트에 펄스 신호로서 반전 신호 대신에 비반전 신호를 입력하는 것을 특징으로 하는 주사 회로.
  54. 제37항에 있어서, 펄스 신호로서 반전 신호가 입력되고 있는 트랜지스터의 극성을 제1 트랜지스터와 같은 극성으로 변경하고, 변경된 트랜지스터의 게이트에 펄스 신호로서 반전 신호 대신에 비반전 신호를 입력하는 것을 특징으로 하는 주사 회로.
  55. 열방향으로 배열된 복수의 데이타 신호선과, 행방향으로 배열된 복수의 주사 신호선과, 이 데이타 신호선과 주사 신호선과의 교점에 화상의 표시를 행하는 화소가 배치되어 있는 화소 어레이와, 이 데이타 신호선에 영상 신호를 공급하는 데이타 신호선 구동회로와, 상기 주사 신호선을 선택하는 주사 펄스를 주사 신호선에 순차 출력하는 주사 신호선 구동회로를 구비하고 있고, 주사 신호선 구동회로는, m개의 신호와 m개의 신호를 반전한 m개의 반전 신호로 이루어지는 2m개의 펄스 신호에 기초하여 주사 펄스를 출력하는 디코더 회로를 포함하고, 상기 디코더 회로는 ℓ≤2m의 조건을 만족하는 l라인의 출력 신호선에 차례대로 주사 펄스를 출력하는 제1∼제1의 디코드부를 구비하고 있고, 각 디코드부는 제1 트랜지스터와, 제1트랜지스터의 극성과는 반대의 극성인 제2∼제(m+1) 트랜지스터를 구비하고 있고, 제1∼제(m+1) 트랜지스터의 드레인, 소스가 직렬로 접속되어 있고, 제1 및 제2 트랜지스터의 접속점으로부터 상기의 주사 펄스가 출력되고, 제1 트랜지스터의 게이트에는 펄스 신호의 레벨이 하이 레벨에서 로우 레벨로 또는 로우 레벨에서 하이 레벨로 변화할 때 제1 트랜지스터를 온으로 하는 리셋 신호가 입력되고 있고, 제2∼제(m+1) 트랜지스터의 게이트에는 상기의 펄스 신호가 입력되고 있는 것을 특징으로 하는 주사 회로.
  56. 열방향으로 배열된 복수의 데이타 신호선과, 행방향으로 배열된 복수의 주사 신호선과, 이 데이타 신호선과 주사 신호선과의 교점에 화상의 표시를 행하는 화소가 배치되어 있는 화소 어레이와, 이 데이타 신호선에 영상 신호를 공급하는 데이타 신호선 구동회로와, 상기 주사 신호선을 선택하는 주사 펄스를 주사 신호선에 순차 출력하는 주사 신호선 구동회로를 구비하고 있고, 주사 신호선 구동회로는, m개의 신호와 m개의 신호를 반전한 m개의 반전 신호로 이루어지는 2m개의 펄스 신호에 기초하여 주사 펄스를 출력하는 디코더 회로를 포함하고, 상기 디코더 회로는 ℓ≤2m의 조건을 만족하는 l라인의 출력 신호선에 차례대로 주사 펄스를 출력하는 제1∼제1의 디코드부를 구비하고 있고, 각 디코드부는 제1 트랜지스터와, 제1트랜지스터의 극성과는 반대의 극성인 제2∼제(m+2) 트랜지스터를 구비하고 있고, 제1∼제(m+2) 트랜지스터의 드레인, 소스가 직렬로 접속되어 있고, 제1 및 제2 트랜지스터의 접속점으로부터 상기의 주사 펄스가 출력되고, 제1, 제2트랜지스터의 게이트에는 펄스 신호의 레벨이 하이 레벨에서 로우 레벨로 또는 로우 레벨에서 하이 레벨로 변화할 때 제1 트랜지스터를 온으로 하고, 제2 트랜지스터를 오프로 하는 리셋 신호가 입력되고 있고, 제3∼제(m+2) 트랜지스터의 게이트에는 상기의 펄스 신호가 입력되고 있는 것을 특징으로 하는 주사 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037228A 1993-12-27 1994-12-27 화상 표시 장치 및 주사 회로 KR100207299B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060503A KR100236257B1 (ko) 1993-12-27 1998-12-26 화상 표시 장치 및 주사 회로

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP5331625A JPH07191637A (ja) 1993-12-27 1993-12-27 画像表示装置
JP5331624A JPH07191636A (ja) 1993-12-27 1993-12-27 表示装置用走査回路
JP93-331624 1993-12-27
JP93-331625 1993-12-27
JP94-313815 1994-12-16
JP31381594A JP3160171B2 (ja) 1994-12-16 1994-12-16 走査回路および画像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060503A Division KR100236257B1 (ko) 1993-12-27 1998-12-26 화상 표시 장치 및 주사 회로

Publications (2)

Publication Number Publication Date
KR950020376A true KR950020376A (ko) 1995-07-24
KR100207299B1 KR100207299B1 (ko) 1999-07-15

Family

ID=27339361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037228A KR100207299B1 (ko) 1993-12-27 1994-12-27 화상 표시 장치 및 주사 회로

Country Status (3)

Country Link
US (2) US5712653A (ko)
KR (1) KR100207299B1 (ko)
CN (2) CN1058591C (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905540A (en) * 1994-12-27 1999-05-18 Seiko Epson Corporation Projection-type display apparatus
US6011535A (en) 1995-11-06 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and scanning circuit
JP2980042B2 (ja) * 1996-11-27 1999-11-22 日本電気株式会社 走査回路
JP4090569B2 (ja) * 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2355067A1 (en) 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
JP4005499B2 (ja) * 2002-02-21 2007-11-07 セイコーインスツル株式会社 走査回路およびイメージセンサー
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4254388B2 (ja) * 2003-06-11 2009-04-15 本田技研工業株式会社 イメージセンサの走査回路
TWI244060B (en) * 2003-06-12 2005-11-21 Ind Tech Res Inst A scan driving circuit with single-type transistors
JP2005017912A (ja) * 2003-06-27 2005-01-20 Sanyo Electric Co Ltd 表示装置
CN1324554C (zh) * 2003-07-04 2007-07-04 财团法人工业技术研究院 单一型态晶体管扫描驱动电路
US7295199B2 (en) * 2003-08-25 2007-11-13 Motorola Inc Matrix display having addressable display elements and methods
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP4499110B2 (ja) * 2004-10-14 2010-07-07 シャープ株式会社 レベルシフタ回路、駆動回路、および表示装置
CN100383839C (zh) * 2004-11-26 2008-04-23 鸿富锦精密工业（深圳）有限公司 移位寄存系统、移位寄存方法和显示装置驱动电路
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US7830352B2 (en) * 2005-01-14 2010-11-09 Au Optronics Corp. Driving circuit for flat panel display which provides a horizontal start signal to first and second shift register cells
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
KR100624114B1 (ko) * 2005-08-01 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 주사구동장치
CN100357926C (zh) * 2005-08-29 2007-12-26 杭州华三通信技术有限公司 一种设备管理系统及方法
KR101157940B1 (ko) * 2005-12-08 2012-06-25 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
KR101437086B1 (ko) * 2006-01-07 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기
JP2007232977A (ja) * 2006-02-28 2007-09-13 Toshiba Corp デコーダ回路およびこのデコーダ回路を用いる液晶駆動装置
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US7777712B2 (en) * 2006-10-17 2010-08-17 Himax Technologies Limited Level shift circuit and display using same
US8976103B2 (en) * 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
KR100927790B1 (ko) 2008-10-28 2009-11-20 매그나칩 반도체 유한회사 멀티 기능 집적회로 및 이를 갖는 소스 드라이버 장치
EP2455931A4 (en) * 2009-07-15 2013-05-15 Sharp Kk SCREEN SIGNAL PLANT DRIVE SWITCHING AND DISPLAY DEVICE THEREFOR
CN101644867B (zh) * 2009-09-03 2011-05-18 上海广电光电子有限公司 液晶显示器的栅极线驱动装置
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
TWI433018B (zh) * 2010-10-25 2014-04-01 Raydium Semiconductor Corp 觸控面板的控制裝置
CN102455813B (zh) * 2010-11-01 2013-12-11 瑞鼎科技股份有限公司 触控面板的控制装置
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN109272933A (zh) 2011-05-17 2019-01-25 伊格尼斯创新公司 操作显示器的方法
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
TWI626640B (zh) * 2015-08-26 2018-06-11 矽創電子股份有限公司 閘極驅動電路與電泳顯示器
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN108399887B (zh) * 2018-03-28 2019-09-27 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、发射驱动电路和显示装置
CN109064991B (zh) * 2018-10-23 2020-12-29 京东方科技集团股份有限公司 栅极驱动电路及其控制方法、显示装置
CN109389933B (zh) * 2018-12-20 2021-09-17 厦门天马微电子有限公司 指纹识别模组的驱动方法和显示装置
CN110060639B (zh) 2019-04-24 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101739A (en) * 1975-10-31 1977-08-26 Toshiba Corp Digital timer for electronic range
US4270125A (en) * 1976-09-13 1981-05-26 Rca Corporation Display system
JPS619719A (ja) * 1984-06-26 1986-01-17 Toshiba Corp 位置入力装置
JPH0213316A (ja) * 1988-06-29 1990-01-17 Iseki & Co Ltd 苗植機等の操縦ハンドル
ES2070153T3 (es) * 1988-08-17 1995-06-01 Canon Kk Aparato visualizador.
DE3835116A1 (de) * 1988-10-14 1990-04-19 Siemens Ag Adressverstaerkerschaltung mit selbstverriegelung und sicherung gegen mehrfachadressierung zur verwendung in statischen gaas-rams
JP2767858B2 (ja) * 1989-02-09 1998-06-18 ソニー株式会社 液晶ディスプレイ装置
FR2656757B1 (fr) * 1989-12-28 1992-03-20 Thomson Consumer Electronics Procede d'adressage de chaque colonne d'un ecran lcd de type matriciel.
JPH0446386A (ja) * 1990-06-14 1992-02-17 Sharp Corp 液晶表示装置の駆動回路
JP2818707B2 (ja) * 1990-08-27 1998-10-30 古河電気工業株式会社 石英系ガラス母材の製造方法
US5170155A (en) * 1990-10-19 1992-12-08 Thomson S.A. System for applying brightness signals to a display device and comparator therefore
KR100295974B1 (ko) * 1991-02-28 2001-10-24 똥송-엘쎄데 행과열로배열된표시소자들의어레이를가진표시장치
JP2587546B2 (ja) * 1991-03-22 1997-03-05 株式会社ジーティシー 走査回路
JPH0522917A (ja) * 1991-07-10 1993-01-29 Nissan Motor Co Ltd 直流モータ
JP3226567B2 (ja) * 1991-07-29 2001-11-05 日本電気株式会社 液晶表示装置の駆動回路
US5404151A (en) * 1991-07-30 1995-04-04 Nec Corporation Scanning circuit
JPH05108034A (ja) * 1991-10-18 1993-04-30 Fuji Xerox Co Ltd 多階調液晶表示装置
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JP2939043B2 (ja) * 1992-04-07 1999-08-25 シャープ株式会社 アクティブマトリクス基板
JP2770647B2 (ja) * 1992-05-07 1998-07-02 日本電気株式会社 電子ディスプレイデバイス駆動回路用出力回路
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
US5396261A (en) * 1993-03-01 1995-03-07 Wah-Iii Technology Corporation Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display
JP3102666B2 (ja) * 1993-06-28 2000-10-23 シャープ株式会社 画像表示装置
US5430461A (en) * 1993-08-26 1995-07-04 Industrial Technology Research Institute Transistor array for addressing display panel
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays

Also Published As

Publication number Publication date
KR100207299B1 (ko) 1999-07-15
US6064364A (en) 2000-05-16
US5712653A (en) 1998-01-27
CN1115539A (zh) 1996-01-24
CN1058591C (zh) 2000-11-15
CN1282886A (zh) 2001-02-07

Similar Documents

Publication Publication Date Title
KR950020376A (ko) 화상 표시 장치 및 주사 회로
US6335721B1 (en) LCD source driver
US7400320B2 (en) Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
KR950013444B1 (ko) 액정 표시장치
US7190342B2 (en) Shift register and display apparatus using same
US6567066B1 (en) Driving circuit of display device
US6989810B2 (en) Liquid crystal display and data latch circuit
US20020135556A1 (en) Display, method for driving the same, and portable terminal
US20070063759A1 (en) Level shift circuit, display apparatus, and portable terminal
EP1662473A2 (en) Display
KR970022922A (ko) 전압 출력 회로 및 화상 표시 장치
KR970707526A (ko) 화상 표시 장치와 화상 표시 방법과 표시 구동 장치와 이를 이용한 전자기기(Image display device, image display method and dispaly drive device, together with electronic equipment using the same)
JP2006072078A (ja) 液晶表示装置及びその駆動方法
KR100995637B1 (ko) 쉬프트 레지스터
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
US6937687B2 (en) Bi-directional shift register control circuit
US6778626B2 (en) Bi-directional shift-register circuit
US20040190672A1 (en) Bi-directional shift-register circuit
JP2001325798A (ja) 論理回路およびこれを用いた表示装置
US6801182B2 (en) Scan driving circuit and driving method for active matrix liquid crystal display
JP2010049768A (ja) シフトレジスタ及び表示装置
US6717468B1 (en) Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
KR950001376A (ko) 다-계조 박막 트랜지스터 액정 표시 장치
JP2001337657A (ja) 液晶表示装置
JP3481166B2 (ja) 液晶駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B90T Transfer of trial file for re-examination
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030410

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee