CN1115539A - 图像显示装置和扫描电路 - Google Patents

图像显示装置和扫描电路 Download PDF

Info

Publication number
CN1115539A
CN1115539A CN94120716A CN94120716A CN1115539A CN 1115539 A CN1115539 A CN 1115539A CN 94120716 A CN94120716 A CN 94120716A CN 94120716 A CN94120716 A CN 94120716A CN 1115539 A CN1115539 A CN 1115539A
Authority
CN
China
Prior art keywords
signal
circuit
pulse
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94120716A
Other languages
English (en)
Other versions
CN1058591C (zh
Inventor
加藤宪一
久保田靖
米田裕
酒井保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5331624A external-priority patent/JPH07191636A/ja
Priority claimed from JP5331625A external-priority patent/JPH07191637A/ja
Priority claimed from JP31381594A external-priority patent/JP3160171B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1115539A publication Critical patent/CN1115539A/zh
Application granted granted Critical
Publication of CN1058591C publication Critical patent/CN1058591C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种有源矩阵型图像显示装置和不用移位寄存器的扫描电路。该显示装置带有n列的移位寄存器和对视频输入信号进行取样的模拟开关，还备有输入n列时钟信号和n×m列视频信号的数据信号线驱动电路，根据连接移位寄存器的l级输出脉冲的逻辑运算结果，控制上述模拟开关。在这儿，n是1以上的整数，m、l是2以上的整数。若使用上述图像显示装置，即使不增加移位寄存器的系列，也能可靠地进行视频信号的取样。

Description

图象显示装置和扫描电路
本发明涉及有源矩阵型液晶显示装置等的图象显示装置，尤其是涉及图象显示装置所用的数据信号线驱动电路和扫描信号线驱动电路。
作为已有的图象显示装置驱动方式的一种，有源驱动方式是已知的。
采用有源矩阵驱动方式的图象显示装置如图36所示，由象素阵、扫描信号线驱动电路GD和数据信号线驱动电路SD组成。
在象素阵上网纹状地设备着多根扫描信号线GL1、GL1＋1…和多根数据信号线SL1、SL1＋1…，在各扫描信号线GL1、GL1＋1…和各数据信号线SL1、SL1＋1…之间矩阵状地设置着象素CELL。
数据信号线驱动电路SD使输入的视频信号与定时信号TIMING同步并取样，根据需要放大由取样得到的视频信号并在数据信号线SL1、SL1＋1…中传送。
扫描信号线驱动电路GD通过使扫描信号线CL1、GL1＋1…与定时信号TIMING同步并依次选择，控制象素CELL内的开关元件的开关。因此，在将各数据信号线SL1、SL1＋1…上的数据写入各象素CELL的同时，保持写入各象素CELL的数据。
图象显示装置是液晶显示装置时，象素CELL如图37所示，由MOSFET(场效应晶体管)等的开关元件SW和象素电容(由液晶电容Ce和根据需要而附加的辅助电容Cs组成)构成。
当开关元件SW采用MOSFET时，通过MOSFET的漏电极和源极连接数据信号线SL和象素电容的一个电极，栅极连接着扫描信号线GL。象素电容的另一个电极与全部象素CELL的共同电极线连接。液晶的透射率或反射率由附加在液晶电容Ce上的电压调制。由此，显示出图象。
已有的有源矩阵型液晶显示装置的开关元件SW使用透明基片上的非晶质硅薄膜，而扫描信号线驱动电路GD和数据信号线驱动电路SD使用外加的集成电路(IC)。
对此，为了液晶显示装置的大图象化，近年来报导了在多晶硅薄膜上单片地形成象素阵和驱动电路的技术。可是，多晶硅薄膜晶体管与单晶硅晶体管相比，由于载流子的迁移率约小一个数量级，所以驱动力极差。若用性能不好的晶体管构成驱动电路，恐怕就不能可靠地写入数据。
下面，详细地说明数据信号线驱动电路和扫描信号线驱动电路。
首先，作为数据信号线的驱动方式有逐点驱动方式和逐线驱动方式。
逐点驱动方式如图38所示，通过与移位寄存器SR各级的输出脉冲同步地开闭模拟开关AS…，将在视频输入信号线SIG上所输入的视频信号写入数据信号线DL1、DL2…。为此，为将视频信号写入数据信号线DL1、DL2…可使用的时间仅为有效水平扫描期间(约水平扫描期间的80％)的象素的几分之一。其结果是，若因大图象化而使数据信号线DL1、DL2…的时间常数(电容量和阻抗的积)变大，就不能可靠地写入数据，有损坏显示等级的危险。特别是，用驱动力小的晶体管构成模拟开关AS时易于损坏显示等级。
逐线驱动方式如图39所示，一旦将现在的水平扫描期间的视频信号储存在取样电容Csa中，在其后的水平扫描期间通过缓冲寄存器(运算放大器)AMP将该信号输出给数据信号线DL1、DL2…。由于取样电容Csa的电容通常比数据信号线DL1、DL2…的电容小，所以从视频输入信号线SIG向取样电容Csa写入视频信号短时间就可完成。并且，向负荷大的数据信号线DL1、DL2的写入由于在其后的水平扫描期间进行，所以能确实可靠地写入数据。
但是，在防止由取样电容Csa所保持的电荷因模拟开关AS1…和AS2…的漏泄电流而减少的同时，为了防止因向缓冲寄存器AMP传送时的电容分配而减少，若使取样电容Csa的电容增加，则和上述逐点驱动方式时相同，不能确实可靠地写入数据。
为了解决该问题，特公平5-22917号公报公开的数据信号线驱动电路，如图40所示，备有3个系列的移位寄存器SR1～SR3，使对视频信号取样的模拟开关AS…内的第3n＋1号、第3n＋2号、第3n＋3号的模拟开关AS分别与移位寄存器SR1、SR2、SR3连接。这儿，n＝0，1，2…。
该驱动电路有原来动作频率的三分之一的频率，由每个相位各自错开一点的时钟信号CLK1～CLK3驱动三个系列的移位寄存器SR1～SR2。因此，即使用驱动力小的多晶硅薄膜晶体管也能确实可靠地写入数据。
然而，在上述已有的结构中，由于移位寄存器必需是多个系列，使数据信号线驱动电路的占有面积变大，同时会引起图象显示装置的成本提高。而且还有妨碍图象显示装置小型化、轻量化的问题。特别是在使用多晶硅薄膜晶体管时，与在单晶硅基片上形成的IC相比，由于使元件的微细化较困难，引起面积显著增加。并且，由于元件数量增加，所以还存在元件故障发生率高的问题。
多晶硅薄膜晶体管的晶体管性能，最近随着多晶硅材料的固相成长技术或激光退火技术或微细化技术等的进步而提高。因而，即使由1个系列的移位寄存器，也能得到所要求的动作频率。但是，因为大图象化和高层次化而使模拟开关的负荷变大，所以即使采用性能提高了的多晶硅薄膜晶体管，也难以切实可靠地写入视频信号。
图41表示在数据信号线驱动电路SD和扫描信号线驱动电路GD用的，定时控制视频信号的取样或定时控制附加在扫描信号线上的接通/断开的矩阵型显示装置驱动电路用的扫描电路。
扫描电路用主从型的移位寄存器905。移位寄存器905根据从时钟信号线901输入的信号，将从起动脉冲信号线902输入的脉冲信号按一定方向转送，顺次输出给输出信号线903-1、903-2…。
如图42所示，奇数号输出信号线903-1、903-3、903-5输出与时钟信号线901的信号上升边同步的信号，偶数号输出信号线903-2、903-4、903-6输出与时钟信号线901的信号下降边同步的信号。
在输出信号线903-1、903-2…中，相邻信号线的信号相互接通的期间有重复，因而，在输出信号线903-1、903-2…中，用AND电路906-1、906-2…求相邻信号线的信号的逻辑积，通过输出给输出信号线904-1、904-2…，在每条输出信号线904-1、904-2…中得到定时不同的脉冲信号。
移位寄存器905，具体地如图43所示，是倒相器串联连接而成的电路。因此，当构成移位寄存器905的晶体管产生不良情况时，就有使发生不良情况的晶体管的后级电路不能正常动作的问题。
设移位寄存器905的每一个输出由10个晶体管组成，AND电路906-1、906-2…分别由6个晶体管组成，若一个晶体管是正品的几率为P(0≤P≤1)，正常地得到L级输出的几率为P10*(L＋1)＋6。并且，正常地得到从第1级至第L级的输出的几率为P10*L＋10，因此，若移位寄存器905的级数越大，则得到正常输出的几率越小。
而且，使用多晶体S1显示的脉冲和驱动电路一体化时，由于晶体管性能不一致和静电破坏，晶体管就难以正常动作。因此，和用单晶体的IC比较，废品率就明显提高。
并且，在三片式的投影机等的图象显示装置中，由于必须有能双向扫描的扫描电路，如图44所示，所以能双向移位的移位寄存器905是必要的。这时，由于移位寄存器905的每一个输出级必须由16个晶体管组成，得到扫描电路L级输出的几率变为P10*(L＋1)＋0。因此，比单向扫描的扫描电路的几率还小。
就此，在特公平2-13316号公报所公开的方法中，并联地设置同一电路，通过切断产生不良情况的那部分电路接线，以缩小废品率。
但是，该方法由于电路规模成倍增加，产生不良情况的场所也成倍增加。并且，必须有识别不良情况产生的电路及切断该电路接线的工序。其结果是要长时间的进行检查和修正，使生产率下降。
另外，在特公平570157号公报所公开的方法中，串联连接多个取样开关，用不同的信号控制各自的开/关，而不用移位寄存器进行取样。因此，减少数据信号线驱动电路的整体地设置在显示板上的部分以及显示板与分开设置部分的连接线的数量。
但是，该方法由于串联地连接多个取样开关，所以导电电阻变大。若要使导电电阻变小，就必须使构成取样开关的晶体管尺寸加大。其结果，有使电路规模变大的问题。
并且，控制取样开关的开/关的信号线，由于要连接多个巨大的晶体管，就存在着由这些晶体管引起的负荷所产生延迟的问题。而且，该方法只能用在驱动数据信号线的电路，因而，不能用在驱动扫描信号线的电路上。
在显示1840条水平扫描线x1035条垂直扫描线的HDTV标准(高清晰度电视机标准)图象的图象显示装置中，如图45所示，例如在想显示1024条水平扫描线X768条垂直扫描线的XGA标准(扩展图解阵列标准)的图象时，必须在回描线期间内、对显示面板的上下左右的没有图象的部分至显示下次显示数据的场所进行扫描。因此，仅在回描线期间有必要用快速的频率进行扫描。而且，用通常的动作频率显示图象时，如图46所示，由于控制进行显示的最前面的信号输入场所，所以有必要追加能选择起动脉冲输入场所的选择器。其结果是仍有大规模构成驱动电路的问题。
因此，ISSCC94(1994 IEEE International Solid-StateCircuits Conference)的PAPAR TA91提出了带有译码器电路的扫描电路的方案。但是，在该方法中，由于晶体管数量多，使电路规模变大。
本发明的目的在于提供不增加不必要的移位寄存器系列并备有能可靠地进行图象信号取样的数据信号线驱动电路的图象显示装置。
为了达到该目的，本发明的有源矩阵型图象显示装置是由备有多根沿列方向排列的数据信号线、多根沿行方向排列的扫描信号线、配置在该数据信号线和扫描信号线的交点处进行图象显示的象素的象素阵，将图象信号供给该数据信号线的数据信号线驱动电路和将扫描信号供给上述扫描信号线的扫描信号线驱动电路构成的，在数据信号线驱动电路中输入n系列的时钟信号和n×m系列的视频输入信号，数据信号线驱动电路带有n系列的移位寄存器和进行上述视频输入信号取样的模拟开关，根据移位寄存器的多级输出脉冲的逻辑演算结果，控制上述模拟开关。在这里，n是1以上的整数，m是2以上的整数。
由此，由于视频输入信号的系列数(n×m)大于移位寄存器的系列数(n)，即使用1系列的移位寄存器，也能可靠地进行视频信号的取样。因此，不降低显示质量并能抑制驱动电路的占有面积。其结果，在媒求图象显示装置小型化和轻量化的同时，能减少图象显示装置的废品率。
本发明的另一个目的在于，用简单的电路结构提供废品率小而使合格率能提高的扫描电路。
为了达到该目的，本发明的矩阵显示装置驱动电路用的扫描电路带有m根信号输入用的脉冲信号线、1根信号输出用的输出信号线和根据在脉冲信号线上所输入的信号依次切换在输出信号线输出的信号的开/关的切换机构，上述切换机构根据m根脉冲信号线内的n根脉冲信号线所输入的信号进行逻辑运算，进行各输出信号线输出信号的开/关，并且使逻辑运算用的n根脉冲信号线的组合在每个输入信号线中都不一样，n满足mCn≥1的条件。
若这样使用，由于不用移位寄存器，所以从输出信号线得到输出信号的几率比用移位寄存器的已有扫描电路大。而且，与已有的扫描电路比较，电路结构简单。因而，扫描电路的合格率也比已有技术的大。
本发明的其他目的、特征和优点可根据以下所示的记载十分清楚地知道。并且，本发明的得益可参照附图，根据下面的说明而明白。
图1是表示本发明图象显示装置的数据信号线驱动电路结构的方框图。
图2是表示图1的数据信号驱动电路中各信号线上的信号的波形图。
图3是表示本发明图象显示装置的数据信号线驱动电路另一结构的方框图。
图4是表示图3的信号线驱动电路中各信号线上的信号的波形图。
图5是表示本发明图象显示装置的数据信号线驱动电路另一种结构的方框图。
图6是表示图5的信号线驱动电路中各信号线上的信号的波形图。
图7是表示图5的数据信号线驱动电路的逻辑电路一例，是动态型“与非”电路的电路图。
图8是表示本发明图象显示装置的数据信号线驱动电路的另一种结构的方框图。
图9是表示图8的数据信号线驱动电路的各信号线上的信号的波形图。
图10是表示图8的数据信号线驱动电路的逻辑电路的一例，是动态型“或非”电路的电路图。
图11是表示移位寄存器一例的电路图。
图12是表示移位寄存器另一例的电路图。
图13是表示图11和图12的移位寄存器的时钟脉冲驱动器的一例的电路图。
图14是表示本发明显示装置用的扫描电路结构的方框图。
图15是表示图14的扫描电路输入信号和输出信号一例的波形图。
图16是表示本发明显示装置用的扫描电路另一结构的电路图。
图17是表示图14的扫描电路输入信号和输出信号另一例的波形图。
图18是表示图14的扫描电路输入信号和输出信号又一例子的波形图。
图19是表示图14的扫描电路的AND电路结构一例的电路图。
图20是表示本发明扫描电路用的编码器电路一例的方框图。
图21是表示图20编码器电路的输入信号和输出信号的波形图。
图22是表示扫描电路另一具体例的电路图。
图23是表示图22扫描电路动作的波形图。
图24是表示图22扫描电路输出段具体例的电路图。
图25(a)是表示图24的3个输入动态式NAND电路的内部结构的电路图，图25(b)是表示图24的3个输入动态式NOR电路的内部结构的电路图。
图26是表示有源矩阵型图象显示装置大致结构的方框图。
图27是表示扫描电路另一具体例的电路图。
图28是表示图27扫描电动作的波形图。
图29是表示扫描电路另外具体例的电路图。
图30是表示图29扫描电路动作的波形图。
图31是表示扫描电路另外具体例的电路图。
图32是表示图31扫描电路动作的波形图。
图33是表示扫描电路另外具体例的电路图。
图34是表示图33扫描电路动作的波形图。
图35(a)是表示保持扫描电路输出信号线电压的结构的电路图。
图35(b)是表示保持扫描电路输出信号线电压的另一结构的电路图。
图36是表示已有的图象显示装置一例的方框图。
图37是表示作为图36图象显示装置的液晶显示装置的象素结构的电路图。
图38是表示图36图象显示装置的逐点驱动方式的数据信号线驱动电路结构例的方框图。
图39是表示图36图象显示装置的逐线驱动方式的数据信号线驱动电路结构例的方框图。
图40是表示图36图象显示装置的备有多系列移位寄存器的数据信号线驱动电路的结构例的方框图。
图41是表示已有的显示装置用的扫描电路一例的方框图。
图42是表示图41扫描电路的输入信号和输出信号的波形图。
图43是表示图41的扫描电路移位寄存器的结构的电路图。
图44是表示能双向移位的移位寄存器结构的电路图。
图45是表示在HDTV标准的图象显示装置显示XGA标准的图象式样的说明图。
图46是表示能显示HDTV标准的图象和XGA标准图象的图象显示装置的方框图。
下面，根据图1至图13说明有关本发明的图象显示装置的数据信号线驱动电路的实施例。
本实施例的数据信号线驱动电路如图1所示，备有与时钟信号CLK同步地依次将脉冲信号输出给m级的输出N1、N2、N3…的一个系列的移位寄存器SR，和根据与移位寄存器SR相邻的3级输出Ni、Ni＋1、Ni＋2(i是正整数)进行逻辑运算并输出运算结果的m个逻辑电路LG…，和根据逻辑电路LG…的输出O1、O2、O3…的信号将3个系统的视频输入信号线SIG1～SIG3中的一个与相应的数据信号线DL1、DL2、DL3…连接的m个模拟开关AS…。
图11表示移位寄存器SR的实际电路例。该电路图仅示出m级输出N1、N2、N3…，Nm中的2级。图13表示该电路所使用的同步脉冲倒相器的内部电路。
在上述结构中，移位寄存器SR的各级根据起动脉冲SRT和时钟信号CLK，如图2所示地依次沿N1、N2、N3…输出脉冲。逻辑电路LG通过求出移位寄存SR的3个输出Ni、Ni＋1、Ni＋2的逻辑和(OR)，产生有输出Ni脉冲3倍幅度的脉冲并输出给输出Oi。
有3倍幅度的脉冲分别与前后两个脉冲有重迭。因而，若用该脉冲控制模拟开关AS从而对单一系列的视频信号进行取样，则会引起相邻象素信号的混入，发生显示不良。为了防止这些问题，对视频输入信号线SIG1～SIG3的3个系列的视频信号进行取样。最好在视频输入信号线SIG1～SIG3上以通常的3倍时间分别输入第3m-2号、第3m-1号、第3m号(m为整数)的象素数据。
还有，相邻象素的相关值由于通常较高，所以即使用单一系列的视频信号，也能在数据信号线DL1、DL2…上写入大致正确的数据。因为在取样期间开始的2/3期间就能写入大致的电位电平，所以在剩余的1/3期间能写入正确的电位电平。
图3表示本发明图象显示装置的数据信号线驱动电路的另一实施例。
本实施例的数据信号驱动电路备有与时钟信号CLK同步地依次将脉冲信号沿m级的输出N1、N2、N3…输出的一系列的移位寄存器SR，和根据移位寄存器SR的2个输出Ni、Ni＋2进行逻辑运算并输出运算结果的m个逻辑电路LG…，和根据逻辑电路LG…的输出O1、O2、O3…的信号将4个系统的视频输入信号线SIG1～SIG4中的一个与相应的数据信号线DL1、DL2、DL3…连接的m个模和开关AS…。
图12表示移位寄存器AS的实际电路。该电路图仅示出m级的输出N1、N2、N3…Nm中的2级。该电路所使用的同步脉冲倒相器和上述相同。
在上述的结构中，移位寄存器SR的各级根据起动脉冲SRT和时钟信号CLK，如图4所示地依次将脉冲沿N1、N2、N3…输出。逻辑电路LG求出每个移位寄存器SR的2个输出Ni、Ni＋2的逻辑和(OR)产生有输出Ni脉冲2倍幅度的脉冲并输出给输出Oi。
有2倍幅度的脉冲分别与前后3脉冲有重迭。因而，若用该脉冲控制模拟开关AS从而对单一系列的视频信号进行取样，则会引起相邻象素信号的混入，发生显示不良。为了防止这些问题，对视频输入信号线SIG1～SIG4的4个系列的视频信号进行取样。最好在视频输入信号线SIG1～SIG4上以通常的4倍时间分别输入第4m-3、第4m-2、第4m-1、第4m号的象素数据。
还有，相邻象素的相关值由于通常较高，所以即使用单一系列的视频信号，也能在数据信号线DL1、DL2…写上大致正确的数据。因为在取样期间开始的3/4期间能写入大致的电位电平，所以在剩余的1/4期间能写入正确的电位电平。
在上述2个实施例中，移位寄存器SR的输出脉冲是正极性脉冲，逻辑电路LG是产生逻辑和输出的“或”电路。“或”电路通常由“与非”电路和倒相电路(倒相器)的组合而构成。
模拟开关AS由N通道型晶体管或P通道型晶体管构成，但为了更正确地输送宽电压范围的视频信号，最好由N通道型晶体管和P通道型晶体管并联连接的CMOS开关构成。这一点在下面实施例中也是相同的。
作为与上述实施例类似的实施例，移位寄存器SR的输出脉冲是负极性脉冲，也可以使用逻辑电路LG是产生逻辑积输出的“与”电路的数据信号线驱动电路。“与”电路通常由“或非”电路和倒相电路(倒相器)的组合而构成。
这时，模拟开关须是用负极性信号来控制开关的结构，但如上述那样，在模拟开关是由CMOS开关构成时，也可以用N通道型晶体管和P通道型晶体管调换门脉冲输入。
以上实施例在逻辑电路LG中使用“或”电路或“与”电路，但在通常的CMOS逻辑电路中，与其产生逻辑和(OR)或逻辑积(AND)的输出不如产生“与非”(NAND)或“或非”(NOR)的输出更容易，也对缩小电路规模有利。因此，如下面实施例所示的那样，逻辑电路LG最好由“与非”(NAND)或“或非”(NOR)构成。还有，在这些实施例中，作为移位寄存器SR，虽然是采用图11电路的数据信号线驱动电路的结构和波形进行说明，但采用图12的电路也有同样的作用效果。
图5表示发明图象显示装置数据信号线驱动电路的另一实施例。
本实施例的数据信号线驱动电路备有输出负极性脉冲的移位寄存器SR和输出移位寄存器SR的3个输出Ni#、N(i＋1)#、N(i＋2)#的“与非”的逻辑电路(NAND)…、逻辑电路(NAND)例如可使用动态型“与非”电路。
动态型“与非”电路如图7所示，由3个并联连接的P通道型MOS晶体管和1个这些P通道型MOS晶体管串联连接的Ni通道型MOS晶体管组成。
在3个P通道型MOS晶体管的各栅极上输入移位寄存器SR的负极性输出Ni#、N(i＋1)#、N(i＋2)#，在Ni通道型MOS晶体管的栅极上输入3级前面的“与非”电路的输出Oi＋3。
在上述结构中，当3个P通道型MOS晶体管中的一个成导通状态时，输出Oi变成高电平。因而，模拟开关AS导通。另外，当3个P通道型MOS晶体管都变成遮断状态时，3级前面的“与非”电路的输出Oi＋3变成高电平。结果是，由于N通道型MOS晶体管变成导通状态，使输出Oi变成低电平。因而，遮断模拟开关AS。
图6表示移位寄存器SR的输出N1 #、N2 #…的波形和逻辑电路NAND…的输出O1、O2…的波形。从图可知，得到与图2相同的输出O1、O2…。
当逻辑电路NAND采用动态型“与非”电路时，能削减元件数量，所以能缩小数据信号线驱动电路的占有面积。如本实施例那样在3个输入的“与非”电路的场合，静态型“与非”电路必须要有6个晶体管，但动态型“与非”电路用4个晶体管就可以。
图8表示本发明图象显示装置的数据信号线驱动电路的又一个实施例。
本实施例的数据信号线驱动电路备有输出正极性脉冲的移位寄存器SR和输出移位寄存器SR的3个输出Ni、N(i＋1)、N(i＋2)的“或非”的逻辑电路NOR…。逻辑电路NOR使用例如动态型“或非”电路。
如图10所示，动态型“或非”电路由3个并联的Ni通道型MOS晶体管和1个与这些N通道型MOS晶体管串联的P通道型MOS晶体管构成。
在3个N通道型MOS晶体管的各栅极上输入移位寄存器SR的正极性输出Ni、N(i＋1)、N(i＋2)，在P通道型MOS晶体管的栅极上输入3级前面的“或非”电路的输出O(i＋3)#。
在上述的结构中，当3个N通道型MOS晶体管中的一个变成导通状态时，输出Oi#就变成低电平。因而，模拟开关ASN导通。另外，当3个N通道型MOS晶体管都变成遮断状态时，3级前面的“与非”电路的输出O(i＋3)变成低电平。结果是，P通道型MOS晶体管变成导通状态，所以输入Oi#变成高电平。因而，模拟开关被遮断。
图9表示移位寄存器SR的输出N1、N2…的波形和逻辑电路NAND的输出O1#、O2#…的波形。从图可以看出，得到与图2反相的输出O1#、O2#…。
当逻辑电路NOR采用动态型“或非”电路时，能减少元件数量，所以能缩小数据信号线驱动电路的占有面积。如本实施例那样在3个输入的“或非”电路场合，静态型“或非”电路必须有6个晶体管，但动态型“或非”电路用4个晶体管就可以。
在以上实施例中，根据移位寄存器SR的输出进行逻辑运算的电路(LG、NAND、NOR)除了有运算功能的电路以外还可以包含1个或多个倒相放大功能的电路。这时，即使用比较小的移位寄存器也能驱动驱动力大的模拟开关。若追加有倒相放大功能的电路，则应改变模拟开关控制信号的极性。
并且，在上述实施例中，虽然是就在数据信号线上直接输入视频输入信号的逐点驱动方式的数据信号线驱动电路进行说明，但当然也能应用在逐线驱动方式的数据信号线驱动电路中。
而且，以上实施例就备有1系列的移位寄存器SR，并对多系列的视频信号进行多相取样的数据信号线驱动电路进行了说明，但也可以是备有n系列的移位寄存器并对n的整数倍的视频输入信号线上的视频信号进行取样那样的结构。并且也可以使以上实施例的数据信号线驱动电路组合起来使用。
本发明的图象显示装置不仅适用于在各自的基片上形成象素阵，扫描线驱动电路和数据信号线驱动电路的液晶显示装置，也适用于将这些驱动电路的一个或二个和象素阵形成在同一基片上的液晶显示装置。
尤其是，在透明基片上的多晶硅薄膜上形成这些驱动电路的一个或二个的驱动电路整体型的液晶显示装置中使用本发明，则效果更好。因为多晶硅薄膜晶体管与单晶形成的晶体管相比，驱动力不好，所以用模拟开关的视频信号的取样要有较长时间。
在上述实施例中，是以对有源矩阵型的液晶显示装置的应用为中心说明本发明的，但本发明也可以应用在其它图象显示装置中。
下面，根据附图14至35说明本发明的矩阵显示装置驱动电路用的扫描电路(用在图象显示装置的数据信号线驱动电路内或扫描信号线驱动电路内)的实施例。
图14表示扫描电路结构的一例，图15表示脉冲信号线101-1～4和输出信号线102-1～6的信号波形的一实例。还有，为了简单地进行说明，将脉冲信号线的数量m设成4，输出信号线的数量L设为6，并且，控制各输出信号的信号线的数量设为2。在实际的电路中，m＝8～12，n＝2～4，L＝60～200。
从m根脉冲信号线中选择n根脉冲信号线的组合数是mCn。因而，为了使多条输出信号线不同时导通，必须满足L≤mCn的条件。
AND电路103-1将脉冲信号线101-1的信号和脉冲信号线101-2的信号的逻辑积输出给输出信号线102-1。同样，AND电路的103-2将脉冲信号线101-1的信号和脉冲信号线101-3的信号的逻辑积输出给输出信号线102-2。AND电路103-3将脉冲信号线101-1的信号和脉冲信号线101-4的信号的逻辑积输出给输出信号线102-3。AND电路103-4将脉冲信号线101-2的信号和脉冲信号线101-3的信号的逻辑积输出给输出信号线102-4。AND电路103-5将脉冲信号线101-2的信号和脉冲信号线101-4的信号的逻辑积输出给输出信号线102-5。AND电路103-6将脉冲信号线101-3的信号和脉冲信号线101-4的信号逻辑积输出给输出信号线102-6。
因此，当4根脉冲信号线101-1～4内只有2根导通的脉冲信号输入给脉冲信号线101-4时，则在输出信号线102-1～6上输出导通时间互相不同的脉冲信号。
各输出信号线102-1～6上的输出信号仅由6个晶体管构成的1个AND电路进行控制。因而，设1个晶体管是正品的几率是P(0≤P≤1)，则从各级得到正常输出的几率为P6。从所有级得到正常输出的几率为P6*6。
对此，如已有技术那样用移位寄存器构成显示装置的扫描电路时，得到正常的第L级输出的几率为P10*(L＋)＋6，并且，正常地得到第1级至L级的输出的几率为P10*L＋10。
由于P6≤P10(1＋1)＋6＝P26≤P10*(6＋1)＋6＝P76，可知本实施例显示装置用的扫描电路的各级正常动作的几率比已有技术的显示装置用的扫描电路的几率要高。并且，由于P6*6＝P36≤P10*6＋10＝P100，所以本实施例的显示装置用的扫描电路的所有级正常动作的几率高于已有技术的显示装置用的扫描电路的几率。上式的等号仅在P＝0或P＝1时成立，现实是不可能的。因而，若使用本实施例的显示装置用的扫描电路，与已有的显示装置用的扫描电路相比，确实能提高合格率。
在上述几率计算中，供给m根脉冲信号线的信号是假定由可靠性很高的外部编码器电路生成的。
图14的电路结构和图15的信号波形表示本发明的一例，但并不限定于此。例如，可用NOR电路代替AND电路，也可以使脉冲信号线的信号极性反转。NOR电路可用4个晶体管构成，所以废品率更加下降。因而，显示装置用的扫描电路的合格率能进一步提高。如图16所示，当NOR电路为动态型时，能更进一步削减元件数量。
在图15所示的信号波形中，多个脉冲信号同时进行转换。因此，若发生误信号，就能以原来定时以外的定时输出扫描信号。误动作之所以会发生是因为当构成输出脉冲信号的电路元件特性偏差或脉冲信号线上寄生电容和阻抗等变大时，脉冲信号线的脉冲信号的延迟时间的偏差变大。
如图17所示，从某脉冲信号线的信号复位经过一定时间tdd以后，如使另外的脉冲信号线的信号置位，若在m根的脉冲信号线上输入信号，则就消除延迟时间偏差的影响。
并且，如图18所示，位于置位状态的脉冲信号线的组合即将更换之前，即使位于置位状态脉冲信号线的信号只复位一定时间tres，也能消除延迟时间偏差的影响。
并且，如图19所示，使构成AND电路103-1、103-2…的场效应晶体管601-1～6中的通道尺寸(通道宽度Wp、Wn和通道长度Lp、Ln)变成如表一那样，则可以调整电路的时间常数和倒相阈值电压，以便仅在用于逻辑计算的条件在真实的状态持续一定时间以上时使输出信号转变。
表一
   晶体管  通道宽度   通道长度
    601-1  Wp×2    Lp
    601-2  Wp×2    Lp
601-3 Wn Ln×2
    601-4  Wn    Ln×2
    601-5  Wp    Lp × 2
    601-6  Wn×2    Ln
在以上实施例中，将从外部电路来的信号提供给m根脉冲信号线，但通过在显示装置用的扫描电路中含有如图20所示那样的编码器，可以削减外部信号线的根数。图21表示编码器电路的时钟信号线701，起动脉冲信号线702和脉冲信号线101-1～4的定时。
下面，根据图22至图28，说明扫描电路的其他实施例。
如图22所示，本实施例的扫描电路由将脉冲信号线1-1-1～4来的脉冲信号进行译码的动态式译码器电路1-4和使从译码器电路1-4来的信号倒相并输出给输出信号线1-3-1～4的倒相器电路1-5-1～4构成。
译码器电路1-4备有4个译码部1-4-1～4，各译码器部1-4-1～4构成将1个P型晶体管1-4-A的漏极、源极和2个N型晶体管1-4-B～C的漏极、源极依次串联地从电源侧连接到GND(接地)的结构。
所有的译码部1-4-1～4的P型晶体管1-4-A的栅极都与复位信号线1-2连接。
译码部1-4-1的N型晶体管1-4-C的栅极与脉冲信号线1-1-1连接，N型晶体管1-4-B的栅极与脉冲信号线1-1-3连接。
译码部1-4-2的N型晶体管1-4-C的栅极与脉冲信号线1-1-2连接，N型晶体管1-4-B的栅极与脉冲信号线1-1-3连接。
译码部1-4-3的N型晶体管1-4-C的栅极与脉冲信号线1-1-1连接，N型晶管1-4-B的栅极与脉冲信号线1-1-4连接。
译码部1-4-4的N型晶体管1-4-C的栅极与脉冲信号线1-1-2连接，N型晶体管1-4-B的栅极与脉冲信号线1-1-4连接。
各译码部1-4-1～4的输出(即P型晶体管1-4-A和N型晶体管1-4-B的连接部)分别与倒相器电路1-5-1～4的输入连接。倒相器电路1-5-1～4的输出分别与输出信号线1-3-1～4连接。
在上述结构中，将脉冲信号输入给脉冲信号线1-1-1～4，将复位信号输入给复位信号线1-2。
如图23所示，设定复位信号，以便使任意脉冲信号线1-1-1～4的电平只在变成高电平之前的一定期间tres变成低电平。
脉冲信号被设定成在扫描期间中使脉冲信号线1-1-1～4内的2条依次变成高电平，在上述期间tres使全部脉冲信号线1-1-1～4都复位成低电平。脉冲信号线1-1-2、1-1-4的脉冲信号变成使脉冲信号线1-1-1、1-1-3的脉冲信号倒相的信号。因而，4条脉冲信号线1-1-4的一半(2条)是独立的。
译码器电路1-4的译码部1-4-1和倒相器电路1-5-1将脉冲信号线1-1-1和1-1-3的信号的逻辑积输出给输出信号线1-3-1。译码器电路1-4的译码部1-4-2和倒相器电路1-5-2将脉冲信号线1-1-2和1-1-3的信号的逻辑积输出给输出信号线1-3-2。译码器电路1-4的、译码部1-4-3和倒相器电路1-5-3将脉冲信号线1-1-1和1-1-4的信号的逻辑积输出给输出信号线1-3-3。译码器电路1-4的译码部1-4-4和倒相器电路1-5-4将脉冲信号线1-1-2和1-1-4的信号的逻辑积输出给输出信号线1-3-4。
因此，可得到由将输出信号线1-3-1～4依次变成高电平脉冲构成的扫描信号。
在使脉冲信号线1-1-1～4的电平变成高电平之前的一定期间tres内，译码器电路1-4的全部译码部1-4-1～4的P型晶体管1-4-A随着复位信号导通的同时，地址信号使N型晶体管1-4-B、1-4-C断开。因而，所有的输出信号线1-3-1～4变成低电平。所以，能消除构成扫描电路的元件特性不均匀引起的误信号等的误动作和扫描脉冲延迟时间的分散。并且，由于采用动态式译码器电路，能实现扫描电路小型化和降低耗电量。
而且，由译码器电路1-4的译码部1-4-i(在此i＝1，2，3，4)和倒相器电路1-5-i组成的4个输出级各自分别独立，各输出级由5个晶体管构成。因此，将一个晶体管的合格率设为P时，则各输出级正常的动作的几率变成P6。因而，本实施例与用移位寄存器的已有扫描电路比较，扫描电路正常动作的几率很高。
作为本实施例扫描电路的具体例子，以HalfVGA(半视频图形阵)式样图象显示装置的扫描电路为例，试称该扫描电路正常动作的几率。
HalfVGA式样的图象显示装置的扫描电路必须有18条脉冲信号线和320级的输出级。但是，18条脉冲信号线之中的一半(9条)是独立的。
各输出级是由一个P型的晶体管和独立的脉冲信号线的条数相同数量的9个N型晶体管组成的译码部和倒相器电路构成。即，各输出级由11个晶体管构成。因此，各输出级正常动作的几率变为p11。
如图24所示，上述的输出级可由3个3输入端的动态式NAND电路和1个3输入的NOR电路构成。
在使用如图25(a)所示的3输入端动态式NAND电路场合，输入级由18个晶体管(12个N型晶体管，6个P型晶体管)构成。因此，各输出级正常动作的几率为P18。
若使用动态式，由于晶体管数量比上述输出更多，所以正常动作的几率比上述扫描电路更低。但是，由于串联连接的N型晶体管的数量为1/3，所以能使动作速度加快。
同样，在使用如图25(b)所示的3输入端的动态式NOR电路的场合，输出级由16个晶体管(10个N型晶体管，6个P型晶体管)构成。因此，各输出级正常动作的几率变为P10。还有，动态式NAND电路和动态式NOR电路都必须使复位信号的极性反转。
对此，在使用移位寄存器的已有扫描电路中，由于第L级的输出能动作的几率是P10*(L＋1)＋16，所以第1级正常动作的几率是P26，第320级正常动作的几率是P3216。
由于P11≥P16≥P18≥P26≥P3216，所以本实施例的扫描电路正常动作的几率远比已有的扫描电路高。而且，扫描电路正常动作的几率不取决于输出级的数量。因此，即使在扫描电路中使用电气特性偏差和静电破坏等易于发生的多晶Si薄膜晶体管，也能确保高的正品率。
并且，若使用本实施例的扫描电路，仅变更输入到脉冲信号线上脉冲信号，就能进行双向扫描。因而，在双向扫描中各输出级正常动作的几率等于单向扫描中各输出级正常动作的几率。因此，若使用本实施例的扫描电路，即使在必须双向扫描的3片式放映机等的图象显示装置中，也能确保和单向扫描的图象显示装置同样高的正品率。
对此，在已有的双向扫描电路中，由于第L级的输出能动作的几率是P16*(L＋1)＋6，所以第1级正常动作的几率是P38，第320级正常动作的几率是P5142。即，在双向扫描中各输出级正常动作的几率更比在单向扫描中各输出级正常动作的几率小。
因而，进行双向扫描时，本实施例的扫描电路正常动作的几率也比已有扫描电路更高。
在图26的有源矩阵型图象显示装置的数据信号线驱动电路及扫描信号线驱动电路采用本实施例的扫描电路时，即在显示部的上下两侧配置的一对相同的数据信号驱动电路和在显示部的左右两侧配置的一对相同的扫描信号驱动电路采用本实施例扫描电路时，即使一对驱动电路的一个发生问题，也能用另一驱动电路显示正常的图象。同样，即使另外一个驱动电路的某输出级发生问题，与该输出级对应的线路以外部分都不受影响。
对此，在上述驱动电路中采用移位寄存器的已有扫描电路的场合，当剩余的驱动电路某输出级发生问题时，则对应该输出级的线路后面的所有线路都不能显示。
如上所述，若使用本实施例的扫描电路，则仅变更脉冲信号，就能输出不同标准图象(例如HDTV标准图象和XGA标准图象)的扫描信号。因而，仅变更脉冲信号就能显示不同的图象。因此，在已有的扫描电路中，为了显示多数的不同标准的图象而必要的选择器，在本实施例的扫描电路中是不必要的。
本实施例的扫描电路由于各输出级是独立的，所以不会受到因前面输出级的信号延迟而引起的影响或因后面输出级的负荷而引起的影响。因而，与受到这些影响的用移位寄存器的已有扫描电路比较，高速动作是可能的。因此，在用多晶Si薄膜晶体管进行显示板和驱动电路一体化时也能充分适应。与必须用多个系统的移位寄存器的已有扫描电路比较，能使扫描电路简单化，同时还能减小扫描电路的占有面积。结果，可提供比已有更小型而廉价的图象显示装置。
在以上实施例中，为了得到由使L条输出信号线依次变成高电平的脉冲组成的扫描信号，可以输入m个满足L≤2m条件的独立脉冲信号。在此，作为独立的脉冲信号，是使脉冲信号与将其倒相的脉冲信号重复并不计数而得到的脉冲信号，扫描电路由1个译码器电路和L个倒相器构成，译码器电路由L个译码部构成。译码器的各译码部是将1个晶体管与相反极性的m个晶体管并联连接而构成的。下面，根据附图27和图28说明扫描电路的其他具体例子。为了说明方便，与上述实施例的图面所表示的构件有相同功能的构件用同一符号表示，省略其说明。
如图27所示，本实施例的扫描电路的译码器电路1-4的译码部1-4-1～4的结构与上述扫描电路不同。
各译码部1-4-1～4具有将1个P型晶体管2-4-A的漏极—源极和3个N型晶体管2-4A～C的漏极—源极从电源侧依次串联连接到GND侧的结构。
所有的译码部2-4-1～4的P型晶体管2-4-A的栅极和N型晶体管2-4-A′的栅极都与复位信号线1-2连接。
各译码部2-4-1～4的输出(即P型晶体管2-4-A和N型晶体管2-4A′的连接部)分别与倒相器电路1-5-1～4的输入端连接。倒相器电路1-5-1～4的输出端分别与输出信号线1-3-1～4连接。
其他处的连接和上述实施例相同。
在上述结构中，在脉冲信号线1-1-1～4上输入脉冲信号，在复位信号线上输入复位信号。因此，得到由使输出信号线1-3-1～4依次变成高电平的脉冲组成的扫描信号。
如图28所示，本实施例的扫描电路没有必要使脉冲信号与复位信号同步地进行复位。因此，仅输入简单波形的脉冲信号就能得到扫描信号。
当HalfVGA式样的图象显示装置的扫描电路应用本实施例的扫描电路时，扫描电路正常动作的几率是P20。因此，和上述实施例相同，扫描电路正常动作的几率也远高于已有的扫描电路。扫描电路正常动作的几率不取决于输出级的数量。因此，即使在扫描电路中应用易发生电特性偏差或静电破坏等的多晶Si薄膜晶体管也能确保高的合格率。
下面，参照图29和30说明扫描电路的另一实施例。为了说明方便，和上述实施例的附图所示的构件有相同功能的构件，都用同一符号表示，其说明省略。
如图29所示，本实施例的扫描电路省略了上述实施例扫描电路的脉冲信号1-1-2、1-1-4，使与脉冲信号线1-1-1、1-1-3连接的晶体管的栅极与脉冲信号线1-1-1、1-1-3连接的同时，使另外一些晶体管由N型变更成P型而成。
在上述结构中，在脉冲信号线1-1-1、1-1-3上输入脉冲信号，在复位信号线1-2输入复位信号。因此，得到使输出信号线1-3-1～4依次变为高电平的脉冲组成的扫描信号。
如图30所示，本实施例的扫描电路和上述实施例相同，不必要使脉冲信号与复位信号同步地进行复位。因此，只要输入简单波形的脉冲信号，就能得到扫描信号。而且，由于能将上述实施例的脉冲信号线1-1-1～4减少成一半的脉冲信号线1-1-1、1-1-3，可使扫描电路的规模缩小。
在本实施例的扫描电路中，在脉冲信号的输入部便用P型晶体管，所以，当晶体管导通时栅源极间的电位几乎为零。其结果是脉冲后沿的时间变长，为了回避这问题，可以设定输入到栅极的电位，使其源极电位至少低于P型晶体管的阀值部分。因此，能缩短脉冲后沿的时间，能高速动作。
本实施例扫描电路所必要的晶体管的数量和上述实施例相同，所以扫描电路正常动作的几率也和上述实施例相同。
以下，根据图31和图32说明扫描电路的另外实施例。还有，为了说明方便，和上述实施例的图面所示的构件有相同功能的构件用同一符号表示，其说明省略。
如图31所示，本实施例的扫描电路从上述实施例(图22)的扫描电路中省略复位信号线1-2，使与复位信号线1-2连接的译码部1-4-1、2、3、4的P型晶体管1-4-A的栅极和译码部1-4-2、3、4、1的输出端(即P型晶体管1-4-A和N型晶体管1-4-B的连接部)相连接。
在上述结构中，在脉冲信号线1-1-1～4上输入脉冲信号，当输出信号线1-3-i变成高电平时，译码部1-4(i-1)的P型晶体管1-4-A导通。因而，输出信号线1-3(i-1)变成低电平。因此，和上述实施例相同，如图32所示，得到使输出信号线1-3-1～4依次变为高电平的脉冲所组成的扫描信号，还有，本实施例的扫描电路是单向扫描专用电路。
在本实施例的扫描电路中，由于省略了上述实施例的复位信号线1-2，所以能使电路简单化，缩小电路模。
本实施例扫描电路所必要的晶体管数量由于和上述实施例(图22)相同，所以扫描电路正常动作的几率也和上述实施例相同。
下面，根据图33和图34说明扫描电路的另外具体例。同样，为了说明方便，和上述实施例的图面所示的构件有相同功能的构件都用同一符号表示，其说明省略。
如图33所示，本实施例的扫描电路从上述实施例的扫描电路中省略了脉冲信号线1-1-2、1-1-4，使与脉冲信号线1-1-2、1-1-4连接的晶体管栅极和脉冲信号线1-1-1、1-1-3连接，同时将那些晶体管从N型变成P型而成。
在上述结构中，在脉冲信号线1-1-1、1-1-3上输入脉冲信号。因此，和上述实施例相同，如图34所示，得到使输出信号线1-3-1～4依次变为高电平的扫描脉冲组成的扫描信号。
在本实施例的扫描电路中，由于能省略上述实施例的脉冲信号1-1-2、1-1-4，所以能简化扫描电路，减小电路模。还有，本实施例的扫描电路是单向扫描专用电路。
本实施例的扫描电路所必要的晶体管数量和上述实施例相同，所以扫描电路正常动作的几率和上述实施例相同。
在以上扫描电路内，如图22、图27、图29所示的扫描电路中，复位信号后不输出低电平的译码器电路1-4的译码部1-4-i变成高阻抗状态。同样在图31、图33的扫描电路中，译码部1-4-i接受译码电路1-4译码部1-4(i＋1)来的复位信号后，从经过一扫描期间后直至下一个脉冲信号输入之间变成高阻抗状态。
当译码部1-4-i变成高阻抗状态时，输出信号线1-3-i变成不固定的状态。因此，直至下个复位信号或下个脉冲信号输入之间，由于输出信号线1-3-i的配线容量或负荷容量，会存在不能维持断开电压的情况。这时，如图35(a)所示，在输出信号线1-3-1和如GND那样的至少在一水平扫描期间电压是一定的部分之间设置电容器11-1，但如图35(b)所示，在输出信号线1-3-1上串联设置闭锁电路电路12-1，对维持断开电压是有效的。
在本发明的详细说明事项中形成的具体实施方式或实施例始终是为了清楚地说明本发明的技术内容，不能仅限定那样的具体例而作狭义的解释，在本发明的精神和下面所记载的权利要求范围内可以变更成各种各样方式来实施。

Claims (56)

1.一种有源矩阵型图象显示装置，它具备有多条按列方向排列的数据信号线、多条按行方向排列的扫描信号线、配置在数据信号线和扫描信号线的交点上的进行图象显示的象素的象素阵、将视频信号提供给该数据信号线的数据信号线驱动电路和将扫描脉冲提供给上述扫描信号线的扫描信号线驱动电路，其特征在于，设定n为1以上的整数，m、1为2以上的整数，在数据信号驱动电路上输入n列的时钟信号和n×m列的视频输入信号，在数据信号线驱动电路有n列移位寄存器和对上述视频输入信号进行取样的模拟开关，通过连接移位寄存器1级输出脉冲的逻辑运算结果，控制上述模拟开关。
2.如权利要求1所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是正极性脉冲，由将1个正极性脉冲作为输入的“或”电路输出信号控制上述模拟开关。
3.如权利要求1所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是负极性脉冲，由将1个负极性脉冲作为输入的“或”电路输出信号控制上述模拟开关。
4.如权利要求1所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是负极性脉冲，由将1个负极性脉冲作为输入的“与非”电路的输出信号控制所说模拟开关。
5.如权利要求4所示的图象显示装置，其特征在于，上述“与非”电路由并联连接的1个P通道型MOS晶体管和与这些P通道型MOS晶体管串联连接的1个N通道型MOS晶体管组成，在上述1个P通道型MOS晶体管的各栅极上输入上述移位寄存器的输出脉冲，在上述N通道型MOS晶体管的栅极上输入1级前面的“与非”电路的输出信号。
6.如权利要求1所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是正极性脉冲，由将1个正极性脉冲作为输入的“或非”电路的输出信号控制上述模拟开关。
7.如权利要求6所述的图象显示装置，其特征在于，上述“或非”电路由并联连接的1个N通道型MOS晶体管和与这些N通道型晶体管串联连接的1个P通道型MOS晶体管组成，上述1个N通道型MOS晶体管的各栅极输入上述移位寄存器的输出脉冲，上述P通道型MOS晶体管的栅极上输入1级前面的“或非”电路的输出信号。
8.如权利要求1所述的图象显示装置，其特征在于，上述象素阵、数据信号线驱动电路和扫描信号线驱动电路是形成在多晶硅薄膜上的。
9.如权利要求8所述的图象显示装置，其特征在于，多晶硅薄膜形成在透光基片上。
10.如权利要求1所述的图象显示装置，其特征在于，象素阵的象素是由液晶组成的。
11.一种有源矩阵型图象显示装置，它具备多条按列方向排列的数据信号线、多条按行方向排列的扫描信号线、配置在该数据信号线和扫描信号线的交点上的进行图象显示的象素的象素阵、将视频信号供给该数据信号线的数据信号线驱动电路和将扫描脉冲供给上述扫描信号线的扫描信号线驱动电路，其特征在于，设定n为1以上的整数，m、l为2以上的整数，k为3以上的整数，在数据信号线驱动电路上输入n列的时钟信号和n×m列的视频输入信号，数据信号线驱动电路有n列的移位寄存器和对上述视频输入信号进行取样的模拟开关，根据与移位寄存器连接的k级内第奇数级和第k级组成的l个输出脉冲逻辑运算的结果，控制上述模拟开关。
12.如权利要求11所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是正极性脉冲，由将1个正极性脉冲作为输入的“或”电路的输出信号控制上述模拟开关。
13.如权利要求11所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是负极性脉冲，由将1个负极性脉冲作为输入的“与”电路的输出信号控制上述模拟开关。
14.如权利要求11所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是负极性脉冲，由将1个负极性脉冲作为输入的“与非”电路的输出信号控制上述模拟开关。
15.如权利要求14所述的图象显示装置，其特征在于，上述“与非”电路由并联连接的1个P通道型MOS晶体管和与这些P通道型MOS晶体管串联连接的一个N通道型MOS晶体管组成，在上述1个P通道型MOS晶体管的各栅极上输入上述移位寄存器的输出脉冲，在上述N通道型MOS晶体管的栅极上输入1级前面的“与非”电路的输出。
16.如权利要求11所述的图象显示装置，其特征在于，移位寄存器的输出脉冲是正极性脉冲，由将1个正极性脉冲作为输入的“或非”电路的输出信号控制上述模拟开关。
17.如权利要求16所述的图象显示装置，其特征在于，上述“或非”电路是由并联连接的1个N通道型MOS晶体管和与这些N通道型MOS晶体管串联连接的1个P通道型MOS晶体管组成，在上述1个N通道型MOS晶体管的各栅极上输入上述移位寄存器的输出脉冲，在上述P通道型MOS晶体管的栅极上输入1级前面的“或非”电路的输出信号。
18.如权利要求11所述的图象显示装置，其特征在于，上述象素阵、数据信号线驱动电路和扫描信号线驱动电路是形成在多晶硅薄膜上的。
19.如权利要求18所述的图象显示装置，其特征在于，多晶硅薄膜是形成在透光基片上的。
20.如权利要求11所述的图象显示装置，其特征在于，象素阵的象素由液晶组成。
21.一种扫描电路，其备有信号输入用的m条脉冲信号线、信号输出用的1条输出信号线和根据在脉冲信号线输入的信号依次转换成输出信号线上输出信号的开/关的切换机构，其特征在于，上述切换机构根据m脉冲信号线内n条脉冲信号线上输入的信号进行逻辑运算，进行各输出信号线上输出信号的开/关，并且使在逻辑运算中用的n条脉冲信号线的组合在每条输出信号线上各不相同，满足mCn≥1的条件。
22.如权利要求21所述的扫描电路，其特征在于，在某脉冲信号线变为复位状态并经过一定时间后，设定在脉冲信号线上的输入信号以便使其它脉冲信号线变为置位状态。
23.如权利要求21所述的扫描电路，其特征在于，在处于复位状态的脉冲信号线组合即将改变之前，设定输入到脉冲信号线的信号，以便使处在置位状态的脉冲信号线变为一定时间的复位状态。
24.如权利要求21所述的扫描电路，其特征在于，设定上述切换机构，以便在上述逻辑运算的结果是真实的状态仅继续一定时间以上时使输出信号线转换成置位状态或复位状态。
25.如权利要求22所述的扫描电路，其特征在于，设定上述切换机构，以便在上述逻辑运算的结果是真实的状态仅继续一定时间以上时使输出信号线转换成置位状态或复位状态。
26.如权利要求23所述的扫描电路，其特征在于，设定上述切换机构，以便在上述逻辑运算的结果是真实的状态仅继续一定时间以上时使输出信号线转换成置位状态或复位状态。
27.如权利要求21所述的扫描电路，其特征在于，还备有根据起动脉冲和时钟脉冲将信号输出给脉冲信号线的编码器电路。
28.如权利要求22所述的扫描电路，其特征在于，还备有根据起动脉冲和时钟脉冲将信号输出给脉冲信号线的编码器电路。
29.如权利要求23所述的扫描电路，其特征在于，还备有根据起动脉冲和时钟脉冲将信号输出给脉冲信号线的编码器电路。
30.一种有源矩阵型图象显示装置，它具有多条以列方向排列的数据信号线、多条以行方向排列的扫描信号线、配置在该数据信号线和扫描信号线的交点上的进行图象显示的象素的象素阵、将视频信号供给该数据信号线的数据信号线驱动电路和将扫描脉冲供给上述扫描信号线的扫描信号线驱动电路，其特征在于，该数据信号线驱动电路备有：
有n级输出部并与时钟脉冲同步地从各输出部依次输出脉冲的移位寄存器，和
移位寄存器的n级输出部分为由多个输出部组成的n个组，在从各组输出部中的一个输出脉冲期间输出控制脉冲的n个逻辑电路，和
与各逻辑电路对应地设置的，由各逻辑电路来的控制脉冲依次对视频信号进行取样的n个模拟开关。
31.一种扫描电路，其含有根据由m个信号和m个信号倒相的m个倒相信号组成的2m个脉冲信号输出扫描脉冲的译码器电路，上述译码器电路备有在满足1≤2m条件的1条输出信号线上依次输出扫描脉冲的第1～第1个译码部，其特征在于，各译码部备有第1个晶体管和与第1个晶体管的极性相反的第2～第(m＋1)个晶体管，使第1～第(m＋1)个晶体管的漏极-源极串联连接，从第1和第2个晶体管的连接点输出上述扫描脉冲，在脉冲信号的电平从高电平向低电平或从低电平向高电平变化时将使第1个晶体管导通的复位信号输入给第1个晶体管的栅极，并将上述脉冲信号输入给第2～第(m＋1)个晶体管的栅极。
32.如权利要求31所述的扫描电路，其特征在于，在第1～第1个译码部的第1个晶体管的栅极上分别将从第2～第1、第1个译码部的第1和第2个晶体管的连接点来的扫描脉冲作为复位信号而输入。
33.如权利要求31所述的扫描电路，其特征在于，将为了保持各输出信号线的电平的电容器连接在各输出信号线上。
34.如权利要求31所述的扫描电路，其特征在于，为了保持各输出信号线的电平，设置第1、第2倒相电路，在输出信号线上串联地插入第1倒相电路，第2倒相电路的输入、输出分别与第1倒相电路的输出、输入连接。
35.如权利要求32所述的扫描电路，其特征在于，为了保持各输出信号线的电平，将电容器与各输出信号线连接。
36.如权利要求32所述的扫描电路，其特征在于，为了保持各输出信号线的电平，设置第1、第2倒相电路，将第1倒相电路串联地插入输出信号线上，第2倒相电路的输入、输出分别与第1倒相电路的输出、输入连接。
37.一种扫描电路，其含有根据由m个信号和使m个信号倒相的m个倒相信号组成的2m个脉冲信号输出扫描信号的译码器电路，上述译码器电路备有在满足1≥2m条件的1条输出信号线上依次输出扫描脉冲的第1～第1个译码部，其特征在于，各译码部备有第1个晶体管和与第1个晶体管的极性相反的第2～第(m＋2)个晶体管，使第1～第(m＋2)个晶体管的漏极-源极串联连接，从第1和第2个晶体管的连接点输出上述扫描脉冲，在脉冲信号电平从高电平向低电平或从低电平向高电平变化时将使第1个晶体管导通、使第2个晶体管断开的复位信号输入给第1、第2个晶体管的栅极，并将上述脉冲信号输入给第3～第(m＋2)个晶体管的栅极。
38.如权利要求37所述的扫描电路，其特征在于，在第1～第1个译码部的第1个晶体管的栅极上分别将从第2～第1、第1个译码部的第1和第2个晶体管的连接点来的扫描脉冲作为复位信号而输入。
39.如权利要求37所述的扫描电路，其特征在于，将为了保持各输出信号线的电平的电容器连接在各输出信号线上。
40.如权利要求37所述的扫描电路，其特征在于，为了保持各输出信号线的电平，设置第1、第2倒相电路，在输出信号线上串联地插入第1倒相电路，第2倒相电路的输入、输出分别与第1倒相电路的输出、输入连接。
41.如权利要求38所述的扫描电路，其特征在于，将为了保持各输出信号线的电平的电容器连接在各输出信号线上。
42.如权利要求38所述的扫描电路，其特征在于，为了保持各输出信号线的电平，设置第1、第2倒相电路，在输出信号线上串联地插入第1倒相电路，第2倒相电路的输入、输出分别与第1倒相电路的输出、输入连接。
43.如权利要求31所述的扫描电路，其特征在于，在使脉冲信号的电平变化之前的一定期间，将使所有脉冲信号的电平变成高电平或低电平脉冲信号输入给译码器电路。
44.如权利要求33所述的扫描电路，其特征在于，在使脉冲信号的电平变化之前的一定期间，将使所有的脉冲信号的电平变成高电平或低电平的脉冲信号输入给译码器电路。
45.如权利要求34所述的扫描电路，其特征在于，在使脉冲信号的电平变化之前的一定期间，将使所有的脉冲信号的电平变成高电平或低电平的脉冲信号输入给译码器电路。
46.如权利要求37所述的扫描电路，其特征在于，在使脉冲信号的电平变化之前的一定期间，将使所有的脉冲信号的电平变成高电平或低电平的脉冲信号输入给译码器电路。
47.如权利要求39所述的扫描电路，其特征在于，在使脉冲信号的电平变化之前的一定期间，将使所有的脉冲信号的电平变成高电平或低电平的脉冲信号输入给译码器电路。
48.如权利要求40所述的扫描电路，其特征在于，在使脉冲信号的电平变化之前的一定期间，将使所有的脉冲信号的电平变成高电平或低电平的脉冲信号输入给译码器电路。
49.如权利要求37所述的扫描电路，其特征在于，在使脉冲信号的电平变化之前的一定期间，将复位信号输入给译码器电路。
50.如权利要求31所述的扫描电路，其特征在于，输出信号线在直至下个复位信号输入时都具有能维持非选择电平的静电电容。
51.如权利要求32所述的扫描电路，其特征在于，输出信号线在直至下个复位信号输入时都具有能维持非选择电平的静电电容。
52.如权利要求37所述的扫描电路，其特征在于，输出信号线在直至下个复位信号输入时都具有能维持非选择电平的静电电容。
53.如权利要求31所述的扫描电路，其特征在于使输入有作为脉冲信号的倒相信号的晶体管的极性变更成与第1个晶体管相同的极性，将非倒相信号代替倒相信号作为脉冲信号输入变更了的晶体管的棚极。
54.如权利要求37所述的扫描电路，其特征在于，使输入作为脉冲信号的倒相信号的晶体管的极性变更成与第1个晶体管相同的极性，将非倒相信号代替倒相信号作为脉冲信号输入变更了的晶体管的栅极。
55.一种图象显示装置，它具备多条以列方向排列的数据信号线、多条以行方向排列的扫描信号线、配置在该数据信号线和扫描信号线的交点上的进行图象显示的象素的象素阵，将视频信号供给该数据信号线的数据信号线驱动电路和将选择上述扫描线的扫描脉冲依次输出给扫描线的扫描信号线驱动电路，其特征在于，扫描信号驱动电路含有根据由m个信号和使m个信号倒相的m个倒相信号组成的2m个脉冲信号输出扫描脉冲的译码器电路，上述译码器电路备有在满足1≥2m条件的1条输出信号线上依次输出扫描脉冲的第1～第1个译码部，各译码部备有第1个晶体管和与第1个晶体管的极性相反的第2～第(m＋1)个晶体管，使第1～第(m＋1)个晶体管的漏极-源极串联连接，从第1和第2个晶体管的连接点输出上述扫描脉冲，在脉冲信号的电平从高电平向低电平或从低电平向高电平变化时将使第1个晶体管导通的复位信号输入给第1个晶体管的栅极，并将上述脉冲信号输入给第2～第(m＋1)个晶体管的栅极。
56.一种图象显示装置，它具备多条以列方向排列的数据信号线、多条以行方向排列的扫描信号线、配置在该数据信号线和扫描信号线的交点上的进行图象显示的象素的象素阵、将视频信号供给该数据信号线的数据信号线驱动电路和将选择上述扫描信号线的扫描脉冲依次输出给扫描线的扫描信号线驱动电路，其特征在于，扫描信号线驱动电路含有根据由m个信号和使m个信号倒相的m个倒相信号组成的2m个脉冲信号输出扫描脉冲的译码器电路，上述译码器电路备有在满足1≤2m条件的1条输出信号线上依次输出扫描信号的第1～第1个译码部，各译码部备有第1个晶体管和与第1个管体管极性相反的第2～第(m＋2)个晶体管，使第1～第(m＋2)个晶体管的漏极-源极串联连接，从第1和第2个晶体管的连接点输出上述扫描脉冲，在脉冲信号的电平从高电平向低电平或从低电平向高电平变化时在第1、第2个晶体管的栅极上使第1个晶体管导通并输入使第2个晶体管断开的复位信号，在第3～第(m＋2)个晶体管栅极上输入上述脉冲信号。
CN94120716A 1993-12-27 1994-12-27 图象显示装置和扫描电路 Expired - Fee Related CN1058591C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP331624/1993 1993-12-27
JP331625/1993 1993-12-27
JP331625/93 1993-12-27
JP331624/93 1993-12-27
JP5331624A JPH07191636A (ja) 1993-12-27 1993-12-27 表示装置用走査回路
JP5331625A JPH07191637A (ja) 1993-12-27 1993-12-27 画像表示装置
JP313815/1994 1994-12-16
JP313815/94 1994-12-16
JP31381594A JP3160171B2 (ja) 1994-12-16 1994-12-16 走査回路および画像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN00104791A Division CN1282886A (zh) 1993-12-27 2000-03-27 图象显示装置和扫描电路

Publications (2)

Publication Number Publication Date
CN1115539A true CN1115539A (zh) 1996-01-24
CN1058591C CN1058591C (zh) 2000-11-15

Family

ID=27339361

Family Applications (2)

Application Number Title Priority Date Filing Date
CN94120716A Expired - Fee Related CN1058591C (zh) 1993-12-27 1994-12-27 图象显示装置和扫描电路
CN00104791A Pending CN1282886A (zh) 1993-12-27 2000-03-27 图象显示装置和扫描电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN00104791A Pending CN1282886A (zh) 1993-12-27 2000-03-27 图象显示装置和扫描电路

Country Status (3)

Country Link
US (2) US5712653A (zh)
KR (1) KR100207299B1 (zh)
CN (2) CN1058591C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100357926C (zh) * 2005-08-29 2007-12-26 杭州华三通信技术有限公司 一种设备管理系统及方法
CN100452841C (zh) * 2003-06-11 2009-01-14 本田技研工业株式会社 图像传感器的扫描电路
CN1443004B (zh) * 2002-02-21 2010-05-26 精工电子有限公司 图像传感器集成电路和图像传感器
CN106486069A (zh) * 2015-08-26 2017-03-08 矽创电子股份有限公司 栅极驱动电路与电泳显示器
CN108399887A (zh) * 2018-03-28 2018-08-14 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、发射驱动电路和显示装置
CN109389933A (zh) * 2018-12-20 2019-02-26 厦门天马微电子有限公司 指纹识别模组的驱动方法和显示装置
CN110060639A (zh) * 2019-04-24 2019-07-26 深圳市华星光电半导体显示技术有限公司 阵列基板

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905540A (en) * 1994-12-27 1999-05-18 Seiko Epson Corporation Projection-type display apparatus
US6011535A (en) 1995-11-06 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and scanning circuit
JP2980042B2 (ja) * 1996-11-27 1999-11-22 日本電気株式会社 走査回路
JP4090569B2 (ja) 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
TWI244060B (en) * 2003-06-12 2005-11-21 Ind Tech Res Inst A scan driving circuit with single-type transistors
JP2005017912A (ja) * 2003-06-27 2005-01-20 Sanyo Electric Co Ltd 表示装置
CN1324554C (zh) * 2003-07-04 2007-07-04 财团法人工业技术研究院 单一型态晶体管扫描驱动电路
US7295199B2 (en) * 2003-08-25 2007-11-13 Motorola Inc Matrix display having addressable display elements and methods
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CN101040440B (zh) * 2004-10-14 2012-06-13 夏普株式会社 电平移位器电路、驱动电路及显示装置
CN100383839C (zh) * 2004-11-26 2008-04-23 鸿富锦精密工业（深圳）有限公司 移位寄存系统、移位寄存方法和显示装置驱动电路
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US7830352B2 (en) * 2005-01-14 2010-11-09 Au Optronics Corp. Driving circuit for flat panel display which provides a horizontal start signal to first and second shift register cells
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
KR100624114B1 (ko) * 2005-08-01 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 주사구동장치
KR101157940B1 (ko) * 2005-12-08 2012-06-25 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
WO2007080813A1 (en) * 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
JP2007232977A (ja) * 2006-02-28 2007-09-13 Toshiba Corp デコーダ回路およびこのデコーダ回路を用いる液晶駆動装置
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
US7777712B2 (en) * 2006-10-17 2010-08-17 Himax Technologies Limited Level shift circuit and display using same
US8976103B2 (en) * 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
KR100927790B1 (ko) * 2008-10-28 2009-11-20 매그나칩 반도체 유한회사 멀티 기능 집적회로 및 이를 갖는 소스 드라이버 장치
BR112012000960A2 (pt) * 2009-07-15 2016-03-15 Sharp Kk circuito acionador da linha do sinal de digitalização e dispositivo de exibição tendo o mesmo
CN101644867B (zh) * 2009-09-03 2011-05-18 上海广电光电子有限公司 液晶显示器的栅极线驱动装置
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
TWI433018B (zh) * 2010-10-25 2014-04-01 Raydium Semiconductor Corp 觸控面板的控制裝置
CN102455813B (zh) * 2010-11-01 2013-12-11 瑞鼎科技股份有限公司 触控面板的控制装置
CN105869575B (zh) 2011-05-17 2018-09-21 伊格尼斯创新公司 操作显示器的方法
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN109064991B (zh) * 2018-10-23 2020-12-29 京东方科技集团股份有限公司 栅极驱动电路及其控制方法、显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101739A (en) * 1975-10-31 1977-08-26 Toshiba Corp Digital timer for electronic range
US4270125A (en) * 1976-09-13 1981-05-26 Rca Corporation Display system
JPS619719A (ja) * 1984-06-26 1986-01-17 Toshiba Corp 位置入力装置
JPH0213316A (ja) * 1988-06-29 1990-01-17 Iseki & Co Ltd 苗植機等の操縦ハンドル
DE68922159T2 (de) * 1988-08-17 1995-09-14 Canon Kk Anzeigevorrichtung.
DE3835116A1 (de) * 1988-10-14 1990-04-19 Siemens Ag Adressverstaerkerschaltung mit selbstverriegelung und sicherung gegen mehrfachadressierung zur verwendung in statischen gaas-rams
JP2767858B2 (ja) * 1989-02-09 1998-06-18 ソニー株式会社 液晶ディスプレイ装置
FR2656757B1 (fr) * 1989-12-28 1992-03-20 Thomson Consumer Electronics Procede d'adressage de chaque colonne d'un ecran lcd de type matriciel.
JPH0446386A (ja) * 1990-06-14 1992-02-17 Sharp Corp 液晶表示装置の駆動回路
JP2818707B2 (ja) * 1990-08-27 1998-10-30 古河電気工業株式会社 石英系ガラス母材の製造方法
US5170155A (en) * 1990-10-19 1992-12-08 Thomson S.A. System for applying brightness signals to a display device and comparator therefore
WO1992015931A2 (fr) * 1991-02-28 1992-09-17 Thomson-Lcd Registres a decalage redondants pour dispositifs de balayage
JP2587546B2 (ja) * 1991-03-22 1997-03-05 株式会社ジーティシー 走査回路
JPH0522917A (ja) * 1991-07-10 1993-01-29 Nissan Motor Co Ltd 直流モータ
JP3226567B2 (ja) * 1991-07-29 2001-11-05 日本電気株式会社 液晶表示装置の駆動回路
US5404151A (en) * 1991-07-30 1995-04-04 Nec Corporation Scanning circuit
JPH05108034A (ja) * 1991-10-18 1993-04-30 Fuji Xerox Co Ltd 多階調液晶表示装置
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JP2939043B2 (ja) * 1992-04-07 1999-08-25 シャープ株式会社 アクティブマトリクス基板
JP2770647B2 (ja) * 1992-05-07 1998-07-02 日本電気株式会社 電子ディスプレイデバイス駆動回路用出力回路
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
US5396261A (en) * 1993-03-01 1995-03-07 Wah-Iii Technology Corporation Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display
JP3102666B2 (ja) * 1993-06-28 2000-10-23 シャープ株式会社 画像表示装置
US5430461A (en) * 1993-08-26 1995-07-04 Industrial Technology Research Institute Transistor array for addressing display panel
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1443004B (zh) * 2002-02-21 2010-05-26 精工电子有限公司 图像传感器集成电路和图像传感器
CN100452841C (zh) * 2003-06-11 2009-01-14 本田技研工业株式会社 图像传感器的扫描电路
CN100357926C (zh) * 2005-08-29 2007-12-26 杭州华三通信技术有限公司 一种设备管理系统及方法
CN106486069A (zh) * 2015-08-26 2017-03-08 矽创电子股份有限公司 栅极驱动电路与电泳显示器
CN106486069B (zh) * 2015-08-26 2019-02-19 矽创电子股份有限公司 栅极驱动电路与电泳显示器
CN108399887A (zh) * 2018-03-28 2018-08-14 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、发射驱动电路和显示装置
CN109389933A (zh) * 2018-12-20 2019-02-26 厦门天马微电子有限公司 指纹识别模组的驱动方法和显示装置
CN109389933B (zh) * 2018-12-20 2021-09-17 厦门天马微电子有限公司 指纹识别模组的驱动方法和显示装置
CN110060639A (zh) * 2019-04-24 2019-07-26 深圳市华星光电半导体显示技术有限公司 阵列基板
CN110060639B (zh) * 2019-04-24 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板
US11355067B2 (en) 2019-04-24 2022-06-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate

Also Published As

Publication number Publication date
KR950020376A (ko) 1995-07-24
CN1058591C (zh) 2000-11-15
CN1282886A (zh) 2001-02-07
US6064364A (en) 2000-05-16
KR100207299B1 (ko) 1999-07-15
US5712653A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
CN1058591C (zh) 图象显示装置和扫描电路
CN1137463C (zh) 图象显示装置和电子机器
CN1194331C (zh) 扫描驱动电路、显示装置、电光装置及扫描驱动方法
CN1112797C (zh) 图象显示装置
CN1244898C (zh) 显示驱动装置及使用它的显示装置
CN100338645C (zh) 液晶驱动装置和液晶显示模块
CN1120466C (zh) 一种有源矩阵型显示装置以及驱动该装置的方法
CN1213394C (zh) 移位寄存器和电子设备
CN1285961C (zh) 驱动电路、光电装置及其驱动方法
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1517967A (zh) 设有漏电流小的像素的液晶显示装置
CN1680995A (zh) 显示装置及驱动装置
CN1422420A (zh) 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置
CN1758318A (zh) 源极驱动器、光电装置及电子设备
CN1555044A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1391205A (zh) 液晶显示装置
CN1809862A (zh) 液晶显示装置
CN1404028A (zh) 液晶显示装置及其驱动方法
CN1573852A (zh) 增大了图象信号的写入容限的图象显示装置
CN1868003A (zh) 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法
CN1115066A (zh) 图象显示装置
CN1351323A (zh) 显示装置及其驱动方法和副象素的显示图案评价方法
CN1437175A (zh) 显示装置及其驱动电路和驱动方法
CN1471068A (zh) 显示装置的驱动器电路和移位寄存器以及显示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee