CN1213394C - 移位寄存器和电子设备 - Google Patents

移位寄存器和电子设备 Download PDF

Info

Publication number
CN1213394C
CN1213394C CNB01115733XA CN01115733A CN1213394C CN 1213394 C CN1213394 C CN 1213394C CN B01115733X A CNB01115733X A CN B01115733XA CN 01115733 A CN01115733 A CN 01115733A CN 1213394 C CN1213394 C CN 1213394C
Authority
CN
China
Prior art keywords
current path
transistor
control terminal
level
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB01115733XA
Other languages
English (en)
Other versions
CN1326178A (zh
Inventor
神原实
佐佐木和广
两泽克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000169002A external-priority patent/JP3873165B2/ja
Priority claimed from JP2001128909A external-priority patent/JP4506026B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1326178A publication Critical patent/CN1326178A/zh
Application granted granted Critical
Publication of CN1213394C publication Critical patent/CN1213394C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

移位寄存器的每一级RS(1)、RS(2)、…是由六个TFT构成，这些TFT1-6中每一个的沟道宽度/沟道长度比(W/L)以这样一种方式按照每个TFT的晶体管特性进行设置，即该移位寄存器即使在高温下也可以正常地工作很长时间。

Description

移位寄存器和电子设备
本申请基于并要求2000年5月31日递交的日本专利申请2000-162671、2000年6月6日递交的2000-169002和2001年4月26日递交的2001-128909的优先权，其所有内容都结合在此作为参考。
技术领域
本申请涉及一种移位寄存器和使用该移位寄存器作为驱动器的电子设备如显示器单元或一个成像装置。
背景技术
在有源矩阵型液晶显示器如TFT液晶显示器中，选择布置在矩阵形式中的每一行显示像素，并把显示数据写入所选择像素的像素的像素电容中，由此获取所希望的显示。
在TFT液晶显示器中，使用一个栅极驱动器来串行输出用于像素选择的栅极信号给用作为像素切换装置的TFT栅极，以及一个用于并行输出漏极信号的漏极驱动器，该漏极信号在栅极选择期间用作图像数据。由于输出通常的移动图像数据的漏极驱动器必须是由多个复杂的晶体管构成且以高速驱动，因此采用一种包含单晶硅或多晶硅的驱动器，它可以减少晶体管的尺寸并具有高灵活性。
另一方面，由于栅极驱动器作为漏极的结构不是很复杂且具有低的驱动频率，因此，理论上它可以由包含有非晶硅TFT的驱动器驱动，但仍然没有投入实用。
在由多个非晶硅TFT构成的栅极驱动器中，有这样的驱动器，其每个TFT的阈值特性偏移了一段时间，或者它们在高温环境中会引起错误的操作。
发明内容
本发明的一个目标是提供一种移位寄存器，可以在即使是高温下获得正确的电路操作，并且在长时间周期中达到稳定的操作。
按照本发明的第一方面，提供了一种移位寄存器，该移位寄存器的每一个级包括：具有一第一控制端子的第一晶体管，其通过自一级提供给所述第一控制端子的在一预定电平上的一信号而被导通，并将在一预定电平上的所述信号自一第一电流路径的一端输出给所述第一电流路径的另一端；具有一第二控制端子的第二晶体管，其根据施加至所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并输出由外部提供给一第二电流路径的一端的第一或第二信号，作为来自所述第二电流路径的另一端的一个输出信号；一负载，用于输出自外部提供的一电源电压；具有一第三控制端子的第三晶体管，其根据施加至所述第三控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自外部通过所述负载馈送的所述电源电压从一第三电流路径的一端输出给所述第三电流路径的另一端，以使自所述负载输出的所述电源电压被位移至在一预定电平上的一电压；及具有一第四控制端子的第四晶体管，其根据施加至所述第四控制端子和所述负载之间的布线的一电压而被导通，具有连接至所述第二晶体管的所述第二电流路径的该另一端的一第四电流路径的一端，并将一参考电压自所述第四电流路径的另一端输出给所述第四电流路径的一端，第四晶体管的沟道宽度与沟道长度的比值等于或大于第二晶体管的沟道宽度与第二晶体管的沟道长度的比值。
按照本发明的另一方面，提供了一种移位寄存器，该移位寄存器的每一级包括：具有第一控制端子的第一晶体管，通过由一个级提供给该第一控制端子的一预定电平的信号被接通，并把一预定电平的信号从第一电流路径的一端输出给该第一电流路径的另一端；具有第二控制端子的第二晶体管，按照施加给第二控制端子和第一晶体管的第一电流路径的另一端之间的布线的一个电压接通，并输出由外界提供给第二电流路径的一端的第一信号或第二信号，作为来自该第二电流路径的另一端的一个输出信号；具有第三控制端子的第三晶体管，把电源由第三电流路径的一端输出给第三电流路径的另一端；具有第四控制端子的第四晶体管，按照施加给第四控制端子和该第一晶体管的第一电流路径的另一端之间的布线的电压接通，并从第四电流路径的一端向第四电流路径的另一端输出由第三晶体管提供的电源电压，以便由第三晶体管输出的电源电压被偏置一预定电平的电压；具有第五控制端子的第五晶体管，按照施加给第五控制端子和第三晶体管之间的布线的电压接通，并从第五电流路径的另一端向该第五电流路径的一端输出一个参考电压，第五电流路径的一端连接到第二晶体管的第二电流路径的另一端；具有第六控制端子的第六晶体管，当通过另一级的输出信号接通第六控制端子而导通该晶体管时，复位施加给第二晶体管的第二控制端子和第一晶体管的第一电流路径之间的布线的电压，第五晶体管的沟道宽度与沟道长度的比值大于第一晶体管的沟道宽度与沟道长度的比值。
按照本发明的第三方面，提供了一个移位寄存器，该移位寄存器的每一级包括：第一晶体管，具有一个控制端子和一个电流路径的一端，其中在一侧的一个级的输出信号提供给该控制端子，一个第一电压信号被提供给该电流路径的一端；第二晶体管，具有一个控制端子和一个电流路径的一端，其中在另一侧的一个级的输出信号提供给该控制端子，一个第二电压信号被提供给该电流路径的一端；以及第三晶体管，具有连接到第一和第二晶体管的每个电流路径的另一端的控制端子，通过第一或第二晶体管由提供给该控制端子和每个电流路径的另一端之间的布线的第一或第二电压信号接通或关断，并且在接通时从该电流路径的另一端输出提供给该电流路径的一端的第一或第二时钟信号作为该级的一个输出信号，第一与第二晶体管中的至少一个，其构成为能通过提供给该控制端子的在一侧或另一侧上的级的输出信号放电在布线上累积的电荷。
按照本发明的第四方面，提供了一种电子设备，包括：
(A)一移位寄存器，包括在各级中的：
具有一第一控制端子的第一晶体管，其通过自一级提供给所述第一控制端子的在一预定电平上的一信号而被导通，并将在一预定电平上的所述信号自一第一电流路径的一端输出给所述第一电流路径的另一端；具有一第二控制端子的第二晶体管，其根据施加至所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并输出自外部提供给一第二电流路径的一端的第一或第二信号作为来自所述第二电流路径的另一端的一输出信号；具有一第三控制端子的第三晶体管，其将一电源电压从一第三电流路径的一端输出给所述第三电流路径的另一端；具有一第四控制端子的第四晶体管，其根据施加至所述第四控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自所述第三晶体管提供的所述电源电压自一第四电流路径的一端输出给所述第四电流路径的另一端以使自所述第三晶体管输出的所述电源电压被位移至在一预定电平上的一电压；具有一第五控制端子的第五晶体管，其根据施加至所述第五控制端子和所述第三晶体管之间的布线的一电压而被导通，具有连接至所述第二晶体管的所述第二电流路径的该另一端的一第五电流路径的一端，并将一参考电压自所述第五电流路径的另一端输出给所述第五电流路径的一端；及具有第六控制端子的第六晶体管，通过由另一级的输出信号接通第六控制端子复位施加给第二晶体管的第二控制端子和第一晶体管的第一电流路径之间的布线的电压；以及
(B)按照从该移位寄存器的第二晶体管输出的信号驱动的驱动装置，
第五晶体管的沟道宽度与沟道长度的比值大于第一晶体管的沟道宽度与沟道长度的比值。
根据本发明的另一方面，提供了一种移位寄存器，包括多个相互电连接的级，各所述级包括：具有一第一控制端子的第一晶体管，其通过自一级提供给所述第一控制端子的在一预定电平上的一信号而被导通，并将在一预定电平上的所述信号自一第一电流路径的一端输出给所述第一电流路径的另一端；具有一第二控制端子的第二晶体管，其根据施加至所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自外部提供的一第一或第二信号输出给一第二电流路径的一端作为来自所述第二电流路径的另一端的一输出信号；具有一第三控制端子的第三晶体管，其将一电源电压从一第三电流路径的一端输出给所述第三电流路径的另一端；具有一第四控制端子的第四晶体管，其根据施加至所述第四控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自所述第三晶体管提供的所述电源电压自一第四电流路径的一端输出至所述第四电流路径的另一端以使自所述第三晶体管输出的所述电源电压被位移至在一预定电平上的一电压；及具有一第五控制端子的第五晶体管，其根据施加至所述第五控制端子和所述第三晶体管之间的布线的一电压而被导通，具有连接至所述第二晶体管的所述第二电流路径的该另一端的一第五电流路径的一端，并将一参考电压自所述第五电流路径的另一端输出给所述第四电流路径的一端，指示所述第三晶体管的沟道宽度与沟道长度的比值的第一值大于指示所述第二晶体管的沟道宽度与沟道长度的比值的第二值的1/20。
本发明的其它目标和优点将在下面的描述中进行论述且部分可自描述中显见，可以通过实践本发明而得到学习，本发明的目标和优点可以通过在此指出的手段和组合来实现和达到。
附图说明
在此引用并作为说明书一部分的附图示出本发明的优选实施例，上面给出的概述和下面给出的优选实施例的详细描述一起用于解释本发明的原理。
图1是表示按照本发明的第一实施例的数字静像照相机的外部结构的透视图；
图2是图1中所示的数字静像照相机的方框图；
图3表示在图2所示的显示器部分的电路结构的方框图；
图4是表示用作栅极驱动器的移位寄存器的电路结构的视图；
图5是表示在图4所示的移位寄存器的每一级的结构的放大示意图；
图6是构成该移位寄存器的TFT的平面示意图；
图7是沿着图6所示的TFT的VII-VII线的横截面示意图；
图8是表示图4所示的移位寄存器的操作的时序图；
图9是表示另一个移位寄存器的电路结构的示意图；
图10是表示由一个双栅极晶体管构成的光电传感器的电路结构的方框图；
图11是表示用作图3中所述的栅极驱动器的移位寄存器的电路结构的示意图；
图12是表示图11所示的移位寄存器的操作的时序图；
图13是表示用作图3中所述的栅极驱动器的移位寄存器的另一个电路结构的示意图；
图14是表示图13所示的移位寄存器的操作的时序图；
图15是表示用作图3中所述的栅极驱动器的移位寄存器的又一个电路结构的示意图；
图16是表示图15所述的移位寄存器的操作的时序图；
图17是表示图15所描述的移位寄存器的操作的另一个时序图；
图18是表示用作图3中所述的栅极驱动器的移位寄存器的又一个电路结构的示意图；
图19是表示图18所述的移位寄存器的操作的时序图；
图20是表示按照本发明的第二实施例的用作图3中所述的栅极驱动器的移位寄存器的电路结构的示意图；
图21是表示图20所述的移位寄存器的向前(forward)操作的时序图；
图22表示图20所述的移位寄存器的向后(backward)操作的时序图；
图23A是表示在按照本发明的第二实施例中的数字静像照相机的向前成像状态的示意图；图23B是表示显示器部分的显示状态的示意图；
图24A是表示在本发明的第二实施例中的数字静像照相机的向后成像状态的示意图；图24B是表示显示器部分的显示状态的示意图；
图25是表示图20所述的移位寄存器的向前操作的另一时序图；
图26是表示图20所述的移位寄存器的向后操作的另一时序图；
图27是表示在本发明的第二实施例中的移位寄存器的另一个电路结构的示意图；
图28是表示图27所述的移位寄存器的向前操作的时序图；
图29是表示图27所述的移位寄存器的向后操作的时序图；
图30是表示在本发明的第二实施例中的移位寄存器的另一个电路结构的示意图；
图31是表示图27所述的移位寄存器的向前操作的时序图；以及
图32是表示图27所述的移位寄存器的向后操作的时序图。
具体实施方式
第一实施例
下面参照附图描述符合本发明的优选实施例。图1是表示按照本发明的第一实施例的数字静像照相机的外部结构的透视图，如图所示，该数字静像照相机由一个相机主体部分201和透镜单元部分202构成。
该相机主体部分201包括一个显示器部分210和在其前面部分的一个模式设置键212a。该模式设置键212a用于在拾取图像并将它记录在后面所述的存储器内的记录模式和用于再现该记录的图像的再现模式之间进行切换。该显示器部分210是由一个液晶显示器构成，这一部分在记录模式(监视模式)下用作为图像拾取之前显示由透镜202a捕获的图像的录象器，以及在再现模式下用作为显示所记录的图像的显示器。下面将详细地描述该显示器部分210的配置。
该相机主体部分201包括：在其顶表面的一个电源键211，一个快门键212b，一个‘+’键212c，一个‘-’键212d和一个串行输入/输出端子213。通过进行滑动操作该电源键211用于接通/关断数字静像照相机的电源。快门键212b、‘+’键212c、‘-’键212d以及与上面描述的模式设置键212a一起构成键输入部分212。
快门键212b用于在记录模式下指令图像的记录和再现模式内的确定选择的内容。‘+’键212c和‘-’键212d用于从在记录模式内记录在图像存储器内的图像数据中选择要在显示器部分210上显示的图像数据或者在记录或再现时设置条件。该串行输入/输出端子213是一个端子，一个电缆可以插入其中以便相对于外部装置(如个人计算机或打印机)的传送/接收数据。
透镜单元部分202包括透镜202a，用于在构图的后表面侧上形成要拾取的图像，该透镜单元部分202被附连以便能绕着连接到该相机主体部分201的一个轴沿垂直方向旋转360度。
图2是表示按照该优选实施例的数字静像照相机的电路结构的方框图。如图所示，该数字静像照相机包括：CCD(电荷耦合器件)成像装置220；A/D(模/数)转换器221；CPU(中央处理单元)222；ROM(只读存储器)223；RAM(随机访问存储器)224；压缩/扩展电路225；图像存储器226；上面描述的显示器部分210；键输入部分212，串行输入/输出端子213。这些部件彼此通过一条总线230连接。CCD成像装置220和A/D转换器221也通过一条专用线彼此连接在一起。一个由虚线表示的角度传感器240不包括在本实施例中(见后面描述的第二实施例)。
CCD成像装置220具有多个形成为矩阵中成像像素，并且可光电地转换由成像透镜202a形成图像的光线以输出一个对应于每个像素的光线强度的电信号，A/D转换器221把由CCD成像装置220输出的模拟电信号转换成一个要输出的数字信号，CPU222根据来自键输入部分的一个输入通过执行存储在ROM 223中的程序控制数字静像照相机中每一部分的电路。ROM 223存储由CPU222执行的程序以及固定数据。RAM 224用作CPU222执行程序时的工作区。在RAM 224中提供有一个VRAM区，用于导出要在显示器部分210上显示的图像数据。该压缩/扩展电路225压缩当操作快门键212时由CCD成像装置拾取的且被A/D转换器221转换成数字信号的图像数据，以及在图像存储器226中记录该图像数据。当从键输入部分212发出显示器拾取图像的命令时，该压缩/扩展电路225扩展在图像存储器226中压缩和记录的图像数据。该图像存储器226是由其中的数据不能被擦除的非易失性存储媒介如闪存构成，并记录如上面所述的拾取并压缩的图像数据。该图像存储器226可以构成为与数字静像照相机是可分离的。
图3是构成显示器部分210的液晶显示器的结构的方框图。如图中所示，该液晶显示器具有一个控制器150，一个显示区151，一个栅极驱动器152和一个漏极驱动器153。利用该控制器150，向该栅极驱动器152提供一个控制信号群Gcnt，同时向漏极驱动器153提供一个控制信号群Dcnt和显示数据。
该控制器150按照来自CPU222的控制信号产生控制信号群Gcnt和Dcnt并把它们分别提供给栅极驱动器152和漏极驱动器，而且，该控制器150读取在RAM 224的VRAM区中导出的图像数据，并按照来自CPU222的控制信号把提供给漏极驱动器153作为显示数据。
该显示区151是由在一对基板上密封液晶构成的，用于有源驱动的多个TFT161在一个衬底19上形成一矩阵，其中a-Si层用作一个半导体层。在每个TFT161中，一个栅极连接到一条栅线GL，一条漏极连接到一个漏线DL，以及一个源极类似地连接到形成在该矩阵内的每个像素电极。施加了一个预定电压Vcom的共电极形成在另一个衬底上，该共电极、每个像素电极和期间的液晶形成一个像素电容162。当液晶的对齐状态由于像素电容162中累积电荷而发生变化时，该显示区151控制要传送的一定量的光并随后显示一个图像。
栅极驱动器152是由按照来自控制器150的控制信号群Gcnt工作的移位寄存器构成的。该栅极驱动器152按照来自控制器150的控制信号群Gcnt序列地选择这些林线GL以输出一个预定的电压。构成栅极驱动器152的移位寄存器将在下面进行详细描述。
该漏极驱动器153按照来自控制器的控制信号群Dcnt顺序地从控制器150获取显示数据(数据)。当累积对应于一行的显示数据(数据)时，漏极驱动器153按照来自控制器150的控制信号群Dcnt将该数据输出给该漏线DL，并通过连接到由栅极驱动器152选择的栅线GL的TFT161(接通状态)在像素电容162中累积它。
在图3中所示的栅极驱动器152将在下面进行描述，图4是描述整个栅极驱动器152结构的电路图，假定布置在成像装置内的栅极驱动器152的级的数量(栅线GL的数量)是n，该栅极驱动器152是由用于输出栅极信号的n级RS(1)-RS(n)和用于控制级RS(n)等的空(dummy)级RS(n+1)和空级RS(n+2)构成。图4表示其中n是不小于2的偶数的结构。
作为来自控制器的控制信号Gcnt，向奇数级RS(1)、RS(3)、...RS(2t-1)提供信号CK1，并向偶数级RS(2)、RS(4)、...RS(2t)提供信号CK2。恒定电压Vss由控制器提供给每一级，信号CK1和CK2的高电平对应于+15(V)而低电平对应于-15(V)。而且，恒定电压Vss的电平对应于-15(V)。
由控制器提供一个开始信号Dst给第一级RS(1)，开始信号Dst的高电平和低电平分别对应于+15(V)和-15(V)。由各自前级RS(1)-RS(n-1)向第二级和随后级RS(2)-RS(n)提供输出信号OUT1-OUTn-1。而且，由随后的级RS(k+1)向每一个级RS(k)(k是1-n中的任意整数)提供一个输出信号OUTk+1(但在最后级RS(n)的情况下为一复位信号Dend)作为一个复位脉冲。各级RS(1)-RS(n)的输出信号OUT1-OUTn被输出给成像装置1的多条栅线GL。
图5是表示栅极驱动器152的各个级RS(1)-RS(n)的电路结构的示意图。如图中所示，每一级具有六个TFT(薄膜晶体管)21-26作为其基本结构。TFT21-26中的每一个是由一个N沟道MOS型场效应管构成。而且，氮化硅薄膜用于栅极绝缘薄膜，非晶硅薄膜用于半导体层。
每一级RS(k)内的TFT21的栅电极和漏电极连接到每个前一级RS(k-1)内的TFT25的源电极，并且TFT21的源电极连接到同一级的TFT22的栅电极、TFT25的栅电极和TFT24的漏电极。TFT22的漏电极连接到TFT23的源电极和TFT26的栅电极，并且恒定电压Vss提供给TFT22的源电极和TFT24的源电极。电源电压Vdd提供给TFT23的栅电极和漏电极；信号CK1提供给奇数级的TFT25的漏电极。信号CK2提供给偶数级中的TFT25的漏电极。每一级中的TFT25的源电极连接到TFT26的漏电极，并且恒定电压Vss提供给TFT26的源电极。下一级的输出信号OUTk+1输入给TFT24的栅电极。
图6是表示按照本发明的实施例适用于构造移位寄存器的各个TFT21-26的反转的参差型晶体管的一个示例的示意图。图7是沿着图6的VII-VII线的横截面图。
该反转参差(stagger)型晶体管是由下列构成：形成在显示区151(图3)内的如由玻璃构成的绝缘衬底19上的栅电极72；设置在栅电极72和绝缘衬底19上的栅绝缘薄膜16；半导体层61，其设置成与栅电极72相对并包含如非晶硅；块绝缘薄膜64a、64b和64c，并行设置以便在半导体层61上彼此分离布置；杂质掺杂层69a，在块绝缘膜64a的一端部分之上沿着沟道长度方向延伸并且设置在半导层61上；一个杂质掺杂层69b，在块绝缘膜64a的另一端部分之上沿沟道长度方向延伸，同时也在块绝缘薄膜64b的一端之上沿沟道长度方向延伸并且设置在半导体层61上；一个杂质掺杂层69c，在块绝缘膜64b的另一端部分之上沿沟道长度方向延伸，同时也在块绝缘薄膜64c的一端之上沿沟道长度方向延伸并且设置在半导体层61上；一个杂质掺杂层69d，在块绝缘膜64c的另一端部分之上沿沟道长度方向延伸，并且设置在半导体层61上；设置在杂质掺杂层69a、杂质掺杂层69b、杂质掺杂层69c、杂质掺杂层69d上的源电极65；漏电极66；源电极67；漏电极68；以及形成的层间绝缘膜15以便覆盖栅绝缘膜16、块绝缘膜64a、64b和64c，源电极65和67以及漏电极66和68。
栅电极72、源电极和漏电极65-68是由从铬、铬合金、铝和铝合金中选出的材料构成。杂质掺杂层69a、69b、69c和69d是由非晶硅构成，其中掺杂了n型杂质离子。半导体层61具有单层结构，位于由网格形式的影线指示的区域内。
下面对移位寄存器的各自TFT21-26的动作给出描述，由于每一级的结构基本上一致，因此以第一级RS(1)为例。
开始信号Dst提供给TFT21栅和漏(电极)，TFT21的源(电极)连接到TFT25的栅(电极)、TFT22的栅极和TFT24源极。当TFT25与TFT21的源极之间的一个布线节点Ca(1)处于高电平时，TFT25导通，时钟信号CK1提供给TFT25的漏电极，并且TFT25本身也导通。而且，当TFT26处于OFF(关断)状态时该信号是作为级RS(1)的输出信号OUT1输出的。
电源电压Vdd提供给TFT23的栅极和源极，当电源电势相对于电源电压Vdd足够低时，TFT23被导通并从源极输出电源电压Vdd。从TFT23的源极输出的电压被提供给TFT22的漏电极，TFT23的作用相当于一个负载以便电源电压Vdd被提供给TFT22。当TFT22的栅极与TFT21的源极之间的一个布线节点Ca(1)处于高电平时，TFT22导通，TFT22随后放出通过TFT23由低电平的参考电压的布线提供的电源电压Vdd。
当TFT22处于关断状态时，TFT26通过TFT23馈入的电源电压Vdd导通并设置输出信号OUT1的电压电平为参考电压Vss。而且，当TFT22处于ON(导通)状态时，TFT26被关断，时钟信号CK1的电压电平变成该时刻的输出信号OUT1的电压电平。TFT24被后一级RS(2)的一个输出信号OUT2导通，并且TFT21的源电极、TFT25的栅电极和TFT22的栅极之间的布线节点Ca的电势变成参考电压Vss。
除第一级外的奇数级RS(2t+1)(t是1-n/2之间的整数)的结构与第一级RS(1)的结构基本相同，不同之处在于前一级RS(2t)的输出信号OUT(2t)被提供给TFT21的栅极和漏极，偶数级RS(2t+2)(t是0-n/2之间的整数)的结构与第一级RS(1)的结构基本相同，不同之处在于前一级RS(2t+1)的输出信号OUT(2t+1)被提供给TFT21的栅极和漏极，并且时钟信号CK2而不是时钟信号CK1被提供给TFT25的漏极。而且，尽管馈给最后空级RS(n+2)的TFT24的栅极的复位信号Dend是从控制器150提供的，在下一次扫描中第三级RS(3)的输出信号OUT3也可以取代其使用。
下面给出移位寄存器的每一级的特定设计的描述，尤其是关于如何设置TFT21-26的相对尺寸。
在TFT21-26中的每一个的半导体层61中，漏电流流经的沟道区被确定为相邻的两边被沟道长度L1和沟道宽度W1定义的矩形，相邻的两边被沟道长度L2和沟道宽度W1定义的矩形以及相邻的两边被沟道长度L3和沟道宽度W1定义的矩形。顺便提一下，对于各个TFT21-26的值(W/L)的优选值，粗略地彼此不同的所有TFT21-26并不需要具有与图6和7所示同样的结构，而且半导层61r沟道区域的数量可随着沟道长度L4、L5....而增加。而且对于具有较小值(W/L)的TFT，由沟道长度L1-L3构成的三个沟道区域的数量可以减少到二个或更小。
流经该晶体管的漏电流Ids可以由下列公式表示：
Ids∝(W1/L1+W1/L2+W1/L3)＝∑(W/L)
在此，如果设置L1＝L2＝L3，则∑(W/L)＝3W1/L1。
在本发明中，每一个TFT21-26的值∑(W/L)的相对值被优化以便实现即使在高温环境下也不会错误工作的移位寄存器。在下面描述中，值∑(W/L)被简化并写成值(W/L)。因此，如果有多个沟道区域的话，值(W/L)意味上面所述的∑(W/L)。在此，一个高低电压电平彼此有很大不同的信号从外界提供给TFT21和TFT25的漏极，并且该信号必须是从它们的源极输出的。因此，值(W/L)或它们的大小被限制在一个给定的范围内。
在此，具有很大的高低电平电压差的时钟信号CK1或时钟信号CK2被提供给TFT25，并且在电平(高电平)上的输出信号OUT1-OUTn必须是作为具有矩形波、低噪音的栅信号被输出的。因此，输出信号OUT1-OUTn的电平必须在短时期内充分地升高，相应地，必须产生自举效应以引起高的漏电流在短时期内流动。因此，希望有较大的(W/L)值。而且，由于TFT25的栅极与源极之间的寄生电容以及TFT25的栅极与漏极之间的寄生电容必须被增加以便获得更大的自举效应，对于TFT25希望使用相对较大尺寸的晶体管。
另一方面，尽管具有较大的高低电平电压差的开始信号Dst或前一级的输出信号被提供给TFT21并输出给布线Ca，但短时期内增加布线节点Ca的电势电平是没有必要的，这一点在后面描述。因此，对于TFT25要求有一个相当大的值，但用于TFT21的值不必随着用于TFT25的值(W/L)而增加。因此，当TFT21用于液晶显示器的栅极驱动器时，即使它的值约为TFT25值的1/3，该TFT也可以工作。
由于TFT23和TFT22用于TFT26的切换并且不提供输出信号，在短时期内高漏极电流不必流动，并且在每个端子上也观察不到急剧的和大的电势变化如在自举效应中的那样。因此即使每个TFT23和22的值(W/L)被设置成小于每个TFT21和25的值，移位寄存器的错误工作的影响也会很小。但是，最好TFT23的值(W/L)大于TFT25的值的1/20，并且尤其希望TFT23的值(W/L)小于TFT25的值的1/5。
由于TFT22对输出信号OUT1-OUTn的影响最小，因此希望TFT22的值(W/L)在其它TFT21、23-26的值(W/L)中是最小的。
TFT26的电压可以强制性从高电平变成处于低电平的参考电压Vss，以便于当输出信号OUT1-OUTn从接通电平(高电平)切换到关断电平(低电平)时漏极电流可以快速地流动。因此，对于TFT26希望有较大的值(W/L)。
尽管期望处于关断电平周期的TFT25的栅极电压处于恒定的低电平，但是由于因TFT25的栅极电压按照时钟信号CK1或CK2的低电平和高电平幅度振荡而产生的TFT25的泄漏电流，噪声还是不利地加到了处于关断电平周期的栅极信号(输出信号OUT1-OUTn的低电平)，这些信号被提供给栅线GL。而且，由于每个栅线GL的关断电平周期比起接通周期要长得多，上面所述的作用会极大地影响液晶显示器。因此，希望将TFT26的值(W/L)设置成等于或大于TFT25的值以便在关断电平期间抑制加到栅线GL的噪声并稳定该低电平电压。
TFT21将TFT25设置为接通电平(高电平)，TFT24将TFT25设置为关断电平(低电平)。因此，希望TFT24的值(W/L)基本上等于TFT21的值。
为了防止即使在高温环境下移位寄存器出现误操作，希望把TFT21-26的值(W/L)设置成尽可能地高，但是随着TFT21-26的值设置得更高，移位寄存器的整个面积也会增加。因此，考虑到使用的环境条件或电路配置，把每一个值(W/L)设置在上述的范围内已是足够，按照后面描述的实施例，进一步考虑TFT21-26中每一个的值(W/L)与耐用温度之间的关系。
下面按照本实施例对移位寄存器的操作进行描述。图8是表示图4所示的移位寄存器的操作的时序图。
在从定时T0到另一个定时T1的一段周期内，当开始信号Dst升到高电平时，第一级RS(1)的TFT21被导通，并且该信号被从TFT21的漏极输出到源极。结果，第一级RS(1)的布线Ca(1)的节点电势升到高电平。随后TFT25和22的栅极电压升到高电平，由此导通TFT22和25。而且，当TFT22导通时，通过TFT23馈入的电源电压Vdd不再提供给TFT26的栅极并且TFT26关断。在该周期内，由于时钟信号CK1是低电平，可以看出输出信号OUT1的电平保持在低电平。
随后，在定时T1处，当时钟信号CK1变化  到高电平时，该信号被从第一级RS(1)的TFT25的漏极输出到源极，并且输出信号OUT1的电平变成高电平。此时，由于自举效应布线Ca(1)的电势升到高电平，达到TFT25的栅极饱和电压，输出信号OUT1的电势基本上等于处于高电平的时钟信号CK1的值。此后，当时钟信号CK1在从定时T1到下一个定时T2的周期内变成低电平时，输出信号OUT1接近于低电平。
而且，在从定时T1到下一个定时T2的周期内，第二级RS(2)的TFT21通过升到高电平的第一级RS(1)的输出信号OUT1而被导通，并且布线Ca(2)的节点电势达到高电平。结果，第二级RS(2)的TFT25和TFT22被导通并且TFT26被关断。
随后，在定时T2，当时钟信号CK2变化到高电平时，该信号被从第二级RS(2)的TFT25的漏极输出到源极，并且输出信号OUT2的电平变成高电平。此时，由于自举效应布线Ca(2)的节点电势升到高电平，达到TFT25的饱和栅极电压，输出信号OUT2的电势基本上等于处于高电平的时钟信号CK2的值。而且，当处于高电平的输出信号OUT2提供给第一级RS(1)的TFT24的栅极时，TFT24在第一级RS(1)中被导通，并且布线CA(1)的节点的高电平电压变成参考电压Vss。此后，当时钟信号CK2在从定时T2到下一个定时T3的周期内变成低电平时，输出信号OUT2接近于低电平。
而且，在从定时T2到下一个定时T3的周期内，第三级RS(3)的TFT21被升到高电平的第二级RS(2)的输出信号OUT2导通，并且布线Ca(3)的节点电势变到高电平。结果，第三级RS(3)的TFT25和TFT22被导通并且TFT26被关断。
随后，在定时T3，当时钟信号CK1变化到高电平时，该信号被从第三级RS(3)的TFT25的漏极输出到源极，并且输出信号OUT3的电平变成高电平。此时，由于自举效应布线Ca(3)的电势升到高电平，达到TFT25的饱和栅极电压，输出信号OUT3的电势基本上等于处于高电平的时钟信号CK1的值。而且，当处于高电平的输出信号OUT3提供给第二级RS(2)的TFT24的栅极时，TFT24在第二级RS(2)中被导通，并且布线CA(2)的高电平电压被设置为参考电压Vss。随后，各级的输出信号OUT1-OUTn在直到定时Tn(下一个定时T0的一个扫描周期Q内)类似地顺序地升到高电平。如上面所述的，每个输出信号OUT1-OUTn的高电平电势不会逐渐地降低，即使是移位到下一级。而且，在一个扫描周期Q之后，开始信号Dst再次升到高电平，上述描述的操作在级RS(1)-RS(n)内重复进行。
尽管在栅线GL的最后一级RS(n)内输出了处于高电平的输出信号OUTn后布线Ca(n)的节点保留在高电平上，最后级RS(n)的TFT24被空级RS(n+1)(开始被输出信号OUTn驱动)的输出信号OUTn+1导通，并且布线Ca(n)的节点变成具有参考电压Vss。类似地，空级RS(n+1)的TFT21被空级RS(n+2)的输出信号OUTn+2导通，并且布线Ca(n+1)的节点变成具有参考电压Vss。而且，当处于高电平的复位信号Dend被提供给空级RS(n+2)的TFT24时，空级RS(n+2)的布线节点Ca(n+2)从高电平变成参考电压Vss。
尽管上面描述的移位寄存器按照图8所示的时序图理想地工作，但是随着温度的升高出现误操作的可能性也在增加，这是因为TFT21-26的特性随着温度的升高而变化。也就是说，增加了误操作或不正常工作的发生的可能性，处于TFT25的栅电极与TFT21的源电极之间的漂浮(floating)状态的布线Ca的电势与时钟信号CK1或CK2同步地增加，并且TFT22和25被导通。
下面描述上述的移位寄存器的误操作是如何影响使用该移位寄存器的电子设备的。尽管上面描述的移位寄存器是用作如液晶显示器或成像装置的驱动器，在此解释用于液晶显示器的移位寄存器。
采用符合实施例的移位寄存器的栅极驱动器152按照来自控制器的控制信号群Gcnt顺序地选择栅线GL并且输出一个预定的电压。该控制信号群Gcnt包括时钟信号CK1和CK2，开始信号Dst，电源电压Vdd和参考电压Vss。
下面给出在采用上述的移位寄存器的栅极驱动器152正常地工作时以及当误操作发生时液晶显示器操作是如何变化的。在下面的描述中，假定显示区151内的像素TFT161和漏极驱动器153正常工作而没有任何误操作。
当栅极驱动器152正常工作时，从除了应实质上输出高电平信号的一级以外的多个级输出给栅线GL的电压电平被抑制成低于像素TFT161的阈值电压的电平。通过顺序地由栅极驱动器152的各个级提供的输出信号，处于高电平的该信号被一个接一个地输出给栅线GL，并且针对相应一行的像素TFT161被导通。
漏极驱动器按照每一行获取由控制器提供的图像数据并根据选择的栅线GL输出一个对应的信号给每个漏线DL。以这种方式输出给漏线DL的信号通过处于接通状态的像素TFT161被写在像素电容162内。而且，液晶的取向状态按照写进像素电容的信号的变化而变化并且调整要传送的光量，由此在液晶显示器屏上显示一个图像。
另一方面，当栅极驱动器152如上所述地错误工作时，从实质上不应输出高电平信号的一级输出给栅线GL的电压接近或超过像素TFT161的阈值电压，并且像素TFT161可能会意外地引起漏极电流流动。在这种情形下，由漏极驱动器153输出给漏线DL的信号被写进像素电容162以及应实质上应写入的信号的像素电容161中，其中在电容162中信号不应是通过像素TFT161写入的。结果，液晶的方向状态不同于真实的取向状态，并且显示在液晶显示器上的图像变得与应被最初显示的图像不同。
如上面所述的，在按照本实施例的移位寄存器中，通过把每一个TFT21-26的值(W/L)设置在上面所描述的条件范围内，该移位寄存器可以正常地工作很长时间，即使是在高温环境下。因此，例如，在该移位寄存器被采用作为栅极驱动器152的液晶显示器中，馈送给液晶显示器的像素TFT161的输出信号的噪声可被减小，并且实质上不应当写进像素电容162的数据也可以防止写入。这可以改善在液晶显示器上显示的图像等级(grade)。
随着TFT21-26中每一个的值(W/L)的增加，该移位寄存器即使在高温条件下也可以正常地工作。但是，移位寄存器的面积变大。而且，由于显示区域151和栅极驱动器152是形成在上述的液晶显示器内的同一衬底19上，液晶显示器的面积相对地就要变小。尤其是，当TFT21-26是非晶硅TFT时，与多晶硅TFT或单晶硅晶体管的情形相比，由于一个晶体管的尺寸很大，其影响必然也变大，因此限制了每个TFT21-26的值(W/L)大的程度，移位寄存器的工作稳定性与每个TFT21-26的值(W/L)之间的较佳平衡将在下面的实施例中进行考虑。
在如表1所示的、TFT21的值(W/L)固定在120而TFT25的值(W/L)固定在320的情况下，具有不同值(W/L)的TFT22-24、26的移位寄存器(A)-(J)被创建作为在上面的实施例中描述的栅极驱动器152的移位寄存器。在这种连接中，TFT21的W/L被确定为120，因为具有TFT21的值(W/L)为60(作为对比性示例)的移位寄存器具有低的驱动能力，并且会引起误操作的温度的下限要小于具有TFT21的值(W/L)为120的移位寄存器的温度下限。在此，TFT21和25的值(W/L)由于上述的原因是固定的。顺便提一下，希望该移位寄存器正常工作的环境温度不大于65℃。
样本           沟道宽度/沟道长度的尺寸比(W/L)
  TFT21   TFT22  TFT23    TFT24  TFT25  TFT26
 A     120     24     32     120   320   320
 B     120     36     48     120   320   480
 C     120     48     64     120   320   640
 D     120     12     16     120   320   320
 E     120     48     64     120   320   320
 F     120     24     24     120   320   320
 G     120     24     40     120   320   320
 H     120     24     48     120   320   320
 I     120     24     32     80   320   320
 J     120     24     32     160   320   320
在此，该表中所有TFT21-26的沟道长度L被设置为9μm，并没有获得与来自具有沟道长度为9μm的移位寄存器的大差异，即使是TFT25与26的沟道长度L被设置为12μm以及余下的TFT21-24的沟道长度L被设置为9μm。
在表1中所指出的10种类型的移位寄存器(A)-(J)是在各种温度条件下驱动的，并检查它们的温度特性，表2中给出了该检查的结果。在表2中，‘G’代表该移位寄存器可以在该温度条件下正常工作较长的一段时间，而‘NG’代表当该移位寄存器在该温度条件下被驱动较长时间时会发生误操作，或者该移位器不工作。
样本                          外界温度℃
 25  35  45  55  60  65  70  75  80  85  90
  A  G  G  G  G  G  G  G  G  NG  NG  NG
  B  G  G  G  G  G  G  G  G  G  G  G
  C  G  G  G  G  G  G  G  G  G  G  G
  D  G  G  G  G  G  G  NG  NG  NG  NG  NG
  E  G  G  G  G  G  G  G  G  G  G  G
  F  G  G  G  G  G  G  NG  NG  NG  NG  NG
  G  G  G  G  G  G  G  G  G  NG  NG  NG
  H  G  G  G  G  G  G  G  G  G  G  G
  I  G  G  G  G  G  G  NG  NG  NG  NG  NG
  J  G  G  G  G  G  G  G  G  G  G  G
从该结果中，可以导出以下几个方面：
从表1和2的(A)、(B)、(C)中可以明显地看出，TFT26的值(W/L)可以设置成等于或大于TFT25的值(W/L)，以便使移位寄存器在高达65℃的温度下正常工作。当TFT26的值(W/L)设置成大于TFT25的值(W/L)时，取决于TFT23和22的值(W/L)，该移位寄存器在高达90℃的温度下正常工作，这是更优选的。
从表1和2的(A)、(D)、(E)中可以明显地看出，TFT23的值(W/L)可以设置成大于TFT25的值(W/L)的1/20，以便使移位寄存器在高达65℃的温度下正常工作。当TFT23的值(W/L)设置成接近于TFT25的值(W/L)的1/5时，该移位寄存器可在高达90℃的温度下正常工作，这是更优选的。
从表1和2的(A)、(F)、(G)中可以明显地看出，设置TFT23的值(W/L)大于TFT22的值(W/L)可以满足在65℃时移位寄存器的正常操作。当TFT23的值(W/L)增加到接近于两倍的TFT22的值(W/L)时，该移位寄存器正常的工作温度可以达到90℃，这是更优选的。
从表1和2的(A)、(I)、(J)中可以明显地看出，设置TFT24的值(W/L)大于TFT21的值(W/L)的2/3可以满足在65℃时移位寄存器的正常操作。当TFT24的值(W/L)增加到接近于TFT21的值的4/3时，该移位寄存器可正常地工作在90℃，这是更优选的。
而且，当TFT21的值(W/L)设置成小于TFT25和26中每一个的值(W/L)并大于TFT23和22中每一个的值(W/L)并且TFT24的值(W/L)设置为小于TFT25和26中每一个的值(W/L)且大于TFT23和22中每一个的值(W/L)时，可以轻松地获得正常操作，并且在80℃的温度环境下其寿命很长。
本发明并不限于上述的实施例，可以进行各种修改与应用，可以应用到本发明的上述实施例的一种修改将在下面进行描述。
在上面的实施例尽管移位寄存器的各级RS(1)、RS(2)、....是由六个TFT21-26构成的，利用具有如图9所示的各级RS(1)、RS(2)、...的结构的七个移位寄存器也可以获得类似的优点。在这里所加的TFT27的值(W/L)为2，并且电压Vdd1被确定为与上述实施例的电源电压Vdd是等电势。而且，其配置类似于在图4中所示的移位寄存器的配置，例外是电压Vdd2小于电压Vdd1。应注意的是，在图9中所示的TFT23可以用一个阻抗装置而不是晶体管取代。
在上面描述的实施例中，尽管该移位寄存器是通过组合作为场效应管的非晶硅TFT21-26构成的，它们也可以用多晶硅晶体管来替代而不是非晶硅TFT。而且，在上面的例子中，尽管构成该移位寄存器的TFT21-26是n沟道型，所有的TFT也可以P沟道型，此时，每个信号的高低电平与使用n沟道型TFT的情形相反。
在上述实施例中，尽管液晶显示器的栅极驱动器152被示例化为该移位寄存器的一个应用示例，该移位寄存器也可以应用到其它显示单元的驱动器，如有机EL显示器单元或等离子显示器面板。而且，该移位寄存器也可以应用为一个用于驱动光电传感器如指纹传感器(其中多个像素被以预定的次序垂直及水平地配置)的驱动器以及显示器单元。在这种情况下，可以改善拾取图像的等级。另外，该移位寄存器并不仅用于作为这种驱动器，它也可以用于在数据处理器中将串行数据转换成并行数据的情形。
图10是表示具有成像装置的成像结构的方框图，其中一个双栅极晶体管用作一个光电传感器。该成像设备用作例如一个指纹传感器并由一个控制器70、成像区71、顶部栅极驱动器72、底部栅极驱动器73和漏极驱动器74构成。
成像区域71是由布置成矩阵形式的多个双栅极晶体管81构成，双栅极晶体管81的一个顶部栅极电极91分别连接到一个顶部栅线TFL；一个底部栅极电极92，一个底部栅线BGL；一个漏极93，一个漏线DL；以及一个源极电极94，一个接地线GrL。一个用于发射其波长范围可激励双栅极晶体管81的半导体层的光线的背光(backlight)安装在该成像区域71之下。
当施加给顶部栅极电极91的电压是+25(V)且施加给底部栅极电极92的电压是0(V)时，在半导体层和栅极绝缘薄膜内积累正空穴被发射，其中该栅极绝缘薄膜是由布置在顶部栅极电极91和半导体层之间的氮化硅构成，并且构成该成像区域71的双栅极晶体管81被复位，该双栅极晶体管81进入光电检测状态，其中在源电极94与漏极93之间的电压是0(V)，施加给顶部栅极电极91的电压是-15(V)，施加给底部栅极电极92的电压是0(V)，并且由进入到该半导体层的光线辐射生成的电子与正空穴对中的正空穴就在半导体层和栅极绝缘薄膜上积累，在这段时期内积累的正空穴的数量取决于光线量。
在光电检测状态中，尽管背光向双栅极晶体管81发出光，但按现实情况来说位于双栅极晶体管81的半导体层之下的底部栅电极92防止光线传输，在半导体层中没有产生足够的载流子。此时，当手指按在双栅晶体管81上的绝缘薄膜时，由该绝缘薄膜反射的光是不大可能入射到直接位于手指的凹陷(对应于定义一个指纹形状的凹槽)下方的双栅极晶体管81的半导体层上。
如上面所述的，当入射光线量很小时，不会在半导体层上积累足够数量的正空穴，施加给顶部栅极电极91的电压是-15(V)，而施加给底部栅极电极92的电压是变成+10(V)，一个耗尽层在该半导体层上扩展，并且n沟道被夹断，导致该半导体层的高阻抗。另一方面，由绝缘薄膜等反射的光入射在直接位于光电检测状态下手指的凸起部分(手指凹槽之间的凸起)之下的双栅极晶体管81的半导体层上，在该半导体层上积累有足够数量的正空穴。在该状态下，当施加这样的电压时，所积累的正空穴就会被吸引到顶部栅极电极91并被保持，结果在该半导体层的底部栅极电极92侧形成n沟道，导致该半导体层的低阻抗。在读取状态下半导体层的阻抗值差异看起来象漏线DL的电势变化。
顶部栅极驱动器72连接到成像区域71内的顶栅线TGL并且按照来自控制器70的控制信号群Tcnt有选择地输出+25(V)或-25(V)的信号给每个顶部栅线TGL，该顶部栅极驱动器72的结构与构成该栅极驱动器152、顶部栅极驱动器72和底部栅极驱动器73(如图4或10所示)的移位寄存器的结构基本上相同，区别在于输出信号的电平的差异、根据该输出信号的输入信号的电平差异以及输出与输入信号的相位差异。
底部栅极驱动器73连接到成像区域71内的底部栅线BGL并且按照来自控制器70的控制信号群Bcnt输出+10(V)或0(V)的信号给每个底部栅线BGL，该底部栅极驱动器73的结构与构成该栅极驱动器152、顶部栅极驱动器72和底部栅极驱动器73(如图4或10所示)的移位寄存器的结构基本上相同，区别在于输出信号的电平的差异、根据该输出信号的输入信号的电平差异以及输出与输入信号的相位差异。
该漏极驱动器74连接到成像区域71内的漏线DL，并且按照来自控制器70的控制信号群Dcnt在后描述的一个预定周期内输出一个恒定的电压(+10V)给所有漏线DL以便预先充电电荷。漏极驱动器74读取每一个漏线DL的电势，该电势的变化取决于按照在预先充电后在预定周期内双栅极晶体管81的半导体层上的光的入射或非入射而是否形成有沟道，并把所获得的结果提供给控制器70作为图像数据DATA(数据)。
控制器70分别按照控制信号群Tcnt和Bcnt控制顶部栅极驱动器72和底部栅极驱动器73，并在预定的定时处从驱动器72和73输出一个预定电平的信号。结果，在成像区域71内的每一行顺序地进入复位状态、光电传感状态和读取状态。而且，该控制器70通过控制信号群Dcnt读取漏线DL的电势变化，并顺序地获取这些变化作为图像数据DATA。
图11是表示作为栅极驱动器152、顶部驱动器72和底部驱动器73(如图3或10所示)而采用的移位寄存器的电路结构的示意图。如该图所示，该移位寄存器是由n级RS(1)-RS(n)(n为偶数)构成，其数量等于显示区151内的栅线GL的数量。
当用作栅极驱动器152时，时钟信号CK1和CK2、电源电压Vdd、参考电压Vss(＜Vdd)、开始信号Dst、复位信号Dend作为来自控制器150的控制信号群Gcnt被提供给该移位寄存器。在这些电压与信号中，电源电压Vdd和参考电压Vss被提供给所有的级RS(1)-RS(n)；时钟信号CK1提供给奇数级RS(1)、RS(3)、...RS(n-1)；时钟信号CK2提供给偶数级RS(2)、RS(4)、...RS(n)；开始信号Dst仅提供给第一级RS(1)；以及复位信号Dend仅提供给第n个级RS(n)。
各级的结构基本上一致，因此仅以第一级RS(1)作为示例进行描述，RS(1)具有六个与TFT161类似的包含a-Si半导体层的TFT1-6，这些TFT1-6是具有同一沟道型(在此为n沟道型)区域的场效应晶体管。
开始信号Dst被提供给TFT1的栅极，电源电压Vdd被提供给TFT的漏极，TFT1的源极连接到TFT2的栅极、TFT5的栅极和TFT6的漏极。由TFT1的源极、TFT2的栅极、TFT5的栅极和TFT6的漏极包围并与它们连接的布线被称作是节点A1(在随后的级中布线被称为A2-An)。当开始信号Dst被升到高电平而TFT1导通时，与电源电压是等电势的电压就从该源极输出，由此就把该电压施加给节点A1。
时钟信号CK1被提供给TFT2的漏极。当TFT2处于接通状态时，时钟信号CK1的电平被作为输出信号OUT1从该源极基本上毫无变化地输出到第一栅线GL。
电源电压Vdd被提供给TFT4的栅极和漏极，因此该TFT4恒定地保持接通状态。TFT4的作用是当施加该电源电压Vdd时相当于一个负载，并且把该电源电压基本上毫无变化地施加给TFT5的漏极，TFT4还可以用除TFT外的阻抗装置来取代。参考电压Vss被提供给TFT5的源电极。当TFT5导通时，在TFT4的源电极与TFT5的漏极之间积累的电荷被放电，并且TFT3的栅极电压被设置为参考电压Vss。
TFT3的栅极连接到TFT4的源极和TFT5的漏极。当TFT5处于关断状态时，TFT3被通过TFT4馈入的电源电压Vdd导通。当TFT5处于接通状态时，由于在TFT5与TFT4的源极之间积累的电荷被放电，TFT3的栅极电压降到低电平，由此关断TFT3。
作为随后级的第二级RS(2)的输出信号OUT2被提供给TFT6的栅极，TFT6的漏极被连接到节点A1，参考电压VSS被提供给该源极。当输出信号OUT2升到高电平时，TFT6被接通以便放电在节点A1上积累的电荷。
除第一级之外的奇数级RS(3)、RS(5)、...RS(n-1)的结构与第一级的结构一样，其区别在于前一级RS(2)、RS(4)、...RS(n-2)的输出信号OUT2、OUT4、...OUTn-2被提供给TFT1的栅极。
除第n级之外的偶数级RS(2)、RS(4)、...RS(n-2)的结构与第一级RS(1)的结构基本上相同，区别在于前一级RS(1)、RS(3)、...RS(n-3)的输出信号OUT1、OUT3、...OUTn-3被提供给TFT1的栅极。第n级RS(n)的结构与其它偶数级RS(2)、RS(4)、...RS(n-2)的结构相同，区别在于复位信号Dend被提供给TFT6的栅极。
而且，构成该栅极驱动器152、顶部栅极驱动器72和底部栅极驱动器73的移位寄存器由组合TFT1-6来进行配置，并且TFT1-6与包含在显示区151内的TFT161具有基本相同的结构。因此，栅极驱动器152、顶部栅极驱动器72和底部栅极驱动器73可以利用同一处理方法被集中地形成在显示区域151的TFT161侧的衬底上。
现在描述按照本实施例的数字静像照相机的操作，在解释整个操作之前，将首先参照图12的时序图描述构成上述的栅极驱动器152的移位寄存器的操作。当把移位寄存器用作栅极驱动器152时，由该控制器150提供全部的控制信号，作为控制信号群Gcnt。
在该时序图中，时钟信号CK1和CK2、开始信号Dst和复位信号Dend的高电平等于电源电压Vdd。另一方面，这些信号的低电平等于参考电压Vss。一个扫描周期Q就是在显示器部分210内的一个水平周期。
另外，在按照该时序图开始移位操作前(在T0之前)，所有的输出信号OUT1-OUTn都是低电平。而且在所有的级RS(1)-RS(n)中，在节点A1-An上没有积累电荷，并且TFT2-5处于接通状态，而TFT3是关断状态。
在从定时T0到另一个定时T1的周期内，当开始信号Dst升到高电平时，第一级RS(1)的TFT1被导通，并且电源电压Vdd从TFT1的漏极输出给源极，结果电荷在第一级RS(1)的节点A1上积累并且其电势升到高电平，由此导通TFT2和5，当TFT5导通时，在TFT4的源极与TFT5的漏极之间的积累的电荷被放电，由此关断TFT3。在该周期中，第一级RS(1)的TFT2被导通，但时钟信号CK1保持低电平，这样输出信号OUT1的电平也保持为低电平。
接着，在定时T1中，当时钟信号CK1变为高电平时，该信号被从第一级RS(1)的TFT2的漏极输出给源极，且输出信号OUT1的电平变为高电平。在此时，因为节点A1的电势通过所谓的自举效应被增大到电源电压Vdd的大约两倍并达到TFT的饱和栅极电压，TFT的漏电流变为饱和电流，且输出信号OUT1的电平快速地变为与时钟信号CK1的高电平基本上是等电势的。也就是说，输出信号OUT1的高电平变得接近于电源电压Vdd。然后，在从定时T1至定时T2的周期内，当时钟信号CK1下降时，输出信号OUT1移至低电平。
而且，在从定时T1至定时T2的周期内，第二级RS(2)的TFT1通过已升至高电平的第一级RS(1)的输出信号OUT1被导通。因此，从第二级RS(2)的TFT1的源极输出电源电压Vdd，致使节点A2的电势变为高电平，且第二级RS(2)的TFT2和5被导通，从而关断TFT3。
接着，在定时T2中，当时钟信号CK2变为高电平时，该信号被从第二级RS(2)的TFT2的漏极输出给源极，且输出信号OUT2的电平变为高电平。因此，第一级RS(1)的TFT6现被导通，且在节点A1中累积的电荷通过TFT6被放电以获得参考电压Vss。因此，输出信号OUT1的电势保持低电平状态，且第一级RS(1)的TFT2和5从而被关断，而TFT3被导通。因此，输出信号OUT1的电势确实地变为参考电压Vss，且该状态继续直至定时Tn+1。然后，当时钟信号CK2在从定时T2至定时T3的周期中下降时，输出信号OUT2降至低电平。
而且，在从定时T2至定时T3的周期内，第三级RS(3)的TFT1通过已升至高电平的第二级RS(2)的输出信号OUT2被导通。结果，从第三级RS(3)的TFT1的源极输出电源电压Vdd，致使节点A3的电势变为高电平，且第三级RS(3)的TFT2和5被导通，从而关断TFT3。
接着，在定时T3中，当时钟信号CK1变为高电平时，该信号被从第三级RS(3)的TFT2的漏极输出给源极，且输出信号OUT3的电平变为高电平。因此，第二级RS(2)的TFT6现被导通，且不使用第二级RS(2)的TFT1和第二级RS(1)的TFT3，在节点A2中累积的电荷通过TFT6被放电以获得参考电压Vss。因此，输出信号OUT1的低电平状态被保持，且第二级RS(2)的TFT2和5从而被关断，而其TFT3被导通。也就是说，由于TFT2的栅极电压下降至低电平且在第二级RS(2)中的TFT3被导通，输出信号OUT2的电势确保地变为参考电压Vss，且该状态继续直至定时Tn+1。然后，当时钟信号CK2在从定时T2至定时T3的周期中下降时，输出信号OUT3的电平变为低电平。
而且，在从定时T3至另一定时T4的周期内，第四级RS(4)的TFT1通过已升至高电平的第三级RS(3)的输出信号OUT3被导通。结果，从第四级RS(4)的TFT1的源极输出电源电压Vdd，致使节点A4的电势升至高电平，且第四级RS(4)的TFT2和5被导通，同时关断TFT3。
然后，当第四及后继级RS(4)、RS(5)、...根据各自一扫描周期Q执行类似以上的操作时，输出信号OUT4、OUT5、...对于一扫描周期Q内的各自预定周期变为高电平。而且，在从定时Tn-1至定时Tn的一周期内，第n级RS(n)的TFT1通过已升至高电平的第n-1级RS(n-1)的输出信号OUTn-1被导通。结果，从第n级RS(n)的TFT1的源极输出电源电压Vdd，致使节点An的电势升至高电平，且第n级RS(n)的TFT2和5被导通，同时关断TFT3。
接着，在定时Tn中，当时钟信号CK2变为高电平时，该信号被从第n级RS(n)的TFT2的漏极输出给源极，且输出信号OUTn的电平变为高电平。然后，当时钟信号CK2下降直至定时Tn+1时，输出信号OUTn变为低电平。
然后，在定时Tn+1，复位信号Dend的电平变为高电平。结果，当第n级RS(n)的TFT1被导通时，节点A2中累积的电荷被放电以使第二级RS(2)的TFT2和5被关断且TFT3被导通。而且，在所有级RS(1)至RS(n)中的节点A1至An内没有电荷累积直至在高电平上的开始信号Dst被接着提供，且TFT2和5处于ON状态而TFT3保持在OFF状态。
下面将以第三级RS(3)的TFT1为例，描述在输出信号从第一级RS(1)移至第n级RS(n)时，一TFT1的栅极、漏极和源极的电势如何变化。图12的下部的三个区段示出了第三级RS(3)的TFT1的栅极、漏极和源极的电势电平的改变。
如图所示，仅当第二级RS(2)的输出信号OUT2在从定时T2至定时T3的周期内处于高电平时，TFT1的栅极电压升至高电平(基本上为Vdd)。由于电源电压Vdd被恒定地提供给TFT1的漏极，该漏极电压恒定地是电源电压Vdd。当在定时T2中在节点A3中累积电荷时，TFT1的源极电压变至比Vdd低了其阈值电压的一电压电平。当时钟信号在从定时T3至定时T4的周期内处于高电平时，该源极电压通过上述的自举效应而达到是电源电压Vdd的大约两倍的电平。在第四级RS(4)的输出电压在定时T4中变至高电平时以及之后，该源极电压再下降至低电平。
如上所述，在该移位寄存器的一扫描中的第k级RS(k)的TFT1的栅极电压恒定地处于低电平(参考电压Vss)，除了当至少开始信号Dst或先前级的输出信号OUTk-1升至高电平一次(once)时。因此，其中各TFT1的栅极电压相对于漏极电压和源极电压的任何较低电压是相对正的的周期仅是这样一周期：其中如果时钟信号CK1和CK2、开始信号Dst和复位信号Dend是相互相等，时钟信号CK1和CK2处于高电平一次，该高电平电压等于电源电压Vdd且低电平电压等于参考电压Vss。
而且，当果时钟信号CK1和CK2、开始信号Dst和复位信号Dend的高电平电压是通过在TFT1的栅极和漏极之间的寄生电容被衰减的一电压时，例如，在从定时T3至定时T4的周期内，它低于节点A3的电势，TFT1的栅极电压恒定地低于该TFT的源极电压和漏极电压。因此，可能抑制第k级RS(k)的TFT1的栅极阈值电压移至为正的。
如上所述，在该实施例中构成栅极驱动器52的移位寄存器中，其中各级的TFT1的栅极电压相对于漏极电压和源极电压是相对正的周期较短。与该TFT的特性相关，当该栅极电压变为对于漏极电压和源极电压是相对正的时，阈值特性是很容易移变为正的。然而，即使该栅极电压变为对于漏极电压和源极电压是相对负的时，阈值特性难以移变为负的。
换言之，因为即使该实施例的移位寄存器被使用很长时间，TFT1的特性很少改变，就难以出现这样的情况：在TFT1实际上应被导通且不能在节点A1至An中累积电荷的定时，TFT1未被导通。因此，该移位寄存器可稳定地工作很长的时间周期，从而改善了耐用性。
而且，其中该移位寄存器被采用作为栅极驱动器的显示器部分210的故障自然被消除，提高了包括有该部分的数字静像照相机的耐用性。
在该实施例中，用于构成该显示器部分210的液晶显示器的栅极驱动器152具有图11所示的结构，且由这样的移位寄存器构成：该移位寄存器通过来自控制器150输出的控制信号，根据图12中所示的时序图而工作。然而，可用作为上述栅极驱动器152的移位寄存器并不限于此。
图13是示出了可用作为栅极驱动器152、顶部栅极驱动器72和底部栅极驱动器73的另一移位寄存器的电路结构的示意图。相对于与图11所示的移位寄存器的差异进行描述，时钟信号CK1被分别提供给奇数级RS(1)、RS(3)、...、RS(n-1)中的TFT1的漏极，且时钟信号CK2被分别提供给偶数级RS(2)、RS(4)、...、RS(n)中的TFT1的漏极。时钟信号CK1和CK2、开始信号Dst和复位信号Dend的高电平电压等于电源电压Vdd，且它们的低电平电压等于参考电压Vss。
现在将参考图14的时序图，对图13中所示的移位寄存器的操作与图11中所示的移位寄存器的操作的不同之处进行描述。在定时T0至另一定时T1的一周期内，当开始信号Dst升高至高电平且第一级RS(1)的TFT1被导通时，提供给TFT1的漏极的时钟信号CK2升高至高电平，从而在节点A1中累积电荷。
在从定时T1至下一定时T2的周期内，当第一级RS(1)的输出信号OUT1升高至高电平且第二级RS(2)的TFT1被导通时，提供给TFT1的漏极的时钟信号CK2升高至高电平，从而在节点A2中累积电荷。然后，在从定时Tn-1至定时Tn的周期内，当第n-1级RS(n-1)的输出信号OUTn-1升高至高电平且第n级RS(n)的TFT1被导通时，馈送给TFT1的漏极的时钟信号CK2类似地变为高电平，从而在节点An中累积电荷。
如图14中的下面三个区段所示，取第三级RS(3)为例，说明该移位寄存器中的TFT1的栅极、漏极和源极的电势电平的变化，仅当第二级RS(2)输出信号OUT2在从定时T2至定时T3的周期内处于高电平时，该电势处于高电平(基本上为Vdd)。仅当时钟信号CK2处于高电平时，漏极电压处于高电平(基本上为Vdd)。当在定时T2中在节点A3内累积电荷时，源极电压变为比Vdd低了其阈值电压的一电压电平。而且，当时钟信号CK1在从定时T3至定时T4的周期内处于高电平时，该源极电压变为大约为电源电压Vdd的两倍的电平。
这里，如果其中TFT1的漏极电压高于栅极电压的周期足够长，该栅极阈值电压被移变为负的，且节点A的电势通过OFF状态中的漏泄电流被增大，其可能会引发故障。然而，在该移位寄存器中，其中TFT1的漏极电压处于高电平的周期短于图11所示的移位寄存器的相应周期。也就是说，其中在TFT1的栅极和漏极之间、在源极和漏极之间的电势上存在差异的周期较短。因此，提供给TFT1的电压应力小于图11中所示的移位寄存器中的电压应力，且漏泄电流也较小。还有，TFT1的装置特性难以被恶化，且因此即使该移位寄存器被使用较长时间，也难以出现故障。
图15是可用作为栅极驱动器152、顶部栅极驱动器72和底部栅极驱动器73的再另一移位寄存器的电路结构示意图。针对与图11所示的移位寄存器的差别进行描述，提供一电压信号V1。该电压信号V1的高电平低于电源电压Vdd的电平，但它是可在节点A1至An中累积足以导通TFT2和5的电荷的电平。另一方面，电压信号V1的低电平与参考电平Vss相同。时钟信号CK1和CK2、开始信号Dst和复位信号Dend的高电平电压等于电源电压Vdd，且它们的低电平电压等于参考电压Vss。
现参考图16的时序图，对图15中所示的移位寄存器的操作与图11所示的移位寄存器的操作的不同之处进行描述。在根据该时序图的操作中，电压信号V1被恒定地保持在高电平。
在从定时T0至定时T1的一周期内，当开始信号Dst升高至高电平且第一级RS(1)的TFT1被导通时，从TFT1的漏极输出的电压信号V1被提供给源极，从而在节点A1中累积电荷。在此时，尽管节点A1的电势比(低于电源电压Vdd的)电压信号V1的电势低了TFT1的阈值电压，但它高于TFT2和5的阈值电压。结果，在第一级RS(1)中的TFT2和5被导通且TFT3被关断。而且，在定时T1中，当时钟信号CK1升高时，输出信号OUT1的电平变为高电平。
然后，类似地，在从定时Tn-1至定时Tn的一周期内，第n-1级RS(n-1)的输出信号OUTn-1升高至高电平且第n级RS(n)的TFT1被导通时。因此，在节点An中累积可提供比电压信号V1低了TFT1的阈值电压的电势的电荷，且TFT2和5被导通而TFT3被关断。而且，在定时Tn中，当时钟信号CK2升高时，输出信号OUT的电平变为高电平。
现将参照图16中的下面三个区段，取第三级RS(3)中的TFT1为例，对该移位寄存器中的一TFT1的栅极、漏极和源极的电势如何变化进行描述。如图所示，仅当第二级RS(2)的输出信号OUT2在从定时T2至T3的周期内处于高电平时，该TFT1的栅极电压基本上等于电源电压Vdd。
该TFT1的漏极电压被保持在电压信号V1的电平上，即略低于电源电压Vdd的一电平。当在定时T2中在节点A3中累积电荷时，该TFT1的源极电压变为比电压信号V1低了其阈值电压的电压电平。而且，当时钟信号CK1在从定时T3至定时T4的周期内处于高电平时，该源极电压变为比电压信号高了接近电源电压Vdd的电平。
也就是说，在此时该TFT1的源极电压的电平略高于电源电压Vdd但足够地低于为电源电压Vdd的两倍的一电压。因此，在该TFT1中，当栅极处于OFF电平时的栅极和漏极之间的电势差变得更小，且当源极电压为最大时的栅极和源极之间的电势差也变得更小。类似地，TFT2的栅极电压、TFT5的栅极电压和TFT6的漏极电压不变得与图11中所示的移位寄存器中一样大。这样，相比于图11所示的移位寄存器，未将大的电压应力施加给TFT1、2、5和6，且TFT1、2、5和6的装置特性难以被恶化。因此，即使该移位寄存器被使用很长时间，也难以发生故障。
图15中所示的移位寄存器也可根据图17所示的时序图进行操作。在根据该时序图的操作中，仅在时钟信号CK1或CK2处于高电平的周期内，电压信号V1变至高电平。现将对根据该时序图的操作与图16所示的时序图的操作之间的不同之处进行描述。
仅当在从定时T0至另一定时T1的一周期内开始信号Dst处于高电平时，电压信号V1升至高电平，且在节点A1中累积电荷。仅当在从定时T1至另一定时T2的一周期内输出信号OUT1处于高电平时，该电压信号V1变为高电平，且在节点A2中累积电荷。然后，在从定时Tn-1至定时Tn的一周期内，仅当输出信号OUTn-1处于高电平时，该电压信号V1类似地变为高电平，且在节点An中累积电荷。
在该操作的情况下，如图17中的下面三个区段所示，取第三级RS(3)为例，其中该TFT1的栅极和漏极之间、源极和漏极之间存在电势差的周期短于在图16中所示的操作情况下的相应周期，且施加给TFT1的电压应力较小。因此，由于相比于图16所示操作情况，TFT1的装置特性难以被恶化。因此，即使该移位寄存器被使用很长时间，也难以发生故障。
图18是可用作为栅极驱动器152、顶部栅极驱动器72和底部栅极驱动器73的移位寄存器的电路结构示意图。对与图13所示的移位寄存器的不同之处进行说明，一时钟信号CK1’被分别提供给奇数级RS(1)、RS(3)、...、RS(n-1)中的TFT1的漏极，且时钟信号CK2’被分别提供给偶数级RS(2)、RS(4)、...、RS(n)中的TFT1的漏极。时钟信号CK1’和CK2’的高电平小于电源电压Vdd的电平，但它可在节点A1至An中累积足以导通TFT2和5的电荷。
现在将参考图19的时序图，对图18中所示的移位寄存器的操作与图13中所示的移位寄存器的操作的不同之处进行描述。在定时T0至另一定时T1的一周期内，当开始信号Dst变为高电平时，时钟信号CK2’升至高电平，且在节点A2中累积电荷。然后，在定时Tn-1至定时Tn的一周期内，当输出信号OUTn-1升至高电平时，时钟信号CK1’升至高电平，且在节点An中累积电荷。
如图19中的下面三个区段所示，取第三级RS(3)的TFT1为例，即使源极电压处于最大电平时，各TFT1的源极电压略高于电源电压Vdd，但它足以低于是电源电压Vdd的两倍的一电压。类似地，TFT2的栅极电压、TFT5的栅极电压和TFT6的漏极电压不变得与图13中所示的移位寄存器中一样大。这样未将大的电压应力施加给TFT1、2、5和6。而且，其中在TFT1的栅极和漏极之间以及在源极和漏极之间生成电势差的周期比图15中所示的移位寄存器中1相应周期短。由于相比于图13和15所示的移位寄存器，TFT1、2、5和6的装置特性难以被恶化。因此，即使该移位寄存器被使用很长时间，也难以发生故障。
(第二实施例)
根据该实施例的一数字静像照相机与第一实施例中的数字静像照相机基本相同，不同之处在于设置了在图2中用虚线指示的一角度传感器。另外，被采用作为显示器部分210中的栅极驱动器152的一移位寄存器与第一实施例不同，在该实施例中使用一可在前和后两方向上移位输出信号的移位寄存器。另外，就这一点，自控制器150输出的作为控制信号群Gcnt的信号也略有不同。
角度传感器240检测一透镜单元部分202相对于照相机主体部分201的角度。该角度传感器240的检测信号被输入给一CPU222，且该CPU222将指示一显示扫描方向(被采用作为栅极驱动器152的移位寄存器的移位操作方向)根据该检测信号是向前方向还是向后方向的一控制信号提供给一显示器部分210。
图20是在该实施例中被采用作为栅极驱动器152的该移位寄存器的电路结构示意图。该移位寄存器也由n个级RS(1)至RS(n)构成，其数量与一显示区域151中的栅线GL的数量相同，且各级RS(1)至RS(n)由六个TFT1至6组成，类似于图11所示的移位寄存器。这里，TFT1至6都是n沟道型场效应晶体管。
现对图20中所示的移位寄存器与图11所示的移位寄存器的不同之处进行描述，一电压信号V1替代电源电压Vdd被提供给各级RS(1)至RS(n)中的TFT1的漏极。一电压信号V2替代参考电压Vss被提供给各级RS(1)至RS(n)中的TFT6的源极。
一控制信号D1替代开始信号Dst被馈送给第一级RS(1)中的TFT1的栅极。一控制信号D2替代复位信号Dend被提供给第n级RS(n)中的TFT6的栅极。电压信号V1和V2的电平根据向前操作和向后操作而不同，且其中控制信号D1和D2升至高电平的定时根据向前操作和向后操作而不同。
现对根据该实施例的数字静像照相机的操作进行描述。将首先参照图21和22的时序图对构成上述栅极驱动器152的移位寄存器根据向前移位的情况和向后移位的情况的操作进行描述。
注意在这些时序图中，时钟信号CK1和CK2、电压信号V1和V2、及控制信号D1和D2的高电平等于电源电压Vdd。另一方面，这些信号的低电平等于参考电压Vss。显示器部分210中的一个扫描周期Q对应于一个水平周期。
而且，在根据这些时序图开始移位操作之前(在T0之前)，所有的输出信号OUT1至OUTn处于低电平。而且，在任一级RS(1)至RS(n)中，在节点A1至An中没有电荷累积，且TFT2和5处于ON状态而TFT3处于OFF状态。
图21是在向前移位情况下的操作的时序图。在此情况下，电压信号V1的电平被保持在等于电源电压Vdd的高电平，其电压信号V2的电平被保持在参考电压Vss的低电平。而且，控制信号D1仅在从定时T0至定时T1的一固定周期内升至高电平。控制信号D2仅在从定时Tn至定时Tn+1的一固定周期内升至高电平。
也就是说，在第一实施例中，当控制信号D1和D2分别被开始信号Dst和复位信号Dend替代时，可获得于结合图12的时序图说明的移位寄存器的操作相同的操作。因此，对于一扫描周期中的各固定周期，输出信号OUT1至OUTn序列地升至高电平且被移位。
另一方面，图22是示出在向后移位情况下的操作的时序图。在此情况下，电压信号V1的电平被保持在等于参考电压Vss的低电平上，且电压信号V2的电平被保持在等于电源电压Vdd。而且，控制信号D2仅在从定时T0至定时T1的一固定周期内升至高电平。控制信号D1仅在从定时Tn至定时Tn+1的一固定周期内升至高电平。
从定时T0至定时T1的一周期内，当控制信号D2升至高电平时，第n级R(n)的TFT6被导通，且在高电平上的电压信号V2被从TFT6的源极输出给该源极。结果，在第n级R(n)的节点An中累积电荷，且TFT2和5被导通而TFT3被关断。由于在该周期中第n级R(n)的TFT2被导通但时钟信号CK2保持在低电平上，输出信号OUT2保持在低电平上。
接着，在定时T1中，当时钟信号CK2升至高电平时，该信号被从第n级R(n)的TFT2的漏极输出给源极，且输出信号OUTn升至高电平。然后，当时钟信号下降直至定时T2时，输出信号OUTn变为低电平。
而且，在从定时T1至定时T2的周期内，第n-1级RS(n-1)的TFT6通过已升至高电平的第n级RS(n)的输出信号OUTn被导通。因此，从第n-1级RS(n-1)的TFT6的漏极输出高电平电压信号V2，致使节点An-1的电势变为高电平，且第n-1级RS(n-1)的TFT2和5被导通，而TFT3被关断。
接着，在下一定时T2中，当时钟信号CK1变为高电平时，该信号被从第n-1级RS(n-1)的TFT2的漏极输出给源极，且输出信号OUTn-1的电平变为高电平。结果，第n级RS(n)的TFT1现被导通，且在节点An中累积的电荷被放电，且第n级RS(n)的TFT2和5从而被关断，而TFT3被导通。然后，当时钟信号CK下降直至定时T3时，输出信号OUTn-1降至低电平。
而且，在从定时T1至另一定时T2的周期内，第n-2级RS(n-2)的TFT6通过已升至高电平的第n-1级RS(n-1)的输出信号OUTn-1被导通。结果，当高电平的电压信号V2被从第n-2级RS(n-2)的TFT6的漏极输出时，节点An-2的电势变为高电平，且第n-2级RS(n-2)的TFT2和5被导通，而TFT3被关断。
然后，第n-2及后继级RS(n-2)、RS(n-3)、...根据各自一扫描周期Q朝向这些先前级重复类似以上的操作时，输出信号OUTn-2、OUTn-3、...因此在一扫描周期Q内的各自预定周期变为高电平。而且，在从定时Tn-1至定时Tn的一周期内，第一级RS(1)的TFT6通过已升至高电平的第2级RS(2)的输出信号OUT2被导通。因此，在第1级RS(1)的节点A1中累积电荷，且TFT2和5被导通，而TFT3被关断。
接着，在定时Tn中，当时钟信号CK1变为高电平时，该信号被从第1级RS(1)的TFT2的漏极输出给源极，且输出信号OUT1的电平变为高电平。然后，当时钟信号CK1下降直至定时Tn+1时，输出信号OUT1变为低电平。
然后，在定时Tn+1，控制信号D1的电平变为高电平。结果，第1级RS(1)的TFT1被导通，节点A1中累积的电荷被放电以使第二级RS(2)的TFT2和5被关断且TFT3被导通。而且，在控制信号D2变为高电平之前，在所有级RS(1)至RS(n)中的节点A1至An内没有电荷累积，这样TFT2和5处于ON状态而TFT3保持在OFF状态。
现将描述根据该实施例的整个数字静像照相机的操作。除了以下方面外，其与第一实施例基本相同。仅对与第一实施例的不同之处进行说明，角度传感器240检测一透镜单元部分202相对于照相机主体部分201的角度并将检测信号被输入给一CPU222。该CPU222根据接收的该检测信号将一控制信号提供给一显示器部分210。
在显示器部分210中，当从CPU222提供指示在显示器部分210的相对侧上设置该透镜单元202的成像透镜202a的控制信号时，控制器150将作为控制信号群Gcnt提供给栅极驱动器152的控制信号D1和D2及电压信号V1和V2进行转换，以使可进行向前移位。当从CPU222提供指示在显示器部分210侧上设置成像透镜202a的控制信号时，控制器150将作为控制信号群Gcnt提供给栅极驱动器152的控制信号D1和D2及电压信号V1和V2进行转换，以使可进行向后移位。
现将通过一特定实施例对根据该实施例的数字静像照相机进行图象拾取的操作进行描述，特别对显示器部分210中显示的一图象和透镜单元部分202的方向之间的关系进行描述。这里，假定模式设置键212a被设置在记录模式且CPU222根据角度传感器240的检测信号，将用于改变显示区域的扫描方向(构成栅极驱动器15的移位寄存器的移位方向)的一控制信号提供给显示器部分210。
如图23A所示，将首先对该数字静像照相机拾取位于该照相机操作者前方的一物体图象的操作进行描述。在此情况下，照相机操作者以这样的方式旋转透镜单元部分202的成像透镜202a以使它位于与照相机主体部分201的显示器部分210相同一侧上，即透镜单元部分202被定位以基本上与照相机主体部分201成0℃并拾取一图象。在此时，显示区域151通过栅极驱动器152的扫描方向是向前方向。
在此状态下，如图23A所示，显示区域151中的像素P(1，1)至P(n，m)的配置与显示区域151的原始垂直和水平方向匹配。而且，透镜单元部分202的垂直和水平方向与图象的原始垂直和水平方向匹配。此时，根据由成像透镜202a形成的图象的图23A中从左至右的水平扫描和从顶部至底部的垂直扫描致使从CCD成像装置220的各像素输出一电信号，且在RAM224的VRAM区中导出对应的图象数据。
另一方面，在显示器部分中，根据由图23B示出的一水平箭头所指示的方向获取该被导出的数据并在一水平周期内输出给显示区域151中的第一至第m漏线。而且，栅极驱动器152顺序地在显示区域151中按第一至第n栅线的次序(在图23B中从顶部线至下部线的次序)选择栅线GL。
结果，对应于自初始地设置在CCD成像装置220的顶部上的像素输出的信号的图象数据在显示区域151中的主要的上部像素上(图23B中的上侧)被显示，且对应于自初始地设置在CCD成像装置220的左侧上的像素输出的信号的图象数据在显示区域151中的主要的左侧像素上(图23B中的左侧)被显示。因此，如图23B所示，方向等于拾取的图象的方向的一图象被显示。
接着如图24A所示，将对在显示器部分210侧上提供一物体，例如照相机操作者自身是一目标物体时，该数字静像照相机的操作进行说明。在此情况下，照相机操作者以这样的方式旋转透镜单元部分202的成像透镜202a以使到达与照相机主体部分201的显示器部分210相反一侧上，即他/她旋转透镜单元部分202以使其定位在基本上与照相机主体部分201成180℃以拾取一图象。在此时，显示区域151通过栅极驱动器152的扫描方向是向后方向。
在此状态下，如图24A所示，显示区域151中的像素P(1，1)至P(n，m)的配置与显示区域151的原始垂直和水平方向相反。而且，透镜单元部分202的垂直和水平方向与图象的原始垂直和水平方向匹配。此时，图24A中从右至左的水平扫描和从顶部至底部的垂直扫描致使从CCD成像装置220的各像素输出一电信号，且在RAM224的VRAM区中导出对应的图象数据。
另一方面，在显示器部分210中，根据由图24B示出的一水平箭头所指示的方向获取该被导出的数据并在一水平周期内输出给显示区域151中的第一至第m漏线。而且，栅极驱动器152顺序地在显示区域151中按第一至第n栅线的次序(在图24B中从最底部栅线至上部栅线的次序)选择栅线GL。
结果，对应于自初始地设置在CCD成像装置220的顶部上的像素输出的信号的图象数据在显示区域151中的主要的下部像素上(图23B中的下侧)被显示，且对应于自初始地设置在CCD成像装置220的左侧上的像素输出的信号的图象数据在显示区域151中的主要的右侧像素上(图23B中的右侧)被显示。因此，如图24B所示，拾取的图象的一镜象被显示。
如上所示，在根据该实施例的数字静像照相机中被采用作为栅极驱动器152移位寄存器中，TFT1用作为一用于在节点A1至An中累积电荷的晶体管而TFT6用作为在向前方向的情况下，释放累积的电荷的一晶体管。另一方面，在向后方向的情况下，TFT6用作为一用于在节点A1至An中累积电荷的晶体管而TFT1用作为在向前方向的情况下，释放累积的电荷的一晶体管。
由于TFT1和TFT6可具有这样的功能，构成各自级RS(1)至RS(n)的多个TFT1至6可等同于在第一实施例中被采用作为栅极驱动器152的移位寄存器中的对应者。因此，相比于第一实施例，面积不能被增大，且即使在与显示区域151相同的衬底上形成该栅极驱动器12，图象显示区的相对面积不能小。
而且，通过将可执行向前方向和向后方向两者的移位操作的移位寄存器作为栅极驱动器152，可仅通过控制提供给控制器150的控制信号群Gcnt给栅极驱动器152，可在显示器部分210上显示由CCD成像装置220拾取的一图象的镜象。也就是说，在根据该实施例的数字静像照相机中，不用执行用于读取在VRAM区中导出的图象数据的复杂的控制，可在显示器部分210上显示该镜象。
在该实施例中，栅极驱动器52具有图20中所示的结构且由通过自控制器150输出的控制信号，根据图21或22所示的时序图操作的移位寄存器构成。然而在该实施例中，用于驱动采用作为栅极驱动器152的移位寄存器的方法并不限于此，且该移位寄存器的结构并不限于此。
图25和26为图20中所示的移位寄存器的另一操作的时序图。在向前操作的情况下，如图25所示，如图21中的情况类似，电压信号V2被保持在低电平上，但仅当时钟信号CK1或CK2处于高电平时，电压信号V1升至高电平。例如，在从定时T0至T1的周期内，当控制信号D1变至高电平时，时钟信号CK1也升至高电平以使TFT1在第一级RS(1)中被导通，从而在节点A1中累积电荷。
另一方面，在向后操作的情况下，如图26所示，如图22中的情况类似，电压信号V1被保持在低电平上，但仅当时钟信号CK1或CK2处于高电平时，电压信号V2升至高电平。例如，在从定时T0至T1的周期内，当控制信号D2变至高电平时，时钟信号CK2也升至高电平，且TFT1在第n级RS(n)中被导通，从而在节点An中累积电荷。
在这些情况下，其中各TFT1和6的栅极和漏极以及源极和漏极之间生成电势差的周期根据图21和22中所示的时序图工作的情况下的相应周期短。结果，施加给TFT1和6的电压应力可被减少，且特性难以被恶化，从而导致可使用较长的时间。
图27是该实施例可用作为栅极驱动器52的再一移位寄存器的电路结构示意图。对与图20中所示的移位寄存器的不同之处进行描述，在奇数级RS(1)、RS(3)、...、RS(n-1)中，电压信号V2被提供给TFT1的漏极且电压V1被提供给TFT6的源极。在偶数级RS(2)、RS(4)、...、RS(n)中，电压信号V1被提供给TFT1的漏极且电压V2被提供给TFT6的源极。
现将参照图28和29中的时序图，对图27中所示的移位寄存器的操作进行描述。在向前操作的情况下，在从定时T0至定时T1的周期内，当控制信号D1升高至高电平时，第一级RS(1)的TFT1被导通，且通过已升至高电平的电压信号V2，在节点A1中累积电荷。在从定时T1至定时T2的周期内，当时钟信号CK1变为高电平时，第一级RS(1)的输出信号OUT1升至高电平。这导通第二级RS(2)的TFT1，且通过已升至高电平的电压信号V1，在节点A2中累积电荷。
在下一从定时T2至定时T3的周期中，当时钟信号CK2变为高电平时，第二级RS(2)的输出信号OUT2升至高电平。这导通第三级RS(3)的TFT1，且通过已升至高电平的电压信号V2，在节点A3中累积电荷。另外，第一级RS(1)的TFT16通过已升至高电平的输出信号OUT2被导通。在此时，由于电压信号V1处于低电平，在节点A1中累积的电荷被放电。
然后，类似地，在从定时Tn至定时Tn+1的周期中，当时钟信号CK2变为高电平时，第n级RS(n)的输出信号OUTn升至高电平。因此，第n-1级RS(n-1)的TFT6被导通。而且由于电压信号V1处于低电平，在节点An-1中累积的电荷被放电。然后，自在定时Tn+1中，控制信号D2升变为高电平时，第n级RS(n)的TFT6被导通。在此时，由于电压信号V2处于低电平，在节点An中累积的电荷被放电。
另一方面，在向后操作的情况下，在从定时T0至定时T1的周期内，当控制信号D2升高至高电平时，第n级RS(n)的TFT6被导通，且通过已升至高电平的电压信号V2，在节点An中累积电荷。在从定时T1至定时T2的周期内，当时钟信号CK2变为高电平时，第n级RS(n)的输出信号OUTn升至高电平。结果第n-1级RS(n-1)的TFT6被导通，且通过已升至高电平的电压信号V2，在节点An-1中累积电荷。
在下一从定时T2至定时T3的周期中，当时钟信号CK1变为高电平时，第n-1级RS(n-1)的输出信号OUTn-1升至高电平。因此，第n级RS(n)的TFT1被导通，且电压信号V1处于低电平，从而在节点A1中累积的电荷被放电。
然后，类似地，在从定时Tn至定时Tn+1的周期中，当时钟信号CK1变为高电平时，第1级RS(1)的输出信号OUT1升至高电平。结果，第2级RS(2)的TFT1被导通。而且电压信号V1处于低电平，从而在节点A2中累积的电荷被放电。然后，自在定时Tn+1中，控制信号D1升变为高电平时，第1级RS(1)的TFT1被导通。在此时，由于电压信号V2处于低电平，在节点A1中累积的电荷被放电。
图30是该实施例可用作为栅极驱动器52的再一移位寄存器的电路结构示意图。对与图20中所示的移位寄存器的不同之处进行描述，在奇数级RS(1)、RS(3)、...、RS(n-1)中，电压信号V2被提供给TFT1的漏极且电压信号V4被提供给TFT6的源极。在偶数级RS(2)、RS(4)、...、RS(n)中，电压信号V1被提供给TFT1的漏极且电压信号V3被提供给TFT6的源极。
现将参照图31和32中的时序图，对图30中所示的移位寄存器的操作进行描述。如果在奇数级RS(1)、RS(3)、...、RS(n-1)中，被提供给TFT6的源极的电压信号被V4替换，且在偶数级RS(2)、RS(4)、...、RS(n)中，被提供给TFT6的源极的电压信号被V3替换，该移位寄存器的操作与图27中所示的移位寄存器的操作实质相同。
然而在图31所示的向前操作的情况下，各级RS(1)至RS(n)中的TFT6的源极电压(电压信号V3和V4)被保持在低电平。而且，在图32所示的向后操作的情况下，各级RS(1)至RS(n)中的TFT1的漏极电压(电压信号V1和V2)被保持在低电平。也就是说，对于在向前操作中的TFT1和向后操作中的TFT6，在栅极和漏极以及源极和漏极之间产生电势差的周期较短。这样，因为施加给TFT1和6的电压应力可被减少，TFT1和6的装置特性难以被恶化，且即使使用较长时间也不太会出现故障。
在该实施例中描述的各移位寄存器中，施加给TFT1的漏极或TFT6的源极的电压信号V1和V4的高电平可低于电源电压Vdd，如果它们的电压电平是可通过累积在节点A1至An中的电荷而成功地导通TFT2和5的电压电平。因此，施加给TFT1和6以及TFT2和5的电压应力可比该移位寄存器根据各上述时序图进行操作的情况下的相应电压应力低。
通过分别将TFT1、TFT2、TFT3、TFT4、TFT5、和TFT6的值(W/L)设置为表1和2中的所示的TFT21、TFT25、TFT26、TFT23、TFT22、和TFT24的值(W/L)。
(其他实施例)
本发明并不限于上述第一和第二实施例，本发明的其他不同的改型和应用是可能的。以下将描述采用本发明的其他实施例。
在第二实施例中，被采用作为栅极驱动器152的移位寄存器的移位操作的方向，即向前方向或向后方向根据由角度传感器240检测的透镜单元部分202相对于照相机主体部分201的角度而被自动地设置。然而，向前方向或向后方向的选择可通过使用者操作键输入部分212的键而被确定。
已经描述了被采用作为液晶显示器的栅极驱动器152的在图11、13、15、18、20、27和30中示出的移位寄存器的例子。然而，该移位寄存器可被用作为在除液晶显示器以外的显示器单元，例如等离子显示器、场发射显示器、有机EL显示器中选择栅线的驱动器。而且，这样一寄存器也可被用作为用于驱动具有在一预定配置(例如矩阵配置)中被对准的成象像素的一成象装置，如图10所示。
图11、13、15、18、20、27和30中所示的移位寄存器可被用于除作为驱动成象装置或显示器的驱动器以外其他任何用途。例如，这样一移位寄存器也可被用于在一数据处理器及类似装置中将串行数据转换成并行数据的情况。
构成在第一和第二实施例中所述的移位寄存器的TFT1至6全是n沟道型。另一方面，也可使用p沟道型。例如，当全是p沟道型的这些TFT被使用时，将来自这些n沟道型TFT的各信号的高和低电平反转即可。
在第一和第二实施例中，尽管针对本发明被用于拾取静止图像的数字静像照相机的例子进行了描述。本发明也可用于使用液晶显示器或类似装置作为拾取运动图象并视觉地确认在拍摄过程中的一图像的寻象器的摄像机。当该液晶显示器的方向可相对于摄像机中的成象透镜旋转时，第二实施例中所述的移位寄存器可被用作为用于使液晶显示器显示一镜象的栅极驱动器。
如上所示，在根据本发明的移位寄存器中，第一或第二晶体管的特性的波动被减少，且可实现长时间的稳定工作。
而且，通过调整第一和第二电压信号的高电平及其周期，第一和第二晶体管很少出现故障，从而实现长时间的稳定工作。
还有，当在或者第一或者第二晶体管的布线中电荷的累积和累积的电荷的释放可被转换时，实现了在向前方向和向后方向两者上的移位操作。
再者，其中采用根据本发明的移位寄存器作为驱动器的电子设备的耐用性优异。
另外，通过采用可在向前方向和向后方向两者上执行移位操作的移位寄存器作为驱动器，可容易地显示垂直方向被反转的一图像。
对于本领域的熟练技术人员来说，其他的优点和改型是显见的。因此，从广义上说，本发明并不限于这里示出和描述的具体细节和代表性的实施例。所以，在不超出由后附权利要求及其等效物定义的总的发明原理的精神和范围的前提下，可作出各种不同的修改。

Claims (29)

1、一种移位寄存器，包括多个相互电连接的级，各所述级包括：
具有一第一控制端子的第一晶体管，其通过自一级提供给所述第一控制端子的在一预定电平上的一信号而被导通，并将在一预定电平上的所述信号自一第一电流路径的一端输出给所述第一电流路径的另一端；
具有一第二控制端子的第二晶体管，其根据施加至所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并输出由外部提供给一第二电流路径的一端的第一或第二信号，作为来自所述第二电流路径的另一端的一个输出信号；
一负载，用于输出自外部提供的一电源电压；
具有一第三控制端子的第三晶体管，其根据施加至所述第三控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自外部通过所述负载馈送的所述电源电压从一第三电流路径的一端输出给所述第三电流路径的另一端，以使自所述负载输出的所述电源电压被位移至在一预定电平上的一电压；及
具有一第四控制端子的第四晶体管，其根据施加至所述第四控制端子和所述负载之间的布线的一电压而被导通，具有连接至所述第二晶体管的所述第二电流路径的该另一端的一第四电流路径的一端，并将一参考电压自所述第四电流路径的另一端输出给所述第四电流路径的一端，
指示所述第四晶体管的沟道宽度与沟道长度的比值的第一值等于或大于指示所述第二晶体管的沟道宽度与沟道长度的比值的第二值。
2、根据权利要求1的移位寄存器，还包括具有一第五控制端子的第五晶体管，其通过另一级的一输出信号导通所述第五控制端子，来复位施加至所述第二晶体管的所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的所述布线的一电压。
3、一种移位寄存器，包括多个相互电连接的级，各所述级包括：
具有一第一控制端子的第一晶体管，其通过自一级提供给所述第一控制端子的在一预定电平上的一信号而被导通，并将在一预定电平上的所述信号自一第一电流路径的一端输出给所述第一电流路径的另一端；
具有一第二控制端子的第二晶体管，其根据施加至所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自外部提供的一第一或第二信号输出给一第二电流路径的一端作为来自所述第二电流路径的另一端的一输出信号；
具有一第三控制端子的第三晶体管，其将一电源电压从一第三电流路径的一端输出给所述第三电流路径的另一端；
具有一第四控制端子的第四晶体管，其根据施加至所述第四控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自所述第三晶体管提供的所述电源电压自一第四电流路径的一端输出至所述第四电流路径的另一端以使自所述第三晶体管输出的所述电源电压被位移至在一预定电平上的一电压；及
具有一第五控制端子的第五晶体管，其根据施加至所述第五控制端子和所述第三晶体管之间的布线的一电压而被导通，具有连接至所述第二晶体管的所述第二电流路径的该另一端的一第五电流路径的一端，并将一参考电压自所述第五电流路径的另一端输出给所述第四电流路径的一端，
指示所述第三晶体管的沟道宽度与沟道长度的比值的第值大于指示所述第二晶体管的沟道宽度与沟道长度的比值的第二值的1/20。
4、根据权利要求3的移位寄存器，还包括具有一第六控制端子的第六晶体管，其通过另一级的一输出信号导通所述第六控制端子，来复位施加至所述第二晶体管的所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的所述布线的一电压。
5、一种移位寄存器，包括多个相互电连接的级，各所述级包括：
具有一第一控制端子的第一晶体管，其通过自一级提供给所述第一控制端子的在一预定电平上的一信号而被导通，并将在一预定电平上的所述信号自一第一电流路径的一端输出给所述第一电流路径的另一端；
具有一第二控制端子的第二晶体管，其根据施加至所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并输出由外部提供给一第二电流路径的一端的第一或第二信号，作为来自所述第二电流路径的另一端的一个输出信号；
具有一第三控制端子的第三晶体管，其将一电源电压从一第三电流路径的一端输出给所述第三电流路径的另一端；
具有一第四控制端子的第四晶体管，其根据施加至所述第四控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自所述第三晶体管提供的所述电源电压自一第四电流路径的一端输出给所述第四电流路径的另一端以使自所述第三晶体管输出的所述电源电压被位移至在一预定电平上的一电压；
具有一第五控制端子的第五晶体管，其根据施加至所述第五控制端子和所述第三晶体管之间的布线的一电压而被导通，具有连接至所述第二晶体管的所述第二电流路径的该另一端的一第五电流路径的一端，并将一参考电压自所述第五电流路径的另一端输出给所述第四电流路径的一端；及
具有一第六控制端子的第六晶体管，其通过另一级的一输出信号导通所述第六控制端子，来复位施加至所述第二晶体管的所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的所述布线的一电压，
指示所述第五晶体管的沟道宽度与沟道长度的比值的第一值大于指示所述第一晶体管的沟道宽度与沟道长度的比值的第二值。
6、根据权利要求5的移位寄存器，其中指示所述第二晶体管的沟道宽度与沟道长度的比值的第三值大于所述第二值。
7、根据权利要求5的移位寄存器，其中所述第一值大于指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值。
8、根据权利要求5的移位寄存器，其中指示所述第二晶体管的沟道宽度与沟道长度的比值的第三值大于指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值。
9、根据权利要求5的移位寄存器，其中所述第二值大于指示所述第三晶体管的沟道宽度与沟道长度的比值的第五值。
10、根据权利要求5的移位寄存器，其中指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值大于指示所述第三晶体管的沟道宽度与沟道长度的比值的第五值。
11、根据权利要求5的移位寄存器，其中所述第二值大于指示所述第四晶体管的沟道宽度与沟道长度的比值的第六值。
12、根据权利要求5的移位寄存器，其中指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值大于指示所述第四晶体管的沟道宽度与沟道长度的比值的第六值。
13、一种移位寄存器，包括多个相互电连接的级，各所述级包括：
第一晶体管，具有被提供有在一侧上的一级的输出信号的一第一控制端子和被提供有第一电压信号的一电流路径的一端；
第二晶体管，具有被提供有在另一侧上的一级的输出信号的一第二控制端子和被提供有第二电压信号的一电流路径的一端；
第三晶体管，具有被连接至所述第一和第二晶体管的各电流路径的另一端的一第三控制端子，其通过经所述第一或第二晶体管提供给所述第三控制端子和所述第一或第二晶体管之间的布线的所述第一或第二电压信号而被导通或关断，并当被导通时，将提供给所述电流路径的一端的第一时钟信号或第二时钟信号作为对应级的一输出信号从一电流路径的另一端输出，
通过提供给所述第一或第二控制端子的在一侧或另一侧上的一级的输出信号，所述第一和第二晶体管中的至少一个释放在所述布线中累积的电荷。
14、根据权利要求13的移位寄存器，其中当从外部提供第一控制信号给所述控制端子时，在多个所述级中的一端上的一级的所述第一和第二晶体管之一被导通，且电荷从而被累积在所述布线中；及
当从外部提供第二控制信号给所述控制端子时，在多个所述级中的另一端上的一级的所述第一和第二晶体管之另一个被导通，且从而释放电累积在所述布线中的电荷。
15、根据权利要求13的移位寄存器，其中通过转换所述第一和第二电压信号的电平，通过所述第一和第二晶体管之一在所述布线中累积电荷，且在所述布线中累积的电荷可通过所述第一和第二晶体管之另一个被放电。
16、根据权利要求15的移位寄存器，其中所述第一和第二电压信号的电平被切换从而使得所述第一和第二电压信号之一被维持在低电平。
17、根据权利要求13的移位寄存器，其中所述第一时钟信号的相位和所述第二时钟信号的相位相差180°。
18、根据权利要求13的移位寄存器，其中构成所述多个级的各级的各自晶体管是相同沟道型的场效应晶体管。
19、根据权利要求13的移位寄存器，还包括：
第四晶体管，具有连接至所述第一和第二晶体管的各电流路径的另一端的一第四控制端子，其具有与所述第三晶体管同步的通和断定时，并当被导通时，从一电流路径的另一端放电通过一负载从一电压源提供给所述电流路径的一端的信号；及
第五晶体管，具有通过所述负载连接至所述电压源的一第五控制端子，当所述第四晶体管被关断时，其通过自所述电压源输出的一信号被导通，且具有连接至所述第三晶体管的一电流路径的另一端的一电流路径的一端。
20、一种电子设备，包括：
(A)一移位寄存器，包括在各级中的：
具有一第一控制端子的第一晶体管，其通过自一级提供给所述第一控制端子的在一预定电平上的一信号而被导通，并将在一预定电平上的所述信号自一第一电流路径的一端输出给所述第一电流路径的另一端；
具有一第二控制端子的第二晶体管，其根据施加至所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并输出自外部提供给一第二电流路径的一端的第一或第二信号作为来自所述第二电流路径的另一端的一输出信号；
具有一第三控制端子的第三晶体管，其将一电源电压从一第三电流路径的一端输出给所述第三电流路径的另一端；
具有一第四控制端子的第四晶体管，其根据施加至所述第四控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的布线的一电压而被导通，并将自所述第三晶体管提供的所述电源电压自一第四电流路径的一端输出给所述第四电流路径的另一端以使自所述第三晶体管输出的所述电源电压被位移至在一预定电平上的一电压；
具有一第五控制端子的第五晶体管，其根据施加至所述第五控制端子和所述第三晶体管之间的布线的一电压而被导通，具有连接至所述第二晶体管的所述第二电流路径的该另一端的一第五电流路径的一端，并将一参考电压自所述第五电流路径的另一端输出给所述第五电流路径的一端；及
具有一第六控制端子的第六晶体管，其通过另一级的一输出信号导通所述第六控制端子，来复位施加至所述第二晶体管的所述第二控制端子和所述第一晶体管的所述第一电流路径的该另一端之间的所述布线的一电压，
(B)根据来自所述移位寄存器的所述第二晶体管的所述输出信号被驱动的一驱动装置，
指示所述第五晶体管的沟道宽度与沟道长度的比值的第一值大于指示所述第一晶体管的沟道宽度与沟道长度的比值的第二值。
21、根据权利要求20的电子设备，其中指示所述第二晶体管的沟道宽度与沟道长度的比值的第三值大于所述第二值。
22、根据权利要求20的电子设备，其中所述第一值大于指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值。
23、根据权利要求20的电子设备，其中指示所述第二晶体管的沟道宽度与沟道长度的比值的第三值大于指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值。
24、根据权利要求20的电子设备，其中所述第二值大于指示所述第三晶体管的沟道宽度与沟道长度的比值的第五值。
25、根据权利要求20的电子设备，其中指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值大于指示所述第三晶体管的沟道宽度与沟道长度的比值的第五值。
26、根据权利要求20的电子设备，其中所述第二值大于指示所述第四晶体管的沟道宽度与沟道长度的比值的第六值。
27、根据权利要求20的移电子设备，其中指示所述第六晶体管的沟道宽度与沟道长度的比值的第四值大于指示所述第四晶体管的沟道宽度与沟道长度的比值的第六值。
28、根据权利要求20的电子设备，其中所述驱动装置包括一液晶显示器。
29、根据权利要求20的电子设备，其中所述驱动装置具有光电传感器。
CNB01115733XA 2000-05-31 2001-05-31 移位寄存器和电子设备 Expired - Lifetime CN1213394C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP162671/2000 2000-05-31
JP2000162671 2000-05-31
JP2000169002A JP3873165B2 (ja) 2000-06-06 2000-06-06 シフトレジスタ及び電子装置
JP169002/2000 2000-06-06
JP2001128909A JP4506026B2 (ja) 2000-05-31 2001-04-26 シフトレジスタ、表示装置及び撮像素子
JP128909/2001 2001-04-26

Publications (2)

Publication Number Publication Date
CN1326178A CN1326178A (zh) 2001-12-12
CN1213394C true CN1213394C (zh) 2005-08-03

Family

ID=27343576

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01115733XA Expired - Lifetime CN1213394C (zh) 2000-05-31 2001-05-31 移位寄存器和电子设备

Country Status (7)

Country Link
US (2) US6611248B2 (zh)
EP (2) EP1684310B1 (zh)
KR (1) KR100393750B1 (zh)
CN (1) CN1213394C (zh)
DE (2) DE60121257T2 (zh)
HK (1) HK1042369B (zh)
TW (1) TW514926B (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4439761B2 (ja) 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP3890948B2 (ja) * 2001-10-17 2007-03-07 ソニー株式会社 表示装置
JP3869714B2 (ja) * 2001-12-17 2007-01-17 三洋電機株式会社 画像記録装置
JP4302535B2 (ja) * 2002-04-08 2009-07-29 サムスン エレクトロニクス カンパニー リミテッド ゲート駆動回路及びこれを有する液晶表示装置
US6845140B2 (en) * 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100444030B1 (ko) * 2002-07-16 2004-08-12 엘지.필립스 엘시디 주식회사 유기전계 발광소자
US7385598B2 (en) * 2003-06-27 2008-06-10 Samsung Electronics, Co., Ltd. Driver for operating multiple display devices
JP4522057B2 (ja) * 2003-06-30 2010-08-11 三洋電機株式会社 表示装置
JP4565816B2 (ja) * 2003-06-30 2010-10-20 三洋電機株式会社 表示装置
TWI229341B (en) * 2003-08-13 2005-03-11 Toppoly Optoelectronics Corp Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
JP2006042302A (ja) * 2004-06-22 2006-02-09 Matsushita Electric Ind Co Ltd 固体撮像素子およびカメラ
US7046227B2 (en) * 2004-08-17 2006-05-16 Seiko Epson Corporation System and method for continuously tracing transfer rectangles for image data transfers
US7667682B2 (en) * 2004-11-25 2010-02-23 Sanyo Electric Co., Ltd. Display
TWI281673B (en) * 2005-02-21 2007-05-21 Au Optronics Corp Shift registers, display panels using same, and improving methods for leakage current
JP4899327B2 (ja) * 2005-03-15 2012-03-21 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
KR101115730B1 (ko) * 2005-03-31 2012-03-06 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
KR101157241B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 게이트 드라이버 및 그 구동 방법
TWI301604B (en) * 2005-05-24 2008-10-01 Au Optronics Corp Method for driving an active display
KR101152129B1 (ko) * 2005-06-23 2012-06-15 삼성전자주식회사 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
CN1953030B (zh) * 2005-10-20 2010-05-05 群康科技(深圳)有限公司 控制电路装置和采用该控制电路装置的液晶显示器
WO2007080813A1 (en) 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI585730B (zh) 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
KR101281498B1 (ko) * 2006-10-31 2013-07-02 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP2008145690A (ja) * 2006-12-08 2008-06-26 Toshiba Corp 液晶表示装置およびその駆動回路
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101296645B1 (ko) 2007-03-12 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
KR101393635B1 (ko) * 2007-06-04 2014-05-09 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JPWO2009001529A1 (ja) * 2007-06-22 2010-08-26 パナソニック株式会社 プラズマディスプレイパネル駆動装置及びプラズマディスプレイ
CN101388253B (zh) * 2007-09-14 2011-07-27 群康科技(深圳)有限公司 移位寄存器及液晶显示器
KR101473795B1 (ko) * 2008-09-03 2014-12-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR101510904B1 (ko) * 2008-12-22 2015-04-20 엘지디스플레이 주식회사 액정표시장치
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
TWI401663B (zh) * 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
US8559588B2 (en) * 2009-05-28 2013-10-15 Sharp Kabushiki Kaisha Shift register
TWI410944B (zh) * 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器
CN103514851A (zh) * 2009-07-29 2014-01-15 友达光电股份有限公司 液晶显示器及其移位寄存装置
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
WO2011043451A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102524388B1 (ko) * 2010-02-23 2023-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102237029B (zh) 2010-04-23 2013-05-29 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置
KR101710661B1 (ko) * 2010-04-29 2017-02-28 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
US9029861B2 (en) * 2010-07-16 2015-05-12 Sharp Kabushiki Kaisha Thin film transistor and shift register
TWI424789B (zh) * 2010-11-11 2014-01-21 Au Optronics Corp 液晶面板上的閘驅動電路
CN103503431A (zh) * 2011-05-24 2014-01-08 本田技研工业株式会社 车载照相机
US20150255171A1 (en) * 2012-10-05 2015-09-10 Sharp Kabushiki Kaisha Display device
US9966040B2 (en) * 2013-04-25 2018-05-08 Sharp Kabushiki Kaisha Display device and driving method thereof
CN103311310A (zh) 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
KR102085152B1 (ko) * 2013-07-24 2020-03-06 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN103594119B (zh) * 2013-10-25 2016-04-13 宁波大学 一种三值低功耗多米诺移位寄存器
CN103927960B (zh) 2013-12-30 2016-04-20 上海中航光电子有限公司 一种栅极驱动装置和显示装置
TWI500015B (zh) * 2014-06-20 2015-09-11 Au Optronics Corp 雙向選擇電路、應用此雙向選擇電路的閘極驅動器與測試電路
KR101531853B1 (ko) * 2014-08-26 2015-06-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
CN104700769B (zh) * 2015-04-09 2017-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
US9722595B2 (en) * 2015-12-29 2017-08-01 General Electric Company Ultra high performance silicon carbide gate drivers
JP2019090927A (ja) 2017-11-15 2019-06-13 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
CN108877682B (zh) * 2018-07-18 2020-04-28 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN108831397B (zh) * 2018-07-24 2020-12-04 深圳市华星光电技术有限公司 确定阵列基板栅极驱动电路中的晶体管的关系参数的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2556828C3 (de) * 1975-12-17 1979-12-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
JPS6286913A (ja) 1985-10-12 1987-04-21 Res Dev Corp Of Japan 走査パルス発生回路
JPH11223833A (ja) * 1988-05-17 1999-08-17 Seiko Epson Corp アクティブマトリクスパネル及びビューファインダー
JP2736121B2 (ja) * 1989-07-12 1998-04-02 株式会社東芝 電荷転送装置及び固体撮像装置
JP3047430B2 (ja) * 1990-05-23 2000-05-29 ソニー株式会社 シフトレジスタ
JP3189990B2 (ja) * 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
JP3238526B2 (ja) * 1992-06-10 2001-12-17 松下電器産業株式会社 基準電位発生回路とそれを用いた半導体集積回路
JPH06202588A (ja) 1992-12-29 1994-07-22 Canon Inc シフトレジスタ及びこれを用いた液晶表示装置
DE4307177C2 (de) * 1993-03-08 1996-02-08 Lueder Ernst Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen
JP3325780B2 (ja) * 1996-08-30 2002-09-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
DE19950860B4 (de) * 1998-10-21 2009-08-27 Lg Display Co., Ltd. Schieberegister

Also Published As

Publication number Publication date
DE60121257T2 (de) 2007-06-06
EP1160796A2 (en) 2001-12-05
EP1160796B1 (en) 2006-07-05
KR100393750B1 (ko) 2003-08-27
KR20020004821A (ko) 2002-01-16
US6611248B2 (en) 2003-08-26
HK1042369B (zh) 2006-01-27
HK1042369A1 (en) 2002-08-09
DE60121257D1 (de) 2006-08-17
TW514926B (en) 2002-12-21
USRE40673E1 (en) 2009-03-24
EP1684310A1 (en) 2006-07-26
EP1160796A3 (en) 2004-05-19
DE60138429D1 (de) 2009-05-28
US20020003964A1 (en) 2002-01-10
EP1684310B1 (en) 2009-04-15
CN1326178A (zh) 2001-12-12

Similar Documents

Publication Publication Date Title
CN1213394C (zh) 移位寄存器和电子设备
CN1152384C (zh) 移位寄存器、显示装置、图象传感器驱动设备和图象传感设备
CN1229813C (zh) 移位寄存器及电子装置
CN1189855C (zh) 有源矩阵型显示装置及有源矩阵型有机场致发光显示装置
CN1230795C (zh) 单位电路的控制中使用的数据线的驱动
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1149675C (zh) 半导体器件
CN100342419C (zh) 显示装置用驱动电路及显示装置
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1764938A (zh) 驱动设备和显示设备
CN1770247A (zh) 驱动电路及显示装置
CN1662948A (zh) 电流驱动装置及其驱动方法以及使用该装置的显示装置
CN1820298A (zh) 具有往复转换工作电流驱动电路和同步行扫描的oled显示器
CN1385825A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1868003A (zh) 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1710636A (zh) 显示装置及其驱动控制方法
CN101079243A (zh) 移位寄存器电路及具有该移位寄存器电路的图像显示装置
CN1365093A (zh) 显示装置
CN1670801A (zh) 基准电压生成电路、数据驱动器、显示装置及电子设备
CN1518221A (zh) 脉冲输出电路，移位寄存器，和电子设备
CN1504990A (zh) 电源供给方法及电源电路
CN1424639A (zh) 输入装置和输入输出装置
CN1471068A (zh) 显示装置的驱动器电路和移位寄存器以及显示装置
CN1860519A (zh) 驱动移位寄存器的方法、移位寄存器、具有移位寄存器的液晶显示设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151012

Address after: Tokyo, Japan, Japan

Patentee after: Ortus Technology Co., Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO Computer Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20050803

CX01 Expiry of patent term