TWI424789B - 液晶面板上的閘驅動電路 - Google Patents

液晶面板上的閘驅動電路 Download PDF

Info

Publication number
TWI424789B
TWI424789B TW99138881A TW99138881A TWI424789B TW I424789 B TWI424789 B TW I424789B TW 99138881 A TW99138881 A TW 99138881A TW 99138881 A TW99138881 A TW 99138881A TW I424789 B TWI424789 B TW I424789B
Authority
TW
Taiwan
Prior art keywords
transistor
gate
voltage
source
drain
Prior art date
Application number
TW99138881A
Other languages
English (en)
Other versions
TW201220949A (en
Inventor
Wei Jen Lai
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW99138881A priority Critical patent/TWI424789B/zh
Publication of TW201220949A publication Critical patent/TW201220949A/zh
Application granted granted Critical
Publication of TWI424789B publication Critical patent/TWI424789B/zh

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

液晶面板上的閘驅動電路
本發明係關於一種液晶面板上的閘驅動電路，特別是關於一種運用於液晶面板上結合移位暫存器(shift register)與位準偏移器(level shifter)的閘驅動電路。
請參照第1圖，其所繪示為習知液晶面板及其相關控制電路示意圖。一般來說，液晶面板100包括一可視區域120、與一不可視區域(虛線以外的區域)125。可視區域120包括中有一像素陣列(pixel array)，像素陣列中包括複數條閘極線(gate line，G1~Gn)，以及複數條資料線(D1~Dm)。再者，經由不可視區域125的佈線，閘極線(G1~Gn)可依序連接至閘驅動電路220。同理，資料線(D1~Dm)也依序連接至源驅動電路(source driving circuit)230。
再者，液晶面板100上還包括一位準偏移器110，連接至閘驅動電路220、源驅動電路230、以及時間控制器(timing controller)210。位準偏移器110可根據時間控制器210所產生的時間控制信號，將較低的高準位電壓(lower logical Hi voltage level)轉換為較高的高準位電壓(higher logical Hi voltage level)，並且輸入至閘驅動電路220以及源驅動電路230。因此，閘驅動電路220輸出至閘極線(G1~Gn)上的閘驅動信號(gate driving signal)將具有較高的高準位電壓。
換句話說，習知閘驅動電路220與源驅動電路230的操作電壓(operation voltage)皆為位準偏移器110所輸出較高的高準位電壓，因此消耗的功率(P=f×C×V2)會較大。
再者，較高的高準位電壓由位準偏移器110輸出之後，必須經過一段佈線(layout trace)之後才會輸入閘驅動電路220與源驅動電路230，因此，會造成較高的高準位電壓衰減(decay)，並且會影信號的品質(例如閘驅動信號的輸出波形失真)。
請參照第2A圖，其所繪示為習知液晶顯示系統相關控制電路示意圖。信號控制器(signal controller)600接收視訊信號(R、G、B、DE、Hsync、Vsync、MCLK)並產生第一控制信號CONT1、第二控制信號CONT2、視訊資料DAT至閘驅動電路400與源驅動電路500。位準偏移器700接收較低的高準位電壓(Vin)產生較高的高準位電壓(Vlog)至閘驅動電路400以及源驅動電路500。再者，像素陣列300連接至閘驅動電路400以及源驅動電路500。而源驅動電路500更連接至灰階電壓產生器(gray voltage generator)800以接收灰階電壓信號。
因此，源驅動電路500根據灰階電壓信號、第二控制信號CONT2、視訊資料DAT、較高的高準位電壓Vlog，產生資料信號(D1~Dm)至像素陣列300。而閘驅動電路400根據第一控制信號CONT1與較高的高準位電壓Vlog產生閘驅動信號(G1~Gn)至像素陣列300。
請參照第2B圖，其所繪示為習知位準偏移器實際電路示意圖。很明顯地，習知位準偏移器的電路必須同時使用N型電晶體(MN11、MN21、MN31、MN32)以及P型電晶體(MP11、MP21、MP31、MP32)。
第2圖與第1圖具有相同的缺點，亦即，閘驅動電路400與源驅動電路500的操作電壓皆為位準偏移器700所輸出較高的高準位電壓Vlog，因此消耗的功率(P=f×C×V2)會較大。
再者，較高的高準位電壓Vlog由位準偏移器700輸出之 後，必須經過一段佈線(layout trace)之後才會輸入閘驅動電路400與源驅動電路500，因此，會造成較高的高準位電壓Vlog衰減，並且會影信號的品質(例如閘驅動信號的輸出波形失真)。
再者，習知的位準偏移器必須同時使用N型電晶體與P型電晶體，這將使得電路的設計與製作複雜化。
本發明之目的係提出一種液晶面板上的閘驅動電路，而閘驅動電路係直接製作於液晶面板上，其包括複數個位移暫存器(shift register)，每個位移暫存器皆包括一移位單元(shift unit)與一位準偏移器，而位準偏移器可產生較高的高準位電壓並直接輸出至像素陣列。
本發明係提出一種閘驅動電路，接收一第一電壓、一第二電壓、與互補的一第一時脈信號與一第二時脈信號，該第一時脈信號與該第二時脈信號的高準位為一第三電壓，且該閘驅動電路包括複數個移位暫存器，而一第n個移位暫存器包括：一第一驅動電晶體，具有一閘極接收一第n控制信號，一汲極接收該第二時脈信號，一源極輸出一第n次級通知信號；一第二驅動電晶體，具有一閘極接收該第n控制信號，一源極輸出一第n閘驅動信號；一上拉單元，接收第n-1移位暫存器的一第n-1次級通知信號以及該第一時脈信號；其中，該上拉單元動作時，係控制該第n控制信號開啟該第一驅動電晶體以及該第二驅動電晶體；一下拉單元，接收該第n控制信號、該第一時脈信號、該第二時脈信號、該第二電壓，該下拉單元係在該上拉單元動作開始後的一預定時間週期動作，並控制該第n控制信號關閉該第一驅動電晶體以及該第二驅動電晶體；以及一位準 偏移器，包括：一第三電晶體，閘極接收該第二時脈信號，源極接收該第二電壓；一第四電晶體，閘極與汲極接收該第一電壓，源極連接至該第三電晶體汲極；一第五電晶體，閘極連接至該第三電晶體汲極，源極接收該第二電壓，汲極連接至該第二驅動電晶體汲極；以及一第六電晶體，閘極與汲極接收該第一電壓，源極連接至該第五電晶體汲極；其中，該第一電壓大於該第三電壓，該第三電壓大於該第二電壓。
本發明係更提出一種閘驅動電路，包括依序連接的複數個移位暫存器，該些移位暫存器中的奇數移位暫存器接收一第一電壓、一第二電壓、與一第一時脈信號，該些移位暫存器中的偶數移位暫存器接收該第一電壓、該第二電壓、與一第二時脈信號，該第一時脈與該第二時脈信號互補，且該第一時脈信號與該第二時脈信號的高準位為一第三電壓，該閘驅動電路中的一第n個移位暫存器包括：一第一驅動電晶體，具有一閘極接收一第n控制信號，一汲極接收該第二時脈信號，一源極輸出一第n次級通知信號；一第二驅動電晶體，具有一閘極接收該第n控制信號，一源極輸出一第n閘驅動信號；一上拉單元，接收第n-1移位暫存器的一第n-1次級通知信號；其中，該上拉單元動作時，係控制該第n控制信號開啟該第一驅動電晶體以及該第二驅動電晶體；一下拉單元，接收該第n控制信號、該第二時脈信號、該第二電壓，該下拉單元係在該上拉單元動作開始後的一預定時間週期動作，並控制該第n控制信號關閉該第一驅動電晶體以及該第二驅動電晶體；以及一位準偏移器，包括：一第三電晶體，閘極接收該第二時脈信號，源極接收該第二電壓；一第四電晶體，閘極與汲極接收該第一電壓，源極連接至該第三電晶體汲極；一第五電晶體，閘極連接至該第三電 晶體汲極，源極接收該第二電壓，汲極連接至該第二驅動電晶體汲極；以及一第六電晶體，閘極與汲極接收該第一電壓，源極連接至該第五電晶體汲極；其中，該第一電壓大於該第三電壓，該第三電壓大於該第二電壓。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
為了要節省液晶顯示面板的成本，一種整合於液晶面板上的閘驅動電路(gate driver on array，簡稱GOA)已經被應用於液晶顯示面板。也就是說，在此種GOA面板上直接製作一閘驅動電路(gate driving circuit)，因此可以節省外購閘驅動電路的成本。
請參照第3圖，其所繪示為本發明GOA面板上的閘驅動電路的第一實施例。閘驅動電路900包括多個移位暫存器901~90n+1。第一移位暫存器901接收起始信號START後會產生一第一閘驅動信號G1以及一第一次級通知信號(next stage notification signal，NS1)。而第二移位暫存器902接收第一次級通知信號NS1後會產生一第二閘驅動信號G2以及一第二次級通知信號NS2。
同理，以第n移位暫存器為例，而第n移位暫存器90n接收前一級的第n-1次級通知信號NSn-1後會產生一第n閘驅動信號Gn以及一第n次級通知信號NSn至下一級移位暫存器(第n+1移位暫存器90n+1)。因此，所有的移位暫存器皆可根據前一級的次級通知信號而產生閘驅動信號，並輸出次級通知信號至下一級的移位暫存器。
根據本發明的第一實施例，每一個移位暫存器皆接收互補 的二個時脈信號C1、C2、一第一電壓(Vgg)、一第二電壓(Vss)。再者，二個時脈信號C1、C2的高準位電壓為第三電壓(Vcc)。其中，第一電壓(Vgg)大於第三電壓(Vcc)，且第三電壓(Vcc)大於第二電壓(Vss)。再者，第一實施例的閘驅動電路900中所有移位暫存器輸出的閘驅動信號的高準位電壓為第一電壓(Vgg)，而次級通知信號的高準位為第三電壓(Vcc)。
請參照第4圖，其所繪示為本發明的第一實施例的第n移位暫存器。第n移位暫存器包括一移位單元910與一位準偏移器920。移位單元910包括一上拉單元912、一下拉單元914、一第一驅動電晶體T1、與一第二驅動電晶體T2。第一驅動電晶體T1汲極接收第二時脈信號C2，源極產生第n次級通知信號NSn；第二驅動電晶體T2汲極接收位準偏移器920的輸出信號O，源極產生第n閘驅動信號Gn。
上拉單元912包括一電晶體T3，電晶體T3閘極接收前一級的第n-1次級通知信號NSn-1，汲極接收第一時脈信號C1。亦即，上拉單元912係根據第n-1次級通知信號NSn-1與第一時脈信號C1來動作，而當上拉單元912動作時，可將控制信號Pn上拉至一第三電壓(Vcc)並且開啟第一驅動電晶體T1與第二驅動電晶體T2。
下拉單元914接收第n控制信號Pn，且於上拉單元912未動作時，下拉單元914將第n控制信號Pn持續地保持在第二電壓(Vss)。而當上拉單元912動作時，則下拉單元914會在一預定時間週期(predetermined time period)之後將第n控制信號Pn轉換為第二電壓(Vss)並持續地保持在第二電壓(Vss)。
下拉單元914包括：電晶體T4，閘極與汲極接收第一時脈信號C1；電晶體T5，閘極與汲極接收第二時脈信號C2，且 電晶體T5源極連接至電晶體T4源極；電晶體T6閘極接收第n控制信號Pn，汲極連接至電晶體T4源極，源極接收第二電壓(Vss)；電晶體T7閘極連接至電晶體T4源極，汲極接收第n控制信號Pn，源極接收第二電壓(Vss)；電晶體T8閘極連接至電晶體T4源極，汲極連接至第一驅動電晶體T1源極，源極接收第二電壓(Vss)；電晶體T9閘極連接至電晶體T4源極，汲極連接至第二驅動電晶體T2源極，源極接收第二電壓(Vss)。
位準偏移器920包括：一電晶體T10閘極接收第二時脈信號C2，源極接收第二電壓(Vss)；電晶體T11閘極與汲極接收第一電壓(Vgg)，源極連接至電晶體T10汲極；一電晶體T12閘極連接至電晶體T10汲極，源極接收第二電壓(Vss)，汲極產生輸出信號O；電晶體T13閘極與汲極接收第一電壓(Vgg)，源極連接至電晶體T12汲極。
請參照第5圖，其所繪示為本發明第n移位暫存器中的信號示意圖。其中，第一時脈信號C1與第二時脈信號C2互補，且其高準位電壓為第三電壓(Vcc)。
於時間點t1時，第n-1次一級通知號NSn-1以及第一時脈信號C1皆輸出一第三電壓(Vcc)的高準位，使得上拉單元912動作，下拉單元914不動作。此時，第n控制信號Pn可開啟第一驅動電晶體T1與第二驅動電晶體T2。
於時間點t2，第一驅動電晶體T1與第二驅動電晶體T2持續開啟，並且第二時脈信號C2輸出一第三電壓(Vcc)的高準位，使得第n次級通知信號NSn輸出一第三電壓(Vcc)的高準位。同時，位準偏移器920動作，使得電晶體T10開啟，電晶體T12關閉，因此輸出信號O為第一電壓(Vgg)的高準位，而第n閘輸出信號Gn即為第一電壓(Vgg)的高準位。
於時間點t3，上拉單元912不動作，下拉單元914動作。此時，第一驅動電晶體T1與第二驅動電晶體T2關閉。第n次級通知信號NSn與第n閘輸出信號Gn回復為第二電壓(Vss)。
根據本發明第一實施例，閘驅動電路中移位暫存器中整合了移位單元910以及位準偏移器920，且位準偏移器係位於閘驅動電路中的最後一級(stage)，因此可以有效地降低功率損耗，並且防止閘驅動信號的失真。再者，本發明中的電晶體皆為相同型態的N型薄膜變晶體，因此可大幅簡化閘驅動電路的設計與製作。
請參照第6圖，其所繪示為本發明GOA面板上的閘驅動電路的第二實施例。閘驅動電路950包括多個移位暫存器951~95n+1。第一移位暫存器951接收起始信號START後會產生一第一閘驅動信號G1以及一第一次級通知信號NS1。而第二移位暫存器952接收第一次級通知信號NS1後會產生一第二閘驅動信號G2以及一第二次級通知信號NS2。
同理，以第n移位暫存器為例，而第n移位暫存器95n接收前一級的第n-1次級通知信號NSn-1後會產生一第n閘驅動信號Gn以及一第n次級通知信號NSn至下一級移位暫存器(第n+1移位暫存器95n+1)。因此，所有的移位暫存器皆可根據前一級的次級通知信號而產生閘驅動信號，並輸出次級通知信號至下一級的移位暫存器。
根據本發明的第二實施例，奇數的移位暫存器接收第一時脈信號C1、第一電壓(Vgg)、第二電壓(Vss)；偶數的移位暫存器接收第二時脈信號C2、第一電壓(Vgg)、第二電壓(Vss)。再者，二個時脈信號C1、C2為互補關係，且其高準位電壓為第 三電壓(Vcc)。其中，第一電壓(Vgg)大於第三電壓(Vcc)，且第三電壓(Vcc)大於第二電壓(Vss)。再者，第二實施例的閘驅動電路950中所有移位暫存器輸出的閘驅動信號的高準位電壓為第一電壓(Vgg)，而次級通知信號的高準位為第三電壓(Vcc)。
請參照第7圖，其所繪示為本發明的第二實施例的第n移位暫存器。第n移位暫存器包括一移位單元960與一位準偏移器970。移位單元960包括一上拉單元962、一下拉單元964、一第一驅動電晶體T1、與一第二驅動電晶體T2。第一驅動電晶體T1汲極接收第二時脈信號C2，源極產生第n次級通知信號NSn；第二驅動電晶體T2汲極接收位準偏移器970的輸出信號O，源極產生第n閘驅動信號Gn。
上拉單元962包括一電晶體T3，電晶體T3閘極與汲極接收前一級的第n-1次級通知信號NSn-1。亦即，上拉單元962係根據第n-1次級通知信號NSn-1來動作，而當上拉單元962動作時，可將控制信號Pn上拉至一第三電壓(Vcc)並且開啟第一驅動電晶體T1與第二驅動電晶體T2。
下拉單元964接收第n控制信號Pn，且於上拉單元962未動作時，下拉單元964將第n控制信號Pn持續地保持在第二電壓(Vss)。而當上拉單元962動作時，則下拉單元964會在一預定時間週期(predetermined time period)之後將第n控制信號Pn轉換為第二電壓(Vss)並持續地保持在第二電壓(Vss)。
下拉單元964包括：電晶體T4，閘極與汲極接收第二時脈信號C2；電晶體T5閘極接收第n控制信號Pn，汲極連接至電晶體T4源極，源極接收第二電壓(Vss)；電晶體T6閘極連接至電晶體T4源極，汲極接收第n控制信號Pn，源極接收 第二電壓(Vss)；電晶體T7閘極連接至電晶體T4源極，汲極連接至第一驅動電晶體T1源極，源極接收第二電壓(Vss)；電晶體T8閘極連接至電晶體T4源極，汲極連接至第二驅動電晶體T2源極，源極接收第二電壓(Vss)。
位準偏移器970包括：一電晶體T10閘極接收第二時脈信號C2，源極接收第二電壓(Vss)；電晶體T11閘極與汲極接收第一電壓(Vgg)，源極連接至電晶體T10汲極；一電晶體T12閘極連接至電晶體T10汲極，源極接收第二電壓(Vss)，汲極產生輸出信號O；電晶體T13閘極與汲極接收第一電壓(Vgg)，源極連接至電晶體T12汲極。
請參照第8圖，其所繪示為本發明第n移位暫存器中的信號示意圖。其中，第一時脈信號C1與第二時脈信號C2互補，且其高準位電壓為第三電壓(Vcc)。
於時間點t1時，第n-1次一級通知號NSn-1輸出第三電壓(Vcc)的高準位，使得上拉單元962動作，下拉單元964不動作。此時，第n控制信號Pn可開啟第一驅動電晶體T1與第二驅動電晶體T2。
於時間點t2，第一驅動電晶體T1與第二驅動電晶體T2持續開啟，並且第二時脈信號C2輸出一第三電壓(Vcc)的高準位，使得第n次級通知信號NSn輸出一第三電壓(Vcc)的高準位。同時，位準偏移器970動作，使得電晶體T10開啟，電晶體T12關閉，因此輸出信號O為第一電壓(Vgg)的高準位，而第n閘輸出信號Gn即為第一電壓(Vgg)的高準位。
於時間點t3，上拉單元912不動作，下拉單元914動作。此時，第一驅動電晶體T1與第二驅動電晶體T2關閉。第n次級通知信號NSn與第n閘輸出信號Gn回復為第二電壓 (Vss)。
根據本發明第二實施例，閘驅動電路中移位暫存器中整合了移位單元960以及位準偏移器970，且位準偏移器係位於閘驅動電路中的最後一級(stage)，因此可以有效地降低功率損耗，並且防止閘驅動信號的失真。再者，本發明中的電晶體皆為相同型態的N型薄膜變晶體，因此可大幅簡化閘驅動電路的設計與製作。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧液晶面板
110‧‧‧位準偏移器
120‧‧‧可視區域
125‧‧‧不可視區域
210‧‧‧時間控制器
220‧‧‧閘驅動電路
230‧‧‧源驅動電路
300‧‧‧像素陣列
400‧‧‧閘驅動電路
500‧‧‧源驅動電路
600‧‧‧信號控制器
700‧‧‧位準偏移器器
800‧‧‧灰階電壓產生
900‧‧‧閘驅動電路
901~90n+1‧‧‧移位暫存器
910‧‧‧移位單元
912‧‧‧上拉單元
914‧‧‧下拉單元
920‧‧‧位準偏移器
950‧‧‧閘驅動電路
951~95n+1‧‧‧移位暫存器
960‧‧‧移位單元
962‧‧‧上拉單元
964‧‧‧下拉單元
970‧‧‧位準偏移器
第1圖所繪示為習知液晶面板及其相關控制電路示意圖。
第2A圖所繪示為習知液晶顯示系統相關控制電路示意圖。
第2B圖所繪示為習知位準偏移器實際電路示意圖。
第3圖所繪示為本發明GOA面板上的閘驅動電路的第一實施例。
第4圖所繪示為本發明的第一實施例的第n移位暫存器。
第5圖所繪示為本發明第n移位暫存器中的信號示意圖。
第6圖所繪示為本發明GOA面板上的閘驅動電路的第二實施例。
第7圖所繪示為本發明的第二實施例的第n移位暫存器。
第8圖所繪示為本發明第n移位暫存器中的信號示意圖。
910‧‧‧移位單元
912‧‧‧上拉單元
914‧‧‧下拉單元
920‧‧‧位準偏移器

Claims (10)

  1. 一種閘驅動電路，接收一第一電壓、一第二電壓、與互補的一第一時脈信號與一第二時脈信號，該第一時脈信號與該第二時脈信號的高準位為一第三電壓，且該閘驅動電路包括複數個移位暫存器，而一第n個移位暫存器包括：一第一驅動電晶體，具有一閘極接收一第n控制信號，一汲極接收該第二時脈信號，一源極輸出一第n次級通知信號；一第二驅動電晶體，具有一閘極接收該第n控制信號，一源極輸出一第n閘驅動信號；一上拉單元，接收第n-1移位暫存器的一第n-1次級通知信號以及該第一時脈信號；其中，該上拉單元動作時，係控制該第n控制信號開啟該第一驅動電晶體以及該第二驅動電晶體；一下拉單元，接收該第n控制信號、該第一時脈信號、該第二時脈信號、該第二電壓，該下拉單元係在該上拉單元動作開始後的一預定時間週期動作，並控制該第n控制信號關閉該第一驅動電晶體以及該第二驅動電晶體；以及一位準偏移器，包括：一第三電晶體，閘極接收該第二時脈信號，源極接收該第二電壓；一第四電晶體，閘極與汲極接收該第一電壓，源極連接至該第三電晶體汲極；一第五電晶體，閘極連接至該第三電晶體汲極，源極接收該第二電壓，汲極連接至該第二驅動電晶體汲極；以及一第六電晶體，閘極與汲極接收該第一電壓，源極連 接至該第五電晶體汲極；其中，該第一電壓大於該第三電壓，該第三電壓大於該第二電壓。
  2. 如申請專利範圍第1項所述之閘驅動電路，其中該閘驅動電路位於一液晶面板上。
  3. 如申請專利範圍第1項所述之閘驅動電路，其中於該第一驅動電晶體、該第二驅動電晶體、該第三電晶體、該第四電晶體、該第五電晶體、與該第六電晶體係為N型薄膜電晶體。
  4. 如申請專利範圍第1項所述之閘驅動電路，其中該上拉單元包括：一第七電晶體，閘極接收該第n-1次級通知信號，汲極接收該第一時脈信號，源極產生該第n控制信號。
  5. 如申請專利範圍第1項所述之閘驅動電路，其中該下拉單元包括：一第八電晶體，閘極與汲極接收該第一時脈信號；一第九電晶體，閘極與汲極接收該第二時脈信號，且源極連接至該第八電晶體源極；一第十電晶體，閘極接收該第n控制信號，汲極連接至該第八電晶體源極，源極接收該第二電壓；一第十一電晶體，閘極連接至該第八電晶體源極，汲極接收該第n控制信號，源極接收該第二電壓；一第十二電晶體，閘極連接至該第八電晶體源極，汲 極連接至該第一驅動電晶體源極，源極接收該第二電壓；以及一第十三電晶體，閘極連接至該第八電晶體源極，汲極連接至該第二驅動電晶體源極，源極接收該第二電壓。
  6. 一種閘驅動電路，包括依序連接的複數個移位暫存器，該些移位暫存器中的奇數移位暫存器接收一第一電壓、一第二電壓、與一第一時脈信號，該些移位暫存器中的偶數移位暫存器接收該第一電壓、該第二電壓、與一第二時脈信號，該第一時脈與該第二時脈信號互補，且該第一時脈信號與該第二時脈信號的高準位為一第三電壓，該閘驅動電路中的一第n個移位暫存器包括：一第一驅動電晶體，具有一閘極接收一第n控制信號，一汲極接收該第二時脈信號，一源極輸出一第n次級通知信號；一第二驅動電晶體，具有一閘極接收該第n控制信號，一源極輸出一第n閘驅動信號；一上拉單元，接收第n-1移位暫存器的一第n-1次級通知信號；其中，該上拉單元動作時，係控制該第n控制信號開啟該第一驅動電晶體以及該第二驅動電晶體；一下拉單元，接收該第n控制信號、該第二時脈信號、該第二電壓，該下拉單元係在該上拉單元動作開始後的一預定時間週期動作，並控制該第n控制信號關閉該第一驅動電晶體以及該第二驅動電晶體；以及一位準偏移器，包括：一第三電晶體，閘極接收該第二時脈信號，源極接收該第二電壓； 一第四電晶體，閘極與汲極接收該第一電壓，源極連接至該第三電晶體汲極；一第五電晶體，閘極連接至該第三電晶體汲極，源極接收該第二電壓，汲極連接至該第二驅動電晶體汲極；以及一第六電晶體，閘極與汲極接收該第一電壓，源極連接至該第五電晶體汲極；其中，該第一電壓大於該第三電壓，該第三電壓大於該第二電壓。
  7. 如申請專利範圍第6項所述之閘驅動電路，其中該閘驅動電路位於一液晶面板上。
  8. 如申請專利範圍第6項所述之閘驅動電路，其中於該第一驅動電晶體、該第二驅動電晶體、該第三電晶體、該第四電晶體、該第五電晶體、與該第六電晶體係為N型薄膜電晶體。
  9. 如申請專利範圍第6項所述之閘驅動電路，其中該上拉單元包括：一第七電晶體，閘極與汲極接收該第n-1次級通知信號，源極產生該第n控制信號。
  10. 如申請專利範圍第6項所述之閘驅動電路，其中該下拉單元包括：一第八電晶體，閘極與汲極接收該第二時脈信號；一第九電晶體，閘極接收該第n控制信號，汲極連接至該第八電晶體源極，源極接收該第二電壓； 一第十電晶體，閘極連接至該第八電晶體源極，汲極接收該第n控制信號，源極接收該第二電壓；一第十一電晶體，閘極連接至該第八電晶體源極，汲極連接至該第一驅動電晶體源極，源極接收該第二電壓；以及一第十二電晶體，閘極連接至該第八電晶體源極，汲極連接至該第二驅動電晶體源極，源極接收該第二電壓。
TW99138881A 2010-11-11 2010-11-11 液晶面板上的閘驅動電路 TWI424789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99138881A TWI424789B (zh) 2010-11-11 2010-11-11 液晶面板上的閘驅動電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99138881A TWI424789B (zh) 2010-11-11 2010-11-11 液晶面板上的閘驅動電路

Publications (2)

Publication Number Publication Date
TW201220949A TW201220949A (en) 2012-05-16
TWI424789B true TWI424789B (zh) 2014-01-21

Family

ID=46553282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99138881A TWI424789B (zh) 2010-11-11 2010-11-11 液晶面板上的閘驅動電路

Country Status (1)

Country Link
TW (1) TWI424789B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI487111B (zh) 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
TWI622053B (zh) 2013-07-10 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
CN104900199B (zh) 2014-03-05 2017-08-15 矽创电子股份有限公司 驱动模块及其显示装置
TWI587273B (zh) * 2014-03-05 2017-06-11 矽創電子股份有限公司 驅動模組及其顯示裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514926B (en) * 2000-05-31 2002-12-21 Casio Computer Co Ltd Shift register and electronic apparatus
CN1588555A (zh) * 2004-08-16 2005-03-02 友达光电股份有限公司 移位寄存器及使用该移位寄存器的显示面板
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
TW200939199A (en) * 2008-03-13 2009-09-16 Sanyo Electric Co Liquid crystal driving device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514926B (en) * 2000-05-31 2002-12-21 Casio Computer Co Ltd Shift register and electronic apparatus
CN1588555A (zh) * 2004-08-16 2005-03-02 友达光电股份有限公司 移位寄存器及使用该移位寄存器的显示面板
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
TW200939199A (en) * 2008-03-13 2009-09-16 Sanyo Electric Co Liquid crystal driving device

Also Published As

Publication number Publication date
TW201220949A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
JP5114465B2 (ja) 両方向性電圧安定化を提供するディスプレイ装置
US10217391B2 (en) Shift register unit, gate driving circuit and driving method thereof, and display apparatus
TWI436332B (zh) 顯示面板及其中之閘極驅動器
KR102407980B1 (ko) 쉬프트레지스터 및 이를 포함하는 표시장치
US8421781B2 (en) Shift register capable of reducing coupling effect
TWI406503B (zh) 移位暫存器電路
US8248355B2 (en) Shift register and liquid crystal display using same
US7929658B2 (en) Shift register circuit having bi-directional transmission mechanism
US7907696B2 (en) Shift register
KR102455054B1 (ko) GIP(Gate In Panel) 구동회로와 이를 이용한 표시장치
US20140055334A1 (en) Shifting register, gate driving apparatus and display apparatus
US20100260312A1 (en) Shift register of lcd devices
US8116424B2 (en) Shift register and liquid crystal display using same
TWI412015B (zh) 用於一液晶顯示器之閘極驅動器及驅動方法
TW201419238A (zh) 閘極掃描器驅動電路及其移位暫存器
US20140372494A1 (en) Gate driver circuit
JP6486495B2 (ja) 表示パネル及びその駆動回路
US10559242B2 (en) Shift register, driving method thereof, gate line integrated driving circuit and display device
TWI424789B (zh) 液晶面板上的閘驅動電路
JP2007249106A (ja) 画像表示装置
TW201533727A (zh) 顯示面板與閘極驅動器
TWI532033B (zh) 顯示面板與閘極驅動器
CN101996605B (zh) 液晶面板上的栅驱动电路
KR20170112036A (ko) GIP(Gate-In-Panel) 구동회로와 이를 이용한 표시장치
KR20120131463A (ko) 평판 표시장치