KR950002074A - 반도체 메모리회로 - Google Patents

반도체 메모리회로 Download PDF

Info

Publication number
KR950002074A
KR950002074A KR1019940014417A KR19940014417A KR950002074A KR 950002074 A KR950002074 A KR 950002074A KR 1019940014417 A KR1019940014417 A KR 1019940014417A KR 19940014417 A KR19940014417 A KR 19940014417A KR 950002074 A KR950002074 A KR 950002074A
Authority
KR
South Korea
Prior art keywords
circuit
data
signal
memory cell
select line
Prior art date
Application number
KR1019940014417A
Other languages
English (en)
Other versions
KR0139871B1 (ko
Inventor
나오토 도미타
게니티 이마미야
노부아키 오츠카
준이치 미야모토
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950002074A publication Critical patent/KR950002074A/ko
Application granted granted Critical
Publication of KR0139871B1 publication Critical patent/KR0139871B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 상위 계층의 열선택회로에 있어서 지연수단에 의해 ATD 회로로부터의 래치회로를 동작시키는 신호가 반드시 새로운 감지증폭기 데이터의 절환 타이밍보다 빠르게 래치회로를 동작시켜 전의 데이터를 래치한다.
본 발명은, 메모리셀 어레이(3)의 각 열선택선(BT)의 접속경로는 선택트랜지스터(11)를 매개로 트리상의 계층으로 나누어지고, 열선택계는 1 단째 열선택회로(121) 및 2단째 열선택회로(122)로 계층마다 이루어진다. 행선택선은 행선택회로(4)에 의해 제어된다. 어드레스신호의 절환을 검지해서 펄스를 발생시키는 ATD 회로(7), 상기 펄스를 감지증폭기(5)에서 데이터가 확정되는데 필요한 펄스폭으로 조절하는 펄스폭제어회로(8), 이 펄스폭에 따라 독출데이터를 래치제어하는 래치회로(9)가 설치된다. 선택트랜지스터(11)의 개수가 적은 신호의 상승이 고속인 상위 계층의 1단째 열선택회로(121)에 신호지연수단이 설치되어 있다.

Description

반도체 메모리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 1 실시예에 따른 불휘발성 반도체 메모리회로의 독출계의 구성을 나타낸 회로도.

Claims (6)

  1. 복수의 메모리셀을 배치한 메모리셀 어레이(3)와, 이 메모리셀 어레이(3)의 각 열방향의 접속경로가 선택트랜지스터(11)를 매개로 소정 계층으로 나누어진 열선택선(BT), 상기 메모리셀 어레이(3)의 행방향의 접속경로를 갖춘 행선택선(WL), 상기 메모리셀의 데이터를 열선택선을 매개로 취입해서 판정하는 감지 증폭기(5), 외부로부터 입력되는 어드레스신호를 내부신호로 절환하는 어드레스 버퍼회로(1), 이 어드레스 버퍼회로(1)로부터의 신호의 천이를 검지해서 펄스를 발생시키고, 독출시의 어드레스 절환으로부터 독출하고 싶은 메모리셀의 데이터가 확정되기까지의 사이에, 그 전에 독출한 메모리셀의 데이터를 유지하기 위해서 이 펄스신호를 기초로 독출데이터의 천이를 일정시간 저지하는 데이터 유지수단(7,8,9), 상기 어드레스 버퍼회로(1)로 부터의 내부신호로 행선택선을 선택하는 행선택회로(4), 상기 어드레스 버퍼회로(1)로부터의 내부신호로 선택트랜지스터를 매개로 열선택선을 선택하는 상기 소정 계층마다에 설치된 열선택회로(121,122) 및, 이 열선택회로(121,122)중에 설치되는 상기 선택트랜지스터로의 선택속도에 적극적으로 차이를 갖도록 하는 지연수단(24,25)을 구비하여 구성된 것을 특징으로 하는 반도체 메모리회로.
  2. 복수의 메모리셀을 배치한 메모리셀 어레이(3)와, 이 메모리셀 어레이(3)의 각 열방향의 접속경로가 선택트랜지스터(11)를 매개로 소정 계층으로 나누어진 열선택선(BT),상기 메모리셀 어레이(3)의 행방향의 접속경로를 갖춘 행선택선(WL),상기 메모리셀의 데이터를 열선택선(BT)을 매개로 취입해서 판정하는 감지증폭기(5), 외부로부터 입력되는 어드레스신호를 내부신호로 절환하는 어드레스 버퍼회로(1), 이 어드레스 버퍼회로(1)로부터의 신호의 천이를 검지하여 펄스신호를 발생시키고, 독출시의 어드레스절환으로부터 독출하고 싶은 메모리셀의 데이터가 확정되기까지의 사이에, 그 전에 독출한 메모리셀의 데이터를 유지하기 위해 상기 펄스신호를 기초로 독출데이터의 천이를 일정시간 저지하는 데이터 유지수단(7,8,9), 상기 어드레스 버퍼회로(1)로부터의 내부신호로 행선택선을 선택하는 행선택회로(4), 상기 어드레스 버퍼회로로부터의 내부신호로 선택트랜지스터를 매개로 열선택선을 선택하는 상기 소정 계층마다에 설치된 열선택회로(121,122) 및, 상기 열선택회로중 열선택선으로의 신호의 전달이 통상 타이밍에 비해 고속으로 되는 열선택 회로에 대해 열선택선으로의 신호의 전달이 통상의 속도의 열선택회로의 선택속도에 따라 타이밍이 일치하도록 삽입부가 되는 지연수단(24,25)을 구비하여 구성된 것을 특징으로 하는 반도체 메모리회로.
  3. 복수의 메모리셀을 배치한 메모리셀 어레이(3)와, 이 메모리셀 어레이(3)의 각 열방향의 접속경로가 선택트랜지스터(11)를 매개로 소정 계층으로 나누어진 열선택선(BT), 상기 메모리셀 어레이의 행방향의 접속경로를 갖춘 행선택선(WL), 상기 메모리셀의 데이터를 열선택선을 매개로 취입해서 판정하는 감지증폭기(5), 외부로부터 입력되는 어드레스신호를 내부신호로 절환하는 어드레스 버퍼회로(1), 이 어드레스 버퍼회로(1)로부터의 신호의 천이를 검지해서 펄스신호를 발생시키고, 독출시의 어드레스 절환으로부터 독출하고 싶은 메모리셀의 데이터가 확정되기까지의 사이에, 그 전에 독출한 메모리셀의 데이터를 유지하기 위해 이 펄스신호를 기초로 독출데이터의 천이를 일정 시간 저지하는 데이터 유지수단(7,8,9), 상기 어드레스 버퍼회로(1)로부터의 내부신호로 행선택선을 선택하는 행선택회로(4), 상기 어드레서 버퍼회로(1)로부터의 내부신호로 선택트랜지스터를 매개로 열선택선을 선택하는 상기 소정 계층마다에 설치된 열선택회로(121,122) 및 이 열선택회로(121,122)중 선택트랜지스터 수가 적은 열선택선으로의 신호의 하위 계층의 열선택회로에 있어서의 열선택선으로의 선택속도에 가깝게 되도록 부가되는 지연수단(24,25)을 구비하여 구성된 것을 특징으로 하는 반도체 메모리회로.
  4. 제 1 항에 있어서, 상기 지연수단(24,25)은 상기 펄스신호를 상기 데이터 유지수단에 도달시키는 타이밍에 비해 상기 감지증폭기에서 절환된 새로운 데이터를 상기 데이터 유지수단에 도달시키는 타이밍을 지연시키는 기능을 갖춘 것을 특징으로 하는 반도체 메모리회로.
  5. 제 2 항에 있어서, 상기 지연수단(24,25)은 상기 펄스신호를 상기 데이터 유지수단에 도달시키는 타이밍에 비해 상기 감지증폭기에서 절환된 새로운 데이터를 상기 데이터 유지수단에 도달시키는 타이밍을 지연시키는 기능을 갖춘 것을 특징으로 하는 반도체 메모리회로.
  6. 제 3 항에 있어서, 상기 지연수단(24,25)은 상기 펄스신호를 상기 데이터 유지수단에 도달시키는 타이밍에 비해 상기 감지증폭기에서 절환된 새로운 데이터를 상기 데이터 유지수단에 도달시키는 타이밍을 지연시키는 기능을 갖춘 것을 특징으로 하는 반도체 메모리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940014417A 1993-06-25 1994-06-23 반도체 메모리회로 KR0139871B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15469093A JP3130705B2 (ja) 1993-06-25 1993-06-25 半導体メモリ回路
JP93-154690 1993-06-25

Publications (2)

Publication Number Publication Date
KR950002074A true KR950002074A (ko) 1995-01-04
KR0139871B1 KR0139871B1 (ko) 1998-08-17

Family

ID=15589809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014417A KR0139871B1 (ko) 1993-06-25 1994-06-23 반도체 메모리회로

Country Status (4)

Country Link
US (1) US5457661A (ko)
EP (1) EP0631286A3 (ko)
JP (1) JP3130705B2 (ko)
KR (1) KR0139871B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275554B2 (ja) * 1994-08-09 2002-04-15 ヤマハ株式会社 半導体記憶装置
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
KR0166046B1 (ko) * 1995-10-06 1999-02-01 김주용 계층적 비트라인 구조를 갖는 반도체 메모리 장치
US5757718A (en) * 1996-02-28 1998-05-26 Nec Corporation Semiconductor memory device having address transition detection circuit for controlling sense and latch operations
DE69631821D1 (de) * 1996-04-09 2004-04-15 St Microelectronics Srl Schaltung zur Bestimmung der vollständigen Aufladung einer generischen Bitleitung, insbesondere für nichtflüchtige Speicher
US5691951A (en) * 1996-11-04 1997-11-25 Micron Technology, Inc. Staggered row line firing in single ras cycle
JP4334038B2 (ja) * 1998-08-28 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
KR100576450B1 (ko) * 1998-12-28 2006-08-23 주식회사 하이닉스반도체 동기식 메모리의 데이타 액세스장치
JP3779480B2 (ja) 1999-02-10 2006-05-31 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
KR100388214B1 (ko) * 1999-06-30 2003-06-19 주식회사 하이닉스반도체 펄스워드라인신호 발생기
JP4803887B2 (ja) * 2001-02-26 2011-10-26 ローム株式会社 シリアルメモリ装置
JP3753040B2 (ja) 2001-09-25 2006-03-08 住友電気工業株式会社 光ファイバ融着接続部の加熱方法および加熱装置
KR100515055B1 (ko) * 2002-12-12 2005-09-14 삼성전자주식회사 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법
US7082064B2 (en) * 2004-01-29 2006-07-25 Micron Technology, Inc. Individual I/O modulation in memory devices
KR100827657B1 (ko) 2006-09-05 2008-05-07 삼성전자주식회사 반도체 메모리 장치.
JP5339541B2 (ja) * 2007-05-25 2013-11-13 マーベル ワールド トレード リミテッド ビット線デコーダ及び集積回路
WO2015087413A1 (ja) * 2013-12-11 2015-06-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6124091A (ja) * 1984-07-12 1986-02-01 Nec Corp メモリ回路
JPH01113999A (ja) * 1987-10-28 1989-05-02 Toshiba Corp 不揮発性メモリのストレステスト回路
US5313422A (en) * 1991-05-29 1994-05-17 Texas Instruments Incorporated Digitally controlled delay applied to address decoder for write vs. read
US5386150A (en) * 1991-11-20 1995-01-31 Fujitsu Limited Tracking pulse generator and RAM with tracking precharge pulse generator

Also Published As

Publication number Publication date
JPH07141869A (ja) 1995-06-02
US5457661A (en) 1995-10-10
JP3130705B2 (ja) 2001-01-31
EP0631286A3 (en) 1995-03-08
EP0631286A2 (en) 1994-12-28
KR0139871B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR950002074A (ko) 반도체 메모리회로
US6859414B2 (en) Data input device in semiconductor memory device
KR940001493B1 (ko) 반도체 메모리
KR970051178A (ko) 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR100437467B1 (ko) 연속 버스트 읽기 동작 모드를 갖는 멀티 칩 시스템
KR940016225A (ko) 반도체 기억장치
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
JP2002117678A (ja) 電流センスアンプのセンシング利得の調節可能な半導体メモリ装置
KR920001528A (ko) 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치
KR100521048B1 (ko) 슈도 스태틱램의 동작모드 제어방법 및 제어회로, 이를구비한 슈도 스태틱램 및 그의 동작모드 수행방법
US4901281A (en) Semiconductor memory device having two column transfer gate transistor groups independently provided for a sense amplifier and a programmed circuit
KR970060231A (ko) 반도체장치 및 반도체기억장치
US5307317A (en) Semiconductor memory device having improved access to addresses
KR920013440A (ko) 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리
KR920020512A (ko) 전원 전압 라인 상에서의 전압 요동이 없는 고속 데이타 출력 버퍼 회로를 갖는 반도체 기억 장치
US6639850B2 (en) Semiconductor integrated circuit having latching means capable of scanning
KR930003250B1 (ko) 반도체 메모리
US7719912B2 (en) Semiconductor memory device for sensing voltages of bit lines in high speed
KR950003134B1 (ko) 반도체 기억장치
KR100195671B1 (ko) 반도체 메모리 장치
KR100225950B1 (ko) 빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치
KR102344327B1 (ko) 동기식 스테이지를 포함하는 웨이브 파이프라인
US6697285B2 (en) Semiconductor memory device
KR100562980B1 (ko) 반도체 메모리 장치
KR950009226B1 (ko) 출력 데이타 정보를 잡음으로부터 보호하기 위한 데이타 래칭 유니트를 구비한 비동기 억세스형 반도체 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090302

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee