KR100225950B1 - 빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치 - Google Patents

Abstract

본 발명은 데이타 경로를 병렬로 배치하여 데이타를 동시에 엑세스해 놓은 다음에 순차적으로 출력하도록 함으로써 종래의 것에 비해 n배의 빠른 데이타 엑세스를 실현시킨 반도체 메모리 장치에 관한 것으로, 다수의 메모리 셀로 구성된 셀 어레이 블럭과, 1개의 컬럼 어드레스를 받아들여 동시에 n개의 셀을 선택 구동하기 위한 컬럼 디코더 수단과, 상기 n개의 셀에 대응하게 구성된 n개의 데이타 버스라인과, 상기 n개의 데이타 버스라인을 순차적으로 n개의 제어신호를 이용 데이타를 전달하는 제1스위치 수단과, 제1스위치 수단에 의해 전달된 데이타를 감지·증폭하는 데이타버스 센스앰프와, 상기 데이타버스 센스앰프로부터 전달된 데이타를 버퍼링하여 출력하는 제1데이타 출력버퍼와, 상기 제1데이타 출력버퍼로부터 출력된 신호를 n개의 샘플링 신호에 의해 래치시키는 n개의 제2스위치 수단과, 상기 제2스위치 수단으로부터 출력된 신호를 각각 버퍼링하여 데이타 출력핀으로 출력하기 위한 n개로 이루어진 제2데이타 출력 버퍼를 구비하였다.

Description

빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치

제1도는 종래의 시리얼 엑세스 메모리의 구성도.

제2도는 제1도의 동작 타이밍도.

제3도는 본 발명의 일실시예에 의한 시리얼 엑세스 메모리의 구성도.

제4도는 제3도의 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

11 : 메모리 셀 12 : 컬럼 디코더

13 : 데이터 버스 센스 엠프 14 : 데이터 출력 버퍼

본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 복수개의 데이터를 동시에 엑세스할 수 있도록 데이터 경로를 병렬로 배치하여 순차적으로 출력함으로써 동작속도를 증가시킨 빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치에 관한 것이다.

일반적으로 디램(DRAM) 소자의 리드(read) 동작을 살펴보면, 디램 소자를 동작시키는 주 신호인 라스(/RAS) 신호가 엑티브 상태(로우)로 변하면서 로오 어드레스 버퍼로 입력되는 어드레스 신호를 받아들이고, 이때에 받아들인 로오 어드레스 신호들을 디코딩하여 셀 어레이 블럭의 워드라인 중에서 하나를 선택하는 로오 디코딩 동작이 이루어진다.

이때 선택된 워드라인에 연결되어 있는 셀들의 데이터가 비트라인(BL,/BL)으로 실리게 되면, 비트라인 감지 증폭기의 동작시점을 알리는 신호(rto,/s)가 인에이블되어 로우 어드레스(xadd)에 의하여 선택된 셀 어레이 블럭의 감지 증폭기 구동 회로를 구동시키게 된다.

그리고 감지 증폭기 구동회로에 의해 감지 증폭기 바이어스 전위(rto,/s)는 각각 전원전위(Vcc)와 접지전위(Vss)로 천이되어 감지 증폭기를 구동시키게 된다.

감지 증폭기가 동작을 시작하면 미세한 전위차를 유지하고 있던 비트라인(BL,/BL)이 큰 전위차로 천이되고, 그 이후에 컬럼 어드레스에 의하여 선택된 컬럼 디코더는 비트라인의 데이터를 데이터 버스라인으로 전달하여 주는 컬럼 전달 트랜지스터를 턴-온 시킴으로써 비트라인(BL,/BL)에 실린 데이터를 데이터 버스라인(DB,/DB)으로 전달하게 된다.

그리고 데이터 버스라인에 실린 데이터는 데이터버스라인 센스앰프에 의해 다시 증폭되어 데이터 출력 버퍼로 전달되고, 데이터 출력 버퍼는 출력될 데이터 신호를 버퍼링한 다음 데이터 출력핀으로 데이터를 출력시키게 된다.

제1도를 참조하면, 하나의 컬럼 어드레스에 의해 컬럼 디코더(12)가 선택이 되고 이 선택된 컬럼 디코더(12)에 의해 선택된 하나의 샘(SAM : Serial access memory)의 데이터가 상기의 동작에 의해 읽혀진다.

즉, 원하는 행의 데이터를 동시에 시리얼 엑세스 메모리에 트랜스퍼(transfer)한 후 이를 클럭을 이용, 차례로 엑세스하게 되어 있다.(제2도 참조)

이러한 구조는 다음 데이터가 읽혀지려면 현재 읽혀진 데이터가 데이터 출력버퍼(14)를 통과하여 칩밖으로 나온 후에야 가능하다. 이는 최소한 SAM에서 데이터 출력까지는 다른 데이터를 엑세스할 수 없다는 것을 보여주며, 이는 앞으로 메모리 소자의 동작속도가 더욱 고속화되는 추세에 비추어 볼때 상당한 제약으로 작용한다.

따라서, 종래의 데이터 엑세스 방법은 하나의 데이터가 출력될 때까지 다른 데이터를 엑세스할 수 없어 동작속도에 문제점이 있었다.

본 발명에서는 이러한 문제점을 해결하기 위해 데이터 경로를 병렬로 배치하여 데이터를 동시에 엑세스해 놓은 다음에 이를 순차적으로 출력하도록 함으로써 동작속도를 증가시킨 빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치를 제공함에 그 목적이 있다.

상기 목적 달성을 위한 본 발명에서 제안한 반도체 메모리 장치는 다수의 메모리 셀로 구성된 셀 어레이 블럭과, 1개의 칼럼 어드레스를 받아들여 동시에 n개의 셀을 선택 구동하기 위한 컬럼 디코더 수단과, 상기 n개의 셀에 대응하게 구성된 n개의 데이터 버스라인과, 상기 n개의 데이터 버스라인을 순차적으로 n개의 제어신호를 이용데이터를 전달하는 제1스위치 수단과, 상기 제1스위치 수단에 의해 전달된 데이터를 감지·증폭하는 데이터버스 센스앰프와, 상기 데이터버스 센스앰프로부터 전달된 데이터를 버퍼링하여 출력하는 제1데이터 출력 버퍼와, 상기 제1데이터 출력 버퍼로부터 출력된 신호를 n개의 샘플링 신호에 의해 래치시키는 n개의 제2스위치 수단과, 상기 제2스위치 수단으로부터 출력된 신호를 각각 버퍼링하여 데이터 출력핀으로 출력하기 위한 n개로 이루어진 제2데이터 출력 버퍼를 구비하였다.

이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제3도는 본 발명의 실시예에 따른 시리얼 엑세스 메모리 구성도로서, 다수의 메모리 셀로 구성된 셀 어레이 블럭(11)과, 1개의 컬럼 어드레스를 받아들여 동시에 n개의 셀을 선택 구동하기 위한 컬럼 디코더(12)와, 상기 n개의 셀에 대응하게 구성된 n개의 데이터 버스라인과, 상기 n개의 데이터 버스라인을 순차적으로 n개의 제어신호를 이용 데이터를 전달하는 제1스위치 수단(G1,G2,G3)과, 상기 제1스위치 수단에 의해 전달된 데이터를 감지·증폭하는 데이터버스 센스앰프(13)와, 상기 데이터 버스 센스앰프(13)로부터 전달된 데이터를 버퍼링하여 출력하는 제1데이터 출력 버퍼(14)와, 상기 제1데이터 출력 버퍼(14)로부터 출력된 신호를 n개의 샘플링 신호에 의해 래치시키는 n개의 제2스위치 수단 (G4,G5,G6)과, 상기 제2스위치 수단으로부터 출력된 신호를 각각 버퍼링하여 데이터 출력핀으로 출력하기 위한 n개로 이루어진 데이터 출력 버퍼를 구비한다.

상기 동작을 제4도에 도시된 동작 타이밍도를 참조하여 살펴보면 다음과 같다.

먼저, 컬럼 디코더는 컬럼 어드레스를 받아들여 읽어 낼 첫 n개의 SAM을 선택한다. 이후에는 내부에 카운터가 있어 SAM 클럭이 하나씩 증가하면서 컬럼 어드레스는 하나씩 증가한다.

컬럼 디코더가 인에이블되면 n개의 SAM에서 동시에 각 데이터 버스라인에 데이터가 실린다. 이들 데이터가 충분히 n개의 데이터 버스라인에 실리면 제1스위치(G1,G2,G3)가 순차적으로 열린다.

이때 A파형의 인에이블 시간은 (t1) 셀에서 데이터 버스에 실린 데이터가 제2노드(N2)에 확실히 전달되는 시간이다.

제2노드(N2)가 데이터 버스라인 A의 데이터를 전이한 후 데이터 버스라인 B의 데이터가 전이되기전(t3)까지 이 데이터의 상태를 샘플링한다.

이 샘플링 시간은 드라이버를 충분히 드라이브 할 수 있는 시간이어야 한다.

이상에서 설명한 바와 같이, 본 발명의 반도체 메모리 장치는 데이터 경로를 병렬로 배치하여 데이터를 동시에 엑세스해 놓은 다음 순차적으로 출력시킴으로써 종래와 비교하여 n배의 빠른 데이터 엑세스를 실현시킬 수 있는 효과가 있다.

본 발명은 데이터를 엑세스하는 데 있어서 멀티플랙스 데이터 경로와 샘플링 기술을 이용하여 고속화하는 기술로 데이터를 순차적으로 처리하는 모든 디바이스-마이크로프로세서, 메모리 등에 활용이 가능하다.

아울러, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상을 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

1. 반도체 메모리 장치에 있어서, 다수의 기억 소자로 이루어진 메모리 셀 블럭과, 한개의 컬럼 어드레스에 응답하여 동시에 복수개의 셀 데이터를 선택하는 컬럼 디코더와, 상기 복수개의 셀 데이터를 동시에 엑세스하기 위해 병렬로 배치되는 복수개의 데이터 버스라인과, 상기 각 데이터 버스라인에 접속되어 순차적으로 데이터를 전달하는 제1스위치 수단과, 상기 제1스위치 수단의 출력 데이터를 감지·증폭하는 데이터버스 센스앰프와, 상기 데이터버스 센스 앰프의 증폭데이터를 버퍼링출력하는 제1데이터 출력버퍼와, 상기 제1데이터 출력버퍼의 버퍼링출력을 순차적으로 전달하는 제2스위치 수단과, 상기 제2스위치 수단의 출력데이터를 버퍼링출력하는 제2데이터 출력버퍼를 구비함을 특징으로 하는 데이터 엑세스 기능을 갖는 반도체 메모리 장치.
2. 제1항에 있어서, 상기 제1스위치 수단 및 제2스위치 수단은 패스 트랜지스터를 구비함을 특징으로 하는 데이터 엑세스 기능을 갖는 반도체 메모리 장치.