KR930022557A - 반도체 집적 회로 장치 및 그 제조방법 - Google Patents
반도체 집적 회로 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930022557A KR930022557A KR1019930006046A KR930006046A KR930022557A KR 930022557 A KR930022557 A KR 930022557A KR 1019930006046 A KR1019930006046 A KR 1019930006046A KR 930006046 A KR930006046 A KR 930006046A KR 930022557 A KR930022557 A KR 930022557A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- polysilicon
- integrated circuit
- region
- emitter
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 16
- 229920005591 polysilicon Polymers 0.000 claims abstract 16
- 239000012535 impurity Substances 0.000 claims abstract 15
- 238000009792 diffusion process Methods 0.000 claims abstract 6
- 230000000694 effects Effects 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 230000006378 damage Effects 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 4
- 229910021332 silicide Inorganic materials 0.000 claims 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 4
- 230000000873 masking effect Effects 0.000 claims 3
- 238000002844 melting Methods 0.000 claims 3
- 230000008018 melting Effects 0.000 claims 3
- 238000000034 method Methods 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Abstract
본 발명은 폴리실리콘으로 이루어지는 에미터 전극과 배선에 도프되어 잇는 불순물의 종류를 다르게 함으로써 바이폴라 트랜지스터 특성과 배선의 접속 특성이 좋은 반도체 집적 회로 장치와 그 제조방법을 제공하는 것을 목적으로 한다. p형 실리콘 반도체 기판(1)의 에미터 영역(22)와 접하는 폴리실리콘의 에미터 전극(17)에는 열확산 계수가 작은 N형 불순물을 도프하고, 반도체 기판(1)의 활성 영역내의불순물 확산 영역(9)등에 접속되는 폴리실리콘배선(18)에는 자연산화막의 파괴 효과가 높은 N형 불순물을 도프한다. 이와 같이 불순물을 나누어 사용하면, 에미터 영역을 형성하는 열처리 온도를 850℃정도 이하로 할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 반도체 집적 회로장치의 단면도.
제2도는 제1도의 반도체 집적회로장치의 제조공정 단면도.
제3도는 제1도의 반도체 집적회로장치의 제조 공정 단면도.
제4도는 제1도의 반도체 집적회로장치의 제조 공정 단면도.
제5도는 제1도의 반도체 집적회로장치의 제조 공정 단면도.
Claims (9)
- 반도체 기판(1), 상기 반도체 기판에 형성되어 에미터 영역(22)를 구비하는 바이폴라 트랜지스터, 상기 반도체 기판에 형성되어 N형 소스/드레인 영역(9)를 구비하는 MOS트랜지스터, 상기 반도체 기판상에 상기 에미터 영역과 접해서 형성되고, 확산계수가 작은 N형 불순물이 도프되어 있는 폴리 실리콘으로 이루어지는 에미터 전극(17)및 상기 반도체 기판상에 상기 N형 소스/드레인 영역과 접해서 형성되고, 자연산화막의 파괴효과가 큰 N형 불순물이 도프되어 있는 폴리실리콘 배선(18)을 구비하는 것을 특징으로 하는 반도체 집적 회로장치.
- 제1항에 있어서, 상기 에미터 전극 및 상기 폴리 실리콘 배선의 표면에 고융점 금속막 또는 고융점 금속의 실리사이드막(24)가 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제1항에 있어서, 상기 자연 산화막의 파괴 효과가 큰 N형 불순물은 P이고, 상기 확산 계수가 작은 N형 불순물은 As 또는 Sb인 것을 특징으로 하는 반도체 집적 회로 장치.
- 제2항에 있어서, 상기 고융점 금속은 W, Mo, Ti, Ni, Co 및 Pt중에서 선택되고, 상기 실리사이드는 텅스텐 실리사이드, 몰리브덴 실리사이드, 티탄 실리사이드 및 탄탈 실리사이드 중에서 선택되는 것을 특징으로 하는 반도체 집적회로장치.
- 제2항에 있어서, 상기 실리사이드막과 상기 폴리실리콘 배선 또는 에니터 전극 사이에 배리어 메탈이 개재되어 있는 것을 특징으로 하는 반도체 집적회로장치.
- 반도체 기판에 에미터 영역을 구비하는 바이폴라 트랜지스터를 형성하는 광정, 상기 반도체 기판에 N형 소스/드레인 영역을 구비한 MOS 트랜지스터를 형성하는 공정, 상기 반도체 기판상에 폴리 실리콘막을 형성하는 공정, 상기 폴리 실리콘막을 에칭해서 상기 에미터 영역에 접하는 에미터 전극과 상기 N형 소스/드레인 영역에 접하는 폴리 실리콘 배선을 형성하는 공정, 상기 폴리 실리콘 배선을 마스크해서 상기 에미터 전극에 확산 계수가 작은 N형 불순물을 도프하는 공정, 상기 에미터 전극을 마스크해서 상기 폴리 실리콘 배선에 자연 산화막의 파괴효과가 큰 N형 불순물을 도프하는 공정 및 상기반도체 기판 표면을 열처리해서 상기 폴리 실리콘 배선에 도프된 N형 불순물을 상기 반도체 기판에 확산하고, 그 표면 영역에 상기 에미터 영역을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
- 반도체 기판에 에미터 영역을 구비하는 바이폴라 트랜지스터를 형성하는 공정, 상기 반도체 기판에 N형 소스/드레인 영역을 구비한 MOS 트랜지스터를 형성하는 공정, 상기 반도체 기판상에 폴리 실리콘막을 형성하는 공정, 상기 폴리 실리콘막을 에칭해서 상기 에미터 영역에 접하는 에미터 전극과 상기 N형 소스/드레인 영역에 접하는 폴리 실리콘 배선을 형성하는 공정, 상기 에미터 전극을 마스크해서 상기 에미터 전극에 확산계수가 작은 N형 불순물을 도프하는 공정, 상기 에미터 전극을 마스크해서 상기 폴리 실리콘 배선에 자연 산화막의 파괴 효과가 큰 N형 불순물을 도프하는 공정 및 상기 반도체 기판 표면을 열처리해서 상기 폴리 실리콘 배선에 도프된 N형 불순물을 상기 반도체 기판에 확산하고, 그 표면 영역에 상기 에미터 영역을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
- 제6항에 있어서, 상기 열처리 온도를 850℃이하로 하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
- 제7항에 있어서, 상기 열처리 온도를 850℃이하로 하는것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000275A KR100256191B1 (en) | 1992-04-13 | 1998-01-08 | Semiconductor integrated circuit device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04119804A JP3128323B2 (ja) | 1992-04-13 | 1992-04-13 | 半導体集積回路装置およびその製造方法 |
| JP92-119804 | 1992-04-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022557A true KR930022557A (ko) | 1993-11-24 |
| KR0178551B1 KR0178551B1 (ko) | 1999-03-20 |
Family
ID=14770640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930006046A KR0178551B1 (ko) | 1992-04-13 | 1993-04-12 | 반도체 집적 회로 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5576572A (ko) |
| JP (1) | JP3128323B2 (ko) |
| KR (1) | KR0178551B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541137A (en) * | 1994-03-24 | 1996-07-30 | Micron Semiconductor Inc. | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers |
| JPH0955499A (ja) * | 1995-08-11 | 1997-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6653733B1 (en) * | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| KR100250744B1 (ko) * | 1996-06-21 | 2000-05-01 | 김영환 | 반도체 소자의 폴리사이드층 형성 방법 |
| US6001718A (en) * | 1997-09-30 | 1999-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device having a ternary compound low resistive electrode |
| US6093613A (en) * | 1998-02-09 | 2000-07-25 | Chartered Semiconductor Manufacturing, Ltd | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits |
| US6798024B1 (en) * | 1999-07-01 | 2004-09-28 | Intersil Americas Inc. | BiCMOS process with low temperature coefficient resistor (TCRL) |
| JP2001060668A (ja) * | 1999-07-01 | 2001-03-06 | Intersil Corp | 抵抗温度係数の小さい抵抗器（ＴＣＲＬ）による改善されたＢｉＣＭＯＳプロセス |
| JP2001284282A (ja) | 2000-03-29 | 2001-10-12 | Nec Corp | バイポーラ半導体装置の製造方法 |
| US6492211B1 (en) | 2000-09-07 | 2002-12-10 | International Business Machines Corporation | Method for novel SOI DRAM BICMOS NPN |
| US7166896B2 (en) * | 2002-08-26 | 2007-01-23 | Micron Technology, Inc. | Cross diffusion barrier layer in polysilicon |
| KR101784832B1 (ko) * | 2016-12-08 | 2017-10-12 | 효성전기주식회사 | 모듈형 책상 |
| US11461531B2 (en) * | 2019-04-29 | 2022-10-04 | Silicon Space Technology Corporation | Learning-based analyzer for mitigating latch-up in integrated circuits |
| JP2022514522A (ja) * | 2019-04-29 | 2022-02-14 | ヒューレット－パッカード デベロップメント カンパニー エル．ピー． | 耐腐食性微小電子機械流体吐出デバイス |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001081A (en) * | 1988-01-19 | 1991-03-19 | National Semiconductor Corp. | Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide |
| JPH01196142A (ja) * | 1988-02-01 | 1989-08-07 | Hitachi Ltd | 半導体装置 |
| US5089433A (en) * | 1988-08-08 | 1992-02-18 | National Semiconductor Corporation | Bipolar field-effect electrically erasable programmable read only memory cell and method of manufacture |
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| US5150184A (en) * | 1989-02-03 | 1992-09-22 | Texas Instruments Incorporated | Method for forming emitters in a BiCMOS process |
| US5091760A (en) * | 1989-04-14 | 1992-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1992
- 1992-04-13 JP JP04119804A patent/JP3128323B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-12 KR KR1019930006046A patent/KR0178551B1/ko not_active IP Right Cessation
-
1994
- 1994-04-29 US US08/235,214 patent/US5576572A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291514A (ja) | 1993-11-05 |
| KR0178551B1 (ko) | 1999-03-20 |
| US5576572A (en) | 1996-11-19 |
| JP3128323B2 (ja) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930022557A (ko) | 반도체 집적 회로 장치 및 그 제조방법 | |
| KR950025920A (ko) | 반도체소자 제조방법 | |
| KR970054343A (ko) | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 | |
| JPH04349660A (ja) | 半導体装置及び製造方法 | |
| KR960026747A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR910003834A (ko) | 반도체장치의 제조방법 | |
| JPH02271674A (ja) | 半導体装置 | |
| KR880013257A (ko) | 반도체장치 | |
| KR920017242A (ko) | 바이씨모스장치의 제조방법 | |
| KR950021516A (ko) | 반도체 집적회로 장치 | |
| JPH0766152A (ja) | 半導体装置の製造方法 | |
| JPS6334619B2 (ko) | ||
| KR930017097A (ko) | 반도체 장치 및 그 제조방법 | |
| KR0147298B1 (ko) | 순수 폴리 실리콘 저항으로의 금속 침투 방지 방법 | |
| KR940016961A (ko) | 모스(mos) 트랜지스터 및 그 제조 방법 | |
| KR960032717A (ko) | 스마트 디스크리트를 갖는 반도체 장치 | |
| JP2705546B2 (ja) | 半導体装置の製造方法 | |
| KR970003912A (ko) | 바이 씨 모스(BiCMOS) 장치 및 그 제조방법 | |
| JPH0346272A (ja) | 半導体装置の製造方法 | |
| JPH1187699A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20010003671A1 (en) | Method for manufacturing semiconductor device having refractory metal silicide film | |
| JPS5830735B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP4422810B2 (ja) | 半導体装置 | |
| KR950001171B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR900002410A (ko) | 반도체 장치의 금속배선막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |