KR0147298B1 - 순수 폴리 실리콘 저항으로의 금속 침투 방지 방법 - Google Patents

순수 폴리 실리콘 저항으로의 금속 침투 방지 방법

Info

Publication number
KR0147298B1
KR0147298B1 KR1019890012077A KR890012077A KR0147298B1 KR 0147298 B1 KR0147298 B1 KR 0147298B1 KR 1019890012077 A KR1019890012077 A KR 1019890012077A KR 890012077 A KR890012077 A KR 890012077A KR 0147298 B1 KR0147298 B1 KR 0147298B1
Authority
KR
South Korea
Prior art keywords
metal
polysilicon
contact
penetration
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019890012077A
Other languages
English (en)
Other versions
KR910005487A (ko
Inventor
김대병
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019890012077A priority Critical patent/KR0147298B1/ko
Publication of KR910005487A publication Critical patent/KR910005487A/ko
Application granted granted Critical
Publication of KR0147298B1 publication Critical patent/KR0147298B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속과 접촉되는 부분을 가지는 폴리실리콘 저항을 형성하는 방법에 있어서, 금속과 접촉되는 폴리실리콘 저항 부위에 금속의 확산을 방지하기 위하여 고농도의 불순물 도핑 영역을 형성하는 것을 특징으로 하는 순수 폴리실리콘 저항으로의 금속 침투 방지 방법에 관한 것이다.
따라서, 본 발명은 금속과 저항 사이의 일부위를 N형의 고농도 불순물로 도핑시켜주게 되면 저항이 안정된 값을 얻게 되어 제품의 신뢰도를 높일수가 있다.
그리고, 시모스 반도체에서 P형 확산 영역에 순수 폴리 실리콘에 의한 접촉의 효율성을 증가시켜 회로의 면적을 축소시킴으로써 고집적도 소자의 개발이 용이해지는 효과를 갖게 된다.

Description

순수 폴리 실리콘 저항으로서의 금속 침투 방지 방법
제1도는 종래의 시모스 반도체 기억소자의 구성 단면도
제2도, 제3도는 제1도에서 금속이 순수 폴리 실리콘 내부로 침투하는 현상 설명도
제4도는 본 발명에 따른 시모스 반도체 기억소자의 구성 단면도
제5도는 제4도에서 도우핑된 폴리 실리콘이 금속의 침투를 방지하는 상태를 도시한 설명도
*도면의 주요부분에 대한 부호의 설명
11:실리콘기판 12a,12b:순수 폴리 실리콘
17,13:도우핑된 폴리 실리콘 14a,14b:금속
15:산화막 16:필드 산화막
본 발명은 불순물이 도핑되진 않은 순수 폴리 실리콘 저항으로의 금속(Al:알루미늄) 침투방지 방법에 관한 것으로 특히 시모스(C-MOS)반도체 기억소자에서 고집적도를 요하는 기억소자의 P형 확산영역과 순수 폴리 실리콘 저항의 연결이 요구되는 부분에 적당하도록 한 순수 폴리 실리콘 저항으로의 금속침투 방지방법에 관한 것이다.
종래의 기술구성을 제1도와 제2도 및 제3도를 참고로 설명하면 다음과 같다.
반도체 기억소자를 제조하기 위해서는 제1도에 도시된 바와같이 109Ω/□ 단위의 매우 큰 저항(12C)을 필요로 하게되며 (제1도 A부분), 이를 위해 저항(12C)을 불순물이 주입되지 않은 순수한 폴리 실리콘(12b)으로 형성시킨다.
또한 시모스 기억소자에서는 N형과 P형 트랜지스터가 있으며, P형 트랜지스터의 확산영역에서는 순수한 폴리 실리콘으로 연결되어 있다.
즉, 금속(14a,14b)은 도핑(Doping)된 폴리 실리콘(13)으로는 잘 침투하지 못하지만, 이 금속(14a,14b)와 접촉되는 부분의 순수한 폴리 실리콘(12a,b)과는 잘 융합되므로 109Ω/□ 원하는 회로를 구성시킬 수가 있다.
여기서 미설명 부호 15는 산화막이며, 16은 필드 산화막이다.
그러나, 금속(14a,14b)이 순수한 폴리 실리콘(12a,12b)에 연결되어 있으므로 저항(12c)으로 사용되는 폴리 실리콘과의 사이에 금속(14b)의 침투를 방지시킬 아무런 장벽도 없다.
따라서, 이와같은 종래의 기술구성에 있어서 금속(14a,14b)과 순수 폴리실리콘(12a,12b)를 연결시키는 부분은 문제가 없으나, 금속(14b)이 제조공정의 변화로 인해서 제2도에서 제3도처럼 변화된다.
즉, 순수 폴리실리콘인 저항(12c)이 제2도와 같은 A로 표시된 두께로 표시된 만큼 불순물이 도핑되지 않은 순수폴리실리콘 성분을 가지고 있으나, 점차로 도 3과 같이, 금속(14b) 성분이 저항(12c)으로 사용될 순수 폴리실리콘(전체 A 두께로 표시됨) 내로 과다하게 침투하게 됨으로써 B 두께만큼 불순물이 도핑된다.
따라서, 결과적으로, 저항값이 감소하게 되어 설계 당시의 원하는 회로 동작특성을 얻지 못하게 된다. 그러므로, 제품의 생산 수율저하 및 신뢰도가 저하되는 문제점이 있었다.
본 발명은 상기한 단점을 개선시키기 위해 안출된 것으로써 제4도와 제5도를 참고로 기술구성을 설명하면 다음과 같다.
제 4도와 제 5도에 도시된 바와같이, 본 발명은 금속(14b)의 접한 순수 폴리실리콘인 저항(12c) 접촉부위에 고농도의 불순물 도핑 영역(17)을 형성하고, 이 불순물로는 N형을 도핑한다. 즉, N형의 불순물이 도핑된 영역(17)은 열처리시 금속(14b) 성분이 순수 폴리실리콘(12c) 내로 침투되는 것을 막아주는 방어벽이 된다. 상기에서, 불순물이 도핑된 영역(17)은 도핑되는 불순물의 농도가 1019∼1020/㎤ 정도가 되도록 하고, 이 도핑된 불순물은 열처리시 금속 성분이 순수 폴리실리콘인 저항(12c) 내로 확산되는 것을 방지하는 역할을 하므로, 결과적으로, 순수폴리실리콘인 저항(12c)의 저항값이 감소되는 것을 방지한다.
상세히 설명하면, 제조과정 중에 필연적으로 수반되는 열처리로 인해, 제4도에서 처럼, 금속(14a,14b)과 접촉된 순수 폴리실리콘(12a,12b)부위에서 금속이 순수 폴리실리콘 내로 금속이 침투하게 됨으로써, 이 금속(14a,14b)이 P+ 확산 영역과 연결되고, 또한, 제5도에서 처럼, 금속(14b)이 저항(12c)으로 사용될 부분의 순수 폴리 실리콘 내로 계속 침투하려 하나, 이를 불순물이 도핑된 영역(17)이 저지한다. 즉, 금속(14b)은 불순물이 고농도로 도핑된 폴리실리콘인 불순물이 도핑된 영역(17)으로는 잘 침투하지 못하게 하는 성질을 이용한다. 따라서, 최초 설계시의 순수 폴리실리콘 저항(12c)은 금속(14b)이 침투하지 못하게 되어 원하고자 하는 안정된 고저항을 얻을수가 있다.
이와같이, 금속과 저항 사이의 일부위를 N형의 고농도 불순물로 도피시키주게 되면 저항이 안정된 값을 얻게 되어 제품의 신뢰도를 높일수가 있다.
또한, 시모스 반도체에서 P형 확산 영역에 순수 폴리 실리콘에 의한 접촉의 효율성을 증가시켜 회로의 면적을 축소시킴으로써 고집적도 소자의 개발이 용이해지는 효과를 갖게 된다.

Claims (1)

  1. 금속과 접촉되는 부분을 가지는 폴리실리콘 저항을 형성하는 방법에 있어서, 상기 금속과 접촉되는 폴리실리콘 저항 부위에 금속의 확산을 방지하기 위하여 고농도의 불순물 도핑 영역을 형성하는 것을 특징으로 하는 순수 폴리실리콘 저항으로의 금속 침투 방지 방법.
KR1019890012077A 1989-08-24 1989-08-24 순수 폴리 실리콘 저항으로의 금속 침투 방지 방법 Expired - Fee Related KR0147298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890012077A KR0147298B1 (ko) 1989-08-24 1989-08-24 순수 폴리 실리콘 저항으로의 금속 침투 방지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890012077A KR0147298B1 (ko) 1989-08-24 1989-08-24 순수 폴리 실리콘 저항으로의 금속 침투 방지 방법

Publications (2)

Publication Number Publication Date
KR910005487A KR910005487A (ko) 1991-03-30
KR0147298B1 true KR0147298B1 (ko) 1998-08-01

Family

ID=19289207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012077A Expired - Fee Related KR0147298B1 (ko) 1989-08-24 1989-08-24 순수 폴리 실리콘 저항으로의 금속 침투 방지 방법

Country Status (1)

Country Link
KR (1) KR0147298B1 (ko)

Also Published As

Publication number Publication date
KR910005487A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
JPS6187368A (ja) 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス
KR940006668B1 (ko) 반도체 집적회로 장치의 제조방법
KR880006781A (ko) 반도체 집적회로 및 그 제조방법
KR900019239A (ko) 집적회로용 로칼인터커넥트
US4146413A (en) Method of producing a P-N junction utilizing polycrystalline silicon
US3506502A (en) Method of making a glass passivated mesa semiconductor device
KR930022557A (ko) 반도체 집적 회로 장치 및 그 제조방법
US5493149A (en) Transistor device with increased breakdown voltage
US5861659A (en) Semiconductor device
EP0399454A2 (en) Monolithic semiconductor device having CCD, bipolar and MOS structures
KR0147298B1 (ko) 순수 폴리 실리콘 저항으로의 금속 침투 방지 방법
US3180766A (en) Heavily doped base rings
US4742015A (en) Method for producing a protective arrangement for a field-effect transistor
US5138425A (en) Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements
US5068710A (en) Semiconductor device with multilayer base contact
JPH0227716A (ja) 半導体装置の製造方法
KR100300892B1 (ko) 반도체장치제조방법
KR880013257A (ko) 반도체장치
KR920017242A (ko) 바이씨모스장치의 제조방법
US3617828A (en) Semiconductor unijunction transistor device having a controlled cross-sectional area base contact region
JPH0812926B2 (ja) 薄膜電界効果トランジスタの製造方法
KR900004265B1 (ko) 반도체장치
US3330030A (en) Method of making semiconductor devices
KR920000704B1 (ko) 반도체 장치의 금속배선막 제조방법
KR930017097A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19890824

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940819

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19890824

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980420

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980515

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980515

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010417

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020417

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030417

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050422

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070410