KR930017112A - 반도체 장치의 보호막 형성방법 - Google Patents

반도체 장치의 보호막 형성방법 Download PDF

Info

Publication number
KR930017112A
KR930017112A KR1019920000210A KR920000210A KR930017112A KR 930017112 A KR930017112 A KR 930017112A KR 1019920000210 A KR1019920000210 A KR 1019920000210A KR 920000210 A KR920000210 A KR 920000210A KR 930017112 A KR930017112 A KR 930017112A
Authority
KR
South Korea
Prior art keywords
electrode
protective film
semiconductor device
forming
silicon nitride
Prior art date
Application number
KR1019920000210A
Other languages
English (en)
Other versions
KR970006213B1 (ko
Inventor
신흥재
하정민
김영욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920000210A priority Critical patent/KR970006213B1/ko
Publication of KR930017112A publication Critical patent/KR930017112A/ko
Application granted granted Critical
Publication of KR970006213B1 publication Critical patent/KR970006213B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치의 금속배선층위에 보호막인 실리콘 나이트 라이드막을 형성시켜주는 방법에 관한 것으로, 고주파수가 인가된 제 1전극과 저주파수가 인가된 제2전극과의 사이에서 플라즈마를 형성시켜 제2전극측에 놓인 반도체기판상의 알루미늄 배선층상에 실리콘 나이트 라이드막을 소정의 두께로 증착시키는 반도체장치의 보호막 형성방법에 있어서, 상기 제1전극에 공급되는 전력에 대하여 제2전극에 공급되는 전력의 비를 70%이상이 되게 하는 것을 특징으로 한다.
따라서 본 발명에 의하면, 형성된 실리콘 나이트 라이드막은 후속의 열처리시 내크랙성이 우수한 보호막으로 된다.

Description

반도체 장치의 보호막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명에 의한 저주파수의 전력비(power ratio) 와 스트레스 (stress)와의 관계를 나타낸 그래프, 제3도는 본 발명에 의한 보호막의 내크랙성 실험 결과표.

Claims (3)

  1. 고주파수가 인가된 제1전극과 저주파수가 인가된 제2전극과의 사이에서 플라즈마를 형성시켜 제2전극측에 놓인 반도체기판상의 알루미늄 배선층상에 실리콘 나이트 라이드막을 소정의 두께로 증착시키는 반도체 장치의 보호막 형성방법에 있어서, 상기 제1전극에 공급되는 전력에 대하여 제2전극에 공급되는 전력의 비를 70%이상이 되게 하는 것을 특징으로 하는 반도체 장치의 보호막 형성방법.
  2. 제 1항에 있어서, 상기 제1전극에 인가된 주파수는 13.56MH2이고 제2전극에 인가된 주파수는 300KH2인 것을 특징으로 하는 반도체 장치의 보호막 형성방법.
  3. 제 1항에 있어서, 상기 알루미늄 배선층상에 PSG 막이 소정의 두께로 형성되어 있는 것에 상기 실리콘 나이트 라이드막을 형성시켜 주는 것을 특징으로 하는 반도체 장치의 보호막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000210A 1992-01-09 1992-01-09 반도체 장치의 보호막 형성방법 KR970006213B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000210A KR970006213B1 (ko) 1992-01-09 1992-01-09 반도체 장치의 보호막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000210A KR970006213B1 (ko) 1992-01-09 1992-01-09 반도체 장치의 보호막 형성방법

Publications (2)

Publication Number Publication Date
KR930017112A true KR930017112A (ko) 1993-08-30
KR970006213B1 KR970006213B1 (ko) 1997-04-24

Family

ID=19327693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000210A KR970006213B1 (ko) 1992-01-09 1992-01-09 반도체 장치의 보호막 형성방법

Country Status (1)

Country Link
KR (1) KR970006213B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419838B1 (ko) * 1995-05-26 2004-09-01 소니 가부시끼 가이샤 수신장치및수신방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419838B1 (ko) * 1995-05-26 2004-09-01 소니 가부시끼 가이샤 수신장치및수신방법

Also Published As

Publication number Publication date
KR970006213B1 (ko) 1997-04-24

Similar Documents

Publication Publication Date Title
KR950034682A (ko) 반도체 소자의 금속배선 제조방법
KR930003256A (ko) 반도체 집적 회로에 금속화 배선층을 형성하는 방법
KR930017112A (ko) 반도체 장치의 보호막 형성방법
KR880011907A (ko) 반도체장치에서 배선층의 형성방법
KR870007567A (ko) 반도체장치의 제조방법
KR970052936A (ko) 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법
KR950034693A (ko) 반도체 다층박막 금속배선 형성방법
KR900003976A (ko) 반도체장치의 금속배선막 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR910019193A (ko) 반도체장치의 부식방지 배선형성방법
KR960030326A (ko) 반도체 소자의 금속배선 형성방법
KR980005807A (ko) 반도체 소자의 보호막 형성 방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR970052244A (ko) 반도체 소자의 금속배선 형성방법
KR950034690A (ko) 반도체 소자의 다중 금속층 형성방법
KR970018038A (ko) 고집적 반도체장치의 배선형성방법
KR980005540A (ko) 반도체 소자의 금속 배선 형성방법
KR970008490A (ko) 다층배선을 갖는 반도체 장치 및 그 제조방법
KR950034526A (ko) 고부하저항 제조방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR980005478A (ko) 반도체 소자의 금속배선 형성방법
KR970067633A (ko) 금속배선 형성방법
KR980005634A (ko) 반도체 소자의 금속배선 열처리방법
KR970052921A (ko) 반도체 소자의 금속층 형성 방법
KR960026263A (ko) 반도체 소자의 금속층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee