KR920005802B1 - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR920005802B1
KR920005802B1 KR1019890010005A KR890010005A KR920005802B1 KR 920005802 B1 KR920005802 B1 KR 920005802B1 KR 1019890010005 A KR1019890010005 A KR 1019890010005A KR 890010005 A KR890010005 A KR 890010005A KR 920005802 B1 KR920005802 B1 KR 920005802B1
Authority
KR
South Korea
Prior art keywords
electrical
circuit
electric
electrode
semiconductor integrated
Prior art date
Application number
KR1019890010005A
Other languages
English (en)
Other versions
KR900002446A (ko
Inventor
가즈오 도미즈까
사까에 스가야마
다까오 사에끼
후미오 산도
Original Assignee
산요덴끼 가부시끼가이샤
이우에 사또시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63173007A external-priority patent/JPH0652771B2/ja
Priority claimed from JP63202197A external-priority patent/JPH0750779B2/ja
Priority claimed from JP63291450A external-priority patent/JPH0821617B2/ja
Application filed by 산요덴끼 가부시끼가이샤, 이우에 사또시 filed Critical 산요덴끼 가부시끼가이샤
Publication of KR900002446A publication Critical patent/KR900002446A/ko
Application granted granted Critical
Publication of KR920005802B1 publication Critical patent/KR920005802B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로
제1도는, Fm/Am 튜우너를 나타내는 회로블록도.
제2도는, 반도체 IC내의 회로블록간의 상호간섭을 저감시키기 위한 선행기술에 의한 구조를 나타내는 개략적인 단면부분도.
제3도는, 본 발명의 일실시예에 의한 반도체 IC를 개략적으로 나타내는 평면도.
제4도는, 또 하나의 실시예에 의한 반도체 IC를 개략적으로 나타내는 평면도.
제5도는, 다시 또 하나의 실시예를 나타내는 개략적인 평면부분도.
제6도는, 제5도의 Fm 프론트엔드블록의 개략적인 단면부분도.
제7도는, 다시 또 한가지의 실시예를 나타내는 개략적인 평면부분도.
제8a도는, 제7도의 8A-8B선 단면도.
제8b도는, 제7도의 8A-8B선 단면도 및 제8c도는 제7도의 8C-8C선 단면도.
제9a도는, 다시 또한가지 실시예를 나타내는 개략적인 평면부분도.
제9b도는, 제9a도의 9B-9B선 단면도.
제10도는, 다시 또 한가지의 실시예를 나타내는 개략적인 평면부분도.
제11도는, 본 발명에 의한 반도체 IC를 포함하는 Fm/Am 수신기의 블록회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 프론트 엔드 회로블록(front and circuit block)
2 : RF 증폭회로 1b : 발진회로
1c : 혼합회로 2 : Fm-IF 증폭회로 블록
3 : 노이즈 캔슬러 블록(noise canceller block)
4 : 멀티플렉스 디코우더블록(multiplex decorder block)
5 : Am 튜우너 블록 8 : 안테나
10 : 출력단자 11 : 반도체 칩(chip)
14a, 14A, 14B : 전원선 14b, 14c : 전원선의 다발
15a, 15e, 15f, 15g, 15b, 15c : 접지선의 다발
17, 17a, 17b, 17c : 시일드(Shield)전극
18, 18a, 18b, 18c : 흡수전극
21, 51 : P-반도체기판 22, 52 : 에피택셜(epitaxial) N층
23 : 매립 N+층 영역 24, 24p, 54 : p+분리영역
25, 25A, 25B : 회로영역
26, 26a, 26b, 26A, 26B : 더미아일랜드(dummy island)영역
26h : 더미 N+영역 29, 55 : 산화막 절연층
30, 33 : 도체 31 : 층간 절연막
32 : 역 바이어스(bias)전극 32a : 절단부
34, 34A, 34B : 전원패드 35, 36, 36A, 36B : 접지패드(pad)
37, 38, 56 : 열린구멍 40 : 분할영역
40a, 40b : 부가적인 분할영역 41, 42 : 제1, 제2분할영역
44 : 구획벨트(belt) 57 : 접지선
58, 59 : 회로블록(circuit block)영역 60 : 튜우닝 회로
61, 62, 63, 66 : 필터회로 64, 67 : 수동회로
65 : 수정진동자
본 발명은 서로 다른 주파수나 레벨의 신호를 다루는 복수의 회로블록을 포함하는 반도체 IC(집적회로)에 관하여 특히 회로블록간의 상호간섭방지의 개선에 관한 것이다.
종래에 TV 튜우너나 Fm/Am 튜우너와 같은 전자기기는 고주파의 RF(라디오 주파수) 신호에서 비교적 저주파의 오오디오 신호를 재생하지 않으면 안된다.
따라서 이들 전자기기의 각각은 서로 다른 주파수대에 의한 신호를 다루는 복수의 회로블록을 포함하는 경우가 많다. 예를들면 일본국내에서 사용되는 Fm 튜우너는 76-90mHz의 RF 신호, 10.7mHz의 IF(중간 주파수) 신호 및 20-20,000Hz의 오오디오 신호를 포함하는 20HZ-90mHz의 넓은 주파수 범위에 있는 각종 신호를 처리하지 않으면 안된다.
제1도는 Fm/Am 튜우너의 일예를 나타내는 회로블록도이다. RF 신호는 안테나(8)에 의해 수신된다. 수신된 Fm 신호를 IF 신호로 변환하는 Fm 프론트 엔드 회로 블록(Fm front end Circuit block)(1)은 RF 증폭회로(1a) 발진회로(1b) 및 혼합회로(1c)를 포함하고 있다. 혼합회로(1c)는 RF 증폭회로(1a)에 의해 증폭된 Fm 신호를 발진회로(1b)로부터 주어지는 발진 주파수 신호와 혼합해서 1F 신호를 출력한다.
Fm-IF 증폭회로블록(2)는 IF 신호를 증폭한후에 진폭제한하고 그후 검파해서 스테레오 복합 신호를 출력한다. 멀티플렉스 디코우더 블록(multiplexdecorder block)(4)는 노이즈캔슬러 블록(noise canceller block)(3)을 거처 스테레오 복합 신호를 수신해서 스테레오 신호를 복조하여 한쌍의 출력단자(10)에 각각 좌채널과 우채널의 오오디오 신호를 보낸다.
Am 튜우너 블록(5)는 안테나(8)에 의해 수신된 Am 신호로부터 오오디오 신호를 출력한다.
근년에 전자기기의 소형화와 고성능화가 점점 더 요구되고 있고 제1도의 Fm/Am 튜우너의 모든 회로블록이 하나의 반도체 칩내에 조립되는 것이 요구되고 있다.
그러나 Fm 프론트 엔드 블록(1)은 수십 mHZ의 고주파 신호를 다루기 때문에 소망하지 않는 복사를 발생해서 다른 회로 블록에 악영향을 미칠 염려가 있다.
다른 한편 Fm 프론트 엔드 블록(1)은 안테나(8)에 의해 수신된 대단히 낮은 레벨의 신호를 다루기 때문에 다른 회로 블록과의 상호 간섭에 의해 동작이 불안정하게 되기 쉽고 심한 경우에는 소망하지 않은 발진을 해버리는 일이 있다. 따라서 Fm 프론트 엔드 블록을 다른 회로 블록이 형성된 동일한 반도체 칩내로 조립하는 것은 곤란하다.
제2도는 반도체 IC내의 회로 블록간의 상호 간섭을 경감시키기 위한 선행 기술에 의한 구조를 나타내는 개략적인 단면도이다.
p-반도체 기판(41)상에 에피턱셜(epitaxial) N층(52)가 형성되어 있다.
에피택셜 N층(52)는 절연막(55)에 의해 덮여 있다.
에피택셜 N층(52)내에서 서로 회로블록이 형성되는 좌우의 회로블록(block)(58)과 (59)는 한쌍의 P+분리영역(54)에 의해 분리되어 있다. 한쌍의 분리영역(54)간에는 더미 아일랜드(dummy island)(53)이 마련되어 있다.
회로 블록 영역(58)과 (59)의 각각 내에는 트랜지스터, 다이오우드, 콘덴서 및 저항등(도시하지 않음)이 집적되어 있다.
한쌍의 P+분리영역(54)의 각각에는 열린부분(56)을 거쳐 접지선(57)과 전기적으로 접속되어 있다. 회로 블록영역(58)(59)의 각각으로부터의 누설전류는 제2도중의 파선의 화살표로 나타낸 바와 같이 P+분리영역(54)를 거쳐 접지선(57)에 흡수된다.
따라서 인접하는 회로블록(58)(59)간에 있어서 누설 전류에 의해 일어나는 상호간섭이 방지된다. 그러나 누설 전류가 커지면 P+분리영역(54)내를 흐르는 전류량은 커지고 접지선(57)의 임피이던스에 의해 P+분리영역(54)의 전위가 상승한다.
그런 경우 P+분리영역(54)가 누설전류를 완전히 흡수할 수가 없고 P-기판(51)을 거쳐 회로블록(58)(59)간에 누설 전류가 흐른다. 그 결과 회로블록(58)(59)간의 상호간섭을 충분히 방지할 수 없게 된다.
그레서 근년에 다종 다양한 전자기기가 요구되고 있고 반도체 IC의 회로 패터언(pattern)의 설계시간의 단축이 요망되고 있다.
예를들면 반도체 IC의 어느 특정의 회로블록을 삭제하거나 바꿔치기 또는 추가등을 하고 싶은 경우가 많다. 그러나 반도체 칩상의 복수의 회로블록은 반드시 동일한 점유 면적을 갖고 있지 않기 때문에 하나의 회로블록의 삭제 바꿔치기 또는 추가등에 따라 반도체 IC 전체 1의 회로 패터언을 다시 설계하지 않으면 안되는 경우가 많다.
상술한 바와 같은 선행기술을 감안하여 본 발명의 목적은 회로블록간의 상호간섭을 최소화한 반도체 IC를 제공하는 것이다.
본 발명의 또 하나의 목적은 여러가지의 주문형 IC에 응용가능한 패터언 레이아우트(pattern eayout)를 갖는 반도체 IC를 제공하는 것이다.
본 발명의 하나의 양상(aspect)에 의하면 라디오 수신시용 반도체 집적회로는 적어도 발진회로와 혼합회로를 포함하고 있어서 RF 신호를 IF 신호로 변환하는 프론트 엔드 블록과 IF 신호를 증폭해서 진폭제한하는 IF 증폭 회로블록과를 갖추고 프론트 엔드 블록은 일정 전위에 접속된 시일드 전극에 의해 덮여져 있다.
본 발명의 또 하나의 양상에 의하면 반도체 집적회로는 반도체 칩상에 형성된 복수의 회로블록을 포함하고 복수의 회로 블록의 최소한 제1의 회로블록은 더미 아일랜드에 의해 포위되어 있고, 그 더미 아일랜드에 일정한 역 바이어스(bias)전위를 인가하는 역 바이어스 전극과 제1의 회로블록을 덮고 또한 역 바이어스 전극과 접속되어 있는 시일드 전극과를 갖추고 있다.
본 발명의 다시 또 하나의 양상에 의하면 반도체 집적회로는 반도체 칩상에 형성된 최소한 제1과 제2의 회로블록과 그들 제1과 제2의 회로블록을 각각 포위하는 제1과 제2의 더미아일랜드와 제1과 제2의 회로블록간에서 제1과 제2의 더미 아일랜드에 역 바이어스 전위를 각각 인가하는 제1과 제2의 전원선과 제1과 제2의 회로블록간에서 제1과 제2의 더미 아일랜드를 분리하는 분리영역과 그 분리영역에 접속되어 있고 누설 전류를 흡수하기 위한 흡수전극을 갖추고 있다.
이하 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다. 제3도는 본 발명의 일실시예에 의한 반도체 IC를 평면도로서 개략적으로 표시한 것으로서 반도체 칩(11)은 1점 사슬금으로 표시된 분할영역(40)에 의해 제1과 제2의 영역(41)(42)로 분할되어 있다.
제1영역(41)상에는 구획벨트(belt)(44)에 의해 서로 떨어져 있는 매트(mat)영역(A)에서 (J)가 마련되어 있고, 이들 매트 A-J의 각각 내에는 트랜지스터, 다이오우드 콘덴서 및 저항등(도시하지 않았음)의 복수의 회로소자가 형성되어 있다.
구획벨트(44)의 각각 위에는 통상은 서로 평행한 한쌍의 전원선(14a)와 접지선(15a)가 마련되어 있다.
통상 매트(A)-(J)의 각각에는 그 죄측에 인접하는 전원선(14a)와 우측에 인접하는 접지선(15a)가 제공된다. 같은 모양으로 제2의 영역(42)위에는 매트(K)-(T)가 형성되어 있다. 매트(A)-(T)는 실질적으로 동일한 장방형의 형상과 크기를 갖고 있다.
예를들면 각 매트의 짧은쪽의 변은 6개의 바이폴러 트랜지스터(bipolar transistor)를 나란히 세울 수 있는 길이로 설정된다. 각 매트의 긴쪽의 변은 설계에 있어서의 취급상 편리한 약 100개의 회로소자를 그 매트가 포함할 수 있는 길이로 설정된다.
그러나 매트의 크기는 IC 장치에 집어넣을 회로블록에 따라서 바람직한 회로 소자수를 포함할 수 있는 크기로 설정할 수 있다.
제3도의 반도체 칩(11)내에는 제1도의 Fm/Am 튜우너의 모든 회로블록(1)-(5)가 집적화 되어 있다.
약 250개의 회로소자를 포함하는 Fm 프론트 엔드 블록(1)은 매트(k),(L),(m)내에 형성되어 있다. 430개의 회로소자를 포함하는 Fm-IF 증폭회로블록(2)는 매트(E),(F),(G),(H),(I)내에 형성되어 있다.
약 270개의 회로소자를 포함하는 노이즈 캔슬러블록(3)는 매트(m)(O)(P)내에 형성되어 있다.
약 390개의 회로소자를 포함하는 멀티플렉스 디코우더 블록(4)는 매트(Q),(R),(S),(T)내에 형성되어 있다. 그리고 약 350개의 회로소자를 포함하는 Am 튜우너 블록(5)는 매트(A),(B),(C),(D)내에 형성되어 있다. 매트(J)에는 사용자가 희망하는 옵셔널(optional)회로를 집어 넣을 수가 있다.
구획벨트(44)상의 전원선(14a)의 각각은 반도체 칩(11)의 상변 또는 분할영역(40)의 하변을 따라서 뻗어 있는 전원선의 다발(14b)내의 하나의 선에 접속되어 있다. 전원선의 다발(14b)는 제1과 제2의 전원패드(pad)(Vcc1),(Vcc2)의 대응하는 하나에 접속되어 있다.
복수의 매트내에 형성되어 있는 회로가 그들에게 공급되는 전원선의 공통의 임피이던스를 갖는 것을 허용하는 경우 그들 매트에 따른 전원선(14a)는 전원선의 다발(14b)내의 동일한 선에 접속되어 있다.
같은 모양으로 구획벨트(44)상의 접지선(15a)의 각각은 반도체칩(11)의 하변 또는 분활영역의 상변을 따라 뻗은 접지선의 다발(15b)내의 하나의 선에 접속되어 있다.
접지선의 다발(15b)는 제1과 제2의 접지패드(GND1),(GND2)의 대응하는 하나에 접속되어 있다. 분할영역(40)상에 형성되는 전원선의 다발(14b)와 접지선의 다발(15b)내의 각선은 도체 임피이던스를 저감하기 위해 비교적 폭넓게 형성된다.
그에 따라 분할영역(40)도 비교적 넓은 폭을 갖는 것이 필요하다.
분할영역(40)의 넓은 폭은 매트그룹(A)-(J)와 다른 매트그룹(K)-(T)를 거리적으로 띠어놓기 때문에 매트그룹(A)-(J)내에 포함되는 회로블록과 다른 매트그룹(K)-(T)내에 포함되는 회로블록과의 사이의 상호 간섭을 저감하도록 기여한다.
경우에 따라 분할영역(40)은 제1영역(41) 또는 제2영역(42)내의 매트간에 넓힌 부가적인 분할영역을 포함해도 좋다.
예를들면 제3도에 있어 매트(D)와 (E)사이에 부가적인 분할영역(40a)를 마련해도 좋고 같은 모양으로 매트(m)과 (N)사이에 부가적인 분할영역(40b)를 마련해도 좋다.
이들 부가적인 분할영역(40a)(40b)는 Fm 프론트 엔드 블록(1)을 포함하는 매트(K)-(m)을 매트그룹(E)-(J) 및 (N)-(T)로부터 거리적으로 떨어지게 하므로 Fm 프론트 엔드 블록(1)과 매트그룹(E)-(J) 및 (N)-(T)내에 포함되는 회로블록과의 사이의 상호 간섭을 저감하도록 기여한다.
다시 부가적 분할영역(40a)는 분할영역(40)상의 전원선 다발(1b)를 제2의 전원패드(Vcc2)에 접속하는 전원선의 다발(14c)를 배치하는 공간으로서 이용할 수가 있다. 같은 모양으로 다른쪽의 부가적인 분할영역(40b)는 분할영역(40)상의 접지선의 다발(15b)를 제1의 접지패드(GND1)에 접속하는 접지선의 다발(15b)를 배치하는 공간으로서 이용할 수가 있다.
전원선의 다발(14c)와 접지선의 다발(15c)는 대응하는 일정전위에 고정되어 있기 때문에 회로블록간 특히 Fm 프론트 엔드 블록(1)과 Fm-IF 증폭 회로블록(2)와의 사이의 소망스럽지 않은 복사에 의한 상호간섭을 저감하도록 기여한다.
전원선(14a),(14b),(14c) 접지선(15a),(15b),(15c) 및 동일매트내의 회로소자간의 상호 접속선은 실질적으로 제1도체층중의 도체에 의해 형성되어 있다.
매트(A)-(T)간의 상호 접속선(도면의 명료화를 위해 표시하지 않았음)은 전원선(14a)-(14c)나 접지선(15a)-(15c)를 크로스 오무버(Cross over)할 필요가 있으므로 실질적으로 제2도체층중의 도체에 의해 형성되어 있다.
제1도에 표시한 바와 같이 Fm 프론트 엔드 블록(1)은 고주파 증폭회로(1a) 발진회로(1b) 및 혼합회로(1c)를 포함하고 수 10mHz에서 수μV와 대단히 낮은 레벨의 신호를 처리한다.
따라서 Fm 프론트 엔드 블록(1)은 다른 회로블록 특히 수 10mHZ에 비교적 가까운 10.7mHZ로 큰 진폭레벨의 신호처리를 하는 Fm-IF 블록(2)로부터 악 영향을 받기 쉽다.
한편 Fm프론트 엔드블록(1)내의 발진회로(1b)는 소망하지 않는 복사를 발생시켜 다른 회로 블록에 대해 악영향을 미칠 염려가 있다.
따라서 제3도에 표시한 바와 같이 Fm 프론트 엔드 블록(1)이 형성되는 매트(k)-(m)은 Fm-IF 증폭회로블록(2)가 형성되는 매트(E)-(I)로부터 반도체칩(11)의 대각선 방향에 충분히 떨어지게 되어 있다.
Fm프론트 엔드블록(1)내의 발진회로(1b)는 다른 회로 블록과의 상호간섭을 피하기 위해 반도체 칩(11)의 좌하구석에 있는 매트(K)내에 형성되어 있다.
또, 매트(k)를 위해 마련된 전원선(14a)와 접지선(15a)는 다른 매트와의 상호간섭을 피하기 위해 각각 제3의 전원 패드(Vcc3) 및 제3의 접지패드(GND3)에 접속되어 있다. 매트(L),(M)의 각각 따라 전원선(14a)와 접지선(15a)는 각각 제4의 전원패드(VcC4)와 제4의 접지패드(GND4)에 접속되어 있다.
다시 Fm 프론트엔드블록(1)을 포함하는 매트(k)-(m)은 평행선의 음영으로 표시된 시일드 전극(17)에 의해 덮여 있다. 매트(K)-(m)간의 상호 접속선이 제2층내의 도체로 형성되기 때문에 시일드 전극(17)은 제3층의 도체에 의해 형성되고 그리하여 제3 및/또는 제4의 접지패드(GND3)의 및/또는 (GND4))에 접속되어 있다.
시일드 전극(17)은 Fm 프론트 엔드블록(1)로부터 발생하여 또는 거기에 들어오는 소망하지 않는 복사를 흡수한다. 따라서 Fm 프론트 엔드블록(1)과 다른 회로블록간의 소망하지 않는 복사에 의한 상호간섭이 저감된다.
또한 시일드 전극(17)은 접지패드(GND3)(GND4)가 이니고 제3 및/또는 제4의 전원패드(Vcc3) 및/또는 (Vcc4)에 접속되어 일정 전위로 고정되어도 좋다.
또, 고주파 노이즈는 바이패스 캐퍼시터를 통과하기 때문에 시일드 전극(17)은 바이패스 캐퍼시트를 거쳐 접지패드(GND3)(GND4) 또는 전원패드(Vcc3)(Vcc4)에 접속되어도 좋다.
그런데 제3도에 표시된 바와 같은 반도체 IC에 있어서는 반도체 칩상에 실질적으로 동일한 크기의 매트가 매트릭스(matrix)상으로 위치하기 때문에 회로블록의 변경, 추가 및 삭제를 용이하게 행할 수 있다.
따라서 대규모의 전자회로에 사용되는 회로블록을 개별적으로 설계해서 저장해 둘 수가 있기 때문에 대규모 전자회로의 설계시간이 대폭 단축될 수 있다.
제4도를 참조해서 본 발명의 또 하나의 실시예에 의한 반도체 IC의 평면도가 개략적으로 나타나 있다.
제4도의 반도체 IC는 제3도의 것과 유사하지만 Fm 프론트엔드 블록(1)이 복수의 매트로 분할되어 있지 않다.
즉, Fm 프론트엔드 블록(1)은 3개의 매트가 점유하는 면적과 실질적으로 동일한 단일의 면적내에 형성되어 있어 그 면적이 시일드 전극(17)로 덮여 있다.
이 프론트엔드 블록(1)은 복수의 매트로 분할되어 있지 않기 때문에 매트간의 상호접속선이 불필요하다.
따라서 시일드 전극(17)을 제2층의 도체로 형성할 수가 있고, 도체층의 수를 줄일 수가 있다.
또, Fm 프론트 엔드 블록(1)은 포함하는 단일 면적은 3개의 매트가 점유하는 면적에 상당하기 때문에 다른 회로 블록을 포함하는 3개의 매트와 용이하게 바꿔놓을 수도 있다.
제5도를 참조해서 본 발명의 다시 또 하나의 실시예가 개략적인 평면 부분도로 나타나 있다.
Fm 프론트 엔드 블록(1)은 발진회로(OSC)(1b) 및 혼합회로(mlx)(1c)를 주요 구성요소로서 포함하지만 혼합회로(1c)로부터의 IF 출력신호를 Fm-IF 증폭회로블록(2)에 입력하기 전에 증폭하기 위한 IF 증폭회로(IF-AmP)나 수신 신호레벨을 자동적으로 조정하기 위한 자동 이들 제어회로(AGC)와 같은 부수적회로도 포함하는 일이 많다.
이들 모든 회로가 다른 회로블록 특히 Fm-IF 증폭회로 블록(2)와의 상호간섭의 방지를 필요로 하고 있다. 그중에서도 발진회로(1b)는 극히 불안정한 동작인 고주파 발진을 정확히 행하지 않으면 안되기 때문에 가장 주의를 요하는 회로이다.
따라서 발진회로(1b)가 형성되는 영역은 전용(개별)의 시일드전극(17a)로 덮여 있다. 시일드전극은 층간 절연막중의 통과구멍을 거쳐 접지선에 접속되어 있다.
시일드 전극(17a)는 다른회로영역을 덮는 시일드 전극(17b)(17c)로부터 분리되어 있고, 다른 시일드전극(17b)(17c)과 공통의 도체 임피이던스를 갖지 않기 때문에 확실하게 접지선위에 고정된다.
그결과 시일드 전극(17a)는 발진회로(1b)의 동작의 안정화에 기여함과 아울러 발진회로(1b)로부터의 소망하지 않는 복사를 흡수하도록 기여한다.
또, 시일드 전극(17a)는 다른 시일드 전극(17b)(17c)로부터의 분리되어 있기 때문에 시일드전극(17b)(17c)내의 간섭전류가 시일드 전극(17a)를 거쳐 발진회로(1b)에 영향을 미치는 일이 없다.
또한 발진회로(1b)와 다른 회로블록과의 시이에 Fm 프론트 엔드(1)내의 다른 회로를 덮는 시일드전극(17b)(17c)가 배치되어 있기 때문에 다른 회로블록 특히 Fm-IF 증폭회로블록(2)로부터의 간섭전류가 발진회로(1b)에 영향을 미치는 것을 방지할 수가 있다.
혼합회로(1c)를 덮은 시일드전극(17b)를 AGC나 IF-AmP와 같은 부수적 회로를 덮은 시일드전극(17c)와 분리하는 것은 한층 Fm 프론트 엔드블록(1)의 동작의 안정화에 기여한다.
발전회로(1b)와 Fm 프론트 엔드 블록(1)내의 다른 회로와의 상호간섭을 다시 저감시키기 위해 제3의 접지패드(GND3)는 발진회로(1b)에 따로 전용되고 있다.
Fm 프론트 엔드블록(1)내의 발진회로(1b)이외의 회로는 접지선(15g)를 거쳐서 제4도의 접지패드(GND4)에 접속되어 있다.
시일드 전극과 접지선과의 접속점은 가능한한 접지패드에 가까운 위치에 마련된다. 이것은 집지선의 도체 임피이던스에 의한 시일드 전극의 전위의 상승을 최소화하기 위한 것이다.
제5도중에 평행선의 음영으로 표시한 흡수전극(18)(18a)(18b)(18c)는 그들 밑의 P+분리영역 과오옴 접속(ohmic Contact)되어 있어 회로 영역으로부터의 누설 전류를 흡수하여 회로간의 누설전류에 의한 상호간섭을 방지한다. 흡수전극(18)(18a)(18b)(18c)는 회로영역간에 흐르는 누설전류를 흡수하도록 배치되고 또 포화동작을 행하는 NPN/PNP 트랜지스터(포화 동작은 트랜지스터에만 걸린다), 캐패시터, 저항과 같이 누설전류를 발생시킬 염려가 있는 회로소자의 가까이에도 마련된다.
흡수전극(18)(18a)(18b)(18c)에 흡수된 누설전류는 접지선을 거쳐 또는 시일드 전극과 접지선을 거쳐 접지패드로 흐른다.
시일드 전극과 접지선은 층간 절연막중의 통과구멍을 거처 접속되어 있다.
발진회로(1b)에 있어서는 시일드전극(17a) 및 흡수전극(18)(18a)에 접지전위를 부여하는 접지선(15f)는 회로소자에 접지 전위를 부여하는 접지선(15e)와 별개로 마련되어 있다.
따라서 흡수한 누설 전류에 의해 접지선(15f)의 전위가 다소 상승해도 회로소자에는 접지선(15e)에 의해 안정된 접지전위를 부여할 수가 있다.
제6도를 참조해서 제5도의 Fm 프론트 엔드 블록(1)의 일부가 개략적인 단면도로서 도해되어 있다.
P-반도체기판(21)상에 매립 N+층 영역(23)이 형성되어 있다.
기판(21)과 매립층영역(23)을 덮어서 에피택셜 N층(220가 형성되어 있다.
에피택설 N층(22)는 P+분리영역(24)에 의해 복수의 아이랜드로 분할되어 있다.
아일랜드(25a)내에는 회로소자가 형성되어 있고 더미 아일랜드(26a)(26b)내에는 회로 소자가 형성되어 있지 않다. 에피택셜층(22)는 열산화법이나 CVD(화합기상석출)법으로 형성된 산화막(29)로 덮여 있다.
회로소자간은 산화막(29)중의 접속구멍을 거쳐 제1도체층 중의 도체(30)에 의해 접속되어 있다. 도체(30)은 알루미늄의 증착으로 형성할 수가 있다. P+분리영역(24)와 오옴 접속되어 있는 흡수전극(18a)와 (18b)는 각각 제1도체층 중의 접지선(15f)(15g)에 직접 접속되어 있다.
제1도체층은 예를들면 에폭시수지로된 층간절연막(31)에 의해 덮여 있고 그 위에 시일드전극(17a)(17c)가 형성되어 있다. 시일드전극(17a)(17c)는 층간절연막(31)중의 통과구멍을 거쳐 각각 (15f)와 (15g)에 접속되어 있다. 접지선(15g)로부터 떨어져 있는 흡수전극(18c)는 층간절연막중의 통과구멍을 거쳐 시일드전극(17c)에 접속되어 있다 흡수전극(18c)에 의해 흡수된 누설전류는 시일드전극(17c)를 거쳐 접지선(15g)로 흐른다. 즉, 흡수전극은 시일드전극 밑의 임의의 위치에 마련할 수가 있다.
더미 아일랜드(26a)는 Fm 프론트 엔드 블록(1)과 다른 회로블록과의 사이의 누설전류에 의한 상호 간섭을 방지하기 위하여 Fm 프론트 엔드 블록(1) 전체를 포위하고 있다. 더미 아일랜드(16b)는 Fm 프론트 엔드 블록(1)내에 있어서 발진회로(1b)와 다른 회로와의 사이의 누설전류를 저지하기 위해 마련되어 있다.
또한 제6도에 있어서는 도면의 간략화를 위해 한정된 수의 아일랜드나 도체만의 표시되어 있고 제6도의 위치적인 관계는 정확히 제5도의 그것과 대응하고 있지 않다.
제7도를 참조해서 본 발명의 다시 또한 가지의 실시예에 의한 반도체 IC의 일부가 개략적인 평면도로 표시되어 있다.
제8a도 제8b도 및 제8c도는 각각 제7도중의 선 8A-8A, 8B-8B 및 8C-8C에 따른 개략적인 단면도이다. 이들 그림을 참조하여 회로영역(25)내에는 복수의 회로소자(도시하지 않음)가 형성되어 있다. 회로영역(25)는 제7도에 있어서 파선으로 나타낸 N형의 더미 아일랜드(26)에 의해 포위되어 있다.
더미 아일랜드(26)내에는 에피택셜층(22)의 위표면으로부터 매립층(23)에 이르는 더미 N+영역(26n)이 형성되어 있다. 더미 아일랜드(26)의 거의 전 영역상에 역 바이어스 전극(32)가 마련되어 있다.
그러나 제7도에서 보는 바와 같이 역 바이어스 전극(320는 복수의 절단부(32a)를 갖고 있어 평행선의 음영으로 표시한 영역에 있어서 산화막(29)의 열린구멍을 거쳐 더미 N+영역과 오옴접속되어 있다.
회로영역(25)와 외부영역과의 사이의 전원선, 신호선 및 피이드벽선과 같은 상호접속은 역 바이어스 전극(32)의 절단부(32a)를 통하는 도체(33)에 의해 행해진다. 역 바이어스 전극(32) 및 도체(33)만이 아니고 회로영역(25)내에 있어서 회로소자간을 상호접속하는 도체(30)도 산화막(29)상의 제1도체층 중에 포함된다. 제1도체층의 층간절연막(31)에 의해 덮여 있다. 절연막(31)상에 시일드전극(17)이 형성되어 있고 그것은 회로영역(25) 및 역 바이어스 전극(32)를 덮고 있다.
제7도에서 보는 바와 같이 시일드전극(17)은 하나의 전극패드(34)에 접속되어 있다. 역 바이어스 전극(32)의 각 세그먼트는 층간절연막(31)의 열린구멍을 거쳐 시일드전극(17)에 접속되어 있다. 즉, 역 바이어스 전극(32)는 시일드전극(17)을 거쳐 전원전위가 인가되어 N형 더미 아일랜드(26)는 P+분리영역(24)에 대해 역 바이어스가 된다.
따라서 회로영역(25)와 외부영역과의 사이에 누설전류가 흐르는 것이 효과적으로 저지된다. 또 역 바이어스 전극(32)는 시일드전극으로서도 작용하여 소망하지 않는 복사에 의한 회로블로간의 상호간섭을 다시 더 저감시킨다.
따라서 예를들면 Fm 프론트 엔드 블록(1)을 회로영역(25)내에 형성하면 다른 회로블록과의 상호간섭을 효과적으로 방지할 수가 있다.
제9a도는 본 발명의 다시 또 하나의 실시예에 의한 반도체 IC의 일부를 개략적인 평면도로 표시하고 있고 제9b도는 제9a도중의 선 9B-9B에 따른 단면을 개략적으로 표시하고 있다.
이들 그림을 참조해서 2개의 회로영역(25A)와 (25B)는 각각 별개의 N형 더미 아일랜드(26A)와 (26B)에 의해 포위되어 있다. 회로영역(25A)(25B)의 각각은 복수의 아일랜드(25a)를 포함하고 있고 아일랜드(25a)의 각각내에 회로소자(도시하지 않음)가 형성되어 있다.
제9b도에 있어 아일랜드(25a)는 도면의 명료화를 위해 한정된 수만이 표시되어 있다. 더미 아일랜드(26A)(26B)중 상호 인접하는 부분은 P+분리영역(24P)에 의해 분리되어 있다. P+분리영역(24P)에 따라 산화막(29)상에 형성된 흡수전극(18)은 산화막의 열린 구멍을 거쳐 P+분리영역(24P)에 접속되어 있다. 흡수전극(18)은 또 하나의 접지패드(35)에 접속되어 있다. 흡수전극(18)의 양측을 따라 전원패드(34)로부터 2개의 전원선(14A)(14B)가 뻗어 있다.
전원선(14A)(14B)는 산화막(29)의 열린구멍을 거쳐 각각 더미 아일랜드(26A)와 (26B)에 접속되어 있다. 다시 전원선(14A)(14B)는 각각 회로영역(25A)와 (26B)내로 뻗은 복수의 브랜치(branch)선을 갖고 있고 이들 브랜치선을 회로소자에 접속되어 있다. 회로영역(25A)내의 회로소자에 접속되는 접지선(15A)와 회로영역(25B)내의 회로소자에 접속되는 접지선(15B)는 흡수전극(18)이 접속되는 접지패드(35)와 다른 또 하나의 접지패드(36)에 접속되어 있다.
따라서 흡수된 누설 전류가 회로소자에 접속되는 접지선(15A)(15B)에 악영향을 미치는 일이 없다. 흡수전극(18) 전원선(14A)(14B) 및 접지선(15A)(15B)는 실질적으로 제1도체층 내에서 형성된다. 그러나 제9도에서 보는 바와 같이 접지선(15a)가 흡수전극(18)을 크로스 오우버하는 것이 가능토록 하기 위해 층간절연막(31)중의 한쌍의 열린구멍(37)을 거쳐 제2도체층 중의 도체 세그멘트에 접속되어 있다. 층간절연막(31)상에는 시일드전극(17A)와 (17B)가 형성되어 있고 그들은 각각 회로영역(25A)와 (25B)를 덮고 있다.
시일드전극(17A)(17B)는 층간절연막(31)의 열린구멍(38)을 거쳐 접지패드(35)에 접속되어 있다. 시일드전극(17A)(17B)는 또 층간절연막(31) 및 산화막(29)를 관통하는 열린구멍을 거쳐 각각 회로영역(25A)(25B)내의 누설전류를 흡수할 수가 있다.
제9a도와 제9b도에 표시된 반도체 IC에 있어서는 더미 아일랜드(26A)(26B)에 전원전위가 인가되어 P+분리영역(24P)가 접지전위에 접속되어 있기 때문에 더미 아일랜드(26A)(26B)는 P+분리영역(24P)에 대해서 역 바이어스로 된다.
즉, 더미 아일랜드(26A)(26B)와 P+분리영역(24P)와의 경계면에 공기결핍층이 형성된다. 따라서 제9b도에 있어서 파선의 화살표(A1)와 (B1)로 표시된 바와 같은 누설 전류가 그들 공기 공기결핍층에 의해 저지되어 P+분리영역(24P)내에 유입하지 않으므로 P+분리영역(24P)의 전위의 상승이 저감된다. 그 결과 P+분리영역(24P)는 실선의 화살표(A2)(B2)로 표시된 바와 같은 P-기판을 통하는 누설전류를 보다 더 효과적으로 흡수할 수가 있다.
제10도를 참조해서 본 발명의 다시 또 하나의 실시예에 의한 반도체 IC의 일부가 개략적인 상면도로 표시되어 있다. 제10도의 IC는 제9a도의 그것과 유사하지만 두개의 전원선(14A)와 (14B)는 각각 별개의 전원패드(34A)와 (34B)에 접속되어 있다.
같은 모양으로 두개의 접지선(15A)(15B)는 각각 별개의 접지패드(36A)와 (36B)에 접속되어 있다. 따라서 회로영역(25A)와 (25B)를 위한 전원선(14A)와 (14B)간의 상호간섭 및 접지선(15A)와 (15B)간의 상호간섭이 더욱 저감된다.
이상의 여러종류의 실시예에서 상세히 기술한 바와 같이 본 발명에 의하면 동일 반도체 칩상의 회로블록간의 상호간섭이 효과적으로 방지된다. 따라서 예를들면 Fm/Am 튜우너의 Fm 프론트 엔드 블록을 다른 회로블록과 같이 하나의 반도체 칩상에 형성하는것이 가능해진다.
제11도를 참조해서 본 발명이 적용된 반도체 IC를 포함하는 Fm/Am 수신기가 블록회로도로 표시되어 있다. 반도체 칩(11)은 Fm 프론트 엔드 블록(1) Fm-IF 증폭회로블록(2) 노이즈 캔슬러블록(3) 멀티플렉스 디코우더 블록(4) 및 Am 튜우너 블록(5)를 포함하고 있다. 튜우닝 회로(60)은 수신하는 주파수를 선택하여 동조한 Fm 신호를 Fm 프론트 엔드 블록(1)내의 혼합회로(IC) 또는 Am 튜우너블록(5)내의 혼합회로에 입력한다.
제1과 제2의 필터(filter)회로(61)과 (62)는 각각의 탄성파 필터(63)을 포함하고 있고 혼합회로(IC)의 출력신호로부터 Fm-IF 신호만을 추출한다. 수동회로(64)는 Fm 프론트 엔드 블록(1)내의 발진회로(1b)의 발진주파수를 결정한다.
수정진동자(65)는 멀티플렉스 디코우더블록(4)내의 전압제어 발진회로의 발진 주파수를 결정한다. 제3의 필터(66)는 Fm-IF 신호만을 통과시킨다. 수동회로(67)은 Am 튜우너블록(5)내의 발진회로의 발진주파수를 결정한다.
제11도의 Fm/Am 수신기에 있어서는 대부분의 회로블록 및 회로소자가 하나의 반도체 IC(11)중에 포함되고 있다. 따라서 Fm/Am 수신기는 반도체 칩(11)상에 집적화 할 수 없는 비교적 소수의 외부부품과 조합하므로서 제조할 수가 있다. 즉, 본 발명을 적용한 Fm/Am 수신기는 종래에 비해서 부품수가 적고 값싸게 제조할 수가 있다.

Claims (22)

  1. 적어도 발진회로(1b)와 혼합회로(1c)를 포함하고 있고 RF(라디오 주파수) 신호를 IF(중간 주파수) 신호로 변환하는 프론트 엔드 회로블록(1)과 전기 IF 신호를 증폭해서 진폭제한하는 IF 증폭회로블록(2)와를 갖추고, 전기 프론트 엔드 블록(1)의 적어도 일부는 일정 전위에 접속된 시일드전극(17, 17a, 17b, 17c)의 적어도 하나에 의해 덮여져 있는 라디오 수신기용 반도체 집적회로.
  2. 제1항에 있어서, 전기 일정 전위는 접지전위인 것을 특징으로 하는 반도체 집적회로.
  3. 제1항에 있어서, 전기 일정 전위는 전원전위인 것을 특징으로 하는 반도체 집적회로.
  4. 제1항에 있어서, 전기 시일드전극(17)과 전기 일정전위와의 사이에 바이패스 캐퍼시터가 마련되어 있는 것을 특징으로 하는 반도체 집적회로.
  5. 제1항에 있어서, 전기 시일드전극(17, 17a, 17b, 17c)는 제2도체층 중의 도체에 의해 형성되어 있는 것을 특징으로 하는 반도체 집적회로.
  6. 제1항에 있어서, 전기 시일드전극 복수의 영역(17a, 17b, 17c)로 분할되어 있고 전기 시일드전극의 복수의 영역의 하나인(17a)는 전기 발진회로(1)만을 덮고 있는 것을 특징으로 하는 반도체 집적회로.
  7. 제1항에 있어서, 전기 발진회로(1b)는 반도체 칩(11)의 하나의 구석에 배치되어 있는 것을 특징으로 하는 반도체 집적회로.
  8. 제1항에 있어서, 전기 프론트 엔드 회로블록(1)과 전기 Fm-IF 증폭회로 블록(2)는 장방형의 반도체 칩의 대각선 방향에 서로 떨어져서 배치되어 있는 것을 특징으로 하는 반도체 집적회로.
  9. 제2항에 있어서, 전기 시일드전극(17a, 17b, 17c) 밑에는 P+분리영역(24)로부터 누설전류를 흡수하기 위한 흡수전극(18, 18a, 18b, 18c)가 마련되어 있고, 전기 흡수전극(18, 18a, 18b, 18c)는 전기 시일드전극(17a, 17b, 17c)를 거쳐 접지전위에 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  10. 제1항에 있어서, 반도체 칩(11)상에 형성되어 있는 복수의 회로소자를 포함하고 실질적으로 동일크기의 매트영역(A-J,N-T)와 전기 복수의 매트(A-J,N-T)를 상호 떨어지게 하는 구획영역(44)와 전기 구획영역(44)의 각각 위에 배치된 한쌍의 전원선(14a) 및 접지선(15a)와를 포함하고 전기 프론트 엔드 회로블록(1)은 전기 매트의 정수개가 점유하고 면적에 실질적으로 같은 회로영역내에 형성되어 있고, 전기 프론트 엔드 회로블록(1) 이외의 회로블록은 회로블록을 단위로 해서가 아니라 매트(A-J,N-T)를 단위로 해서 설계되어 형성되어 있는 것을 특징으로 하는 반도체 집적회로.
  11. 제10항에 있어서, 전기 전원선(14a) 전기접지선(15a) 전기매트(A-J,N-T)내 및 전기 프론트 엔드 회로블록(1)내의 상호 접속선은 제1도체층내의 도체에 의해 형성되어 있고, 전기매트(A-J,N-T)간 및 전기매트(A-J,N-T)와 전기 프론트 엔드 회로블록(1)과의 사이의 상호접속간의 전기 시일드전극(17, 17a, 17b, 17c)와의 제2도체층 중의 도체에 의해 형성되어 있는 것을 특징으로 하는 반도체 집적회로.
  12. 제10항에 있어서, 전기 프론트 엔드 회로블록(1)도 매트(K-m)을 단위로 해서 설계되어 형성되어 있고 전기전원선(14a) 전기접지선(15a) 및 전기매트(A-T)내의 상호 접속선은 제1도체층내의 도체에 의해 형성되어 있고 전기매트(A-T)간의 상호접속은 제2도체층중의 도체에 의해 형성되어 있고, 전기 시일드전극(17)은 제2도체층 중의 도체에 의해 형성되어 있는 것을 특징으로 하는 반도체 집적회로.
  13. 반도체 칩(11)과 전기 반도체 칩(11)상에 형성된 복수의 회로블록(1-5)를 포함하고 전기 복수의 회로블록(1-5)의 적어도 제1의 회로블록(1)은 더미 아일랜드(26)에 의해 포위되어 있고, 전기 더미 아일랜드(26)에 일정의 역 바이어스 전위를 인가하는 역 바이어스 전극(32)와 전기 제1의 회로블록(1)을 덮고 또한 전기 역 바이어스 전극(32)와 접속되어 있는 시일드전극(17)을 갖춘 것을 특징으로 하는 반도체 집적회로.
  14. 제13항에 있어서, 전기 더미 아일랜드(26)은 N형이며, 전기 일정 전위는 전원 전위인 것을 특징으로 하는 반도체 집적회로.
  15. 제14항에 있어서, 전기 시일드전극(17)이 전원패드(34) 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  16. 제13항에 있어서, 전기 역 바이어스 전극(32)는 제1의 절연층(29)의 열린구멍을 거쳐 전기 더미 아일랜드(26)과 접속되어 있고 전기 시일드전극(170은 제2의 절연층(31)의 열린구멍을 거쳐 전기 역 바이어스 전극(32)와 접속되어 있고 전기 제1의 회로블록(1)내로 들어가고, 또한 그곳으로부터 나오는 도체(33)은 전기 제1과 제2의 절연층(29,31) 사이에서 전기 역 바이어스 전극(32)의 절단부(32a)를 통과하는 것을 특징으로 하는 반도체 집적회로.
  17. 제13항에 있어서, 전기 역 바이어스 전극(32)는 전기 더미 아일랜드(26)내의 고불순물 농도영역(26n)과 오옴 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  18. 제13항에 있어서, 전기 제1의 회로블록(1)은 Fm/Am 튜우너에 포함되는 Fm 프론트 엔드 회로블록인 것을 특징으로 하는 반도체 집적회로.
  19. 반도체 칩(11)과 전기 반도체 칩(11)상에 형성된 적어도 제1과 제2의 회로블록(25A,25B)와 전기 제1과 제2의 회로블록(25A,25B)를 각각 포위하는 제1과 제2의 더미 아일랜드(26A,26B)와 전기 제1과 제2의 회로블록(25A,25B)의 사이에서 전기 제1과 제2의 더미 아일랜드(26A,26B)에 역 바이어스 전위를 각각 인가하는 제1과 제2의 전원선(14A,14B)와 전기 제1과 제2의 회로블록(25A,25B)의 사이에서 전기 제1과 제2의 더미 아일랜드(26A,26B)를 분리하는 분리영역(24P)와 전기 분리영역(24P)에 접속되어 있어 누설전류를 흡수하기 위한 흡수전극(18)을 갖춘 것을 특징으로 하는 반도체 집적회로.
  20. 제19항에 있어서, 전기 제1과 제2의 회로블록(25A,25B)내의 회로소자에 각각 접속되는 제1과 제2의 접지선(15A,15B)를 다시 갖추고 전기 제1과 제2의 접지선(15A,15B)는 전기 제1과 제2의 회로블록(25A,25B)내에서 전기 흡수전극으로부터 가장 멀리 떨어진 변에 따라 배치된 것을 특징으로 하는 반도체 집적회로.
  21. 제20항에 있어서, 전기 제1과 제2의 접지선(15A,15B)는 전기 흡수전극(18)이 접속되는 접지패드(35)와 분리된 또 하나의 접지패드(36)에 접속된 것을 특징으로 하는 반도체 집적회로.
  22. 제21항에 있어서, 전기 제1과 제2의 전원선(14A,14B)는 서로 분리된 전원패드(34A,34B)에 가각 접속되고 전기 제1과 제2의 접지선(15A,15B)로 서로 분리된 접지패드(36A,36B)에 각각 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
KR1019890010005A 1988-07-12 1989-07-12 반도체 집적회로 KR920005802B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP63173007A JPH0652771B2 (ja) 1988-07-12 1988-07-12 リニア半導体集積回路
JP63-173007 1988-07-12
JP63-202197 1988-08-12
JP63202197A JPH0750779B2 (ja) 1988-08-12 1988-08-12 半導体集積回路
JP63291450A JPH0821617B2 (ja) 1988-11-17 1988-11-17 半導体集積回路
JP63-291450 1988-11-17

Publications (2)

Publication Number Publication Date
KR900002446A KR900002446A (ko) 1990-02-28
KR920005802B1 true KR920005802B1 (ko) 1992-07-18

Family

ID=27323716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010005A KR920005802B1 (ko) 1988-07-12 1989-07-12 반도체 집적회로

Country Status (4)

Country Link
US (2) US5050238A (ko)
EP (1) EP0354371B1 (ko)
KR (1) KR920005802B1 (ko)
DE (1) DE68915072T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7204260B2 (en) 2001-11-21 2007-04-17 Techno Polymer Co., Ltd. Apparatus for cleaning polymeric pieces

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155570A (en) * 1988-06-21 1992-10-13 Sanyo Electric Co., Ltd. Semiconductor integrated circuit having a pattern layout applicable to various custom ICs
KR920005863B1 (ko) * 1988-08-12 1992-07-23 산요덴끼 가부시끼가이샤 반도체 집적회로
US5780918A (en) * 1990-05-22 1998-07-14 Seiko Epson Corporation Semiconductor integrated circuit device having a programmable adjusting element in the form of a fuse mounted on a margin of the device and a method of manufacturing the same
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
JPH05152291A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp 半導体集積回路装置
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
WO1995022839A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation Packaged integrated circuit with reduced electromagnetic interference
US5828110A (en) * 1995-06-05 1998-10-27 Advanced Micro Devices, Inc. Latchup-proof I/O circuit implementation
GB9513420D0 (en) * 1995-06-30 1995-09-06 Philips Electronics Uk Ltd Power semiconductor devices
KR100415567B1 (ko) * 2001-10-16 2004-01-24 삼성전기주식회사 더블 컨버젼방식 알에프 튜너
US20030114129A1 (en) * 2001-12-17 2003-06-19 Jerng Albert C. System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer
JP2003273231A (ja) * 2002-03-19 2003-09-26 Fujitsu Ltd 半導体集積回路のシールド構造
JP2003318754A (ja) * 2002-04-24 2003-11-07 Alps Electric Co Ltd テレビジョンチューナ
JP3677011B2 (ja) * 2002-04-30 2005-07-27 アルプス電気株式会社 液晶表示装置
US6657285B1 (en) * 2002-07-08 2003-12-02 Alcor Micro, Corp. Semiconductor anti-interference band for integrated circuit
US7071783B2 (en) * 2002-07-19 2006-07-04 Micro Mobio Corporation Temperature-compensated power sensing circuit for power amplifiers
US20040232982A1 (en) * 2002-07-19 2004-11-25 Ikuroh Ichitsubo RF front-end module for wireless communication devices
US6774718B2 (en) * 2002-07-19 2004-08-10 Micro Mobio Inc. Power amplifier module for wireless communication devices
US7493094B2 (en) * 2005-01-19 2009-02-17 Micro Mobio Corporation Multi-mode power amplifier module for wireless communication devices
DE10313868B4 (de) * 2003-03-21 2009-11-19 Siemens Ag Katheter zur magnetischen Navigation
JP3100214U (ja) * 2003-09-03 2004-05-13 アルプス電気株式会社 テレビジョンチューナ
JP3100213U (ja) * 2003-09-03 2004-05-13 アルプス電気株式会社 テレビジョンチューナ
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
US7254371B2 (en) * 2004-08-16 2007-08-07 Micro-Mobio, Inc. Multi-port multi-band RF switch
US7262677B2 (en) * 2004-10-25 2007-08-28 Micro-Mobio, Inc. Frequency filtering circuit for wireless communication devices
US7389090B1 (en) 2004-10-25 2008-06-17 Micro Mobio, Inc. Diplexer circuit for wireless communication devices
US7239624B2 (en) * 2004-10-26 2007-07-03 Motorola, Inc. Method and apparatus for allowing communication units to utilize non-licensed title spectrum
US20060089099A1 (en) * 2004-10-26 2006-04-27 Buchwald Gregory J Method and apparatus for allowing communication units to utilize non-licensed spectrum
US7221225B2 (en) 2004-12-03 2007-05-22 Micro-Mobio Dual band power amplifier module for wireless communication devices
WO2006068286A1 (en) * 2004-12-24 2006-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7548111B2 (en) * 2005-01-19 2009-06-16 Micro Mobio Corporation Miniature dual band power amplifier with reserved pins
US7348842B2 (en) * 2005-01-19 2008-03-25 Micro-Mobio Multi-substrate RF module for wireless communication devices
US7580687B2 (en) 2005-01-19 2009-08-25 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7119614B2 (en) * 2005-01-19 2006-10-10 Micro-Mobio Multi-band power amplifier module for wireless communications
US7084702B1 (en) * 2005-01-19 2006-08-01 Micro Mobio Corp. Multi-band power amplifier module for wireless communication devices
US20070063982A1 (en) * 2005-09-19 2007-03-22 Tran Bao Q Integrated rendering of sound and image on a display
US7477204B2 (en) * 2005-12-30 2009-01-13 Micro-Mobio, Inc. Printed circuit board based smart antenna
JP2007243863A (ja) * 2006-03-13 2007-09-20 Niigata Seimitsu Kk Ａｍラジオ付き携帯機器
US7477108B2 (en) * 2006-07-14 2009-01-13 Micro Mobio, Inc. Thermally distributed integrated power amplifier module
US20090275286A1 (en) * 2008-04-30 2009-11-05 Motorola, Inc. Utilization of cognitive radios with mobile virtual private network (mvpn) solutions
JP6132692B2 (ja) * 2013-07-19 2017-05-24 株式会社東芝 アンテナ装置
WO2021120048A1 (zh) * 2019-12-18 2021-06-24 华为技术有限公司 一种芯片结构及无线通信装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3489953A (en) * 1964-09-18 1970-01-13 Texas Instruments Inc Stabilized integrated circuit and process for fabricating same
US3723882A (en) * 1971-08-02 1973-03-27 Zenith Radio Corp Multi-band television tuner arrangement
JPS547196B2 (ko) * 1971-08-26 1979-04-04
JPS4982646U (ko) * 1972-11-02 1974-07-17
US3886458A (en) * 1972-12-12 1975-05-27 Sony Corp Frequency converter circuit with integrated injection capacitor
US4146905A (en) * 1974-06-18 1979-03-27 U.S. Philips Corporation Semiconductor device having complementary transistor structures and method of manufacturing same
JPS51135383A (en) * 1975-05-20 1976-11-24 Sony Corp Semiconductor variable capacitance device
US4135158A (en) * 1975-06-02 1979-01-16 Motorola, Inc. Universal automotive electronic radio
JPS5833708B2 (ja) * 1977-01-31 1983-07-21 株式会社東芝 集積回路装置
DE2835930C2 (de) * 1978-08-17 1986-07-17 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte Halbleiterschaltungsanordnung mit mindestens einem Lateraltransistor
US4412238A (en) * 1980-05-27 1983-10-25 National Semiconductor Corporation Simplified BIFET structure
US4383273A (en) * 1980-12-29 1983-05-10 Motorola, Inc. Large scale, single chip integrated circuit television receiver subsystems
GB2097581A (en) * 1981-04-24 1982-11-03 Hitachi Ltd Shielding semiconductor integrated circuit devices from light
DE3133760C2 (de) * 1981-08-26 1983-09-01 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Empfangsstufe für Rundfunk- und Fernsehempfänger
JPS58157151A (ja) * 1982-03-15 1983-09-19 Mitsubishi Electric Corp 半導体集積回路装置
DE3231952A1 (de) * 1982-08-27 1984-03-01 Dieter 4600 Dortmund Krebs Autoradio
JPS5984542A (ja) * 1982-11-08 1984-05-16 Nec Corp 高周波半導体集積回路
JPS601843A (ja) * 1983-06-17 1985-01-08 Sanyo Electric Co Ltd 半導体集積回路
JPS6035537A (ja) * 1983-08-08 1985-02-23 Nec Corp 半導体集積回路
US4661998A (en) * 1983-09-22 1987-04-28 Matsushita Electric Industrial Co. Ltd. Double superheterodyne tuner
JPS60154644A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 半導体装置
JPS60165752A (ja) * 1984-02-08 1985-08-28 Nec Corp 半導体集積回路
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
JPS61137407A (ja) * 1984-12-08 1986-06-25 New Japan Radio Co Ltd 周波数変換器
JPS61150410A (ja) * 1984-12-24 1986-07-09 Sony Corp チユ−ナ装置
JPS61218155A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体集積回路装置
JPS61276365A (ja) * 1985-05-31 1986-12-06 Oki Electric Ind Co Ltd 半導体装置
JPS6212147A (ja) * 1985-07-10 1987-01-21 Hitachi Ltd マスタ−スライス方式の半導体装置
US4970565A (en) * 1988-09-01 1990-11-13 Atmel Corporation Sealed charge storage structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7204260B2 (en) 2001-11-21 2007-04-17 Techno Polymer Co., Ltd. Apparatus for cleaning polymeric pieces

Also Published As

Publication number Publication date
EP0354371A3 (en) 1990-11-07
DE68915072T2 (de) 1994-12-08
US5111274A (en) 1992-05-05
KR900002446A (ko) 1990-02-28
DE68915072D1 (de) 1994-06-09
US5050238A (en) 1991-09-17
EP0354371B1 (en) 1994-05-04
EP0354371A2 (en) 1990-02-14

Similar Documents

Publication Publication Date Title
KR920005802B1 (ko) 반도체 집적회로
US7095999B2 (en) Signal processing semiconductor integrated circuit device
US4150344A (en) Tunable microwave oscillator
KR920005863B1 (ko) 반도체 집적회로
US5155570A (en) Semiconductor integrated circuit having a pattern layout applicable to various custom ICs
EP0347853B1 (en) Semiconductor integrated circuit
JP2909406B2 (ja) 可変容量ダイオード装置
JPH0666414B2 (ja) 半導体集積回路
JPH0652771B2 (ja) リニア半導体集積回路
KR930004982B1 (ko) 반도체 집적회로
JPH023952A (ja) リニア半導体集積回路
JPH0251253A (ja) 半導体集積回路
JPH0750779B2 (ja) 半導体集積回路
JP2878717B2 (ja) 半導体装置、半導体集積回路装置
JPH0666415B2 (ja) Ｆｍ／ａｍチューナ用半導体集積回路
JP2675338B2 (ja) 半導体集積回路
JPH0223637A (ja) リニア半導体集積回路
JPH0316163A (ja) 半導体集積回路
JPH0628286B2 (ja) リニア半導体集積回路
JPH0671065B2 (ja) 半導体集積回路
JPH0474866B2 (ko)
JPH0719843B2 (ja) 半導体集積回路
JPS6092660A (ja) 半導体集積回路装置
JPH0223633A (ja) リニア半導体集積回路
JPH0249462A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 17

EXPY Expiration of term