JPH0671065B2

JPH0671065B2 - 半導体集積回路

Info

Publication number: JPH0671065B2
Application number: JP20055688A
Authority: JP
Inventors: 俊明今井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-08-10
Filing date: 1988-08-10
Publication date: 1994-09-07
Anticipated expiration: 2009-09-07
Also published as: JPH0248846A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はFM／AMチューナ等、信号周波数や信号レベルが
異る回路ブロックを同一半導体基板上に形成した半導体
集積回路に関する。

（ロ）従来の技術 TVチューナ、FM／AMチューナ等の電子機器は、RF（Radi
o Frequency）信号からオーディオ信号を取出す為、機
能毎に分割した各回路ブロックの取扱う信号の周波数が
異る場合が多い。例えば日本国内向けのFMチューナだけ
でも、RF信号は76〜90MHz、中間周波数信号は10.7MHz、
そして20〜20000Hzのオーディオ信号と、20Hz〜90MHzの
広範囲の信号を取扱うことになる。

上記FM／AMチューナの一例を第３図に示す。同図におい
て、（１）はFM放送を選局しその受信周波数信号と局部
発振回路（２）の発振周波数信号とを混合回路（３）で
混合することにより中間周波数に周波数変換するFMフロ
ントエンド回路、（４）は中間周波数信号（IF信号）を
増幅・振幅制限し且つこれを検波してオーディオ信号
（AF信号）を得るFM・IF増幅回路、（５）は例えば特公
昭62−21461号に記載されているが如き機能を有するノ
イズキャンセル回路、（６）はステレオ放送の場合にＬ
チャンネル、Ｒチャンネル信号に復調するマルチプレク
ス回路、（７）はAM放送を選局しオーディオ信号を出力
するAMチューナ回路である。例えばFM放送受信の場合、
アンテナ（８）から入力し、RF増幅回路（９）で高周波
増幅したRF信号とFMフロントエンド回路（１）の局部発
振回路（２）が出力する発振周波数信号とをFMフロント
エンド回路（１）の混合回路（３）で混合することによ
りFMフロントエンド回路（１）からIF信号を出力し、該
IF信号をFM・IF増幅回路（４）の検波回路で検波するこ
とによりFM・IF増幅回路（４）からコンポジット信号を
出力し、マルチプレクス回路（６）によって出力端子
（10）に夫々Ｌチャンネル、Ｒチャンネルのオーディオ
信号を出力する様構成されている。尚、斯る構成のFMチ
ューナ回路は例えば昭和62年12月10日発行、「′88三洋
半導体データブックポータブルオーディオ用バイポー
ラ集積回路編」第152頁に記載されている。

ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第３図の回路はできる限り１チッ
プ化する方向に進んでいる。しかしながら、上記FMチュ
ーナの例ではFMフロントエンド回路（１）が数＋MHzの
高周波信号が扱う為、不要輻射による他回路への干渉が
生じ易い。また、アンテナ（８）からの微弱レベル信号
を取扱う為、他回路ブロックとの干渉により回路動作が
不安定になり易く、著しい場合には発振してしまう。そ
の為、FMフロントエンド回路（１）を含めて１チップ化
することは極めて困難であった。

（ハ）発明が解決しよとする課題この様に、従来はFMフロントエンド回路（１）をも集積
化することは回路干渉が生じ易い為に極めて困難である
欠点があった。

（ニ）課題を解決するための手段本発明は前述した課題に鑑みて成され、FMチューナブロ
ックを複数に分けて集積した実質的に同一サイズのｎ個
のFMチューナブロック領域と、AMチューナブロックを複
数に分けて集積した実質的に同一サイズのｍ個のAMチュ
ーナブロックとを備え、前記ｎ個のFMチューナブロック領域と前記ｍ個のAMチュ
ーナブロック領域とを交互に配置することで解決するも
のである。

（ホ）作用本発明によれば、FMチューナブロックが動作している時
は、AMチューナブロックは動作しておらず、複数のFMチ
ューナブロックの間のAMチューナブロックは高インピー
ダンスとなり、複数のFMチューナブロック間の相互干渉
を防止できる。

また複数のFMチューナブロックの間のグランドライン
は、分離領域の吸い取り専用のラインとなり、複数のFM
チューナブロック間の相互干渉を防止することができ
る。

（ヘ）実施例以下に本発明の実施例を第１図を参照しながら説明す
る。

先ず第１および第２の電子ブロック回路があり、この第
１および第２の電子ブロック回路を複数に分割して集積
化したｎ個の第１のブロック領域（31），（32）とｍ個
の第２のブロック領域（33），（34）とがある。

このｎ個の第１のブロック領域（31），（32）とｍ個の
第２のブロック領域（33），（34）は、斜線でハッチン
グされた領域であり、第１のブロック領域（31），（3
2）は、FMフロントエンドブロックとFM−IFブロックで
あり、第２のブロック領域（33），（34）は、AM−RFブ
ロックとAM−IFとブロック領域が形成されている。ここ
でｍとｎは２としたが、２以上でも良い。

また半導体チップ（35）の上端より、FMフロントエンド
ブロックが集積された第１のブロック領域（31）が配置
され、次にAM−RFブロックが集積された第２のブロック
領域（33）が配置され、更にFM−IFブロックが集積され
た第１のブロック領域（32）が配置され、最後にAM−IF
ブロックが集積された第２のブロック領域（34）が配置
されている。また前記４つのブロック領域（31），（3
2），（33），（34）は実質的に同一サイズに形成され
ている。

前述した構成は本発明の特徴とする所であり、前記２個
の第１のブロック領域（31），（32）と前記２個の第２
のブロック領域（33），（34）を交互に配置することに
特徴を有する。

つまり第１の電子ブロック回路であるFMチューナ回路が
動いている時は、前記第２の電子ブロック回路であるAM
チューナ回路が止まっているので、前記AM−RFブロッ
ク、AM−IFブロックが夫々集積されている第２のブロッ
ク領域（33），（34）は高インピーダンスとなり、FMフ
ロントエンドブロックとFM−IFブロックが夫々集積され
た第１のブロック領域（31），（32）間の相互干渉を防
止することができる。

またAMチューナブロック自身が巨大な容量となる。これ
は第２図に示すコンデンサのように、Ｎ型のエピタキシ
ャル層（36）とP⁺型の分離領域（37）、Ｎ型のエピタキ
シャル層（36）とＰ型の半導体基板（38）とで形成され
る。従って前記第１のブロック領域（31）と第１のブロ
ック領域（32）夫々から半導体基板（38）へ高周波ノイ
ズが浸入しても、前記巨大な容量が、この第１のブロッ
ク領域（31）と第１のブロック領域（32）間にあるた
め、この高周波ノイズは、第２のブロック領域（33）に
印加されている電源ライン（39）で吸い上げられ、夫々
の電子ブロック領域（31），（32）へ高周波ノイズが侵
入せず干渉を防止できる。

また第１のブロック領域と第２のブロック領域との間
に、夫々のブロック専用のグランドラインが設けられて
いる。

つまりFMフロントエンドブロックおよびFM−IFブロック
が形成された第１のブロック領域（31），（32）の周囲
に第１のグランドライン（40），（41）が設けられ、AM
−RFブロックおよびAM−IFブロックが形成された第２の
ブロック領域（33），（34）の周囲に第２のグランドラ
イン（42），（43）が設けられている。そして夫々のグ
ランドライン（40），（41），（42），（43）は夫々半
導体基板（38）に到達している分離領域（37）とオーミ
ックコンタクトしている。

一方、第１の電源ラインも、第１のブロック領域（3
1），（32）に（44），（45）が設けられ、第２のブロ
ック領域（33），（34）に第２の電源ライン（39），
（46）が設けられている。

また第１の電子ブロック回路と第２の電子ブロック回路
は同時に動作しないので、電源ライン（39），（44）は
パッドＶ_CC1より並列延在され、グランドライン（4
0），（42）はGND₁より並列に延在されている。また電
源ライン（45），（46）はＶ_CC2より並列に延在され、
グランドライン（41），（43）は、GND₂より並列に延在
されている。

ここで第１のグランドライン（40）と第２のグランドラ
イン（42）を並列にして、GND₁に、第１のグランドライ
ン（41）と第２のグランドライン（43）を並列にしてGN
D₂に延在している。つまり別ラインで並列にパッドにつ
ながっているので、共通インピーダンスをもたないた
め、第２のグランドライン（42），（43）で吸い出した
リーク電流は、第１のグランドライン（40），（41）に
影響を与えず、夫々GND₁およびGND₂に流すことができ
る。

従ってFMの動作時には、AM−RFブロックとAM−IFブロッ
クが動作していないので、第２のブロック領域（33）
は、第１のブロック領域（31），（32）間で高インピー
ダンスとなり、またAM−RF専用の第２のグランドライン
（42）が吸取り専用ラインとなる。

一方、AMの動作時には、FMフロントエンドブロックとFM
−IFブロックが動作していないので、第１のブロック領
域（32）は、第２のブロック領域（33），（34）間で高
インピーダンスとなり、FM−IFブロック専用の第１のグ
ランドライン（41）が吸取り専用ラインとなる。

以上ここではFMとAMの２モード受信をとりあげたが、本
願は一般に、２つの電子ブロック回路が同時に動作する
ことがなく、更には同一電子ブロック回路の中に相互干
渉を嫌うブロックが存在する時に適用できる。

（ト）発明の効果以上説明した如く、複数のFMチューナブロックと複数の
AMチューナブロックとを交互に配置すると、FMチューナ
ブロックとAMチューナブロックとは、夫々FMチューナブ
ロックとAMチューナブロックで離間されるので、相互干
渉の原因となるノイズの侵入が防止できる。またFMチュ
ーナブロックが動作している時は、AMチューナブロック
が高インピーダンスとなり、一層ノイズの侵入を防止で
きる。またAMチューナブロックは、Ｎ型のエピタキシャ
ル層とＰ型の基板、Ｎ型のエピタキシャル層とP⁺型の分
離領域で接合容量が形成されており、またAMチューナブ
ロックは、夫々電源ラインと接続されているので、AMチ
ューナブロックを通過する高周波ノイズはこのAMチュー
ナブロックに吸い取られる。従って、FMチューナブロッ
クとAMチューナブロックとの間の相互干渉を防止でき
る。

また複数のFMチューナブロックである（31）と（32）の
間には、AMチューナブロック専用のグランドライン（4
2）が設けられ、このグランドラインはP⁺型の分離領域
とオーミックコンタクトしている。従ってFMフロントエ
ンドブロックを集積化した第１のブロック領域（31）よ
りFM−IFブロックを集積化した第１のブロック領域（3
2）へ、または逆の方向、（32）より（31）へ流れるリ
ーク電流を吸い取ることができる。

従ってFMチューナブロックを複数に分け、ここでは相互
干渉を嫌うFMフロントエンドブロックとFM−IFブロック
に分け、AMチューナブロックをAM−RFブロックとAM−IF
に分け、これらのブロックを交互に配置することで、FM
チューナブロックとAMチューナブロックの相互干渉を防
止できる。

【図面の簡単な説明】

第１図は本発明の実施例である半導体集積回路の平面
図、第２図は第１図のＡ−Ａ′線における断面の概略
図、第３図はFM／AMチューナブロック図である。（31），（32）……第１のブロック領域、（33），（3
4）……第２のブロック領域、（35）……半導体チッ
プ、（36）……エピタキシャル層、（37）……分離領
域、（38）……半導体基板、（39）……第２の電源ライ
ン、（40），（41）……第１のグランドライン、（4
2），（43）……第２のグランドライン、（44），（4
5）……第１の電源ライン、（46）……第２の電源ライ
ン。

Claims

【特許請求の範囲】

【請求項１】FMチューナブロックを複数に分けて集積し
た実質的に同一サイズのｎ個のFMチューナブロック領域
と、AMチューナブロックを複数に分けて集積した実質的
に同一サイズのｍ個のAMチューナブロックとを備え、前記ｎ個のFMチューナブロック領域と前記ｍ個のAMチュ
ーナブロック領域とを交互に配置することを特徴とした
半導体集積回路。
【請求項２】前記FMチューナブロック領域とAMチューナ
ブロック領域との間に、前記FMチューナブロックおよび
AMチューナブロック専用の第１のグランドラインおよび
第２のグランドラインを設け、この第１のグランドライ
ンおよび第２のグランドラインを半導体基板に到達する
分離領域とオーミックコンタクトする請求項１記載の半
導体集積回路。
【請求項３】前記FMチューナブロックおよびAMチューナ
ブロック専用の第１の電源ラインおよび第２の電源ライ
ンと、前記第１のグランドラインおよび第２のグランド
ラインは２層配線構造より成る請求項２記載の半導体集
積回路。