KR920001004B1 - 엠퍼시스 회로 - Google Patents

Abstract

내용 없음.

Description

엠퍼시스 회로

제1도는 본 발명의 제1실시예의 블럭 계통도.

제2도는 본 발명에 있어서 사용한 비선형 회로의 예의 블럭도, 및 그것의 구체적인 회로도.

제3도는 제2도에 도시하는 비선형 회로의 입력 진폭 대 출력 진폭 특성도.

제4도는 본 발명을 적용한 프리엠퍼시스 회로의 프리엠퍼시스 특성도.

제5도 내지 제10도는 제2 내지 제7실시예의 블럭 계통도.

제11도는 종래의 진폭 제한 회로의 회로도.

제12도는 종래의 진폭 제한 회로의 입력 진폭 대 출력 진폭 특성도.

제13도는 종래의 엠퍼시스 회로의 블럭 계통도.

제14도는 그 회로에 있어서의 파형도.

제15도는 제13도에 도시하는 회로의 엠퍼시스 특성도.

제16도는 종래의 엠퍼시스 회로의 블럭 계통도.

제17도는 그 회로에 있어서의 파형도.

제18도는 제16도의 회로의 엠퍼시스 특성도.

제19도는 제13도에 도시하는 회로에 있어서 잡음의 파형도.

제20도는 제16도에 도시하는 회로에 있어서 잡음 파형도.

제21도는 종래의 프리엠퍼시스 회로의 프리엠퍼시스 특성도.

제22도는 본 발명 회로의 제8실시예의 블럭 계통도.

제23도는 저역 필터의 주파수 특성도.

제24도는 본 발명에 의한 프리엠퍼시스 특성도.

제25도 내지 제34도는 각각 본 발명의 제9 내지 제7실시예의 블럭 계통도.

제35도, 제38도 및 제43도는 각각 종래의 회로의 각예의 블럭 계통도.

제36도, 제39도, 제41도 및 제42도는 각각 종래 회로에 있어서 신호의 파형도.

제37도, 제40도는 각각 종래 회로의 주파수 특성도.

제44도는 본 발명의 한 실시예의 회로도.

제45도는 본 발명의 실시예에 사용한 진폭 제한기의 입력 진폭 대 출력 진폭 특성.

제46도는 본 발명의 실시예의 파형도.

제47도는 본 발명의 다른 실시예의 회로도.

제48도는 본 발명의 실시예 및 종래의 진폭 제한 회로가 얻으려는 특성도.

제49도는 종래의 진폭 제한기의 회로도.

제50도는 하드 및 소프트 제한기의 파형도.

* 도면의 주요부분에 대한 부호의 설명

1, 9, 10 : 단자 2, 20, 21, 24 : 감산기

3, 8, 19, 25 : 가산기 4, 18 : 시정수 회로

5, 26, 28 : 비선형 회로 6, 7, 23, 27, 29 : 계수 회로

11, 22 : 개폐 스위치 51, 58, 524, 525 : 입력 단자

52, 57, 518 : 시정수 회로 53 : 리밋터

55, 58, 59, 521 : 감산 회로 56, 516 : 출력 단자

510, 515 : 가산 회로 511, 519, 520 : 비선형 회로

514 : 저역 필터 517, 522 : 스위치

Q₁, Q₂, Q₃, Q₄: PNP 트랜지스터

본 발명은 영상 신호의 기록 재생 장치에 있어서 엠퍼시스 회로에 관한 것이며, 특히 VTR등이 기록계 및 재생계에 있어서 잡음 성분을 저감시킬 수 있는 회로에 관한 것이다. 또한 본 명세서에 있어서는, 프리엠퍼시스 회로와 디엠퍼시스 회로중 어느 한편의 회로, 혹은 양쪽을 겸용한 회로를 총칭하여 엠퍼시스 회로라 칭함.

본 발명은 엠퍼시스 회로에 관한 것이며, 특히 VTR등의 기록계 및 재생계에 있어서 영상 신호에 포함이 되는 잡음 성분을 저감할 수 있는 엠퍼시스 회로에 관한 것이다.

또한 본 명세서에 있어서는 서로 상보적인 특성을 갖는 프리엠퍼시스 회로와 디엠퍼시스 회로의 양쪽, 또는 어느 한편을 총칭하여 엠퍼시스 회로라 칭함.

본 발명은, 진폭 제한 회로에 따르는 것이며, 특히, 영상 신호의 비선형 엠퍼시스에 사용되는 진폭 제한 회로에 관한 것이다.

영상 신호를 주파수 변조하여 기록, 재생하는 장치에 있어서는, 말하자면 3각 잡음을 저감하기 위해 기록시에는 고주파수 성분을 강조(프리엠퍼시스)하여, 재생시에 그것을 원상태로 되돌려준다는(디엠퍼시스) 것이 행해지고 있다. 특히 근래 VTR이 3㎒정도에서 5㎒강으로 광대역화함으로써 엠퍼시스양을 크게할 필요성이 증가되어 왔다. 그러나 일반적으로 엠퍼시스양을 크게하면 잡음 저감의 효과는 증대하나, 지나치게 크게하면 FM 영역 주파수가 지나치게 커지므로서 재생시에 말하자면 반전 현상이 일어나는 문제점이 있다.

거기에서 FM 영역 주파수가 지나치게 높아지지 않도록 화이트 클릭 회로가 설치되어 있으나, 화이트 클립 회로에 의해 끊어버려지는 양이 지나치게 많으면 재생 신호에 있어서 고주파 성분의 결락이 많아지게 되어 화질이 나빠진다. 이런 결점을 시정하기 위해 입력 신호의 고주파 성분을 인출한 후, 진폭 제한 회로에 의해 큰 진폭시의 이득을 적은 진폭시에 비해서 낮추어서 입력 신호에 가해지는 방식이 사용되고 있다.

종래 이 같은 진폭 제한 회로로서는, 예를들면 제11도의 회로도에 도시하는 바와 같이 진폭 제한 회로가 사용되고 있었다. 이것은 2개의 트랜지스터 Q₅, Q₆, 다이오드 D₁, D₂등으로 되며, D₁, D₂로 진폭 제한된다.

이와 같은 진폭 제한 회로에서는 입력 진폭 대 출력 진폭 특성은 제12도에 도시하는 바와 같이, 입력 진폭이 커짐에 따라서 그 입력 진폭 대 출력 진폭 특성의 직선 부분의 경사가 2단계로 변화하는 것이다. 제13도는 상기 진폭 제한 회로를 사용한 재생계에 있어서 디엠퍼시스 회로의 일예의 회로도를 도시한다.

단자(35)에 들어온 영상 신호는 시정수 회로(36)를 거쳐서 비선형 회로(37)에 공급되어, 여기에서 진폭 제한되어서 제14a도에 도시하는 신호로 되어, 계수 회로(38)를 거쳐서 감산기(38)에 공급되어, 여기에서 원 영상 신호에서 감산되어서 제14b도에 도시하는 신호(잡음의 남는 시간 t₁이 비교적 길다)로 되어서 출력 단자(40)로부터 인출된다. 이 회로 전체의 큰 레벨시 및 작은 레벨시의 전달 특성은 제15도에 도시하는 바와 같다.

제16도는 종래 회로의 다른예(귀환형)의 회로도를 도시한다. 단자(35)에 들어온 영상 신호는 시정수 회로(36)를 거쳐서 비선형 회로(37)에 공급되어, 여기에서 진폭 제한되어서 제17a도에 도시하는 신호로 되어, 계수 회로(38)를 거쳐서 감산기(41)에 공급되어, 여기서 원 형상 신호에서 감산되어서 제17b도에 도시하는 신호(잡음의 남는 시간 t₂이 비교적 짧음)로 되어서 출력 단자(40)로부터 인출된다. 이 회로 전체의 큰 레벨시 및 작은 레벨시의 전달 특성은 제18도에 도시하는 바와 같이 된다.

제35도는 종래 장치의 재생계의 디엠퍼시스 회로 일예의 블럭 계통도를 도시한다. 단자(51)에 들어온 영상 신호는 시정수 회로(고역 필터)(52)를 거쳐서 제한기(53)에 공급되어, 여기에서 진폭 제한되어서 제36a도에 도시하는 신호로 되어, 계수 회로(54)를 거쳐서 감산 회로(55)에 공급되며, 여기에서 원 영상 신호에서 감산되어서 제36b도에 도시하는 신호(잡음의 나머지 시간 t₁이 비교적 길다)로 되어서 출력 단자(56)로부터 인출된다. 회로 전체의 큰 레벨시 및 작은 레벨시의 전달 특성은 제37도에 도시하는 바와 같다.

제38도는 종래 회로와 다른예(귀환형)의 블럭 계통도를 도시한다. 단자(51)에 들어온 영상 신호는 시정수 회로(고역 필터)(57)를 거쳐서 제한기(53)에 공급되어, 여기에서 진폭 제한되어서 제39a도에 도시하는 신호로 되어, 계수 회로(54)를 거쳐서 감산 회로(55)에 공급되어, 여기에서 원 영상 신호에서 감산되어서 제39b도에 도시하는 신호(잡음의 남는 시간 t₂이 비교적 짧다)로 되어서 출력 단자(56)로부터 인출된다. 회로 전체의 큰 레벨시 및 작은 레벨시의 전달 특성은 제40도에 도시하는 바와 같이 된다.

제43도는 종래의 회로와 다른 예로, 디엠퍼시스 회로의 블럭 계통도를 도시한다. 입력 단자(51)로 들어온 기록 영상 신호는 감산 회로(58) 및 가산 회로(59)로 차례로 공급되어, 그 출력은 시정수 회로(510)에 의해 고주파 성분을 여파시킨후 제한기(53)에 의해 진폭 제한되어, 시정수의 설정에 따르는 제1계수 회로(512)를 거쳐서 가산 회로(59)에 귀환하여 입력 영상 신호로 가산된다. 제한기(53)의 출력측에서 상기 귀환루프에서 분기한 신호는, 엠퍼시스양의 설정에 따르는 제2계수 회로(513)를 거쳐서 감산 회로(58)로 공급되어, 거기에서 입력 영상 신호와 가산되어, 출력 단자(56)로부터 인출된다.

제48도와 같은 특성을 얻기 위해, 종래는 제49도와 같은 진폭 제한 회로를 사용하고 있었다. 진폭 제한 회로는 입력 신호의 진폭이 제48도의 c보다 적을 때에는 다이오드(923, 924)는 오프로, 저항(918)에는 전류가 통하지 않고, 트랜지스터 Q₇, Q₈, 저항(917), (919), (920), 정전류원(921), (922), 전압원(915)에 의해 구성되는 제1이득의 차동 앰프로서 동작한다. 입력 신호의 진폭이 제48도의 c를 초과하면, 입력 신호의 극성에 의해 다이오드(923), (924)의 어느 한편이 온으로 되어 저항(917), (918)의 값을 각각 R₁₇, R₁₈로 하여, 저항(919), (920)은 통상 같으므로 그 값을 R₁₉로 하여, 정전류원(921), (922)의 값을 I₁로 하면 회로의 이득(제2이득)은, R₁₉ㆍR₁₈/[(2R₁₉+R₁₈)ㆍ(R₁₇+2h/I₁)]로 된다(단, h=KT/qK : 보르쯔만 정수, T : 절대온도, q : 전기 소량이다).

또한, 입력 신호 진폭이 C인때 제48도에 a로 도시하는 출력 신호의 진폭값은, 다른 저항, 트랜지스터 등의 값에 의하지 않고 다이오드의 순방향 전압 약 0.7V에 의해, 약 1.4Vp-p로 정해진다.

입력 신호의 진폭이 또 다시 대로되어, 제48도에 d로 도시하는 값 이상으로 되면, 다이오드(923) 및 (924)의 한편이 입력 신호의 극성에 의해 온으로 되는 점은 입력 신호 진폭이 C에서 d의 범위내의 경우와 동일하나, 이 경우는 입력 신호가 정전압원(915)의 정전압에 대해서 정극성인때는 트랜지스터 Q₇가 온, Q₈이 오프로 되며, 또한 입력 신호가 상기 정전압에 대해서 부극성인때는 트랜지스터 Q₇가 오프, Q₈이 온으로 되므로, 저항(919) 및 (920)에 통하는 전류의 화는 입력 신호 진폭이 d이상인때는 항상 동일해진다.

따라서, 이때의 입력 진폭 대 출력 진폭 특성은 제48도에 도시하는 바와 같이, 출력 진폭이 항상 b로 제한된 특성으로 된다. 이와 같이 하여, 상기 종래의 진폭 제한 회로에 의해 제48도에 도시하는 바와 같이 입력 진폭 대 출력 진폭 특성(입출력 특성)이 3단계로 변화하는 경사를 갖는 특성이 얻어진다.

이것에 의해, 입출력 특성이 2단계로 변화하는 경사를 갖는 진폭 제한 회로에서는, 제50도에 실선으로 도시하는 출력 신호 파형이 얻어지는데 대해, 이 종래의 회로에 의하면 제한기가 걸린후라도 출력은 증가를 계속하므로, 제50b도에 실선으로 도시하는 바와 같은 출력 신호 파형이 얻어진다(소위 부드러운 제한기 출력 파형이 얻어진다).

제13도에 도시하는 종래 회로는, 잡음 인퍼스(제9a도가 들어오면 비선형 회로(37)의 출력은 제19b도에 도시하는 바와 같이 되어, 출력 단자(40)로부터 인출되는 신호는 제19c도에 도시하는 바와 같이 된다. 한편, 제16도에 도시한 종래 회로는, 잡음인 펄스(제20a도가 들어오면 비선형 회로(37)의 출력은 제20b도에 도시하는 바와 같이 되어(입하후 서서히 상승하는 시정수는 시정수 회로(36)의 시정수 T₁), 출력 단자(40)로부터 인출되는 신호는 제20c도에 도시하는 바와 같이 된다.

일반적인 불규칙 잡음에 대해서는 제14b도 및 제17b도에 도시하는 바와 같이 제16도에 도시하는 종래 회로편이 유니트 스텝의 엣지후의 잔류 잡음 기간(t₂)이 적어 제13도에 도시하는 종래의 회로보다 양호하나, 인펄스 잡음에 대해서는 제19c도 및 제20c도에 도시하는 바와 같이 제13도에 도시하는 종래 회로편이 제16도에 도시하는 회로와 같은 말하자면 가로로 끄는 잡음을 발생시키지 않으므로 제16도에 도시하는 종래의 회로보다 양호하다.

이와 같이, 랜덤 노이즈, 인펄스 잡음과 함께 양호하게 대처할 수 있는 종래에는 없고, 이 현상은 엠퍼시스양(잡음 개선량)을 크게하면 할수록 현저하게 나타나는 문제점이 있었다.

또다시 종래와 같은 입력 진폭 대 출력 진폭 특성이 제12도와 같이 2단계로 만이 그 경사가 변화하는 진폭 제한회로를 사용한 엠퍼시스 회로에 있어서는, 이득이 변화하는 점보다도 적은 입력 진폭시(소진폭 입력시)의 이득을 크게하면, 비선형 회로의 이득의 경사가 급격하게 변화하는 부분이 나타나기 때문에, 재생(디엠퍼시스)시에 이 부분을 완전히 원위치로 되돌려주는 일이 어렵게되어, 재생 화상에 불필요한 선이 나타나는 등의 악영향이 생긴다. 또한 적은 진폭 입력시의 프리엠퍼시스 특성은 제21도에 도시하는 바와 같이, 예를들면 -20㏈ 입력시와 -30㏈ 입력시에서, 거의 그 엠퍼시스양이 달라지지 않는 문제점이 있다.

본 발명은 큰 진폭시 및 중 진폭시의 엠퍼시스양을 종래와 같은 정도로 한채로 적은 진폭시에 있어서 종래보다도 엠퍼시스양을 많게하여, 재생시의 잡음을 저감하는 엠퍼시스 회로를 제공하는 것을 목적으로 한다.

제35도에 도시하는 종래 회로는, 인펄스 잡음(제41a도)이 들어오면 제한기(53)의 출력은 제41b도에 도시하는 바와 같이 되어, 출력 단자(56)로부터 인출되는 신호는 제41c도에 도시하는 바와 같이 된다. 한편, 제38도에 도시하는 종래 회로는, 인펄스 잡음(제42a도)이 들어오면 제한기(53)의 출력은 제42b도에 도시하는 바와 같이 되어(입하후 서서히 상승하는 시정수는 고역 필터(57)의 시정수 T₁), 출력 단자(56)로부터 인출되는 신호는 제42c도에 도시한 바와 같이 된다.

일반의 불규칙한 잡음에 대해서는 제36b도 및 제39b도에 도시하는 바와 같이 제38도에 도시하는 종래의 회로의 편이 유니트 스텝의 엣지후의 잔류 잡음 시간(t₂)이 적고 제35도에 도시하는 종래의 회로보다 양호하나, 인펄스 잡음에 대해서는 제41c도 및 제42c도에 도시하는 바와 같이 제35도에 도시하는 종래의 회로편이 제38도에 도시하는 회로와 같은 말하자면 가로로 그은 잡음을 발생하기 힘들므로 제38도에 도시하는 종래 회로보다 양호하다.

이와 같이, 불규칙한 잡음, 인펄스 잡음 모두 양호하게 대처할 수 있는 회로는 종래에는 없고, 이 현상은 엠퍼시스양(잡음 개선량)을 크게하면 할수록 현저하게 나타나는 문제점이 있었다.

또한 제43도에 도시하는 엠퍼시스 회로에 있어서, 이 회로가 귀환형이므로서 상기하는 바와 같이 가로그은 잡음이 발생하기 쉬운 결점에 더해서, 엠퍼시스양의 설정에 따르는 제2계수 회로(513)의 출력 신호를 입력쪽으로 귀환하고 있으며, 계수 회로(512)의 계수 K₂가 1보다 크게 설정이 되어 있기 때문에, 발진을 일으키기 쉬운 결점이 있었다.

또한 휘도 신호를 주파수 변조(FM)하여, 반송색 신호를 상기 FM 휘도 신호보다 낮은 주파수로 변환(저역 변환 반송색 신호)한 위에서, 이들 FM 휘도 신호와 저역 변환 반송색 신호를 주파수 분할 다중하여 테이프위에 기록하는 방식의 VTR에서는, 주파수가 높아질수록 증가하는 잡음 및, 주파수가 높아질수록 악화하는 SN 비를 개선하기 위해, 휘도 신호를 FM 변조하기 전에 프리엠퍼시스 특성을 부여하여 고주파 성분을 강조하는 일이 행해진다. 재생할때에 휘도 신호에 대해서 프리엠퍼시스 특성과 상보적인 디엠퍼시스 특성을 부여하여 원상태로 되돌리고 있다.

그러나, 종래의 엠퍼시스 회로를 서서히 엠퍼시스 특성을 부여하면, 휘도 신호의 고주파 영역에서의 엠퍼시스양을 지나치게 크게하면, FM 휘도 신호의 하측파대의 저역 변환 반송색 신호의 주파수와 겹치는 부분의 파워가 커져서, 재생색 신호에 악영향을 주게 되어, 총합적인 재생 화질이 저하한다.

본 발명은 상기한 점을 감안하여 이루어진 것으로서, 엠퍼시스양을 크게하여도, 불규칙한 잡음 및 인펄스 잡음의 양편에 대해서 유효하게 대처하여, 더욱 또한 FM 휘도 신호의 하측파대에 있어서, 저역 변환 반송 신호와 겹치는 주파수대의 파워를 억제할 수 있는 엠퍼시스 회로를 제공하는 일을 목적으로 한다.

그런데, 종래의 진폭 제한 회로에서는, 다이오드를 갖고, 그 순방향 전압은, 약 0.7(V)로 크기때문에, 제한기가 걸리기 시작하는 전압도 약 1.4(Vp-p)로 크고, 더욱 고정되어 버려, 입력 신호의 진폭이 적은 값으로 제한기를 걸고 싶은 경우 회로의 이득을 크게하지 않으면 안되고, 오프셋이 커져 제한기의 한쪽 효과라는 현상도 생겨, 또한, 전원 Vcc의 낮은 회로의 경우 이득이 크기 때문에 동적 범위가 저하된다.

본 발명은 상기하는 점을 감안하여 이루어진 것으로, 동적 범위를 확대할 수 있는 진폭 제한 회로를 제공하는 것을 목적으로 한다.

엠퍼시스 회로 및 디엠퍼시스 회로의 시정수를 엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스 양을 X, 잡음 저감 효과가 시작되는 주파수에 대응하는 시정수를 T라 하면,

T＞Ts＞T/(X+1)

로 설정하여, 또한 엠퍼시스 회로중에 사용하는 비선형 회로로서, 그 입력 진폭 대 출력 진폭 특성이 입력 진폭이 커짐에 따라 단계적으로 최소한 3단계로 직선부분의 경사가 변화하는 특성을 갖는 비선형 회로를 사용하고 있다.

특허청구의 범위 제9항 기재의 엠퍼시스 회로는, 입력 영상 신호가 제1연산 회로, 시정수 회로, 비선형 회로 및 제1계수 회로를 각각 통해서, 상기 제1연산 회로에 공급되는 귀환 루프를 최소한으로 갖고, 상기 시정수 회로의 시정수를 Ts, 상기 엠퍼시스 회로의 엠퍼시스 양을 X, 잡음 저감 효과를 시작하는 주파수에 대비한 시정수를 T로 하였을때

T＞Ts＞T/(X+1)

로 설정함과 동시에, 상기 귀환 루프에서 분기한 신호가 직접으로, 또는 상기 비선형 회로와는 다른 비선형 회로를 거쳐서 엠퍼시스양에 따르는 제2계수 회로에 공급되어, 상기 시정수 회로의 출력에서 상기 제2계수 회로의 출력까지의 사이의 어떤 장소에 저역 필터를 설치한 것이다.

또한 특허청구의 범위 제10항 기재의 엠퍼시스 회로는 특허청구의 범위 제9항 기재의 귀환 루프를 최소한 갖고, 프리엠퍼시스 회로와 디엠퍼시스 회로를 스위치 수단에 의해 전환할 수 있는 겸용형이며, 상기 Ts를

T＞Ts＞T/(X+1)

에 설정함과 동시에, 상기한 귀환 루프에서 분기된 신호가 직접으로, 또는 귀환 루프중의 비선형 회로와는 다른 비선형 회로를 거쳐서 제2계수 회로에 공급되어, 상기 시정수 회로의 출력에서 제2계수 회로의 출력까지 사이의 어느 장소에 저역 필터를 설치한 것이다.

또한 특허청구의 범위 제11항 기재의 엠퍼시스 회로는, 입력 영상 신호가 연산 회로, 시정수 회로, 비선형 회로 및 계수 회로를 각각 통해서 상기 연산 회로에 공급되는 귀환 루프를 갖고, 상기 Ts를

T＞Ts＞T/(X+1)

로 설정함과 동시에, 상기 귀환 루프중의, 상기 시정수 회로의 출력에서 계수 회로의 출력 사이의 어떤 장소에 저역 필터를 설치한 것이다.

또 다시 특허청구의 범위 제12항 기재의 엠퍼시스 회로는, 특허청구의 범위 제11항 기재의 귀환 루프를 최소한 갖고, 프리엠퍼시스 회로와 디엠퍼시스 회로를 스위치 수단에 의해 절환시킬 수 있는 겸용형이며, 상기 Ts를 T＞Ts＞T/(X+1)로 설정함과 동시에, 상기 귀환 루프중의, 상기 시정수 회로의 출력에서 계수 회로의 출력 사이의 어떤 장소에 저역 필터를 설치한 것이다.

복수의 각각 2단계의 경사를 갖고, 또한, 서로 다른 입력 진폭 대 출력 진폭 특성을 갖고, 동일한 입력 신호의 진폭 제한을 하는 복수의 진폭 제한기와 그 복수의 진폭 제한기에서 병렬로 인출된 각 출력 신호를 가산하는 가산기에 의해 진폭 제한 회로를 구성한다.

시정수 회로의 시정수 Ts를

T＞Ts＞T/(X+1)

로 설정하므로서, 본 출원인에 의한 일본국 특허출원 소화 61-171393에 있어서 상세히 기술한 바와 같이, 특히 인펄스 잡음이 들어왔을때의 제한기 출력의 입하후의 파형을 종래의 귀환형의 잡음 저감 회로에 대해서 개선되며, 이에 의해 말하자면 가로로 끄는 잡음을 일으키는 일이 없고, 또한, 귀환형이기 때문에 불규칙한 잡음에 대해서도 잔류 시간이 짧다.

또한 상기 비선형 회로를 입력 진폭 대 출력 진폭 특성(진폭 제한 레벨)이 다른 복수개의 진폭 제한 회로를 입력쪽에 대해서 병렬로 배치하여, 각각의 진폭 제어 회로의 출력을 가산하는 구성으로 되어, 이 비선형 회로의 이득 특성은, 각각의 진폭 제한 회로의 이득 특성을 합친 것으로 된다. 이것에 의해 비선형 회로의 입력 진폭 대 출력 진폭 특성은 그 입력 진폭에 대해서 최소한 3단계로 직선부분의 경사를 변화시킬 수가 있다. 여기에서 최초의 이득 변화가 일어나는 점보다도 적은 진폭을 적은 진폭, 최후의 이득 변화가 일어나는 점보다도 큰 진폭을 큰 진폭, 그 사이의 진폭을 중간 진폭이라 칭한다. 이와 같은 특성을 갖는 비선형 회로를 사용하므로서, 소진폭시의 이득 특성을 급하게 입상시킬 수가 있게되며 프리엠퍼시스 특성에 있어서 중진폭 입력과 소진폭 입력의 구별이 명료하게 된다. 재생계의 경우에 있어서는 기록계와 상보적인 회로를 사용하므로서, 디엠퍼시스 특성도 프리엠퍼시스 특성과 상보적인 것이 얻어진다. 이런 것에서 진폭 입력시와 큰 진폭 입력시의 엠퍼시스양을 종래와 같은 정도로 한채로 적은 진폭 입력시에 있어서만이 종래에 비해서 엠퍼시스양을 크게할 수 있다. 이것은 화이트 클립으로 끊어내어지는 양을 증가시키지 않고 엠퍼시스양을 크게 할 수 있는 것을 의미하여, 재생시에 있어서 잡음이 저감된다.

시정수 회로의 출력에서 엠퍼시스양에 따르는 계수회로의 출력 사이의 어떤 장소에 저역 필터를 설치하므로서, 휘도 신호의 고주파 영역에 있어서 엠퍼시스양이 커지는 것을 방지할 수 있다.

또한 VTR의 광대역화에 수반하여, FM 변조 방식에 의한 말하자면 3각 잡음이 증가하나, 종래와 같은 정도의 S/N 비를 확보하기 위해서는 엠퍼시스양을 증가하지 않으면 안된다. 그러나, 엠퍼시스양을 증가하면 종래 회로에 있어서 생긴 가로그은 잡음, 엣지 입력시에 남는 잡음이 보다 현저하게 나타난다. 가로그은 잡음에 대해서 보면, 제한기에 의한 진폭 제한을 받지 않는 소진폭시의 감쇠의 시정수 T와 제한기의 진폭 제한 레벨 이상의 때의 감쇠의 시정수 Ts의 비가 크면 가로그은 잡음도 발생하기 쉽게된다. 제38도에 도시하는 종래 회로에서 그 비는 X+1이며, 엠퍼시스양을 결정하므로서 결정되어 버린다. 따라서, S/N 비를 개선하기 위해서 엠퍼시스양을 증가시키면, 가로그은 잡음도 증가하게 된다.

본 발명에서는 Ts를

T＞Ts＞T/(X+1)

의 범위내로 설정한다. 실험에 의하면 T/Ts의 비는 3이내인때에 시각상 양호한 화상이 얻어졌다.

복수의 각각 2단계의 경사를 갖고, 또한 서로 다른 입력 진폭 대 출력 진폭 특성을 갖는 진폭 제한기의 출력을 가산하여 출력을 얻고 있기 때문에 전체로서 입력 진폭 대 출력 진폭 특성이 최소한 3단계 이상의 경사를 갖는 진폭 제한 회로를 구성할 수가 있다. 게다가 상기한 각각의 진폭 제한기의 입력 진폭 대 출력 진폭 특성을 바꾸므로서 진폭 제한 회로 전체로서는 입력 신호를 불필요하게 증폭하지 않아도 된다.

제1도는 본 발명의 제1실시예의 회로도를 도시한다. 개폐 스위치(11)가 개방된 경우에 이 회로는 프리엠퍼시스 회로로서 동작하여, 단자(1)에 들어온 기록 영상신호를 시정수 회로(4)를 통해서 고주파 성분을 여파하여, 비선형 회로(5)에 의해 진폭 제한한 후 시정수의 설정에 따르는 제1계수 회로(6)를 거쳐서 입력쪽으로 귀환하여 이 입력 신호와 가산기(3)에 있어 가산하여 시정수 회로(4)의 입력으로 하여, 이 비선형 회로(5)의 출력을 엠퍼시스 양의 설정에 따르는 제2계수 회로(7)를 거쳐서 이 입력 영상 신호와 가산기(8)에 있어 가산하여 출력 단자(10)로부터 인출한다.

개폐 스위치(11)가 폐쇄된 경우에, 이 회로는 디엠퍼시스 회로로서 동작하여, 단자(1)에 들어온 재생 영상신호를 감산기(2)의 정쪽에 공급하여, 그 출력을 가산기(3)에 공급한다. 그 뒤의 경로는 제2의 계수 회로(7)까지는 프리엠퍼시스의 경우와 동일하다. 상기한 제2계수 회로(7)의 출력은 귀환하여 상기 감산기(2)의 부쪽에 공급되어 그 출력을 출력단자(9)로부터 인출한다.

또한 상기 시정수 회로(4)의 시정수를 Ts를, 상기 프리엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스양 X, 잡음저감 효과가 시작되는 주파수에 대응하는 시정수 T에 대해서

T＞Ts＞T/(X+1)

로 설정한다.

같은 도면에 있어서 상기 비선형 회로(5)로서 제2a도의 블럭도에 도시하는 바와 같은 진폭 제한 레벨의 다른 2개의 진폭 제한 회로(13) 및 (14)와 그들의 양 출력 신호를 가산하는 가산회로(15)로 되는 비선형 회로를 사용하고 있다. 동일한 도면에 있어서 입력단자(12)로는 제1도에 도시하는 시정수 회로(4)의 출력이 공급되어, 진폭 제한 회로(13) 및 (14)에 의해 진폭 제한된 후 가산기(15)에서 그들의 출력이 가산되어 출력단자(16)로부터 인출된다. 제3a도는 상기 2개의 진폭 제한 회로(13) 및 (14)의 입력 진폭 대 출력 진폭 특성을 도시한 것으로, 동일 도면중 I는 제2a도의 진폭 제한 회로(13)의 특성을 도시하고, II는 동일한 도면의 진폭 제한 회로(14)의 특성을 도시한다. 상기 비선형 회로의 입력 진폭 대 출력 진폭은 제3b도에 도시하는 바와 같이 입력 진폭에 의해 직선 부분의 경사가 3단계로 변화하고 있으며, 이것은 가산회로(15)에 의해 동일한 도면에 있어서 2개의 진폭 제한 회로(13) 및 (14)의 특성 I 및 II을 가산 합성하므로서 얻어지는 것이다.

제2b도에 상기 비선형 회로(4)의 구체적인 회로도를 도시한다. 동일 도면에 있어서 트랜지스터 Q₁및 Q₃의 베이스는 입력 단자(12)에 접속되어, Q₂및 Q₄의 베이스는 직류 전압원(17)의 정극쪽에 접속되어 있다. 각각의 트랜지스터의 에미터는 정전류 전원(전류 I)을 거쳐서 접지되어, 또한 Q₁및 Q₂의 에미터는 저항 R₁에 의해, 또한 Q₂및 Q₄의 에미터는 저항 R₂에 의해 접속되어 있다. 또다시 Q₁및 Q₃의 콜렉터는 직접 전원 Vcc에, Q₂및 Q₄의 콜렉터는 저항 R₃을 거쳐서 Vcc에 접속되어, 또한 Q₂및 Q₄의 콜렉터는 출력단자(16)에 접속되어 있다.

다음에 상기 비선형 회로(5)의 동작에 대해서 설명한다. 제2b도에 있어서, 입력단자(12)의 입력신호 레벨이 직류 전압원(17)의 직류 전압과 같은 경우는, 차동 증폭기 구성의 트랜지스터 Q₁, Q₂에 각각 흐르는 전류는 같고, 동일하게 차동 증폭기 구성의 트랜지스터 Q₃, Q₄에 각각 흐르는 전류도 서로 같다.

이것에 대해서, 입력 신호 레벨이 상기 직류 전압보다 상승(또는 강하)하여, IR₁이상(또는 이하)으로 되면 트랜지스터 Q₂(또는 Q₁)는 컷오프로 되기 때문에, 트랜지스터 Q₁(또는 Q₂)에는 그 이상의 전류는 흐르지 않고 2I로 포화한다. 트랜지스터 Q₃, Q₄의 경우도, 동일하게 IR₂이상(또는 이하)의 입력신호 레벨로 되면, 트랜지스터 Q₄(또는 Q₃)가 컷오프된다.

따라서, 트랜지스터 Q₁내지 Q₄의 에미터 동저항을 무시하면 트랜지스터 Q₁와 트랜지스터 Q₂에 의해 구성되는 진폭 제한 회로(13)의 진폭 제한 레벨은 ±R₁I이며, Q₃와 Q₄에 의해 구성되는 진폭 제한 회로(14)의 진폭 제한레벨은 ±R₂I이다. 여기에서 R₁＜R₂로 하므로서 2개의 다른 진폭 제한 레벨을 얻을 수가 있다. 이들의 출력은 Q₂와 Q₄의 콜렉터(4)를 함께 저항 R₃에 접속하므로서 가산되어, 출력단자(16)로 인출된다.

이와 같은 비선형 회로(5)를 사용하므로서 제1도에 도시하는 프리엠퍼시스 회로 전체의 엠퍼시스 특성은 제4도에 도시하는 바와 같이 되어, 중간 진폭 입력인 -20㏈와 적은 진폭 입력인 -30㏈일지라도 명확하게 구별된다.

제5도는 본 발명의 제2실시예의 블럭 계통도를 도시한다. 동일 도면에 있어서 제1도와 동일 구성부분에는 동일한 부호를 붙여서, 그 설명을 생략한다. 본 실시예에서는 제1도에 있어서 시정수 회로(고역 필터)(4)에 대해서 저항과 콘덴서로 구성되는 고역 필터(18)를 사용하고 있다. 이것은 감산회로를 포함하지 않는 점에서 제1실시예보다 구성이 간단한 특징을 갖는다. 동일 도면에 있어서 상기 시정수 회로(18)의 시정수 Ts를, 상기 프리엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스양 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수 T에 대해서

T＞Ts＞T/(X+1)

로 설정한다.

제6도는 본 발명의 제3실시예의 블럭 계통도를 도시한다. 동일한 도면에 있어서 제1도 및 제5도와 동일 구성부분에는 동일 부호를 붙여서, 그 설명을 생략한다. 본 실시예에서는, 개폐 스위치(22)가 개방된 경우가 디엠퍼시스 회로, 폐쇄된 경우가 프리엠퍼시스 회로라는 점, 및 계수 회로(6)를 통한 귀환 신호가 시정수 회로(4)의 앞에서 감산기(20)에 의해 입력영상 신호와 감산되는 점이 앞 2개의 실시예와 다르다. 또한 상기 시정수 회로(4)의 시정수 Ts를, 상기 프리엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스양 X, 잡음 저감 효과가 시작되는 주파수에 대응하는 시정수 T에 대해서

T＞Ts＞T/(X+1)

로 설정한다.

제7도는 본 발명의 제4실시예의 블럭 계통도를 도시한다. 동일한 도면에 있어서 제1도, 제5도 및 제6도와 동일 구성부분에는 동일한 부호를 붙여서, 그 설명을 생략한다.

동일한 도면에 있어서 개폐 스위치(11)가 개방된 경우에는 이 회로는 프리엠퍼시스 회로로서 동작하여, 입력 단자(1)에 들어온 기록영상 신호는 시정수 회로(4)에 의해 그 고주파 성분을 여파시켜, 비선형 회로(5)에 의해 진폭 제한된 후, 엠퍼시스양 및 시정수에 따르는 계수 회로(23)를 거쳐서 가산기(25)에 있어서 입력 영상 신호와 가산되어 프리엠퍼시스 특성을 부여한 기록 영상 신호로서 출력단자(10)로부터 인출된다. 개폐 스위치(11)가 폐쇄된 경우에는, 이 회로는 디엠퍼시스 회로로서 동작하여, 입력 단자(1)에 들어온 재생영상신호는 계수 회로(23)까지는 프리엠퍼시스 시와 동일한 경로를 따라 계수 회로(23)의 뒤 감산기(24)에 있어서 이 입력 영상신호와 감산되어, 상기 프리엠퍼시스 특성과 상보적인 디엠퍼시스 특성을 부여받아 출력단자(9)로부터 인출된다. 또한, 상기한 시정수 회로(4)의 시정수 Ts를, 상기한 프리엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스양 X, 잡음저감 효과가 시작되는 주파수에 대응한 시정수 T에 대해서

T＞Ts＞T/(X+1)

로 설정한다.

제8도는 본 발명의 제5실시예의 회로 계통도를 도시한다. 동일 도면에 있어서 제7도와 동일 구성 부분에는 동일 부호를 붙여서, 그 설명을 생략한다.

제8도에 있어서는 가산기(25)와 감산기(24)가 제7도의 경우와 역의 순서로 설치가 되어 있는 점이 다르다. 또한, 상기 시정수 회로(4)의 시정수 Ts를, 상기 프리엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스양 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수 T에 대해서

T＞Ts＞T/(X+1)

로 설정한다.

제9도는 본 발명의 제6실시예의 블럭 계통도를 도시한다. 동일 도면에 있어서 앞 실시예와 동일 구성부분에는 동일 부호를 붙여서 그 설명을 생략한다.

동일한 도면에 있어서 개폐 스위치(11)가 개방된 이 회로는 프리엠퍼시스 회로로서 동작하여, 입력단자(1)에 들어간 기록 영상 신호는 시정수 회로(4)에 의해 그 고주파 성분이 여파된 후 귀환로중 제1비선형 회로(26)에 의해 진폭제한된 후 시정수에 따르는 계수 회로(27)를 거쳐서 입력쪽으로 귀환되어, 입력 영상 신호와 가산기(3)에 의해 가산되어 시정수 회로(4)의 입력으로 되어, 그 출력을 제2비선형 회로(28)에 의해 재차 진폭제한되어, 엠퍼시스양에 따르는 계수 회로(29)를 거쳐 가산기(8)에 있어서 이 입력 영상 신호와 가산되어 출력 단자(10)로부터 인출된다.

개폐 스위치(11)가 폐쇄된 경우에는 이 회로는 디엠퍼시스 회로로서 동작한다. 제2계수 회로(29)까지의 신호의 전달 경로는, 프리엠퍼시스의 경우와 동일하고, 제2계수 회로(29)의 출력은 입력쪽에 귀환되어, 감산기(2)에 있어서 이 입력 영상신호와 감산된 후 출력단자(9)로부터 인출된다.

본 실시예에 있어서는 동일한 도면에 도시하는 바와 같이 귀환로중 제1계수 회로(27)의 입력쪽에 제1비선형 회로(26)를 제2계수 회로(29)의 입력쪽에 제2비선형회로(28)를 각각 독립적으로 설치해, 그들의 양쪽 또는 어느 한편의 입력 진폭 대 출력 진폭 특성이, 입력 진폭이 커짐에 따라서 최소한 3단계로 그 직선 부분의 경사가 변화하는 것이다. 또한, 상기 시정수 회로(4)의 시정수 Ts를, 상기 프리엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스양 X, 잡음저감 효과가 시작되는 주파수에 대응한 시정수 T에 대해서

T＞Ts＞T/(X+1)

로 설정한다.

제10도는 본 발명의 제7실시예의 블럭 계통도를 도시한다. 동일한 도면에 있어서 전의 실시예와 동일한 구성부분에는 동일한 부호를 붙여서, 그 설명을 생략한다.

본 실시예에 있어서는 개폐 스위치(22)가 폐쇄된 경우에는 프리엠퍼시스 회로로서 동작하여, 개방된 경우에는 디엠퍼시스 회로로서 동작한다. 또한, 상기 시정수 회로(4)의 시정수 Ts를, 상기 프리엠퍼시스 회로 및 디엠퍼시스 회로의 엠퍼시스양 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수 T에 대해서

T＞Ts＞T/(X+1)

로 설정한다.

상술하는 바와 같이 본 발명에 의하면, 귀환형을 사용하고 있으므로서, 불규칙 잡음에 대해서는 엣지후의 잔류 잡음 기간을 적게받고, 또한 시정수 Ts를 T＞Ts＞T/(X+1)로 설정하므로서, 인펄스 잡음에 대해서도 말하자면 가로로 긋는 잡음을 일으키는 일이 없다. 또한 입력 진폭 대 출력 진폭 특성의 직선부분이, 입력 진폭에 의해서 3단계로 변화하는 비선형회로를 사용하므로서, 비선형 회로의 소진폭 입력시의 이득을 크게하는 일이 가능해져, 화이트 클립으로 잘라내는 양을 증가하는 일이 없고, 엠퍼시스양을 크게 할 수가 있다. 이것에 의해 재생시의 잡음을 종래 이상으로 개선할 수 있는 특징을 갖는다. 이것은 또한 종래의 3㎒정도의 전송 대역에서 5㎒정도의 전송 대역으로 확대한 VTR에 있어서, 전송 대역이 넓어지므로서, 증가하는 잡음을 저감시키기 때문에, 엠퍼시스양을 증가하고 싶은 요청에도 합치한다.

제22도는 본 발명의 제8실시예의 블럭 계통도를 도시한다. 이 회로는 스위치(517)가 폐쇄되었을때에는, 재생계 디엠퍼시스 회로로서, 또한 스위치(517)가 개방되었을때에는, 기록계 프리엠퍼시스 회로로서 동작한다.

스위치(517)가 개방한 경우, 입력단자(58)에 들어온 기록 입력 영상신호는 감산 회로(529) 및 가산회로(510)에 차례로 공급된다. 가산회로(510)의 출력 신호는, 시정수 회로(고역 필터)(52)를 거쳐서 고주파 성분을 여파한 후, 비선형 회로(511)에 의해 비선형 특성을 부여하며, 그 출력의 한편은 시정수의 설정에 따르는 제1계수 회로(512)를 거쳐서 귀환되어, 상기 가산회로(510)에 공급된다.

비선형 회로(511)의 출력의 또 한편은 엠퍼시스양에 따르는 제2계수 회로(513)를 거쳐서, 저역 필터(514)에 의해 그 저주파수 성분을 여파시킨 후, 가산회로(515)에 의해 이 입력 영상 신호와 가산되어서, 출력단자(516)로부터 인출된다.

스위치(517)가 폐쇄된 경우에는, 입력단자(58)에 들어온 재생 입력 영상신호는, 저역 필터(514)까지는 상기 프리엠퍼시스시와 동일한 경로를 더듬어, 상기 저역 필터(514)의 출력은 상기한 감산회로(529)에 공급되어, 입력 영상신호와 감산된 후, 출력단자(56)로부터 인출된다.

상기 엠퍼시스 회로에 있어서, 시정수 회로(52)의 시정수 Ts를, 엠퍼시스 회로의 엠퍼시스양을 X, 잡음 저감 효과가 시작되는 주파수에 대응하는 시정수를 T라 하였을 때

로 설정한다. 이에 의해 본 출원인이 먼저 일본국 특허출원소화 61-171393호에서 제안한 엠퍼시스 회로에 있어서 상세히 기술한 바와 같이, Ts가 (1)식과 같이 설정되어 있으므로 인펄스 잡음이 들어온 경우에, 그 인펄스 잡음이 시정수 회로의 출력에 나타난 때의 입하를 급하게 할 수가 있으므로서 인펄스 잡음에 의한 가로그는 잡음을 야기시키기 어렵게 할 수가 있다.

또한 불규칙한 잡음이 들어온 경우에도, 종래부터 알려져 있는 바와 같이 귀환형을 사용하므로서, 출력 신호에 그 잡음이 잔류하는 시간을 짧게 할 수가 있다. 이와 같이 (1)과 같이 설정하므로서 상기 엠퍼시스 회로는, 인펄스 잡음 및 불규칙한 잡음이 들어온 경우에도 양호하게 대처할 수가 있게 된다.

또한 제22도중에 있어서 저역필터(514)는, 예를들자면 제23도에 그 주파수 특성을 도시하는 바와 같이, 3㎒ 부근을 컷오프 주파수로 하는 저역 필터이다. 엠퍼시스양에 따르는 제2계수 회로(513)의 후에 이와 같은 저역필터(514)를 삽입하므로서, 엠퍼시스 회로 전체의 프리엠퍼시스 특성은 제24도에 실선으로 도시하는 바와 같이, 3㎒ 부근을 피크로하여, 그것보다 높은 주파수에 있어서는 그 출력 진폭을 재차 감소로 향한다. 또한 동일한 도면중, 비교를 위해 저역 필터(514)를 삽입하지 않는 경우의 프리엠퍼시스 특성을 일점 쇄선으로 도시하였다.

디엠퍼시스 특성에 대해서는, 디엠퍼시스 회로가 프리엠퍼시스 회로와 본질적인 부분의 회로를 겸용하고 있기 때문에, 상술하는 프리엠퍼시스 특성과는 상보적인 특성이 얻어진다.

이와 같이 저역 필터(514)에 의해 고주파 영역에서의 엠퍼시스양을 감소시키므로서, 주파수 변조된 휘도 신호의 하측 파대에서 저역 변환 반송색 신호와 겹치는 부분의 파워를 억제시킬 수가 있게 된다.

제25도는 본 발명의 제9실시예의 블럭 계통도를 도시한다. 동일 도면중, 제22도와 동일 구성 부분에는 동일 부호를 붙여서, 그 설명을 생략한다. 시정수 회로(518)는 콘덴서와 저항으로 되며, 감산기를 사용하지 않으므로서 제22도에 있어서 시정수 회로(52)와 비교하여 구성이 간단하다.

제26도는 본 발명의 제10실시예의 블럭 계통도를 도시한다. 동일 도면중, 제22도와 동일한 구성부분에는 동일 부호를 붙여, 그 설명을 생략하였다.

본 실시예에 있어서는, 시정수 회로(52)의 출력쪽에 있어서 신호는 2개로 분기되어, 한편은 제1비선형회로(519) 및 제1계수 회로(512)를 차례로 통해서 가산회로(510)에 공급되므로 귀환 루프를 형성하여, 다른 편은 제2비선형 회로(520)를 거쳐서 제2계수 회로(513)로 공급된다. 그와 동시에 제1비선형 회로(519)의 진폭 제한레벨을 L1, 제2비선형 회로(520)의 진폭 제한 레벨을 L2로 표시할때에

로 되도록 설정한다. 이와 같이 진폭 제한 레벨을 설정하며, (1)식의 관계가 있으므로, 상기 루프중에 있어서 신호의 진폭이 L1이하로 내려갔을때의 감쇠 시정수를 Ts보다도 적은 T/(X+1)로 할 수가 있다. 이로 인하여 빨리 감쇠시킬 수가 있다.

따라서, 엠퍼시스양에 직접적으로 따르는 비선형회로(520)에 의해 진폭 제한을 받고 있는 시간폭을, L1을 적당한 값으로 선택하므로서 설정할 수가 있다. 이에 따라 화이트 클립 회로 또는 다크클립 회로에 있어서 파형 결손을 저감시킬 수 있고, 또한 재생시의 큰 진폭 입력시에 생기는 잡음의 잔류 시간을 줄일 수가 있다.

제27도는 본 발명의 제11실시예의 블럭 계통도를 도시한다. 동일 도면중, 제22도와 동일한 구성 부분에는 동일 부호를 붙여, 그 설명을 생략한다. 본 실시예의 엠퍼시스 회로에 있어서는 스위치(522)가 개방될때는, 재생계 디엠퍼시스 회로로서, 스위치(522)가 폐쇄될때에는, 기록계 프리엠퍼시스 회로로서 동작한다.

스위치(522)가 폐쇄된 경우, 입력단자(58)에 들어온 기록 입력 영상 신호는, 가공 회로(515) 및 감산회로(5121)를 차례로 통한다. 저역 필터(514)까지는 제22도의 경우와 동일한 경로를 더듬어, 저역 필터(514)의 출력 신호는 귀환하여 상기 가산회로(515)에 공급되어, 입력 영상 신호와 가산되어서 출력 단자(516)로부터 인출된다.

스위치(522)가 개방된 경우, 입력단자(58)로 들어온 재생 입력 영상 신호는 저역 필터(514)까지는, 스위치(522)가 폐쇄된때와 동일한 경로를 더듬어, 저역 필터(514)의 출력 신호는 감산회로(529)에 있어서 이 입력 영상 신호와 감산되어 출력단자(56)로부터 인출된다.

제28도는 본 발명의 제12실시예의 블럭 계통도를 도시한다. 동일 도면에 있어서 제26도 및 제27도와 동일한 구성부분에는 동일 부호를 붙여, 그 설명을 생략한다.

본 실시예는 제26도와는 역으로 스위치(522)가 개방될때는 디엠퍼시스 회로로서, 폐쇄될때는 프리엠퍼시스 회로로서 동작하나, 비선형 회로를, 시정수에 따르는 계수 회로의 입력측과, 엠퍼시스양에 따르는 계수회로의 입력측에 각각 독립적으로 설치하므로서 인한 효과는 제26도의 제10실시예의 경우와 동일하다.

제29도는 본 발명의 제13실시예의 블럭 계통도를 도시한다. 동일한 도면에 있어서 제22도와 동일한 구성 부분에는 동일 부호를 붙여, 그 설명을 생략한다.

제29도에 있어서, 스위치(517)가 개방될때에는, 입력단자(58)에 들어온 기록 입력 영상 신호는 감산회로(59) 및 가산회로(510)로 차례로 공급되어, 가산회로(510)의 출력신호는 시정수 회로(52) 및 비선형 회로(511)를 거쳐서 계수 회로(523)에 공급되어, 그 출력 신호는 저역 필터(514)를 거쳐 상기 가산 회로(510)로 공급된다. 여기에서 입력 영상 신호와 가산되어 출력단자(516)로부터 인출된다.

스위치(517)가 폐쇄될때는, 입력 단자(58)로 들어온 재생 입력 영상 신호는 저역 필터(514)까지는, 프리엠퍼시스시와 동일한 경로를 더듬어, 저역 필터(514)의 출력 신호는 가산회로(510) 및 감산회로(59)에 공급된다. 감산기(59)에 있어서 입력 영상 신호와 감산된 신호는 출력단자(56)로부터 인출된다.

제30도는 본 발명의 제14실시예의 블럭 계통도를 도시한다. 동일 도면에 있어서, 제29도와 동일 구성부분에는 동일 부호를 붙여서, 그 설명을 생략한다. 제30도에 있어서는 스위치(522)가 폐쇄될때에는 기록계의 프리엠퍼시스 회로로서, 스위치(522)가 개방될때는 재생계의 디엠퍼시스 회로로서 동작한다.

스위치(522)가 폐쇄될때는, 입력단자(58)에 들어온 기록 입력 영상 신호는, 가산회로(515) 및 감산회로(521)로 차례로 공급된다. 감산 회로(521)의 출력 신호는 시정수 회로(52), 비선형 회로(511), 계수 회로(523) 및 저역 필터(514)를 거쳐서 입력측으로 귀환하여, 상기 감산회로(521) 및, 상기 가산회로(515)의 입력측에 공급된다. 가산회로(515)에 있어서 입력영상 신호와 가산된 후 출력단자(510)로부터 인출된다.

스위치(522)가 개방될때에는 입력 단자(58)에 들어온 재생 입력 영상 신호는, 저역 필터(514)까지는 스위치(522)가 폐쇄되어 있을때와 동일한 경로를 더듬어, 저역 필터(514)의 출력은 감산 회로(521)로 공급되어, 거기에서 입력 영상 신호와 감산되어 출력단자(56)로부터 인출된다.

제31도는, 본 발명의 제15실시예의 블럭 계통도를 도시한다. 본 실시예는 기록계 프리엠퍼시스 회로만으로 되는 엠퍼시스 회로에 본 발명을 적용한 실시예이다. 동일 도면에 있어서 제22도와 동일한 구성 부분에는 동일 부호를 붙여, 그 설명을 생략한다. 입력단자(524)에는 기록 영상 신호만이 입력된다. 디엠퍼시스시에는 이 회로가 갖는 프리엠퍼시스 특성과 상보적인 디엠퍼시스 특성을 재생 신호에 부여하지 않으면 안된다.

제32도는, 본 발명의 제16실시예의 블럭 계통도를 도시한다. 본 실시예도 기록계 프리엠퍼시스 회로만으로 되는 엠퍼시스 회로에 본 발명을 적용한 실시예이다. 동일 도면에 있어서 제27도 및 제31도와 동일 구성 성분에는 동일 부호를 붙여, 그 설명을 생략한다. 입력단자(524)에는 기록 영상 신호만이 입력된다. 프리엠퍼시스 회로를 거쳐 기록된 신호를 재생할때에는, 프리엠퍼시스 회로의 프리엠퍼시스 특성과 상보적 디엠퍼시스 특성을 갖는 디엠퍼시스 회로를 통과시키지 않으면 정상인 화면을 얻을 수는 없다.

제33도는 본 발명의 제17실시예의 블럭 계통도를 도시한다. 본 실시예는 재생계 디엠퍼시스 회로만으로 되는 엠퍼시스 회로에 본 발명을 적용한 실시예이다. 동일 도면에 있어서 제26도와 동일한 구성부분에는 동일한 부호를 붙여서, 그 설명을 생략한다. 입력단자(525)에는 재생 영상 신호만이 입력되어, 디엠퍼시스 특성을 부여한 신호가 출력 단자(55)에서 인출된다.

제34도는 본 발명의 제18실시예의 블럭 계통도를 도시한다. 본 실시예도 재생 디엠퍼시스 회로만으로 되는 엠퍼시스 회로에 본 발명을 적용한 실시예이다. 동일 도면에 있어서 제23도 및 제33도와 동일 구성성분에는 동일한 부호를 붙여, 그 설명을 생략한다. 본 실시예에서는 제26도에 도시한 제10실시예와 동일하게 비선형 회로를 2개 설치하고 있으므로서, 이 회로는 상보적인 프리엠퍼시스 회로에 의해 파형 결손이 적은 신호로서 기록된 신호를, 그대로 재생시킬 수 있다. 또한 큰 진폭 입력시에 생기는 잡음의 잔류 시간을 감소시킬 수 있다.

또한 상기 제22 내지 제32실시예에 있어서, 계수 회로가 1개만인 경우에는 그 계수 회로(523)의 출력측에로, 또는 계수 회로가 2개 있는 경우에는 제2계수 회로(513)의 출력측에, 각각 저역 필터(LPF)를 설치하고 있으나, 저역 필터를 설치하는 위치로서는, 엠퍼시스양에 영향을 주는, 시정수 회로(52), (518)에서 상기 계수 회로(523)의 출력측까지의 사이, 또는 시정수 회로(52), (518)에서 상기 제2계수 회로(513)의 출력측까지의 사이면, 상기 실시예와 동일한 효과가 얻어진다.

상술하는 바와 같이 본 발명에 의하면, 엠퍼시스양의 설정에 따르는 장소에 저역 필터를 설치하므로서, 휘도 신호의 고주파 영역에서의 엠퍼시스 양을 크게하여도, FM 휘도 신호가 하측파대에서 저역 변환 반송색 신호의 주파수와 겹쳐지는 부분의 파워를 종래에 비해 억제할 수가 있으므로서, FM 휘도 신호가 색신호에 주는 영향을 경감시킬 수가 있어, 상기 저역 필터를 설치하므로서 불필요한 발진을 방지할 수가 있다. 또한 시정수 회로의 시정수를 소정의 범위내의 값으로 설정하므로서, 종래 불규칙한 잡음에 대해서는 양호하게 대처할 수 있으나, 인펄스, 잡음에 대해서는 가로로 그은 잡음이 발생하는 결점이 있었던 귀환형 엠퍼시스 회로에 대해서, 인펄스 잡음이 들어왔을때에도 가로로 그은 잡음을 저감시킬 수 있고, 또한 불규칙한 잡음에 대해서도 양호하게 대처하므로서, 총합적인 화질을 향상할 수 있는 특징을 갖는다.

제44도에 본 발명의 19실시예의 회로도를 도시한다. 제44도에 도시하는 바와 같이 입력 단자(91)는 NPN 트랜지스터 Q₁의 베이스 및 NPN 트랜지스터 Q₃의 베이스에 각각 접속된다. 또한, NPN 트랜지스터 Q₁, Q₄의 베이스 정전압원(912)에 각각 접속된다.

트랜지스터 Q₁, Q₂, Q₃, Q₄의 에미터는 정전류원(98), (99), (910), (911)에 각각 접속되어, 트랜지스터 Q₁의 에미터와 정전류원(98)의 접속점과 트랜지스터 Q₂의 에미터와 정전류원(99)의 접속점 사이에는 저항(95)이 접속되어, 트랜지스터 Q₃의 에미터와 정전류원(910)과의 접속점과 트랜지스터 Q₄의 에미터와 정전류원(911)과의 접속점 사이에는 저항(96)이 접속된다.

출력 단자(94)는 트랜지스터 Q₂의 콜렉터와 트랜지스터 Q₄의 콜렉터와 바이어스 전원에 접속된 저항(97)의 접속점에 접속된다.

트랜지스터 Q₁, Q₂, 저항(95), 정전류원(98), (99)은 진폭 제한기(92)를, 트랜지스터 Q₃, Q₄, 저항(96), 정전류원(910), (911)은 진폭 제한기(93)을 구성하고 있다.

진폭 제한기(92)는 제45도에 도시하는 바와 같이, 입력 진폭이 C 이하인때는 차동 앰프로서 동작하여, C 이상인때에는 진폭 제한 동작하는 특성을 갖는 진폭 제한기이다.

또한 진폭 제한기(93)는 제45도 II에 도시하는 바와 같이 입력 진폭이 d(d＞c) 이하인때는 차동 앰프로서 동작하여 d 이상인때는 진폭 제한 동작하는 특성을 갖는 진폭 제한기이다.

본 실시예에서는 제45도에 도시하는 바와 같은 입력 진폭 대 출력 진폭 특성이 다른 2개의 진폭 제한기(92)의 특성 I 및 진폭 제한기(93)의 특성 II의 출력을 가산하여 제48도에 도시하는 바와 같은 특성을 얻으려는 것이다.

다음에 본 실시예의 회로의 동작을 설명한다. 입력 신호가 제48도 c보다 적은 경우 진폭 제한기(92) 및 진폭 제한기(93)는 함께 차동 안테나로서 동작하여, 그 출력이 가산되어서, 이득은 크게 잡힌다. 이때의 이득은, 저항(95), (96), (97)의 저항값을 각각 R₅, R₆, R₇로 R₅＜R₆로 하여 정전류원(98), (99), (910), (911)의 값을 I₂로 하면,

R₇(R₅+R₆+4h/I₂)/{(R₅+2h/I₂)ㆍ(R₆+2h/I₂)}

로 된다(단, h=KT/q, K : 보르쯔만 정수, T : 절대온도, q : 전기 소량이다). 제48도 c에서 d사이에서는 진폭 제한기(92)의 트랜지스터 Q₁는 입력 신호가 정전압원(912)의 정전압에 대해서 정극성인때 온, 부극성인때는 오프로 되어, 트랜지스터 Q₂는 상기 정전압에 대해서 정극성인때는 오프 부극성인때는 온으로 되어, 진폭 제한기(93)는 c 이하인때 동일하게 차동 앰프로서 동작한다. 이때의 이득은, 저항(96), (97)의 값을 각각 R₆, R₇정전류원(910), (911)의 값을 I₂라 하면

R₇/(R₆+2h/I₂)

로 된다(단, h=KT/q, K : 보르쯔만 정수, T : 절대온도, q : 전기소량이다). 다음에 제48도 d 이상인때는 진폭 제한기(92)는 c에서 d인때와 동일한 동작을 하여, 진폭 제한기(93)는 정극성인때는 트랜지스터 Q₃가 온, 부극성인때는 오프로 되며, 트랜지스터 Q₄가 정극성인때는 오프, 부극성인 때는 온으로 되는 동작을 한다.

따라서, 개개의 진폭 제한기의 출력을 가산하므로서, 전체의 이득은 크게된다. 또한, 개개의 진폭 제한기의 진폭 제한하는 값을 바꾸므로서, 제46도, 제48도의 출력 a, b를 자유롭게 바꿀수가 있다. 본 실시예에 의해 얻어지는 파형을 제50도에 도시한다. 도면중, (933)은 하드 제한기, (934), (935)는 소프트 제한기의 부분이며, 본 실시예에서는 복수의 진폭 제한기의 출력을 가산하여 소프트 제한기를 구성하기 때문에 제46도, 제48도 a, b 등의 레벨이 자유롭게 설정이 된다.

제47도는 다른 실시예의 회로도를 도시한다. 도면중, 제44도와 동일한 구성부분에는 동일 부호를 붙여서 그 상세한 설명은 생략한다.

본 실시예에서는 트랜지스터 Q₁의 콜렉터와 바이어스 전원에 접속된 저항(97a)의 접속점은 NPN 트랜지스터 Q₁₀의 베이스에 접속되어, 트랜지스터 Q₄의 콜렉터와 바이어스 전원에 접속된 저항(97b)과의 접속점은 NPN 트랜지스터 Q₉에 접속된다.

트랜지스터 Q₉에는 저항(928a)과 정전류원(929a)이 직렬로 접속되어 있어서, 저항(928a)과 정전류원(929a)과의 접속점은 NPN 트랜지스터 Q₅의 베이스에 접속된다. 또한 트랜지스터 Q₁₀에도 저항(928b)과 정전류원(929b)이 직렬로 접속이 되어 있어서, 저항(928b)과 정전류원(929b)와의 접속점은 NPN 트랜지스터 Q₆의 베이스에 접속된다.

트랜지스터 Q₅, Q₆의 에미터에는 정전류원(932a), (932b)이 접속되어 있어서, 트랜지스터 Q₅의 에미터와 정전류원(932a)과의 접속점과 트랜지스터 Q₆의 에미터와 정전류원(32b)과의 접속점 사이에는 저항(931)이 접속된다.

출력 단자(936)는 트랜지스터 Q₆와 바이어스 전류에 접속된 저항(97c)과의 접속점에 접속된다.

트랜지스터 Q₉, 저항(928a), 정전류원(929a)은 버퍼 회로(925a)를 구성하여, 트랜지스터 Q₁₀, 저항(928b), 정전류원(929b)는 버퍼 회로(925b)를 구성하고 있다. 또한, 트랜지스터 Q₅, Q₆, 저항(931), 정전류원(932a), (932b)은 차동 앰프(926)를 구성하고 있다.

다음으로 상기한 실시예의 동작을 설명한다. 여기에서 진폭 제한기(92) 및 (93)의 동작은 상기 실시예와 거의 동일하므로 설명은 생략한다. 트랜지스터 Q₁의 콜렉터에 출력단을 설치하였으므로 트랜지스터 Q₂와 콜렉터를 출력단으로 한 경우와는 출력 신호가 역극성으로 되기 때문에 진폭 제한기(92)의 출력은 (-A)로 하고, 진폭 제한기(93)의 출력은 B로 하면, 각각의 출력은 버퍼 회로(925a) 또는 (925b)를 거쳐서 차동 앰프(926)에 공급된다. 차동 앰프(926)에서는 입력의 차를 따라서 출력으로 하기 때문에, 그 출력은 B-(-A)=A+B로 되어 출력단(936)에는 진폭 제한기(92) 및 (93)의 출력의 화가 나타나게 된다.

또한, 상기한 2개의 실시예는 2개의 입력 진폭 대 출력 진폭 특성이 다른 진폭 제한기와 진폭 제한기의 출력을 가산하는 가산기에서 3개의 경사진 입력 진폭 대 출력 진폭 특성을 갖는 진폭 제한 회로를 구성하였으나, 2개 이상의 입력 진폭 대 출력 진폭 특성이 다른 진폭 제한기와 그 진폭 제한기의 출력을 가산하는 가산기에 의해 3개 이상의 경사진 입력 진폭 대 출력 진폭 특성을 갖는 진폭 제한 회로를 구성할 수도 있다.

상술하는 바와 같이 본 발명에 의하면, 복수의 진폭 제한기의 진폭 제한값(제한 레벨)을 적당하게 바꾸므로서 입력 진폭 대 출력 진폭 특성의 3단계 이상의 경사진 변곡점의 진폭 설정이 자유롭게 되므로, 불필요한 증폭을 하지 않아도 되며, 동적 범위의 점에서 유리하게 되며, 또한, 진폭 제한 회로 전체의 입력 진폭 대 출력 진폭 특성의 경사를 크게 취하고자 하는 경우라도, 개개의 진폭 제한기의 입력 진폭 대 출력 진폭 특성의 경사는 적게되므로 오프셋이 적게되고, 제한기의 한쪽 효과를 적게할 수 있는 등의 특징을 갖는다.

Claims (14)

1. 영상 신호가 연산 회로(3, 20, 24, 25)의 한편의 입력쪽에 공급되어, 이 연산 회로의 출력의 고주파 성분이 시정수 회로(4, 18)에 의해 여파되어, 비선형 회로(5)에 의해 비선형 특성을 부여받은 후, 계수 회로(6, 23)를 거쳐서 상기연산 회로(3)의 다른편의 입력쪽에 공급되는 귀환 루프를 최소한 갖는 엠퍼시스 회로에 있어서, 이 비선형 회로(3)는 그 입력 진폭이 적을수록 이득이 크고, 또한 입력 진폭이 커짐에 따라서 직선부분의 경사가 최소한 3단계로 변화하여 적어지는 입력 진폭 대 출력 진폭 특성을 갖고, 상기 시정수 회로의 시정수를 Ts 상기한 엠퍼시스 회로의 엠퍼시스양을 X, 잡음 저감 효과가 시작되는 주파수에 대응하는 시정수를 T로 하였을때

   T＞Ts＞T/(X+1)

   로 설정되는 것을 특징으로 하는 엠퍼시스 회로.
2. 제1항에 있어서, 상기 엠퍼시스 회로는 기록시에 사용되는 프리엠퍼시스 회로인 것을 특징으로하는 엠퍼시스 회로.
3. 제1항에 있어서, 상기 엠퍼시스 회로는 재생시에 사용되는 디엠퍼시스 회로인 것을 특징으로 하는 엠퍼시스 회로.
4. 제1항에 있어서, 상기 엠퍼시스 회로는 재생시에 사용되는 디엠퍼시스 회로와 기록시에 사용되는 프리엠퍼시스 회로를 겸용한 엠퍼시스 회로인 것을 특징으로 하는 엠퍼시스 회로.
5. 영상 신호가 제1연산 회로(3, 20)의 한편의 입력쪽에 공급되어, 연산 회로의 출력의 고주파 성분이 시정수 회로(4)에 의해 여파되어, 제1비선형 회로(26)에 의해 비선형 특성을 부여한 후 제1계수 회로(27)를 거쳐서 상기 제1연산 회로(3, 20)의 다른편의 입력쪽에 공급되는 귀환 루프를 갖고, 상기 시정수 회로(4)의 출력쪽에서 분기한 영상 신호는 제2비선형 회로(28)에 의해 비선형 특성을 부여하여, 제2계수 회로(29)를 거쳐서 제2연산 회로(8, 21)의 입력쪽에 공급되어, 입력 영상 신호와 연산되는 구성의 엠퍼시스 회로에 있어서, 상기 제1비선형 회로(26) 및 제2비선형 회로(28)중 최소한 한편은, 그 입력 진폭이 적을수록 이득이 크고 또한 입력 진폭이 커짐에 따라서 직선 부분의 경사가 최소한 3단계로 변화하여 적어지는 입력 진폭 대 출력 진폭 특성을 갖고, 상기 시정수 회로(4)의 시정수를 Ts, 상기 엠퍼시스 회로의 엠퍼시스 양을 X, 잡음 저감 효과가 시작되는 주파수에 대응하는 시정수를 T로 하였을때,

   T＞Ts＞T/(X+1)

   로 설정되는 것을 특징으로 하는 엠퍼시스 회로.
6. 제5항에 있어서, 상기 엠퍼시스 회로는 기록시에 사용되는 프리엠퍼시스 회로인 것을 특징으로 하는 엠퍼시스 회로.
7. 제5항에 있어서, 상기 엠퍼시스 회로는 재생시에 사용되는 디엠퍼시스 회로인 것을 특징으로 하는 엠퍼시스 회로.
8. 제5항에 있어서, 상기 엠퍼시스 회로는 재생시에 사용되는 디엠퍼시스 회로와 기록시에 사용되는 프리엠퍼시스 회로를 겸용한 엠퍼시스 회로인 것을 특징으로 하는 엠퍼시스 회로.
9. 입력 영상 신호가, 제1연산 회로(510, 521)를 통해서 시정수 회로(52, 518)에 공급되어, 그후 비선형 회로(511, 519)에 의해 비선형 특성을 부여하여, 제1계수 회로(512)를 거쳐서 상기 제1연산 회로(510, 521)에 공급되는 귀환 루프를 최소한으로 구비하고, 엠퍼시스양에 따르는 제2계수 회로(513)에 상기 귀환 루프에서 분기한 신호를 직접, 또는 상기 비선형 회로(519)는 다른 비선형 회로(520)를 거쳐서 공급하여, 제2계수 회로(513)의 출력 신호를 제2연산 회로(515, 59)에 의해, 입력 영상 신호와 연산하여, 이것에서 출력 영상 신호로서 인출하는 구성의 엠퍼시스 회로로서, 상기 시정수 회로(52, 518)의 시정수를 Ts, 상기 엠퍼시스 회로의 엠퍼시스양을 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수를 T로 하였을때

   T＞Ts＞/(X+1)

   로 설정함과 함께 이 시정수 회로(52, 518)의 출력에서 제2계수 회로(513)의 출력까지의 어떤 장소에, 상기 입력 영상 신호의 고주파 영역에서의 엠퍼시스양을 억제하기 위한 저감 필터(514)를 설치한 것을 특징으로 하는 엠퍼시스 회로.
10. 입력 영상 신호가 제1 및 제3연산 회로(510, 521, 529, 535)를 차례로 통해서 시정수 회로(52, 518)에 공급되어, 그후 비선형 회로(511, 519)에 의해 비선형 특성을 부여받아, 제1계수 회로(512)를 거쳐서 제1연산 회로(510, 521)에 공급되는 귀환 루프를 최소한 구비하여, 엠퍼시스양에 따르는 제2계수 회로(513)에 상기 귀환 루프에서 분기한 신호를 직접적으로, 또는 상기 비선형 회로(519)와는 다른 비선형 회로(520)를 거쳐서 공급하여, 제2계수 회로(513)의 출력 신호를 제3연산 회로(529, 535)에 의해 이 입력 영상 신호와 연산함과 함께, 제2계수 회로의 출력 신호를 스위치(517, 522)를 거쳐서 제1연산 회로(510, 521)에 공급하여, 이 입력 영상 신호와 연산하여, 스위치가 개방된 경우에는, 제2연산 회로(515, 59)로부터 제1엠퍼시스 특성이 부여된 출력 영상 신호를 인출하여, 스위치(517, 522)가 폐쇄된 경우에는, 제1연산 회로로부터 제1엠퍼시스 특성과 상보적인 제2엠퍼시스 특성이 부여된 출력 영상 신호를 인출하는 구성의 엠퍼시스 회로로서, 상기 시정수 회로(52, 518)의 시정수를 Ts, 상기 엠퍼시스 회로의 엠퍼시스양을 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수를 T로 하였을때

    T＞Ts＞/(X+1)

    로 설정함과 동시에, 시정수 회로(52, 518)의 출력에서 제2계수 회로(513)의 출력까지의 어떤 장소에, 상기 입력 영상 신호의 고주파 영역에서의 엠퍼시스양을 억제하기 위한 저역 필터(514)를 설치하는 것을 특징으로 하는 엠퍼시스 회로.
11. 입력 영상 신호가 연산 회로(510, 521)를 통해서 시정수 회로(52)로 공급되어, 그후 비선형 회로(511)에 의해 비선형 특성을 부여하여, 계수 회로(523)를 거쳐서 상기 연산 회로에 공급되는 귀환 루프를 갖고, 상기 연산 회로(510, 521)의 출력측에서 출력 영상 신호로서 인출하는 구성의 엠퍼시스 회로로서, 상기 시정수 회로(52)의 시정수를 Ts, 상기 엠퍼시스 회로의 엠퍼시스양을 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수를 T로 하였을때

    T＞Ts＞/(X+1)

    로 설정을 하는 것과 함께, 시정수 회로(52)의 출력에서 상기 계수 회로(523)의 출력까지의 어떤 장소에, 상기 입력 영상 신호의 고주파 영역에서의 엠퍼시스양을 억제하기 위한 저역 필터(514)를 설치한 것을 특징으로 하는 엠퍼시스 회로.
12. 입력 영상 신호가 제1 및 제2의 연산 회로(510, 521, 515, 59)를 차례로 통해서 시정수 회로(52)로 공급되어, 그후 비선형 회로(511)에 의해 비선형 특성을 부여받아, 계수 회로(523)를 거쳐서 제2연산 회로(515, 59)에 공급되는 귀환 루프를 갖고 제1연산 회로(510, 521)로, 상기 귀환 루프의 계수 회로(523)의 출력측에서 분기한 신호를 스위치(517, 522)를 거쳐서 공급하여, 스위치(517, 522)가 개방된 경우에는, 제2연산 회로(515, 59)로부터 제1엠퍼시스 특성이 부여된 출력 영상 신호를 인출하여, 이 스위치(517, 522)가 폐쇄된 경우에는, 제1연산 회로(510, 521)로부터, 제1엠퍼시스 특성과 상보적인 제2엠퍼시스 특성이 부여된 출력 영상 신호를 인출하는 구성의 엠퍼시스 회로로서, 상기 시정수 회로(52)의 시정수를 Ts, 엠퍼시스 회로의 엠퍼시스양을 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수를 T로 하였을때

    T＞Ts＞/(X+1)

    로 설정함과 동시에, 귀환 루프중, 시정수 회로(52)의 출력과 상기 분기점 사이의 어떤 장소에, 상기 입력 영상 신호의 고주파 영역에서의 엠퍼시스양을 억제하기 위한 저역 필터(514)를 설치하는 것을 특징으로 하는 엠퍼시스 회로.
13. 입력 진폭 대 출력 진폭 특성이 최소한 3단계 이상의 경사로 변화하는 특성을 갖는 진폭 제한 회로에 있어서, 각각 2단계의 경사를 갖고, 또한, 서로 다른 입력 진폭 대 출력 진폭 특성을 갖고, 동일한 입력 신호의 진폭 제한을 하는 복수의 진폭 제한기(92, 93)와, 복수의 진폭 제한기(92, 93)에서 병렬로 인출된 각 출력 신호를 각각 가산하여 진폭 제한 회로의 출력으로 하는 가산기(97, 925a, 925b, 926)로서 형성되는 것을 특징으로 하는 진폭 제한 회로.
14. 입력 영상 신호가 제1 및 제3의 연산 회로(510, 521, 529, 535)를 차례로 통해서 시정수 회로(52, 18)로 공급되어, 그후 비선형 회로(511, 519)에 의해 비선형 특성을 부여받아, 제1의 계수 회로(512)를 거쳐서 제1의 연산 회로(510, 521)에 공급되는 귀환 루프를 최소한 구비하여, 엠퍼시스양에 따르는 제2계수 회로(513)에 상기 귀한 루프에서 분리한 신호를 직접적으로, 또는 상기 비선형 회로(519)와는 다른 비선형 회로(520)를 거쳐서 공급하여, 제2계수 회로(13)의 출력 신호를 제1연산 회로에 공급하여, 입력 영상 신호와 연산하여, 제1연산 회로로부터 엠퍼시스 특성이 부여된 출력 영상 신호를 인출하는 구성의 엠퍼시스 회로로서, 상기 시정수 회로(52, 518)의 시정수를 Ts, 상기 엠퍼시스 회로의 엠퍼시스량을 X, 잡음 저감 효과가 시작되는 주파수에 대응한 시정수를 T로 하였을때,

    T＞Ts＞/(X+1)

    로 설정함과 동시에, 시정수 회로(52, 518)의 출력에서 제2계수 회로(513)의 출력까지의 어떤 장소에, 상기 입력 영상 신호의 고주파 영역에서의 엠퍼시스량을 억제하기 위한 지역 필터(514)를 설치하는 것을 특징으로 하는 엠퍼시스 회로.

Images