KR910008868A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR910008868A
KR910008868A KR1019900017117A KR900017117A KR910008868A KR 910008868 A KR910008868 A KR 910008868A KR 1019900017117 A KR1019900017117 A KR 1019900017117A KR 900017117 A KR900017117 A KR 900017117A KR 910008868 A KR910008868 A KR 910008868A
Authority
KR
South Korea
Prior art keywords
transistor
semiconductor substrate
impurity
concentration
gate electrode
Prior art date
Application number
KR1019900017117A
Other languages
English (en)
Other versions
KR940002447B1 (ko
Inventor
이꾸오 오고우
마사오 나까도모
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR910008868A publication Critical patent/KR910008868A/ko
Application granted granted Critical
Publication of KR940002447B1 publication Critical patent/KR940002447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Abstract

내용 없음.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1의 실시예에 의한 DRAM의 단면구조도.

Claims (3)

  1. 반도체기판의 주표면에, 단위기억전하를 축적하는 메모리셀을 복수개 배열한 메모리셀어레이와, 이 메모리셀어레이에 대하여 소정의 기억정보의 기록ㆍ판독동작을 시키기 위한 주변회로와를 구비한 반도체장치에 있어서, 상기 메모리셀은, 상기 반도체기판의 주표면상에 연장된 복수의 워드선과, 이 워드선에 교차하는 방향에 연장된 복수의 비트선과의 교차부근방에 형성되어, 상기 반도체기판중에 형성된 1쌍의 불순물영역의 한쪽이 상기 비트선에 접속되어, 게이트전극이 상기 워드선에 접속된 트랜스퍼 게이트 트랜지스터와, 상기 트랜스퍼 게이트 트랜지스터의 다른쪽의 상기 불순물영역에 접속된 커패시터와를 구비하고, 상기 주변회로는, 상기 반도체기판의 표면중에 형성된 상대적으로 고농도의 영역과 상대적으로 저농도의 영역으로 부터 이루어지는 1쌍의 불순물영역과, 상기 반도체기판의 표면상에 절연막을 사이에 두고 형성된 게이트전극과를 가지는 상기 트랜스퍼 게이트 트랜지스터와 동일 도전형의 트랜지스터를 구비하고 있고, 상기 메모리셀의 상기 트랜스퍼 게이트의 1쌍의 불순물영역중, 적어도 상기 커패시터에 접속되는 측의 불순물농도는, 상기 주변회로의 상기 트랜지스터의 상대적으로 저농도의 불순물영역의 불순물농도와 거의 동등하게 설정되어 있는 반도체장치.
  2. 단일 농도의 불순물영역을 구비한 제1의 트랜지스터와, 2개의 다른 농도의 이중구조의 불순물영역을 구비한 제2의 트랜지스터가 동일 반도체기판상에 형성된 반도체장치의 제조방법으로서, 상기 반도체기판의 주표면상에 게이트절연막을 사이에 두고, 제1의 트랜지스터의 게이트전극과 제2의 트랜지스터의 게이트전극과를 형성하는 공정과, 상기 게이트전극을 마스크로 하여 상기 반도체기판중에 불순물을 이온주입하고, 상기 제2의 트랜지스터의 상대적으로 저농도의 불순물영역과, 이 저농도의 불순물영역과 동등한 농도를 가지는 상기 제1의 트랜지스터의 불순물영역과를 동시에 형성하는 공정과, 상기 제1의 트랜지스터의 영역의 표면상을 피복한 후, 상기 제2의 트랜지스터의 상기 게이트전극을 마스크로 하여 상기 반도체기판중에 불순물을 이온 주입하여, 상기 제2의 트랜지스터의 상대적으로 고농도의 불순물영역을 형성하는 공정과를 구비한 반도체장치의 제조방법.
  3. 반도체기판중에 서로 다른 농도의 이중구조를 가지는 1쌍의 불순물영역과, 이 불순물영역의 표면상에 형성된 도전층과를 포함하는 반도체장치의 제조방법으로서, 상기 반도체기판의 표면상에 절연층 및 게이트 전극을 형성하는 공정과, 상기 게이트전극을 마스크로 하여 상기 반도체기판중에 불순물이온을 이온주입하고, 상대적으로 저농도의 불순물영역을 형성하는 공정과, 상기 저농도의 불순물영역의 표면상에 불순물을 포함하는 상기 도전층을 형성하는 공정과, 열처리에 의하여 상기 도전층의 내부에 포함되는 상기 분순물을 상기 반도체기판중에 확산하여, 상대적으로 고농도의 불순물영역을 형성하는 공정과를 구비한 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017117A 1989-10-26 1990-10-25 반도체장치 및 그 제조방법 KR940002447B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-281409 1989-10-26
JP28140989 1989-10-26

Publications (2)

Publication Number Publication Date
KR910008868A true KR910008868A (ko) 1991-05-31
KR940002447B1 KR940002447B1 (ko) 1994-03-24

Family

ID=17638752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017117A KR940002447B1 (ko) 1989-10-26 1990-10-25 반도체장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2673385B2 (ko)
KR (1) KR940002447B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940000510B1 (ko) * 1991-03-20 1994-01-21 삼성전자 주식회사 반도체 메모리장치 및 그 제조방법
JP2908146B2 (ja) * 1992-10-01 1999-06-21 広島日本電気株式会社 半導体装置およびその製造方法
TW288200B (en) * 1995-06-28 1996-10-11 Mitsubishi Electric Corp Semiconductor device and process thereof
DE10218198C1 (de) * 2002-04-23 2003-12-18 Prokon Technologie Gmbh & Co K Laminator und Verfahren zum Herstellen eines Solarzellendachs eines Kraftfahrzeugs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072261A (ja) * 1983-09-28 1985-04-24 Fujitsu Ltd 半導体装置
JPS61156862A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体記憶装置
JPH0712058B2 (ja) * 1985-06-27 1995-02-08 株式会社東芝 半導体装置およびその製造方法
JPS63160265A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd 半導体集積回路装置
JP2810042B2 (ja) * 1987-09-16 1998-10-15 株式会社日立製作所 半導体集積回路装置
JP2615076B2 (ja) * 1987-09-19 1997-05-28 株式会社日立製作所 半導体集積回路装置の製造方法
JPH0821687B2 (ja) * 1989-05-31 1996-03-04 富士通株式会社 半導体装置及びその製造方法
JP2926775B2 (ja) * 1989-08-25 1999-07-28 ソニー株式会社 半導体メモリ

Also Published As

Publication number Publication date
KR940002447B1 (ko) 1994-03-24
JP2673385B2 (ja) 1997-11-05
JPH03204969A (ja) 1991-09-06

Similar Documents

Publication Publication Date Title
US4651183A (en) High density one device memory cell arrays
US4151607A (en) Semiconductor memory device
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR910013555A (ko) 반도체 기억장치
CA1270328C (en) SEMICONDUCTOR MEMORY WITH TWIN CAPACITOR TYPE CELLS
KR900017196A (ko) 동적 메모리 셀을 구비한 반도체 메모리 장치
KR910019237A (ko) 커패시터 dram 셀의 제조방법
JPS5723261A (en) Semiconductor memory
KR950010095A (ko) 반도체기억장치 및 그 제조방법(Semiconductor Memory Device and Manufacturing Method Thereof)
ES8202178A1 (es) Una formacion de memoria electronica de circuito integrado
KR850006983A (ko) 반도체 메모리 장치
KR940008099A (ko) 적층 캐패시터 셀을 갖는 반도체 메모리
KR850006982A (ko) 반도체 메모리 장치
KR910020820A (ko) 반도체 기억장치 및 그 제조방법
KR920008929A (ko) 반도체 기억장치와 그 제조방법
KR840000083A (ko) 반도체 기억장치
KR850000799A (ko) 호출 전용 메모리
JP3236262B2 (ja) 強誘電体メモリ装置
KR970067851A (ko) 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법
KR850005172A (ko) 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치
KR910008868A (ko) 반도체장치 및 그 제조방법
KR860007739A (ko) 종형 캬파시타를 사용한 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080310

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee