KR910001943A - 바이포울러 씨모스의 제조방법 - Google Patents
바이포울러 씨모스의 제조방법 Download PDFInfo
- Publication number
- KR910001943A KR910001943A KR1019890009335A KR890009335A KR910001943A KR 910001943 A KR910001943 A KR 910001943A KR 1019890009335 A KR1019890009335 A KR 1019890009335A KR 890009335 A KR890009335 A KR 890009335A KR 910001943 A KR910001943 A KR 910001943A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- oxide film
- cmos
- selectively etched
- nitride
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가) 내지 (바)는 본 발명 바이포울러 씨모스의 제조 공정도.
Claims (1)
- N-웰(11)상부에 나이트라이드(12)를 형성하여 선택 식각한 후 산화막(13)을 형성하고, 다시 나이트라이드(12)를 선택식각하여 활성영역(14,115)을 정의함과 아울러 p, n이온을 주입하며, 이어서 산화막(16)을 도포하여 나이트라이드(12)를 제거하고 나사 P영역(17) 및 n영역(18)을 형성하고, 이후 산화막을 선택 에칭하여 폴리(19)를 형성함과 아울러, p-, n-이온 주입을 하고 나서 산화막을 선택 에칭하여 측벽(21)을 형성하며, 이어서 산화막(20)을 증착하여 선택에칭함과 아울러 각각의 p영역(17), n영역 상부에 금속을 증착하는 과정으로 이루어지는 것을 특징으로 하는 바이포울러 씨모스의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR89009335A KR970003716B1 (en) | 1989-06-30 | 1989-06-30 | Method of a bipolar cmos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR89009335A KR970003716B1 (en) | 1989-06-30 | 1989-06-30 | Method of a bipolar cmos |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910001943A true KR910001943A (ko) | 1991-01-31 |
| KR970003716B1 KR970003716B1 (en) | 1997-03-21 |
Family
ID=19287729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR89009335A KR970003716B1 (en) | 1989-06-30 | 1989-06-30 | Method of a bipolar cmos |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003716B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529193B1 (ko) * | 2002-12-06 | 2005-11-17 | 원철희 | 테이블 겸용 프레임을 갖는 가스레인지 |
| KR20210118568A (ko) | 2020-03-23 | 2021-10-01 | 정재원 | 이동식 개수대 |
| KR20210118565A (ko) | 2020-03-23 | 2021-10-01 | 정재원 | 이동식 개수대 |
| KR20220018643A (ko) | 2020-08-07 | 2022-02-15 | 정재원 | 이동식 개수대 |
-
1989
- 1989-06-30 KR KR89009335A patent/KR970003716B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529193B1 (ko) * | 2002-12-06 | 2005-11-17 | 원철희 | 테이블 겸용 프레임을 갖는 가스레인지 |
| KR20210118568A (ko) | 2020-03-23 | 2021-10-01 | 정재원 | 이동식 개수대 |
| KR20210118565A (ko) | 2020-03-23 | 2021-10-01 | 정재원 | 이동식 개수대 |
| KR20220018643A (ko) | 2020-08-07 | 2022-02-15 | 정재원 | 이동식 개수대 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003716B1 (en) | 1997-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022559A (ko) | 반도체 소자 제조방법 및 이에 따라 제조된 반도체 소자 | |
| KR910001943A (ko) | 바이포울러 씨모스의 제조방법 | |
| KR920013779A (ko) | 질소이온 주입에 의한 캐패시터 제조방법 | |
| KR910015060A (ko) | 자기 정열을 이용한 ccd 채널의 제조방법 | |
| KR910017634A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR920001758A (ko) | 이온주입을 이용한 커패시터 제조방법 | |
| KR920017211A (ko) | Ic 내 리액터 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR920008976A (ko) | 폴리전극의 경사를 이용한 ldd 제조방법 | |
| KR910019257A (ko) | 피-채널 트랜지스터 제조방법 | |
| KR910020843A (ko) | 반도체의 도핑 영역 제조방법 | |
| KR910019204A (ko) | 슬롭형 게이트를 이용한 ldd제조방법 | |
| KR950009914A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 | |
| KR910013260A (ko) | 디램의 트랜지스터 제조방법 | |
| KR920001743A (ko) | Ldd구조 및 제조방법 | |
| KR910017641A (ko) | 더블 인터- 폴리실리콘 스택 커패시터 셀 제조방법 | |
| KR900007076A (ko) | 바이플라 소자의 분리층 형성방법 | |
| KR950030396A (ko) | 캐패시터 제조방법 | |
| KR920003467A (ko) | 필드산화막 형성방법 | |
| KR920015602A (ko) | 모스소자의 격리 방법 | |
| KR910017642A (ko) | 스택 커패시터 셀 제조방법 | |
| KR940016835A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR920010769A (ko) | 국부적 질소이온 주입을 이용한 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060220 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |