KR900015166A - 다비트 일치회로 - Google Patents

다비트 일치회로 Download PDF

Info

Publication number
KR900015166A
KR900015166A KR1019900002755A KR900002755A KR900015166A KR 900015166 A KR900015166 A KR 900015166A KR 1019900002755 A KR1019900002755 A KR 1019900002755A KR 900002755 A KR900002755 A KR 900002755A KR 900015166 A KR900015166 A KR 900015166A
Authority
KR
South Korea
Prior art keywords
drain
source
flip
nodes
fets
Prior art date
Application number
KR1019900002755A
Other languages
English (en)
Other versions
KR0159103B1 (ko
Inventor
고꾸분 히또시
Original Assignee
고스기 노부미쓰
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고스기 노부미쓰, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 고스기 노부미쓰
Publication of KR900015166A publication Critical patent/KR900015166A/ko
Application granted granted Critical
Publication of KR0159103B1 publication Critical patent/KR0159103B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

다비트 일치회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 표시하는 다(多)비트의 일치회로의 회로도,
제4도는 제1도의 회로를 내장한 EEPROM의 개략 구성도,
제5도는 제1도의 신호파형도.

Claims (1)

  1. 2진수에서 표현되는 i개 (단, i는 복수)의 제1의 데이타와, 2진수에서 표현되는 i개의 제2의 데이타와를 비교하여 양자의 일치, 불일치를 검출하는 다비트 일치회로에 있어서, 소스 또는 드레인이 제1의 제어신호에 접속되어 상기 제1의 데이타의 내용에 의하여, 온, 오프 동작하는 i개의 제1의 FET와, 소스 또는 드레인이 i개의 노드에 각각 접속되어 상기 제2의 데이타의 내용에 의하여 온, 오프동작하는 i개의 제2의 FET와, 소스 또는 드레인의 어느것인가 한쪽이 상기 제1의 FET의 드레인 또는 소스에 다른쪽이 상기 각 노드에 각각 접속되어 제2의 제어신호에 의하여 온, 오프동작하는 i개의 제3의 FET와, 소스 또는 드레인의 어느것인가 한쪽이 상기 제2의 FET의 드레인 또는 소스에 다른쪽이 제3의 제어신호에 각각 접속되어 제4의 제어신호에 의하여 온, 오프동작하는 i개의 제4의 FET와, 상기 i개의 노드의 부정논라합을 구하는 논리회로와, 상기 제1에서 제4의 제어신호에 동기하여 상기 논리회로의 출력을 래치하는 제1의 플립플롭과, 상기 제1에서 제4의 제어신호에 동기하여 상기 제1의 플립플롭의 출력을 래치하는 제2의 플립플롭과 상기 제1과 제2의 플립플롭의 출력의 논리적을 구하는 AND게이트와를 구비한 것을 특징으로 하는 다비트 일치회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002755A 1989-03-02 1990-03-02 다비트 일치회로 KR0159103B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-50779 1989-03-02
JP1050779A JP3071435B2 (ja) 1989-03-02 1989-03-02 多ビット一致回路

Publications (2)

Publication Number Publication Date
KR900015166A true KR900015166A (ko) 1990-10-26
KR0159103B1 KR0159103B1 (ko) 1999-02-01

Family

ID=12868314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002755A KR0159103B1 (ko) 1989-03-02 1990-03-02 다비트 일치회로

Country Status (3)

Country Link
US (1) US5134384A (ko)
JP (1) JP3071435B2 (ko)
KR (1) KR0159103B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954818A (en) * 1997-02-03 1999-09-21 Intel Corporation Method of programming, erasing, and reading block lock-bits and a master lock-bit in a flash memory device
US6035401A (en) 1997-02-03 2000-03-07 Intel Corporation Block locking apparatus for flash memory
US6073243A (en) * 1997-02-03 2000-06-06 Intel Corporation Block locking and passcode scheme for flash memory
WO1999025052A1 (fr) * 1997-11-10 1999-05-20 Mitsubishi Denki Kabushiki Kaisha Controleur de la duree de vie de blocs d'alimentation
US6198668B1 (en) * 1999-07-19 2001-03-06 Interval Research Corporation Memory cell array for performing a comparison

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225849A (en) * 1978-05-01 1980-09-30 Fujitsu Limited N-Bit magnitude comparator of free design
US4617652A (en) * 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
US4326134A (en) * 1979-08-31 1982-04-20 Xicor, Inc. Integrated rise-time regulated voltage generator systems
US4263664A (en) * 1979-08-31 1981-04-21 Xicor, Inc. Nonvolatile static random access memory system
US4393481A (en) * 1979-08-31 1983-07-12 Xicor, Inc. Nonvolatile static random access memory system
JPS56120224A (en) * 1980-02-28 1981-09-21 Matsushita Electric Works Ltd Coincidence circuit for time sharing type counter
DE3036065A1 (de) * 1980-09-25 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Binaere mos-parallel-komparatoren
US4404475A (en) * 1981-04-08 1983-09-13 Xicor, Inc. Integrated circuit high voltage pulse generator system
JPS60134627A (ja) * 1983-12-23 1985-07-17 Nec Corp 一致検出回路
US4668932A (en) * 1985-07-26 1987-05-26 Xicor, Inc. Nonvolatile reprogrammable electronic potentiometer
JPH0638227B2 (ja) * 1987-08-07 1994-05-18 日本電気株式会社 比較論理回路
US4841279A (en) * 1987-10-30 1989-06-20 Advanced Micro Devices, Inc. CMOS RAM data compare circuit
JPH0797308B2 (ja) * 1987-11-04 1995-10-18 三菱電機株式会社 比較回路
JPH01187630A (ja) * 1988-01-21 1989-07-27 Mitsubishi Electric Corp 大小比較回路
US4933662A (en) * 1988-10-17 1990-06-12 Texas Instruments Incorporated Comparator having variable width comparisons
US4935719A (en) * 1989-03-31 1990-06-19 Sgs-Thomson Microelectronics, Inc. Comparator circuitry
US5003286A (en) * 1989-08-07 1991-03-26 Motorola, Inc. Binary magnitude comparator with asynchronous compare operation and method therefor

Also Published As

Publication number Publication date
JPH02230321A (ja) 1990-09-12
JP3071435B2 (ja) 2000-07-31
KR0159103B1 (ko) 1999-02-01
US5134384A (en) 1992-07-28

Similar Documents

Publication Publication Date Title
KR900002328A (ko) 감지회로
KR900017304A (ko) Pla 회로
KR910002119A (ko) 신호발생기
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR900015166A (ko) 다비트 일치회로
KR840000114A (ko) 위상 비교기
KR920011039A (ko) 스위칭 정전류원회로
KR900013727A (ko) 디지탈/아날로그 변환기
KR920009078A (ko) 이중전압원 인터페이스회로
KR900004111A (ko) 논리 레벨 변환용 버퍼회로
KR890005996A (ko) 동기 플립플롭회로
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
KR900015465A (ko) Cmos 전압레벨 시프팅 및 함수회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR880008535A (ko) 3스테이트부 상보형 mos 집적회로
KR870008438A (ko) 클록신호 발생회로
KR900003725A (ko) 테스트 모우드 기능 수행 입력 회로
KR880700547A (ko) 상보fet지연/논리 셀
KR870005392A (ko) 주종(主從) 래치회로
KR900017173A (ko) 집적회로
KR890013894A (ko) 주파수 반감 플립플롭 장치
KR890008686A (ko) 버스에러 알람 및 에러상태 분류 처리회로
KR930005934Y1 (ko) D-플립플롭
KR880006604A (ko) 패리티 검출회로
KR920015711A (ko) 더블 에지 트리거 알 에스 플립플롭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010801

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee