KR900003603B1 - Pcm신호의 에러 플래그 처리를 위한 방법 및 장치 - Google Patents

Pcm신호의 에러 플래그 처리를 위한 방법 및 장치 Download PDF

Info

Publication number
KR900003603B1
KR900003603B1 KR1019850007220A KR850007220A KR900003603B1 KR 900003603 B1 KR900003603 B1 KR 900003603B1 KR 1019850007220 A KR1019850007220 A KR 1019850007220A KR 850007220 A KR850007220 A KR 850007220A KR 900003603 B1 KR900003603 B1 KR 900003603B1
Authority
KR
South Korea
Prior art keywords
error
correction
error detection
flag
pcm signal
Prior art date
Application number
KR1019850007220A
Other languages
English (en)
Other versions
KR860003576A (ko
Inventor
히로오 오까모또
마사하루 고바야시
Original Assignee
가부시끼가이샤 히다찌 세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌 세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌 세이사꾸쇼
Publication of KR860003576A publication Critical patent/KR860003576A/ko
Application granted granted Critical
Publication of KR900003603B1 publication Critical patent/KR900003603B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G11B20/08—Pulse-modulation recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1876—Interpolating methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving

Abstract

내용 없음.

Description

PCM신호의 에러 플래그 처리를 위한 방법 및 장치
제 1 도는 본 발명의 1실시예의 데이터와 에러 플래그의 포맷.
제 2 도는 블럭 포맷.
제 3 도는 PCM신호 포맷.
제 4 도는 PCM신호 재생장치의 구성도.
제 5 도는 타이밍도.
제 6 도는 에러 플래그 처리장치.
제 7 도는 에러 플래그 Fc2'발생장치.
제 8 도는 PCM신호를 출력하기 위한 타이밍도.
제 9 도는 에러 정정회로.
제 10 도는 에러 검출회로.
* 도면의 주요부분에 대한 부호의 설명
1 : 데이터 블록 2 : PCM신호
3 : 제 1 에러검출/정정신호 4 : 제 2 에러검출/정정신호
5,6 : 에러 플래그
본 발명은 PCM신호를 재생하는 기술에 관한 것으로, 특히 회전헤드의 PCM신호의 재생과 같은 디지탈 오디오 PCM신호를 재생하는데 적합한 에러 플래그(error flag)의 처리를 위한 방법과 장치에 관한 것이다.
디지탈 오디오 시스템과 같은 PCM신호의 재생장치에 있어서, 신호원을 포함하는 전송계통에서 발생된 PCM신호의 에러는 검출되어 정정된다. 만일 정정 불가능한 에러가 PCM신호에서 검출되면, 오디오 신호는 평균값 보간법과 같은 에러 잠복에 의해서 재생된다.
일본국에서 출원되고, 또 현재의 양수인에게 양도된 일본국 특허출원 소화 56-153702, 소화 56-153704, 소화 56-153706호를 기초로해서, 1982년 9월 23일에 출원된 미국 특허출원 제 42,299호의 계속 출원이며,미국에서 1986년 5원 18일에 발행되었고 현재는 포기된 다께우찌등에 의한 미국 특허출원 제 4,577,319호에 발명의 명칭 "에러 플래그 처리기"로 기재된 바와같이, 정정 불가능한 데이터에 가해져야 할 에러 플래그는에러 정정회로에 의해서 발생되고 데이터 메모리의 에러검출/정정코드 장소에 라이트된다.
이 방법에 있어서는 데이터 메모리를 유효하게 이용할 수 있지만, 에러 플래그를 발생하기 위한 회로가 커지게 되고, 또 에러 플래그를 라이트하기 위해서 데이터 메모리를 액세스하는 회수가 증가한다.
본 발명의 목적은 에러 플래그를 발생하기가 용이하고, 또 데이터 메모리를 액세스 하는 회수를 줄인 PCM신호의 재생을 위한 방법과 장치를 제공하는 것이다.
본 발명의 다른 목적은 PCM신호 재생의 처리를 위한 메모리의 용량을 저감할 수 있는, 에러 플래그의 처리를 위한 방법과 장치를 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로 명확하게 될 것이다.
본 발명의 취지에 따르면 신호원으로부터 공급된 PCM신호의 재생에 있어서의 에러의 검출과 정정에 있어서, 에러 플래그는 에러 검출/정정코드의 각 유닛에 가해지며, 최대 유효수치를 표시하는 하나의 에러 플래그는 상위심볼(upper symbol)과 하위심볼(lower symbol)을 구성하는 워드신호를 위해서 상위심볼 에러 플래그와 하위심볼 에러 플래그로부터 선택되고, 또 선택된 에러 플래그는 데이터 메모리에 라이트된다. 결과적으로 에러 플래그 처리기의 부품 수량이 감소되고, 회로가 간단해지며, 데이터 메모리를 액세스하는 회수가 줄어들고, 메모리의 용량이 저감된다.
본 발명에 있어서, 각 워드를 위한 에러 플래그는 행(row)을 위한 에러검출/정정코드를 사용하는 데이터(삽입) 매트릭스가, 동일한 각 행에 있어서 각각 워드를 형성하는. 상위심볼과 하위심볼을 포함한다는 사실에 따라 세이브된다.
본 발명의 1실시예를 제 1 도를 참조해서 설명한다.
제 1 도는 데이터와 플래그의 포맷을 도시한 것이다. (1)은 데이터의 하나의 블럭이다. 128개 블럭이 하나의 프레임을 형성한다. (2)는 PCM신호를 표시하고, (3)은 제 1 에러검출/정정신호이며, (4)은 제 2 에러검출/정정신호이다. 본 발명에 있어서, PCM신호는 에러검출 능력과 에러정정능력을 보강하기 위해서 2중으로 부호화된다. (5)는 각 블럭열에 가해지는 에러 플래그 Fc1을 표시하고, (6)은 각 Q열에 가해지는 에러 플래그 Fc2'를 표시한다.
제 2 도는 제 1 도에 도시한 블럭(1)의 포맷을 자세하게 도시한 것이다. (7)은 동기신호를 나타내고, (8)은 PCM신호위의 블럭 어드레스 또는 정보를 포함하는 ID신호를 표시한다. 이 동기신호(7)과 ID신호(8)은 제 1 도에서 생략하였다. PCM신호(2)의 하나의 블럭은 14워드(1워드 : 16비트)로 구성된다. 각 PCM신호 워드는 제 3 도에 도시한 것과 같이, 상위 8비트와 하위 8비트로 나뉘어진다(8비트 데이터를 심볼이라한다). 8비트 유닛으로 데이터를 처리하므로 신호 처리장치의 회로의 크기를 줄일 수가 있다. 이와같은 PCM신호포맷은 콤팩트디스크나, 디지탈 오디오 테이프를 사용하는 디지탈 오디오 기기에 사용된다. 각각 4개의 심볼(P0-P3)을 갖는 제 1 에러검출/정정코드(3)은 C1이라고 부르는 에러검출/정정코드열을 형성하기 위하여 28심볼을 갖는 PCM신호(2)에 가해진다. 제 1 에러검출 및 정정코드는 28심볼의 정보 워드수와 최소거리가 5인 32심볼의 코드 길이를 갖는 리드 솔로몬(Reed Solomon)코드라도 좋다. 제 1 도에서 볼수 있는 바와같이 제52 내지 제75의 불럭에 있어서의 PCM신호(2)의 부분은 제 2 의 에러검출/정정코드이다.
제 2 에러검출/정정코드(Q0-Q5)(4)는 제 1 도의 가로방향 PCM신호에 가해진다. 예를들면, 제52, 제56, ……제72블럭의 꼭대기에 있는 Q0,Q1,……Q5는 제0, 제4, 제8,……제48, 제76,……제124블럭들의 32개의 4블럭의 삽입된 심볼 Wou에 가해진다. 하나의 프레임에는 56개의 제 2 에러검출 및 정정코드열(C2순열 또는 열이라고 한다)이 있다.
제 2 에러검출/정정코드는 정보 워드의 수가 26심볼이고 최소거리가 7인 32심볼의 코드길이를 갖는 리드솔로몬 코드라도 좋다. 재생된 PCM신호는 이 코드에 의해서 부호화된다.
코드화된 PCM신호를 재생하는데 있어서, 에러를 검출하고 정정하기 위해서, 제 1 에러검출/정정코드(P0-P3)용의 제 1 에러검출/정정이 완수되고, 다음에 제 2 에러검출/정정코드(Q0-Q5)용의 제 2 에러검출/정정이 완수된다. 최소거리가 5인 리드 솔로몬 코드를 제 1 에러검출/정정코드(P0-P3)로서 사용하였을때에는 2개 심볼까지의 에러를 정정할 수가 있다. 따라서, 제 1 에러검출/정정에 있어서는 제 1 에러검출/정정코드용의 2개 심볼까지의 에러가 정정되고, 또 4개 내용을 대표하기 위한 2비트의 제 1 에러 플래그 Fc1이 각 코드열에 가해진다.
에러 없음 …………………………………………………………………Fc1=0
1심볼정정…………………………………………………………………Fc1=1
2심볼정정…………………………………………………………………Fc1=2
2심볼 이상의 에러 ………………………………………………………Fc1=3
제 2 에러검출/정정에 있어서는, 제 1 에러 플래그 Fc1을 알려진 위치에 있어서의 에러로서 사용하는 것에 의해서 삭제가 정정된다. 최소길이 7을 갖는 리드 솔로몬 코드가 제 2 에러검출/정정코드로서 사용되었을때, 에러는 이 에러검출/정정코드의 특성이라고 알려져 있는 것과 같이 2e+S〈7의 범위내에서 정정할 수 있다. 여기서 e는 삭제비트의 수이고, S는 알려져 있지 않은 위치에 있어서의 에러비트의 수이다. 다음에 제 2 에러검출/정정의 1예를 설명한다.
1) 에러의 수가 검출되고, 또 만일 에러의 수가 2심볼을 초과하지 않을때에 에러는 정정된다.
2) 만일 에러의 수가 3이상일때에는 표에 표시한 것과 같이, Fc1의 수치에 따라서 정정 방법이 선택된다.단, N1(Fc1)은 Fc1
Figure kpo00001
2, N2(Fc1)은 Fc1=3으로 되는 심볼의 수이다. 만일 에러의 정정이 불가능할때에는 표에 표시된 수치를 갖는 제 2 에러플래그 Fc2가 가해진다. 또 에러의 정정이 가능할때에는 Fc2=0이다.
Figure kpo00002
Figure kpo00003
상기의 에러 정정방법에 있어서 2형식의 에러 플래그 Fc1과 Fc2가 각 심볼에 가해진다. 에러가 있는지 없는지는 다음 표에 표시된 것과 같이 결정된다. 에러가 포함된 것으로 결정된 데이터는 앞서의 수치의 유지나 혹은 평균값 보간법에 의해서 정정된다.
Figure kpo00004
이 방식에 있어서는 에러검출 능력과 에러 정정능력을 개선하기 위해서, 에러 플래그가 제 1 과 제 2 의 에러검출/정정에 가해지고, 에러들은 에러 플래그를 이용해서 정정되고 잠복된다. 상기의 에러정정 방법에 있어서는 에러검출능력이 7×1016Ps 17이고, 에러정정능력은 3×1023Ps 17이다. 여기에서 Ps는 심볼에러 비율이다. 만일 Ps=10-2이면, 오검출의 확룰은 7×10-l8이고, 틀리게 정정할 확률은 3×10-11이다.
상기의 에러 수정을 위한 알고리듬은 1983년 10월 31일 일본에서 출원되어 현재의 양수인에게 양도된 일본국 특허출원 소화 58-202602호를 기초로 해서 1984년 10월 26일에 출원된, 본 발명자에 의한 발명의 명칭 "Decoding method and System for Doubly-Encoded Reed-Solomon Codes"인 미국 특허출원 제 665,378호에 기재되어 있으며, 이 공개된 것을 여기에 참고로 인용하였다.
제 1 도에 있어서은, (5)와 (6)은 각각 P와 Q열을 위한 에러 플래그를 표시한다. 상술한 바와같이 에러플래그 Fc1과 Fc2는 에러검출/정정코드의 각 P와 Q열을 위해서 가해진다. 각 프레임에는 128열의 제 1 에러검출/정정코드(P1-P3)가 있다. 따라서, 제 1 에러 플래그 Fc1이 각열에 가해진다. 한편, 112열의 제 2 에러검출/정정코드(Q0-Q5)가 있다. 따라서, 112개의 제 2 에러 플래끄 Fc2가 있다. 그러나, 오직 56개의 제 2 에러 플래그 Fc2만이 저장될 필요가 있다.
제 3 도에 도시한 바와같이 PCM신호의 1개 워드는 상위심볼과 하위심볼로 분할된다. 에러 잠복은 각 워드에 대해서 수행된다. 따라서 에러 잠복을 위해서 사용된 에러 플래그는 각 워드에 가해질 필요가 있다. 제 1 에러검출/정정코드열에 있어서 상위심볼과 하위심볼은 동일 열안에 포함되어 있다. 제 2 에러검출/정정코드열에 있어서는 상위심볼과 하위심볼이 다른 열안에 포함된다. 예를들면, 같은 워드의 심볼 W1u와 W11은 P열내의 제 0선에 포함된다. 그러나, 그들은 Q열내의 제 3과 제 4선안에 포함되어 있다. 이렇게해서 상위심볼에 가해진 Fc2와 하위심볼에 가해진 Fc2를 기초로한 에러의 검출/및 정정후에, 제 2 에러 플래그를 위해서 Fc2'가 발생되고, 또 Fc2'는 저장된다. Fc2는 동일 워드의 상위심볼과 하위심볼에 가해진 Fc2의 최저 수치를 표시한다. 에러 잠복은 상기 표에 따르는 Fc1과 Fc2'를 기초로 해서 수행된다. 이렇게 해서 에러 플래그는 간단한 에러 플래그 처리기에 의해서 발생되고, 에러 플래그를 위해서 요구되는 메모리 용량이 저감되며, 또 메모리를 액세스하는 회수가 줄어든다. 상위심볼과 하위심볼을 위한 플래그들중 최대의 하나는 대표 플래그 Fc2'로서 선택된다. 이렇게 해서 상기 표에 표시한 Fc2를 위하여 하기에 표시한 것과 같이 Fc2'가 발생된다. 에러 잠복에 있어서 상기 표 내의 Fc2는 Fc2'로 대체된다.
Figure kpo00005
제 4 도는 본 발명에 따르는 PCM신호를 재생하는 PCM신호 재생장치의 실시예를 도시한 것이다. (11)은 재생될 입력신호가 인가되고 또 신호원이나 입력신호 전송선에 접속된 입력단자를 표시한다. (12)는 재생장치의 출력단자, (13)은 버스, (14)는 증폭기, (15)는 복조기, (16)은 메모리, (17)은 에러검출/정정회로, (18)은 에러 잠복회로, (19)는 D/A변환기, (20)은 제어회로, (21)은 에러 플래그 처리기이다. 제 5 도의 타이밍도를 참조해서 본 장치의 동작을 설명한다.
시간대(스템 1)에 있어서, 재생된 데이터는 메모리(RAM)(16)안에 저장된다. 좀더 구체적으로 설명하면, 입력단자(11)에 인가되고 재생이 되어야할 PCM신호는 증폭기(14)에 의해서 소정의 레벨로 증폭된다. 데이터는 복조기(15)에 의해서 복조되고, 또 동기신호가 검출된다. 이렇게 해서 재생된 데이타가 버스라인(13)을 통해서 메모리(16)에 저장된다.
스텝 2에 있어서는 제 1 에러검출/정정이 수행된다. 제 1 에러검출/정정을 수행하기 위해서, 데이터가 메모리(16)으로부터 에러검출/정정회로(17)에 공급되고, 메모리(16)에 저장되었던 데이터가 정정이 가능하다면 정정된다. 제 1 에러 플래그 Fc1이 메모리(16)에 저장된다. 제 1 에러 플래그는 독립된 장소에 저장할 수도 있지만 메모리의 공간을 절약하기 위해서 제 1 에러검출/정정코드(P0-P3)이 저장되었던 장소가 이용된다.에러의 검출/정정후에는 에러검출/정정코드가 불필요하기 때문에 에러 플래그를 그 자리에다 저장할 수도있다.
스텝 3에 있어서는 제 2 에러검출/정정이 수행된다. 제 2 에러검출/정정을 수행하기 위해서 데이터가 메모리(16)으로부터 에러검출/정정회로(17)에 공급되고, 메모리(16)에 저장되었던 데이터가 정정이 가능하다면 정정된다. 에러검출/정정에 있어서 발생된 각 심볼을 위한 제 2 에러 플래그 Fc2는 워드를 위한 에러 플래그Fc2를 발생하기 위해서 에러 플래그 처리기(21)에 공급된다.
에러 플래그 처리기(21)은 제 6 도에 도시되어 있다. (24)와 (25)는 각각 상위심볼 플래그와 하위심볼 플래그를 래치하기 위한 래치 회로를 표시하고, (26)은 Fc2발생기를 표시한다. 에러검출/정정회로(17)에 있어서 발생된 제 2 에러 플래그 Fc2는 에러 플래그 처리기(21)의 입력단자(22)를 거쳐서 래치회로(24)에 공급된다. 래치회로(24)에 저장된 Fc2는 래치회로(25)에도 역시 공급된다. 이 방식에 있어서, 상위심볼 플래그 Fc2와 하위심볼 플래그 Fc2는 래치회로(24)와 (25)내에 저장된다.
Fc2' 발생기(26)은 이들 Fc2에 따라 Fc2'를 발생하고 이것을 출력단자(23)을 거쳐서 RAM(16)내에 저장한다. Fc2' 발생기(26)은 제 7 도에 도시한 것과 같이 게이트 회로들로 구성할 수도 있다.
에러 플래그 처리기(21)에 의해서 발생된 에러 플래그 Fc2'는 메모리(16)에 저장된다. 에러 플래그 Fc2'가 저장되는 장소는 제 1 에러 플래그와 마찬가지로, 제 2 에러 검출코드(Qu-Q5)가 저장되었던 장소가 될수도 있다.
스텝 4에 있어서는, 에러가 정정된 PCM신호가 출력된다. 메모리(16)내에 저장되었던 에러가 정정된 데이터는 에러 잠복회로(18)에 공급된다. PCM신호의 1개 워드가 출력될때에 제 8 도에 도시한 것과 같이 상위와 하위의 심볼 에러 플래그 Fc1과 Fc2'가 순차적으로 에러 잠복회로(18)에 공급된다.
에러 잠복회로(18)을 제 9 도에 도시하였다. (31)-(34)은 래치회로, (35)는 보간회로, (36)은 에러 판정회로를 표시한다. 입력단자(29)로부터 공급된 상위심볼 Wu, 하위심볼 W1및 에러 플래그 Fc1과 Fc2'는 래치회로(31)-(34)내에 저장된다. 상위심볼 Wu와 하위심볼 W1은 PCM신호의 1개의 워드로서 보간회로에 공급된다.
에러 플래그 Fc1과 Fc2'는 에러가 있는 PCM신호인지 아닌지를 결정하는 에러 판정회로(36)에 공급된다. 에러 판정회로(36)은 제 10 도에 도시한 것과 같은 게이트 회로로 구성할 수도 있다. 만일 PCM신호가 에러를 포함한 것으로 결정되면, 삽입회로(35)는 평균값 보간법에 의해서 에러를 잠복시킨다.
에러 잠복회로(18)로부터의 에러가 잠복된 PCM신호는 D/A변환기(19)에 의해서 아날로그 신호로 변환되어 이 아날로그 신호가 출력단자(12)에 공급된다.
본 실시예에 따르면, 에러 플래그는 간단한 에러 플래그 처리기에 의해서 처리되고, 또 메모리의 기억용량이 저감되며, 또 메모리를 액세스하는 회수가 줄어든다.
제 1 도에 도시한 데이터 포맷 대신에 오직 데이터 블럭들만으로 구성된 블럭과, 또 데이터 블럭과 패리티(parity) 블럭들(P0-P3)로 구성되는 블럭을 사용할 수도 있다.
이 포맷은 1984년 3월 19일에 출원되어 현재의 양수인에게 양도된 일본국 특허출원 소화 제 59-50915호를 기초로해서 1985년 3월 15일에 출원된, 본 발명자에 의한 발명의 명칭이 "Rotary Head Type PCM Recording and Reprouducing Method and System"인 미국 특허출원 제 712,094호에 기재되어 있다. 상기 공개된 것을 여기에 참고로 인용하였으며, 특히 그의 제 14 도를 인용하였다.
상기 실시예에 있어서는, 2중으로 부호화 될 리드 솔로몬 코드를 사용한 에러검출/정정 데이터 포맷을 예시하였지만, 본 발명은 이에 한정되지는 않으며, 1개 워드가 2개의 심볼로 구성되는 PCM신호를 위한 Q열만의 에러검출/정정코드의 데이터 포맷에도 마찬가지로 적용할 수가 있다.

Claims (5)

  1. 삽입된 워드를 갖는 다수의 프레임을 포함하며, 각각의 프레임이 다수의 데이터 블럭과 패리티 블럭을 포함하고, 각각의 데이터 블럭이 다수의 워드로 되고, 각각의 워드가 매 심볼마다 배열된 상위심볼과 하위심볼을 포함하며 다수의 상위심볼은 다른 블럭내에 포함되고, 다수의 하위심볼은 각각의 심볼열내의 심볼에 의해서 발생된 패리티 코드와 다수의 에러검출/정정 블럭을 형성하는 동일 워드내에 포함되는 PCM신호 처리방법에 있어서, 상기 방법은 (ㄱ) 상위심볼 에러검출/정정 열과 하위심볼 에러검출/정정 열을 위해 대응하는 패리티 코드에 따라 에러를 검출하고 정정하여 입력 PCM신호를 재생하는 스텝, (ㄴ) 에러검출/정정의 결과에 따라 각 에러검출/정정 열을 위한 에러가 있는지 또는 정정 불가능한 에러인지, 아닌지를 표시하는 에러 플래그를 발생하는 스텝, (ㄷ) 1개 워드내의 상위심볼과 하위심볼을 위한 에러검출/정정을 위해서 발생된 2개의 플래그에 따라 최대 유효수치를 지시하는 플래그를 검출하고, 양쪽 열의 공통 플래그로서 검출된 플래그를 선택하는 스텝을 포함하는 PCM신호 처리방법.
  2. 특허,청구의 범위 제 1 항에 있어서, 또 에러검출/정정열에 가해진 공통 플래그에 따라 워드내에 정정이 불가능한 에러가 포함되어 있는지를 결정하고, 그 결정의 결과에 따라 워드를 잠복시키는 스텝을 포함하는 PCM신호 처리방법.
  3. 다른 제 2 에러검출/정정코드열(삽입된 심볼의 다수블럭) 또는 다수의 제 2 에러검출/정정코드내에 포함된 다수의 PCM신호들의 다수의 상위심볼과 하위심볼의 각각에 가해지는 제 1 에러검출/정정코드, 다른 블럭내에 포함된 다수의 상위심볼과 상기 다수의 상위심볼들이 포함된 PCM신호와 동일한 PCM신호내에 포함된 다수의 하위심볼의 각각에 가해진 제 2 에러검출/정정코드, 다수의 상위심볼과 다수의 하위심볼로 구성된 각 불럭, 상위심볼과 하위심볼로 각각 구성된 워드를 가진 PCM신호 재생 방법에 있어서, 상기 방법은 (ㄱ) 제 1 에러검출/정정의 스텝으로서, 제 1 에러검출/정정코드를 위해 에러를 검출하고 정정하는 스텝, (ㄴ) 각각의 제 1 에러검출/정정열들에 에러가 존재하는지 또는 정정불가능한 에러인지 아닌지를 지시하는 제 1 에러 플래그를 가하는 스텝, (ㄷ) 제 2 에러검출/정정의 스텝으로서, 제 2 에러 검출/정정코드를 위해 에러를 검출하여 정정하고, 만일 에러가 정정 불가능일때에 정정 불가능한 에러라는 것을 지시하는 제 2 플래그를 발생하고, 코드열의 최대 유효수치를 지시하는 플래그를 PCM신호의 상위심볼과 하위심볼을 포함하는 제 2 에러검출/정정코드에다 가하는 스텝과 (ㄹ) 상기 제 1 에러 플래그와 상기 제 2 에러 플래그에 따라 PCM신호가 정정 불가능한 에러를 포함하는지 아닌지를 결정하는 스텝을 포함하는 PCM신호 재생방법.
  4. 다른 제 2 에러검출/정징코드열(삽입된 심볼의 다수블럭) 또는 다수의 제 2 에러검출/정정코드내에 포함된 다수의 PCM신호들의 다수의 상위심볼과 하위심볼의 각각에 가해지는 제 1 에러검출/정정코드, 다른 블럭내에 포함된 다수의 상위심볼과 상기 다수의 상위심볼이 포함된 PCM신호와 동일한 PCM신호내에 포함된 다수의 하위심볼의 각각에 가해진 제 2 에러검출/정정코드, 다수의 상위심볼과 다수의 하위심볼로 구성된각 불럭, 상위심볼과 하위심볼로 각각 구성된 워드를 가진 PCM신호의 재생을 위한 PCM신호신호 재생장치에 있어서, 재생된 신호로부터 디지탈 신호를 재생하기 위한 복조기(15), 상기 복조기(15)에 의해서 재생된 디지탈 신호, 정정된 PCM신호 및 에러 플래그를 저장하기 위한 리드와 라이트가 가능한 메모리(16),상기 메모리(16)안에 저장되어 있는 재생된 디지탈 신호를 위해 에러검출/정정코드열에 의해서 제 1 과 제 2 의 에러검출/정정을 수행하고, 제 1 과 제 2 의 에러 플래그를 발생하기 위한 에러 정정회로(17), 상위심볼만 포함하는 제 2 에러검출/정정코드열과 하위심볼만 포함하는 제 2 에러검출/정정코드열에 가해진 에러 플래그의 최대 유효수치를 제 2 에러 플래그로서 선택하기 위한 에러 플래그 처리기(21)과 상기 제 1 과 제 2 의 에러 플래그들에 따라서 PCM신호가 정정 불가능한 에러를 포함하는지 아닌지를 결정하고 정정울가능한 에러가 포함되어 있을때에 에러를 잠복시키는 에러 잠복회로(18)을 포함하는 PCM신호 재생장치.
  5. 특허청구의 범위 제 4 항에 있어서, 상기 제 1 과 제 2 의 에러 플래그는 상기 제 1 및 제 2 의 에러검출/정정코드가 저장되어 있는 상기 메모리(16)내에 저장되는 PCM신호 재생장치.
KR1019850007220A 1984-10-05 1985-09-30 Pcm신호의 에러 플래그 처리를 위한 방법 및 장치 KR900003603B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59208192A JP2539353B2 (ja) 1984-10-05 1984-10-05 Ｐｃｍ信号再生方法及び装置
JP59-208192 1984-10-05
JP208192 1984-10-05

Publications (2)

Publication Number Publication Date
KR860003576A KR860003576A (ko) 1986-05-26
KR900003603B1 true KR900003603B1 (ko) 1990-05-26

Family

ID=16552183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007220A KR900003603B1 (ko) 1984-10-05 1985-09-30 Pcm신호의 에러 플래그 처리를 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US4660200A (ko)
EP (1) EP0180764B1 (ko)
JP (1) JP2539353B2 (ko)
KR (1) KR900003603B1 (ko)
CN (1) CN85108636B (ko)
DE (1) DE3585661D1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8601446A (nl) * 1986-06-05 1988-01-04 Philips Nv Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn.
NL8602418A (nl) * 1986-09-25 1988-04-18 Philips Nv Inrichting voor het weergeven van een pcm-gemoduleerd signaal, voorzien van een muteschakeling.
JPS6388920A (ja) * 1986-10-02 1988-04-20 Victor Co Of Japan Ltd 符号エラ−訂正回路
JPS63247975A (ja) * 1987-04-01 1988-10-14 Hitachi Ltd Ｐｃｍ信号記録装置
FR2617352B1 (fr) * 1987-06-26 1989-12-01 Eduvision Sa Procede de codage de donnees informatiques pour transmission aux normes video, videodisque mettant en oeuvre ledit procede et interface d'exploitation d'un tel videodisque
JP2512027B2 (ja) * 1987-11-04 1996-07-03 株式会社日立製作所 Ｐｃｍ信号記録装置
JPH087948B2 (ja) * 1987-12-28 1996-01-29 キヤノン株式会社 情報記録再生方法
DE3804175A1 (de) * 1988-02-11 1989-08-24 Broadcast Television Syst Verfahren und schaltungsanordnung zum einschreiben und auslesen eines digitalen halbleiterspeichers fuer videosignale
JP3018366B2 (ja) * 1989-02-08 2000-03-13 ソニー株式会社 ビデオ信号処理回路
DE69030525T2 (de) * 1989-05-16 1997-10-02 Canon Kk Vorrichtung zur Verarbeitung eines übertragenen digitalen Videosignals
US5222069A (en) * 1990-09-20 1993-06-22 Ampex Systems Corporation Miscorrection arrangement for the concealment of misdetected or miscorrected digital signals
DE69216436T2 (de) * 1991-01-29 1997-05-15 Canon Kk Bildsignalkodierungsgerät
US5313471A (en) * 1991-02-26 1994-05-17 Matsushita Electric Industrial Co., Ltd. Error concealing method
DE69526644T2 (de) * 1994-10-31 2003-01-30 Koninkl Philips Electronics Nv Digitales übertragungs- und aufzeichungsystem mit einfacher fehlerkorrektur
JP3572769B2 (ja) * 1995-11-30 2004-10-06 ソニー株式会社 ディジタルオーディオ信号処理装置および方法
JP5490062B2 (ja) * 2011-07-19 2014-05-14 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710558A (en) * 1980-06-20 1982-01-20 Sony Corp Error correcting method
JPS5794911A (en) * 1980-12-01 1982-06-12 Sony Corp Pcm signal processor
JPS57200915A (en) * 1981-06-01 1982-12-09 Akai Electric Co Ltd Reducing method for memory for crc writing
JPS5829237A (ja) * 1981-08-14 1983-02-21 Sony Corp エラ−訂正方法
GB2107496B (en) * 1981-09-30 1985-11-20 Hitachi Ltd Error flag processor
JPS5888810A (ja) * 1981-11-20 1983-05-27 Matsushita Electric Ind Co Ltd 誤り訂正装置
JPS58123253A (ja) * 1982-01-19 1983-07-22 Sony Corp エラ−訂正装置
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
JPS5961332A (ja) * 1982-09-30 1984-04-07 Nec Corp 誤り訂正回路

Also Published As

Publication number Publication date
KR860003576A (ko) 1986-05-26
DE3585661D1 (de) 1992-04-23
JP2539353B2 (ja) 1996-10-02
US4660200A (en) 1987-04-21
EP0180764A3 (en) 1988-08-10
CN85108636B (zh) 1988-03-02
EP0180764A2 (en) 1986-05-14
EP0180764B1 (en) 1992-03-18
CN85108636A (zh) 1986-07-30
JPS6187277A (ja) 1986-05-02

Similar Documents

Publication Publication Date Title
KR900003603B1 (ko) Pcm신호의 에러 플래그 처리를 위한 방법 및 장치
US5247523A (en) Code error correction apparatus
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
JP3165099B2 (ja) 誤り訂正方法及びシステム
US5192949A (en) Digital data transmission system having error detecting and correcting function
EP1500200B1 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
EP0217292A2 (en) A code error correcting method
US4802169A (en) Method of and device for storing and reading digital information at option protected or not by an error correcting code
JPS63197123A (ja) エラ−訂正及びチエツク装置
KR950007947B1 (ko) 에러 정정 장치
EP0317197B1 (en) Error detection and correction method
US4912695A (en) Method for recording information including error information on a disk
KR100420884B1 (ko) 저장된디지털샘플들내에에러들을은폐하는방법및장치
JP2664267B2 (ja) 符号誤り訂正装置
KR100196927B1 (ko) 디지털 영상신호 기록/재생장치의 오류정정방법
JPH0628343B2 (ja) 積符号の復号方法
JP2006191378A (ja) 誤り訂正装置、再生装置及び再生方法
JPH0770175B2 (ja) ディジタル信号再生方法
CA1280208C (en) Method of and device for storing and reading digital information, at option protected or not by an error correcting code
JPH11163739A (ja) 消失誤り訂正方法とその装置
JP2872342B2 (ja) 誤り訂正装置
JP2003173633A (ja) 光ディスク装置
KR20000020028A (ko) 플래시 메모리의 엔코딩 및 디코딩 방법
JPH0756735B2 (ja) 誤り訂正符号の復号方法
JPH0557671B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee