JP3165099B2 - 誤り訂正方法及びシステム - Google Patents
誤り訂正方法及びシステムInfo
- Publication number
- JP3165099B2 JP3165099B2 JP02487598A JP2487598A JP3165099B2 JP 3165099 B2 JP3165099 B2 JP 3165099B2 JP 02487598 A JP02487598 A JP 02487598A JP 2487598 A JP2487598 A JP 2487598A JP 3165099 B2 JP3165099 B2 JP 3165099B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- row
- error
- information block
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
- H03M13/293—Decoding strategies with erasure setting
Description
【０００１】
【発明の属する技術分野】本発明は、積符号化方式に基
づいて、データ記録ディスク又はＤＶＤ（ディジタル・
ビデオ・ディスク）に記録されている誤りデータを訂正
するための誤り訂正方法及びシステムに関する。
づいて、データ記録ディスク又はＤＶＤ（ディジタル・
ビデオ・ディスク）に記録されている誤りデータを訂正
するための誤り訂正方法及びシステムに関する。
【０００２】
【従来の技術】ＤＶＤは、ＲＯＭ（読み取り専用メモ
リ）又はＲＡＭ（ランダム・アクセス・メモリ）として
使用されてきた。ＤＶＤ−ＲＯＭ／ＲＡＭにおいては、
データがＤＶＤから読み出されるときに積符号化方式に
基づく誤り訂正が行われ、そしてＤＶＤ−ＲＡＭにおい
ては、データがＤＶＤに新たに書き込まれるときに誤り
訂正コードが発生される。積符号化方式を使用すること
は、ＤＶＤの標準により規定されている。図１を参照し
て積符号化方式を簡単に説明すると、データは、Ｋ
1（２０８行）×Ｋ2（１７２列）のアレイに配列され
（ここでＫ1及びＫ2はそれぞれ正の整数である）、誤り
訂正コード即ちＰＯ（パリティ・アウター・コード）が
垂直方向の各列のデータに付け加えられ、そして誤り訂
正コード即ちＰＩ（パリティ・インナー・コード）が水
平方向の各行のデータに付け加えられる。データ並びに
誤り訂正コードＰＯ及びＰＩを含むグループは、ＥＣＣ
符号化データと呼ばれる。本明細書においては、１行及
び１列の交点を位置と呼ぶ。各位置は、データ又はシン
ボルを表す８ビットのデータを含む。１行は、水平方向
において左端の位置から右端の位置に向かう１７２の位
置＃１乃至＃１７２を含み、そして１列は、垂直方向に
おいて上端の位置から下端の位置に向かう２０８の位置
＃１乃至＃２０８を含む。例えば、行２及び列４の交点
の位置は、この位置を行方向で見る場合には行の位置＃
４と呼ばれ、そしてこの位置を列方向で見る場合には列
の位置＃２と呼ばれる。
リ）又はＲＡＭ（ランダム・アクセス・メモリ）として
使用されてきた。ＤＶＤ−ＲＯＭ／ＲＡＭにおいては、
データがＤＶＤから読み出されるときに積符号化方式に
基づく誤り訂正が行われ、そしてＤＶＤ−ＲＡＭにおい
ては、データがＤＶＤに新たに書き込まれるときに誤り
訂正コードが発生される。積符号化方式を使用すること
は、ＤＶＤの標準により規定されている。図１を参照し
て積符号化方式を簡単に説明すると、データは、Ｋ
1（２０８行）×Ｋ2（１７２列）のアレイに配列され
（ここでＫ1及びＫ2はそれぞれ正の整数である）、誤り
訂正コード即ちＰＯ（パリティ・アウター・コード）が
垂直方向の各列のデータに付け加えられ、そして誤り訂
正コード即ちＰＩ（パリティ・インナー・コード）が水
平方向の各行のデータに付け加えられる。データ並びに
誤り訂正コードＰＯ及びＰＩを含むグループは、ＥＣＣ
符号化データと呼ばれる。本明細書においては、１行及
び１列の交点を位置と呼ぶ。各位置は、データ又はシン
ボルを表す８ビットのデータを含む。１行は、水平方向
において左端の位置から右端の位置に向かう１７２の位
置＃１乃至＃１７２を含み、そして１列は、垂直方向に
おいて上端の位置から下端の位置に向かう２０８の位置
＃１乃至＃２０８を含む。例えば、行２及び列４の交点
の位置は、この位置を行方向で見る場合には行の位置＃
４と呼ばれ、そしてこの位置を列方向で見る場合には列
の位置＃２と呼ばれる。
【０００３】図１のシンボルＸは、誤りデータを示す。
図１に示されている例示的なケースでは、行１は位置＃
５及び＃７に誤りデータを含み、行２は位置＃４乃至＃
８に誤りデータを含み、行３は位置＃４及び＃７に誤り
データを含み、行４は位置＃２乃至＃４と＃７乃至＃９
に誤りデータを含み、そして行５は位置＃３及び＃７に
誤りデータを含む。積符号化方式においては、行方向の
誤りデータが最初に訂正され、そして次に列方向の誤り
データが訂正される。即ち、２０８行の誤り訂正が最初
に行われ、次いで１７２列の誤り訂正が行われる。各行
のデータの誤り訂正を行うために、行方向のデータ及び
ＰＩが取り出され、そして各列のデータの誤り訂正を行
うために、列方向のデータ及びＰＯが取り出される。本
明細書における説明はＤＶＤから読み出される符号化デ
ータの誤り訂正に向けられ、そして図１に示すＥＣＣ符
号化データを単に符号化データと呼ぶ。行１乃至２０８
及び誤り訂正コードはディスク・ドライブ装置のＤＶＤ
に直列的に記録されており、そして読み取りヘッドによ
り読み出されて図３のメイン・メモリ１に記憶される。
図１の符号化データの一部例えば行１乃至行８はバッフ
ァ・メモリ２に送られる。各行は図３のエンコーダ／デ
コーダ３のこの分野で周知の誤りデータ位置／パターン
発生器４に送られる。
図１に示されている例示的なケースでは、行１は位置＃
５及び＃７に誤りデータを含み、行２は位置＃４乃至＃
８に誤りデータを含み、行３は位置＃４及び＃７に誤り
データを含み、行４は位置＃２乃至＃４と＃７乃至＃９
に誤りデータを含み、そして行５は位置＃３及び＃７に
誤りデータを含む。積符号化方式においては、行方向の
誤りデータが最初に訂正され、そして次に列方向の誤り
データが訂正される。即ち、２０８行の誤り訂正が最初
に行われ、次いで１７２列の誤り訂正が行われる。各行
のデータの誤り訂正を行うために、行方向のデータ及び
ＰＩが取り出され、そして各列のデータの誤り訂正を行
うために、列方向のデータ及びＰＯが取り出される。本
明細書における説明はＤＶＤから読み出される符号化デ
ータの誤り訂正に向けられ、そして図１に示すＥＣＣ符
号化データを単に符号化データと呼ぶ。行１乃至２０８
及び誤り訂正コードはディスク・ドライブ装置のＤＶＤ
に直列的に記録されており、そして読み取りヘッドによ
り読み出されて図３のメイン・メモリ１に記憶される。
図１の符号化データの一部例えば行１乃至行８はバッフ
ァ・メモリ２に送られる。各行は図３のエンコーダ／デ
コーダ３のこの分野で周知の誤りデータ位置／パターン
発生器４に送られる。
【０００４】行方向及び列方向の誤り訂正に必要は情報
はこの誤りデータ位置／パターン発生器４により発生さ
れる。誤りデータ位置／パターン発生器４は、この分野
で周知の Chienサーチ機能を行う。即ち、この発生器４
は、誤りデータの位置及びこの誤りデータを訂正するた
めのビット・パターンを発生するための式を発生し、そ
してこの式に基づいて、誤りデータの位置及びビット・
パターンを発生する。各行の誤り訂正において、最大３
つの誤りデータが訂正されるものとする。行２及び４の
ように、もしも１行の誤りデータの数が４以上であるな
らば、この分野で周知なようにこの行は”消失行”と呼
ばれ、そしてこれらの行２及び４の誤りデータは行方向
の訂正動作では訂正されず、そして消失行のポインタ、
即ち行２及び行４が列方向での誤り訂正のためにエンコ
ーダ／デコーダ３のレジスタ９Ｂに記憶される。誤りデ
ータ位置／パターン発生器４は処理中の１行が消失行で
あることを示す信号を行カウンタ９Ａに送り、そしてこ
のカウンタはレジスタ９Ｂにポインタをセットする。消
失行として扱われた行２及び４の誤りデータは、列方向
の訂正において訂正される。例えば図１の行１、３及び
５のように４よりも少ない数の誤りデータを含む行
は、”非消失行”と呼ばれる。
はこの誤りデータ位置／パターン発生器４により発生さ
れる。誤りデータ位置／パターン発生器４は、この分野
で周知の Chienサーチ機能を行う。即ち、この発生器４
は、誤りデータの位置及びこの誤りデータを訂正するた
めのビット・パターンを発生するための式を発生し、そ
してこの式に基づいて、誤りデータの位置及びビット・
パターンを発生する。各行の誤り訂正において、最大３
つの誤りデータが訂正されるものとする。行２及び４の
ように、もしも１行の誤りデータの数が４以上であるな
らば、この分野で周知なようにこの行は”消失行”と呼
ばれ、そしてこれらの行２及び４の誤りデータは行方向
の訂正動作では訂正されず、そして消失行のポインタ、
即ち行２及び行４が列方向での誤り訂正のためにエンコ
ーダ／デコーダ３のレジスタ９Ｂに記憶される。誤りデ
ータ位置／パターン発生器４は処理中の１行が消失行で
あることを示す信号を行カウンタ９Ａに送り、そしてこ
のカウンタはレジスタ９Ｂにポインタをセットする。消
失行として扱われた行２及び４の誤りデータは、列方向
の訂正において訂正される。例えば図１の行１、３及び
５のように４よりも少ない数の誤りデータを含む行
は、”非消失行”と呼ばれる。
【０００５】図２は行方向の誤り訂正の結果の一例を示
す。これは従来の誤り訂正技法の問題点を示すために選
択された例である。行１の位置＃１及び＃２と行３の位
置＃１及び＃３とに誤りデータが新たに発生したものと
する。これらの新たな誤りデータは、これらの位置の正
しいデータを誤って訂正してしまったために生じる。前
述のように、各列のデータ又はシンボルの位置はこの列
の上から下に向かう位置＃１乃至＃２０８である。列方
向の誤り訂正において、誤りデータ位置／パターン発生
器４に、行方向の誤り訂正で見いだされた消失行のポイ
ンタ即ち行２及び４が与えられる。消失行のポインタ即
ち行２及び４は、例えばリード・ソロモンに基づく誤り
訂正の式に入力されるパラメータとして使用される。リ
ード・ソロモンのデコードのアルゴリズムはこの分野で
周知であるので、これについては説明しない。消失行の
最大訂正可能数Ｎは次式により表される。
す。これは従来の誤り訂正技法の問題点を示すために選
択された例である。行１の位置＃１及び＃２と行３の位
置＃１及び＃３とに誤りデータが新たに発生したものと
する。これらの新たな誤りデータは、これらの位置の正
しいデータを誤って訂正してしまったために生じる。前
述のように、各列のデータ又はシンボルの位置はこの列
の上から下に向かう位置＃１乃至＃２０８である。列方
向の誤り訂正において、誤りデータ位置／パターン発生
器４に、行方向の誤り訂正で見いだされた消失行のポイ
ンタ即ち行２及び４が与えられる。消失行のポインタ即
ち行２及び４は、例えばリード・ソロモンに基づく誤り
訂正の式に入力されるパラメータとして使用される。リ
ード・ソロモンのデコードのアルゴリズムはこの分野で
周知であるので、これについては説明しない。消失行の
最大訂正可能数Ｎは次式により表される。
【０００６】 Ｎ＝１６−（２×非消失行の誤りデータの数） もしも列方向の誤りデータが、非消失行に属する誤りデ
ータを含まないならば、Ｎは１６となり、そしてもしも
非消失行に属する３つの誤りデータが含まれるならば、
Ｎは１０となる。バッファ・メモリ２に記憶されている
第１の列１の２０８のデータ及びＰＩを含む符号化デー
タが誤りデータ位置／パターン発生器４に送られる。誤
りデータ位置／パターン発生器４は、非消失行に属する
誤りデータの位置を調べそしてこの誤りデータを訂正す
るためのビット・パターンを発生する。また、誤りデー
タ位置／パターン発生器４は、ポインタ、この列１の場
合には行２及び４に基づいて消失行に属するデータの位
置を調べ、そしてこの消失行に属するデータを訂正する
ためのビット・パターンを発生する。
ータを含まないならば、Ｎは１６となり、そしてもしも
非消失行に属する３つの誤りデータが含まれるならば、
Ｎは１０となる。バッファ・メモリ２に記憶されている
第１の列１の２０８のデータ及びＰＩを含む符号化デー
タが誤りデータ位置／パターン発生器４に送られる。誤
りデータ位置／パターン発生器４は、非消失行に属する
誤りデータの位置を調べそしてこの誤りデータを訂正す
るためのビット・パターンを発生する。また、誤りデー
タ位置／パターン発生器４は、ポインタ、この列１の場
合には行２及び４に基づいて消失行に属するデータの位
置を調べ、そしてこの消失行に属するデータを訂正する
ためのビット・パターンを発生する。
【０００７】更に詳細に説明すると、列１の誤り訂正に
おいて誤りデータ位置／パターン発生器４は、位置＃１
に非消失行に属する誤りデータを見いだし、そしてこの
誤りデータを訂正するためのビット・パターンを発生
し、そして図４のテーブルの列１のボックス１に示され
ているような、ＮＥ１−１、位置＝＃１及びＮＥ１−
１、ＢＰ（ビット・パターン）を含む第２情報ブロック
を発生する。ここで、ＮＥ１−１は、これが列１のう
ち、非消失行に属する第１番目の誤りデータであること
を示し、位置＝＃１はこの誤りデータの位置が＃１であ
ることを示し、そしてＢＰはこの誤りデータを訂正する
ためのビット・パターンを示す。誤りデータ位置／パタ
ーン発生器４はこの第２情報ブロックをアドレス・ポイ
ンタ５を介して誤りデータ・レジスタ６の第１ステージ
に送る。本明細書においては、消失行として分類された
行に属するデータが記憶されている位置を示す位置デー
タとこの位置にあるデータを訂正するためのビット・パ
ターンとを含む情報ブロックを第１情報ブロックと呼
び、そして非消失行として分類された行に属する誤りデ
ータが記憶されている位置を示す位置データとこの位置
にある誤りデータを訂正するためのビット・パターンと
を含む情報ブロックを第２情報ブロックと呼ぶ。
おいて誤りデータ位置／パターン発生器４は、位置＃１
に非消失行に属する誤りデータを見いだし、そしてこの
誤りデータを訂正するためのビット・パターンを発生
し、そして図４のテーブルの列１のボックス１に示され
ているような、ＮＥ１−１、位置＝＃１及びＮＥ１−
１、ＢＰ（ビット・パターン）を含む第２情報ブロック
を発生する。ここで、ＮＥ１−１は、これが列１のう
ち、非消失行に属する第１番目の誤りデータであること
を示し、位置＝＃１はこの誤りデータの位置が＃１であ
ることを示し、そしてＢＰはこの誤りデータを訂正する
ためのビット・パターンを示す。誤りデータ位置／パタ
ーン発生器４はこの第２情報ブロックをアドレス・ポイ
ンタ５を介して誤りデータ・レジスタ６の第１ステージ
に送る。本明細書においては、消失行として分類された
行に属するデータが記憶されている位置を示す位置デー
タとこの位置にあるデータを訂正するためのビット・パ
ターンとを含む情報ブロックを第１情報ブロックと呼
び、そして非消失行として分類された行に属する誤りデ
ータが記憶されている位置を示す位置データとこの位置
にある誤りデータを訂正するためのビット・パターンと
を含む情報ブロックを第２情報ブロックと呼ぶ。
【０００８】次に、誤りデータ位置／パターン発生器４
はポインタ”行２”に基づいて位置＃２にある消失行に
属する第１番目の誤りデータを見いだし、そしてこの誤
りデータを訂正するビット・パターンを発生し、そして
図４の列１のボックス２に示されているような、Ｅ１−
１、位置＝＃２、及びＥ１−１、ＢＰ（ビット・パター
ン）を含む第１情報ブロックを発生し、ここで、Ｅ１−
１は、これが列１の消失行に属する第１番目の誤りデー
タであることを示し、位置＝＃２はこの誤りデータの位
置が＃２であることを示し、そしてＢＰはこの誤りデー
タを訂正するためのビット・パターンを示す。誤りデー
タ位置／パターン発生器４はこの第１情報ブロックをア
ドレス・ポインタ５を介して誤りデータ・レジスタ６の
第２ステージに送る。次に、誤りデータ位置／パターン
発生器４は位置＃３にある非消失行に属する第２番目の
誤りデータを見いだし、そしてこの誤りデータを訂正す
るビット・パターンを発生し、そして図４の列１のボッ
クス３に示されているような、ＮＥ１−２、位置＝＃
３、及びＮＥ１−２、ＢＰ（ビット・パターン）を含む
第２情報ブロックを発生し、ここで、ＮＥ１−２は、こ
れが列１の非消失行に属する第２番目の誤りデータであ
ることを示し、位置＝＃３はこの誤りデータの位置が＃
３であることを示し、そしてＢＰはこの誤りデータを訂
正するためのビット・パターンを示す。誤りデータ位置
／パターン発生器４はこの第２情報ブロックをアドレス
・ポインタ５を介して誤りデータ・レジスタ６の第３ス
テージに送る。次に、誤りデータ位置／パターン発生器
４は、ポインタ”行４”に基づいて位置＃４にある消失
行に属する第２番目の誤りデータを見いだし、そしてこ
の誤りデータを訂正するビット・パターンを発生し、そ
して図４の列１のボックス４に示されているような、Ｅ
１−２、位置＝＃４、及びＥ１−２、ＢＰ（ビット・パ
ターン）を含む第１情報ブロックを発生し、ここで、Ｅ
１−２は、これが列１の消失行に属する第２番目の誤り
データであることを示し、位置＝＃４はこの誤りデータ
の位置が＃４であることを示し、そしてＢＰはこの誤り
データを訂正するためのビット・パターンを示す。誤り
データ位置／パターン発生器４はこの第１情報ブロック
をアドレス・ポインタ５を介して誤りデータ・レジスタ
６の第４ステージに送る。このようにして、誤りデータ
位置／パターン発生器４は、列１の誤りデータを次々と
見いだし、そして各誤りデータ毎の上述の情報ブロック
をアドレス・ポインタ５を介して誤りデータ・レジスタ
６に送る。列１に関する上記情報ブロックの発生動作が
完了すると、誤りデータ・レジスタ６の内容はバッファ
・メモリ２のセクション７に逐次的に送られ、そして図
４のテーブルの列１がセクション７内に組み立てられ
る。上述の動作は列２、３、・・・毎に繰り返され、そ
して図４のテーブルがバッファ・メモリ２のセクション
７内に組み立てられる。
はポインタ”行２”に基づいて位置＃２にある消失行に
属する第１番目の誤りデータを見いだし、そしてこの誤
りデータを訂正するビット・パターンを発生し、そして
図４の列１のボックス２に示されているような、Ｅ１−
１、位置＝＃２、及びＥ１−１、ＢＰ（ビット・パター
ン）を含む第１情報ブロックを発生し、ここで、Ｅ１−
１は、これが列１の消失行に属する第１番目の誤りデー
タであることを示し、位置＝＃２はこの誤りデータの位
置が＃２であることを示し、そしてＢＰはこの誤りデー
タを訂正するためのビット・パターンを示す。誤りデー
タ位置／パターン発生器４はこの第１情報ブロックをア
ドレス・ポインタ５を介して誤りデータ・レジスタ６の
第２ステージに送る。次に、誤りデータ位置／パターン
発生器４は位置＃３にある非消失行に属する第２番目の
誤りデータを見いだし、そしてこの誤りデータを訂正す
るビット・パターンを発生し、そして図４の列１のボッ
クス３に示されているような、ＮＥ１−２、位置＝＃
３、及びＮＥ１−２、ＢＰ（ビット・パターン）を含む
第２情報ブロックを発生し、ここで、ＮＥ１−２は、こ
れが列１の非消失行に属する第２番目の誤りデータであ
ることを示し、位置＝＃３はこの誤りデータの位置が＃
３であることを示し、そしてＢＰはこの誤りデータを訂
正するためのビット・パターンを示す。誤りデータ位置
／パターン発生器４はこの第２情報ブロックをアドレス
・ポインタ５を介して誤りデータ・レジスタ６の第３ス
テージに送る。次に、誤りデータ位置／パターン発生器
４は、ポインタ”行４”に基づいて位置＃４にある消失
行に属する第２番目の誤りデータを見いだし、そしてこ
の誤りデータを訂正するビット・パターンを発生し、そ
して図４の列１のボックス４に示されているような、Ｅ
１−２、位置＝＃４、及びＥ１−２、ＢＰ（ビット・パ
ターン）を含む第１情報ブロックを発生し、ここで、Ｅ
１−２は、これが列１の消失行に属する第２番目の誤り
データであることを示し、位置＝＃４はこの誤りデータ
の位置が＃４であることを示し、そしてＢＰはこの誤り
データを訂正するためのビット・パターンを示す。誤り
データ位置／パターン発生器４はこの第１情報ブロック
をアドレス・ポインタ５を介して誤りデータ・レジスタ
６の第４ステージに送る。このようにして、誤りデータ
位置／パターン発生器４は、列１の誤りデータを次々と
見いだし、そして各誤りデータ毎の上述の情報ブロック
をアドレス・ポインタ５を介して誤りデータ・レジスタ
６に送る。列１に関する上記情報ブロックの発生動作が
完了すると、誤りデータ・レジスタ６の内容はバッファ
・メモリ２のセクション７に逐次的に送られ、そして図
４のテーブルの列１がセクション７内に組み立てられ
る。上述の動作は列２、３、・・・毎に繰り返され、そ
して図４のテーブルがバッファ・メモリ２のセクション
７内に組み立てられる。
【０００９】次に、列１の誤り訂正動作が行われる。Ｍ
ＰＵ８は、現在セクション７に記憶されている図４のテ
ーブルの列１のボックス１の第２情報ブロックを取り出
し、そして列１の位置＃１のデータに対応する元のデー
タを記憶しているメイン・メモリ１のアドレスを計算す
る。次に、ＭＰＵ８は位置＃１のデータをバッファ・メ
モリ２から取り出し、そしてこのデータをボックス１に
含まれているビット・パターンを使用して訂正し、そし
てこの訂正後のデータをメイン・メモリ１のアドレスに
記憶する。次に、ＭＰＵ８は、図４のテーブルの列１の
ボックス２の第１情報ブロックを取り出し、そして列１
の位置＃２のデータに対応する元のデータを記憶してい
るメイン・メモリ１のアドレスを計算する。次に、ＭＰ
Ｕ８は位置＃２のデータをバッファ・メモリ２から取り
出し、そしてこのデータをボックス２に含まれているビ
ット・パターンを使用して訂正し、そしてこの訂正後の
データをメイン・メモリ１のアドレスに記憶する。
ＰＵ８は、現在セクション７に記憶されている図４のテ
ーブルの列１のボックス１の第２情報ブロックを取り出
し、そして列１の位置＃１のデータに対応する元のデー
タを記憶しているメイン・メモリ１のアドレスを計算す
る。次に、ＭＰＵ８は位置＃１のデータをバッファ・メ
モリ２から取り出し、そしてこのデータをボックス１に
含まれているビット・パターンを使用して訂正し、そし
てこの訂正後のデータをメイン・メモリ１のアドレスに
記憶する。次に、ＭＰＵ８は、図４のテーブルの列１の
ボックス２の第１情報ブロックを取り出し、そして列１
の位置＃２のデータに対応する元のデータを記憶してい
るメイン・メモリ１のアドレスを計算する。次に、ＭＰ
Ｕ８は位置＃２のデータをバッファ・メモリ２から取り
出し、そしてこのデータをボックス２に含まれているビ
ット・パターンを使用して訂正し、そしてこの訂正後の
データをメイン・メモリ１のアドレスに記憶する。
【００１０】
【発明が解決しようとする課題】ＭＰＵ８は、列１乃至
１７２の全てのうちの１バイト（８ビット）を記憶して
いる位置毎に上述の動作を繰り返す。メイン・メモリ１
のアドレスの計算は１つの位置毎に行われ、そしてメイ
ン・メモリ１へのアクセス動作毎に１バイトが記憶され
ることが明らかであり、この結果消失行の誤りデータに
対するアドレスの計算の回数は、Ｎ×１７２（列）によ
り表され、ここでＮは、上述のように、列方向における
消失行に属する誤りデータの最大訂正可能数である。通
常はコストの観点から、大容量のデータを記憶できるが
アクセス速度が遅いＤＲＡＭ（ダイナミック・ランダム
・アクセス・メモリ）がメイン・メモリ１として使用さ
れ、そしてアクセス速度が速いＳＲＡＭ（同期型ランダ
ム・アクセス・メモリ）がバッファ・メモリ２として使
用される。誤り訂正の全体的な処理時間はメイン・メモ
リ１へのアクセス動作の回数に依存する。従来の処理方
式の問題点は、メイン・メモリ１へのアクセスの回数が
多いことに基づいて処理時間が長くかかることである。
１７２の全てのうちの１バイト（８ビット）を記憶して
いる位置毎に上述の動作を繰り返す。メイン・メモリ１
のアドレスの計算は１つの位置毎に行われ、そしてメイ
ン・メモリ１へのアクセス動作毎に１バイトが記憶され
ることが明らかであり、この結果消失行の誤りデータに
対するアドレスの計算の回数は、Ｎ×１７２（列）によ
り表され、ここでＮは、上述のように、列方向における
消失行に属する誤りデータの最大訂正可能数である。通
常はコストの観点から、大容量のデータを記憶できるが
アクセス速度が遅いＤＲＡＭ（ダイナミック・ランダム
・アクセス・メモリ）がメイン・メモリ１として使用さ
れ、そしてアクセス速度が速いＳＲＡＭ（同期型ランダ
ム・アクセス・メモリ）がバッファ・メモリ２として使
用される。誤り訂正の全体的な処理時間はメイン・メモ
リ１へのアクセス動作の回数に依存する。従来の処理方
式の問題点は、メイン・メモリ１へのアクセスの回数が
多いことに基づいて処理時間が長くかかることである。
【００１１】
【課題を解決するための手段】本発明の目的は、積符号
化方式の列方向の誤り訂正の処理時間を著しく減少しこ
れにより誤り訂正の全体的は処理時間を減少することが
出来る誤り訂正方法及びシステムを提供することであ
る。
化方式の列方向の誤り訂正の処理時間を著しく減少しこ
れにより誤り訂正の全体的は処理時間を減少することが
出来る誤り訂正方法及びシステムを提供することであ
る。
【００１２】データがＫ１×Ｋ２個の位置のアレイに配
列され（ここでＫ１は行の数であり、Ｋ２は列の数であ
る）、誤り訂正コードＰＯがＫ２個の列につけられ、誤
り訂正コードＰＩがＫ１個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正方法
は、 （ａ）Ｋ２個のデータ及び誤り訂正コードＰＩを含む１
行を取り出し、該１行を非消失行又は消失行に分類し、
１行が非消失行であるならば該１行に含まれる誤りデー
タを一度に１つの位置の誤りデータずつ誤り訂正コード
ＰＩに基づいて訂正するステップと、 （ｂ）ステップ（ａ）を繰り返してＫ１個の行を処理す
るステップと、 （ｃ）Ｋ１個のデータ及び誤り訂正コードＰＯを含む１
列を取り出し、該１列のうち、消失行として分類された
行に属するデータが記憶されている位置を示す位置デー
タ及び位置にあるデータを訂正するパターンを含む第１
情報ブロックと、１列のうち、非消失行として分類され
た行に属する誤りデータが記憶されている位置を示す位
置データ及び位置にある誤りデータを訂正するパターン
を含む第２情報ブロックとを発生するステップと、 （ｄ）消失行として分類された１行内の隣接する少なく
とも２つの位置のデータとこれらデータに関する少なく
とも２つの第１情報ブロックとを取り出し、これら第１
情報ブロックに含まれているパターンに基づいて上記隣
接する少なくとも２つの位置のデータを一度に訂正する
ステップと、 （ｅ）消失行として分類された全ての行のデータを訂正
するまでステップ（ｄ）を繰り返すステップとを含む。
列され（ここでＫ１は行の数であり、Ｋ２は列の数であ
る）、誤り訂正コードＰＯがＫ２個の列につけられ、誤
り訂正コードＰＩがＫ１個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正方法
は、 （ａ）Ｋ２個のデータ及び誤り訂正コードＰＩを含む１
行を取り出し、該１行を非消失行又は消失行に分類し、
１行が非消失行であるならば該１行に含まれる誤りデー
タを一度に１つの位置の誤りデータずつ誤り訂正コード
ＰＩに基づいて訂正するステップと、 （ｂ）ステップ（ａ）を繰り返してＫ１個の行を処理す
るステップと、 （ｃ）Ｋ１個のデータ及び誤り訂正コードＰＯを含む１
列を取り出し、該１列のうち、消失行として分類された
行に属するデータが記憶されている位置を示す位置デー
タ及び位置にあるデータを訂正するパターンを含む第１
情報ブロックと、１列のうち、非消失行として分類され
た行に属する誤りデータが記憶されている位置を示す位
置データ及び位置にある誤りデータを訂正するパターン
を含む第２情報ブロックとを発生するステップと、 （ｄ）消失行として分類された１行内の隣接する少なく
とも２つの位置のデータとこれらデータに関する少なく
とも２つの第１情報ブロックとを取り出し、これら第１
情報ブロックに含まれているパターンに基づいて上記隣
接する少なくとも２つの位置のデータを一度に訂正する
ステップと、 （ｅ）消失行として分類された全ての行のデータを訂正
するまでステップ（ｄ）を繰り返すステップとを含む。
【００１３】ステップ（ａ）は、消失行として分類され
た行のポインタを発生し、そしてステップ（ｄ）はポイ
ンタに基づいて、消失行として分類された１行の少なく
とも２つの位置のデータを記憶しているロケーションの
アドレスを発生し、このロケーションに上記訂正された
データを記憶することを特徴とする。
た行のポインタを発生し、そしてステップ（ｄ）はポイ
ンタに基づいて、消失行として分類された１行の少なく
とも２つの位置のデータを記憶しているロケーションの
アドレスを発生し、このロケーションに上記訂正された
データを記憶することを特徴とする。
【００１４】本発明の方法は、（ｆ）１つの誤りデータ
に関する第２情報ブロックとを取り出し、該第２情報ブ
ロックの位置データが示す位置の１つの誤りデータを取
り出し、第２情報ブロックに含まれているパターンに基
づいて１つの誤りデータを訂正するステップと、（ｇ）
ステップ（ｆ）を繰り返して、非消失行として分類され
た行に属するデータを訂正するステップとを含むことを
特徴とする。
に関する第２情報ブロックとを取り出し、該第２情報ブ
ロックの位置データが示す位置の１つの誤りデータを取
り出し、第２情報ブロックに含まれているパターンに基
づいて１つの誤りデータを訂正するステップと、（ｇ）
ステップ（ｆ）を繰り返して、非消失行として分類され
た行に属するデータを訂正するステップとを含むことを
特徴とする。
【００１５】第１情報ブロックはテーブルの第１部分に
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
【００１６】ステップ（ｄ）において消失行として分類
された１行内の隣接する少なくとも２つの位置のデータ
に関する第１情報ブロックの取り出しはテーブルの第１
部分の少なくとも２つのボックスを順次アクセスするこ
とにより行われることを特徴とする。
された１行内の隣接する少なくとも２つの位置のデータ
に関する第１情報ブロックの取り出しはテーブルの第１
部分の少なくとも２つのボックスを順次アクセスするこ
とにより行われることを特徴とする。
【００１７】ステップ（ｃ）はポインタに基づいて第１
情報ブロックの位置データを発生することを特徴とす
る。
情報ブロックの位置データを発生することを特徴とす
る。
【００１８】データがＫ1×Ｋ2個の位置のアレイに配列
され（ここでＫ1は行の数であり、Ｋ2は列の数であ
る）、誤り訂正コードＰＯがＫ2個の列につけられ、誤
り訂正コードＰＩがＫ1個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正方法
は、（ａ）Ｋ1×Ｋ2個のデータ・アレイ、誤り訂正コー
ドＰＯ及び誤り訂正コードＰＩをメイン・メモリに記憶
するステップと、（ｂ）Ｋ1よりも少ない予定数の行を
メイン・メモリから読み出してバッファ・メモリに記憶
するステップと、（ｃ）バッファ・メモリをアクセスし
て、Ｋ2個のデータ及び誤り訂正コードＰＩを含む１行
を取り出し、該１行を非消失行又は消失行に分類し、そ
して１行が非消失行であるならば該１行に含まれる誤り
データを誤り訂正コードＰＩに基づいて訂正するステッ
プと、（ｄ）１行が消失行であるならば該１行のポイン
タを記憶するステップと、（ｅ）ステップ（ｂ）、
（ｃ）及び（ｄ）を繰り返してＫ1個の行を処理するス
テップと、（ｆ）ポインタに基づいて、消失行として分
類された１行の隣接する２つのデータをそれぞれ記憶し
ているメイン・メモリ内の複数個のロケーションのアド
レスを発生するステップと、（ｇ）予定数の列をメイン
・メモリから読み出してバッファ・メモリに記憶するス
テップと、（ｈ）バッファ・メモリをアクセスして、Ｋ
1個のデータ及び誤り訂正コードＰＯを含む１列を取り
出し、該１列のうち、消失行として分類された行に属す
るデータが記憶されている位置を示す位置データ及び位
置にあるデータを訂正するパターンを含む第１情報ブロ
ックと、１列のうち、非消失行として分類された行に属
する誤りデータが記憶されている位置を示す位置データ
及び位置にある誤りデータを訂正するパターンを含む第
２情報ブロックとを発生するステップと、（ｉ）第１情
報ブロック及び第２情報ブロックをテーブルに記憶する
ステップと、（ｊ）ステップ（ｇ）、（ｈ）及び（ｉ）
を繰り返して予定数の列を処理するステップと、（ｋ）
バッファ・メモリをアクセスして消失行として分類され
た１行の隣接する少なくとも２つの位置のデータを取り
出し、テーブルをアクセスしてこれらデータに関する少
なくとも２つの第１情報ブロックを取り出し、そしてこ
れら第１情報ブロックに含まれているパターンに基づい
て上記隣接する少なくとも２つの位置にあるデータを訂
正するステップと、（ｌ）ステップ（ｆ）で発生された
アドレスを使用してメイン・メモリのロケーションをア
クセスし、該ロケーションに上記訂正されたデータを記
憶するステップと、（ｍ）消失行として分類された全て
の行のデータが訂正されるまでステップ（ｋ）及び
（ｌ）を繰り返すステップとを含む。
され（ここでＫ1は行の数であり、Ｋ2は列の数であ
る）、誤り訂正コードＰＯがＫ2個の列につけられ、誤
り訂正コードＰＩがＫ1個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正方法
は、（ａ）Ｋ1×Ｋ2個のデータ・アレイ、誤り訂正コー
ドＰＯ及び誤り訂正コードＰＩをメイン・メモリに記憶
するステップと、（ｂ）Ｋ1よりも少ない予定数の行を
メイン・メモリから読み出してバッファ・メモリに記憶
するステップと、（ｃ）バッファ・メモリをアクセスし
て、Ｋ2個のデータ及び誤り訂正コードＰＩを含む１行
を取り出し、該１行を非消失行又は消失行に分類し、そ
して１行が非消失行であるならば該１行に含まれる誤り
データを誤り訂正コードＰＩに基づいて訂正するステッ
プと、（ｄ）１行が消失行であるならば該１行のポイン
タを記憶するステップと、（ｅ）ステップ（ｂ）、
（ｃ）及び（ｄ）を繰り返してＫ1個の行を処理するス
テップと、（ｆ）ポインタに基づいて、消失行として分
類された１行の隣接する２つのデータをそれぞれ記憶し
ているメイン・メモリ内の複数個のロケーションのアド
レスを発生するステップと、（ｇ）予定数の列をメイン
・メモリから読み出してバッファ・メモリに記憶するス
テップと、（ｈ）バッファ・メモリをアクセスして、Ｋ
1個のデータ及び誤り訂正コードＰＯを含む１列を取り
出し、該１列のうち、消失行として分類された行に属す
るデータが記憶されている位置を示す位置データ及び位
置にあるデータを訂正するパターンを含む第１情報ブロ
ックと、１列のうち、非消失行として分類された行に属
する誤りデータが記憶されている位置を示す位置データ
及び位置にある誤りデータを訂正するパターンを含む第
２情報ブロックとを発生するステップと、（ｉ）第１情
報ブロック及び第２情報ブロックをテーブルに記憶する
ステップと、（ｊ）ステップ（ｇ）、（ｈ）及び（ｉ）
を繰り返して予定数の列を処理するステップと、（ｋ）
バッファ・メモリをアクセスして消失行として分類され
た１行の隣接する少なくとも２つの位置のデータを取り
出し、テーブルをアクセスしてこれらデータに関する少
なくとも２つの第１情報ブロックを取り出し、そしてこ
れら第１情報ブロックに含まれているパターンに基づい
て上記隣接する少なくとも２つの位置にあるデータを訂
正するステップと、（ｌ）ステップ（ｆ）で発生された
アドレスを使用してメイン・メモリのロケーションをア
クセスし、該ロケーションに上記訂正されたデータを記
憶するステップと、（ｍ）消失行として分類された全て
の行のデータが訂正されるまでステップ（ｋ）及び
（ｌ）を繰り返すステップとを含む。
【００１９】本発明の方法は、（ｎ）テーブルをアクセ
スして１つの誤りデータに関する第２情報ブロックを取
り出し、バッファ・メモリをアクセスして第２情報ブロ
ックの位置データが示す位置にある１つの誤りデータを
取り出し、そして第２情報ブロックに含まれているパタ
ーンに基づいて１つの誤りデータを訂正するステップ
と、（ｏ）ステップ（ｎ）を繰り返して、消失行として
分類された行に属する誤りデータを訂正するステップと
を含むことを特徴とする。
スして１つの誤りデータに関する第２情報ブロックを取
り出し、バッファ・メモリをアクセスして第２情報ブロ
ックの位置データが示す位置にある１つの誤りデータを
取り出し、そして第２情報ブロックに含まれているパタ
ーンに基づいて１つの誤りデータを訂正するステップ
と、（ｏ）ステップ（ｎ）を繰り返して、消失行として
分類された行に属する誤りデータを訂正するステップと
を含むことを特徴とする。
【００２０】第１情報ブロックはテーブルの第１部分に
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
【００２１】データがＫ１×Ｋ２個の位置のアレイに配
列され（ここでＫ１は行の数であり、Ｋ２は列の数であ
る）、誤り訂正コードＰＯがＫ２個の列につけられ、誤
り訂正コードＰＩがＫ１個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正シス
テムは、 （ａ）Ｋ２個のデータ及び誤り訂正コードＰＩを含む１
行を取り出し、該１行を非消失行又は消失行に分類し、
１行が非消失行であるならば該１行に含まれる誤りデー
タを一度に１つの位置の誤りデータずつ誤り訂正コード
ＰＩに基づいて訂正する手段と、 （ｂ）手段（ａ）を繰り返し的に動作させてＫ１個の行
を処理する手段と、 （ｃ）Ｋ１個のデータ及び誤り訂正コードＰＯを含む１
列を取り出し、該１列のうち、消失行として分類された
行に属するデータが記憶されている位置を示す位置デー
タ及び位置にあるデータを訂正するパターンを含む第１
情報ブロックと、１列のうち、非消失行として分類され
た行に属する誤りデータが記憶されている位置を示す位
置データ及び位置にある誤りデータを訂正するパターン
を含む第２情報ブロックとを発生する手段と、 （ｄ）消失行として分類された１行内の隣接する少なく
とも２つの位置のデータとこれらデータに関する少なく
とも２つの第１情報ブロックとを取り出し、これら第１
情報ブロックに含まれているパターンに基づいて上記隣
接する少なくとも２つの位置のデータ一度にを訂正する
手段と、 （ｅ）消失行として分類された全ての行のデータを訂正
するまで手段（ｄ）を繰り返し的に動作させる手段とを
含む。
列され（ここでＫ１は行の数であり、Ｋ２は列の数であ
る）、誤り訂正コードＰＯがＫ２個の列につけられ、誤
り訂正コードＰＩがＫ１個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正シス
テムは、 （ａ）Ｋ２個のデータ及び誤り訂正コードＰＩを含む１
行を取り出し、該１行を非消失行又は消失行に分類し、
１行が非消失行であるならば該１行に含まれる誤りデー
タを一度に１つの位置の誤りデータずつ誤り訂正コード
ＰＩに基づいて訂正する手段と、 （ｂ）手段（ａ）を繰り返し的に動作させてＫ１個の行
を処理する手段と、 （ｃ）Ｋ１個のデータ及び誤り訂正コードＰＯを含む１
列を取り出し、該１列のうち、消失行として分類された
行に属するデータが記憶されている位置を示す位置デー
タ及び位置にあるデータを訂正するパターンを含む第１
情報ブロックと、１列のうち、非消失行として分類され
た行に属する誤りデータが記憶されている位置を示す位
置データ及び位置にある誤りデータを訂正するパターン
を含む第２情報ブロックとを発生する手段と、 （ｄ）消失行として分類された１行内の隣接する少なく
とも２つの位置のデータとこれらデータに関する少なく
とも２つの第１情報ブロックとを取り出し、これら第１
情報ブロックに含まれているパターンに基づいて上記隣
接する少なくとも２つの位置のデータ一度にを訂正する
手段と、 （ｅ）消失行として分類された全ての行のデータを訂正
するまで手段（ｄ）を繰り返し的に動作させる手段とを
含む。
【００２２】手段（ａ）は、消失行として分類された行
のポインタを発生し、そして手段（ｄ）はポインタに基
づいて、消失行として分類された１行の少なくとも２つ
の位置のデータを記憶しているロケーションのアドレス
を発生し、このロケーションに上記訂正されたデータを
記憶することを特徴とする。
のポインタを発生し、そして手段（ｄ）はポインタに基
づいて、消失行として分類された１行の少なくとも２つ
の位置のデータを記憶しているロケーションのアドレス
を発生し、このロケーションに上記訂正されたデータを
記憶することを特徴とする。
【００２３】本発明のシステムは、（ｆ）１つの誤りデ
ータに関する第２情報ブロックとを取り出し、該第２情
報ブロックの位置データが示す位置の１つの誤りデータ
を取り出し、第２情報ブロックに含まれているパターン
に基づいて１つの誤りデータを訂正する手段と、（ｇ）
手段（ｆ）を繰り返し的に動作させて、非消失行として
分類された行に属するデータを訂正する手段とを含むこ
とを特徴とする。
ータに関する第２情報ブロックとを取り出し、該第２情
報ブロックの位置データが示す位置の１つの誤りデータ
を取り出し、第２情報ブロックに含まれているパターン
に基づいて１つの誤りデータを訂正する手段と、（ｇ）
手段（ｆ）を繰り返し的に動作させて、非消失行として
分類された行に属するデータを訂正する手段とを含むこ
とを特徴とする。
【００２４】第１情報ブロックはテーブルの第１部分に
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
【００２５】手段（ｄ）により消失行として分類された
１行内の隣接する少なくとも２つの位置のデータに関す
る第１情報ブロックの取り出しはテーブルの第１部分の
少なくとも２つのボックスを順次アクセスすることによ
り行われることを特徴とする。
１行内の隣接する少なくとも２つの位置のデータに関す
る第１情報ブロックの取り出しはテーブルの第１部分の
少なくとも２つのボックスを順次アクセスすることによ
り行われることを特徴とする。
【００２６】上記手段（ｃ）は上記ポインタに基づいて
上記第１情報ブロックの上記位置データを発生すること
を特徴とする。
上記第１情報ブロックの上記位置データを発生すること
を特徴とする。
【００２７】データがＫ1×Ｋ2個の位置のアレイに配列
され（ここでＫ1は行の数であり、Ｋ2は列の数であ
る）、誤り訂正コードＰＯがＫ2個の列につけられ、誤
り訂正コードＰＩがＫ1個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正シス
テムは、（ａ）Ｋ1×Ｋ2個のデータ・アレイ、誤り訂正
コードＰＯ及び誤り訂正コードＰＩをメイン・メモリに
記憶する手段と、（ｂ）Ｋ1よりも少ない予定数の行を
メイン・メモリから読み出してバッファ・メモリに記憶
する手段と、（ｃ）バッファ・メモリをアクセスして、
Ｋ2個のデータ及び誤り訂正コードＰＩを含む１行を取
り出し、該１行を非消失行又は消失行に分類し、そして
１行が非消失行であるならば該１行に含まれる誤りデー
タを誤り訂正コードＰＩに基づいて訂正する手段と、
（ｄ）１行が消失行であるならば該１行のポインタを記
憶する手段と、（ｅ）手段（ｂ）、（ｃ）及び（ｄ）を
繰り返し的に動作させてＫ1個の行を処理する手段と、
（ｆ）ポインタに基づいて、消失行として分類された１
行の隣接する２つのデータをそれぞれ記憶しているメイ
ン・メモリ内の複数個のロケーションのアドレスを発生
する手段と、（ｇ）予定数の列をメイン・メモリから読
み出してバッファ・メモリに記憶する手段と、（ｈ）バ
ッファ・メモリをアクセスして、Ｋ1個のデータ及び誤
り訂正コードＰＯを含む１列を取り出し、該１列のう
ち、消失行として分類された行に属するデータが記憶さ
れている位置を示す位置データ及び位置にあるデータを
訂正するパターンを含む第１情報ブロックと、１列のう
ち、非消失行として分類された行に属する誤りデータが
記憶されている位置を示す位置データ及び位置にある誤
りデータを訂正するパターンを含む第２情報ブロックと
を発生する手段と、（ｉ）第１情報ブロック及び第２情
報ブロックをテーブルに記憶する手段と、（ｊ）手段
（ｇ）、（ｈ）及び（ｉ）を繰り返し的に動作させて予
定数の列を処理する手段と、（ｋ）バッファ・メモリを
アクセスして消失行として分類された１行の隣接する少
なくとも２つの位置のデータを取り出し、テーブルをア
クセスしてこれらデータに関する少なくとも２つの第１
情報ブロックを取り出し、そしてこれら第１情報ブロッ
クに含まれているパターンに基づいて上記隣接する少な
くとも２つの位置にあるデータを訂正する手段と、
（ｌ）手段（ｆ）で発生されたアドレスを使用してメイ
ン・メモリのロケーションをアクセスし、このロケーシ
ョンに上記訂正されたデータを記憶する手段と、（ｍ）
消失行として分類された全ての行のデータが訂正される
まで手段（ｋ）及び（ｌ）を繰り返し的に動作させる手
段とを含む。
され（ここでＫ1は行の数であり、Ｋ2は列の数であ
る）、誤り訂正コードＰＯがＫ2個の列につけられ、誤
り訂正コードＰＩがＫ1個の行につけられ、予定数以下
の誤りデータを含む１行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む１行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正シス
テムは、（ａ）Ｋ1×Ｋ2個のデータ・アレイ、誤り訂正
コードＰＯ及び誤り訂正コードＰＩをメイン・メモリに
記憶する手段と、（ｂ）Ｋ1よりも少ない予定数の行を
メイン・メモリから読み出してバッファ・メモリに記憶
する手段と、（ｃ）バッファ・メモリをアクセスして、
Ｋ2個のデータ及び誤り訂正コードＰＩを含む１行を取
り出し、該１行を非消失行又は消失行に分類し、そして
１行が非消失行であるならば該１行に含まれる誤りデー
タを誤り訂正コードＰＩに基づいて訂正する手段と、
（ｄ）１行が消失行であるならば該１行のポインタを記
憶する手段と、（ｅ）手段（ｂ）、（ｃ）及び（ｄ）を
繰り返し的に動作させてＫ1個の行を処理する手段と、
（ｆ）ポインタに基づいて、消失行として分類された１
行の隣接する２つのデータをそれぞれ記憶しているメイ
ン・メモリ内の複数個のロケーションのアドレスを発生
する手段と、（ｇ）予定数の列をメイン・メモリから読
み出してバッファ・メモリに記憶する手段と、（ｈ）バ
ッファ・メモリをアクセスして、Ｋ1個のデータ及び誤
り訂正コードＰＯを含む１列を取り出し、該１列のう
ち、消失行として分類された行に属するデータが記憶さ
れている位置を示す位置データ及び位置にあるデータを
訂正するパターンを含む第１情報ブロックと、１列のう
ち、非消失行として分類された行に属する誤りデータが
記憶されている位置を示す位置データ及び位置にある誤
りデータを訂正するパターンを含む第２情報ブロックと
を発生する手段と、（ｉ）第１情報ブロック及び第２情
報ブロックをテーブルに記憶する手段と、（ｊ）手段
（ｇ）、（ｈ）及び（ｉ）を繰り返し的に動作させて予
定数の列を処理する手段と、（ｋ）バッファ・メモリを
アクセスして消失行として分類された１行の隣接する少
なくとも２つの位置のデータを取り出し、テーブルをア
クセスしてこれらデータに関する少なくとも２つの第１
情報ブロックを取り出し、そしてこれら第１情報ブロッ
クに含まれているパターンに基づいて上記隣接する少な
くとも２つの位置にあるデータを訂正する手段と、
（ｌ）手段（ｆ）で発生されたアドレスを使用してメイ
ン・メモリのロケーションをアクセスし、このロケーシ
ョンに上記訂正されたデータを記憶する手段と、（ｍ）
消失行として分類された全ての行のデータが訂正される
まで手段（ｋ）及び（ｌ）を繰り返し的に動作させる手
段とを含む。
【００２８】本発明のシステムは、（ｎ）テーブルをア
クセスして１つの誤りデータに関する第２情報ブロック
を取り出し、バッファ・メモリをアクセスして第２情報
ブロックの位置データが示す位置にある１つの誤りデー
タを取り出し、そして第２情報ブロックに含まれている
パターンに基づいて１つの誤りデータを訂正する手段
と、（ｏ）手段（ｎ）を繰り返し的に動作させて、消失
行として分類された行に属する誤りデータを訂正する手
段とを含むことを特徴とする。
クセスして１つの誤りデータに関する第２情報ブロック
を取り出し、バッファ・メモリをアクセスして第２情報
ブロックの位置データが示す位置にある１つの誤りデー
タを取り出し、そして第２情報ブロックに含まれている
パターンに基づいて１つの誤りデータを訂正する手段
と、（ｏ）手段（ｎ）を繰り返し的に動作させて、消失
行として分類された行に属する誤りデータを訂正する手
段とを含むことを特徴とする。
【００２９】第１情報ブロックはテーブルの第１部分に
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
記憶され、第２情報ブロックはテーブルの第２部分に記
憶され、消失行として分類された１行内のデータに対す
る第１情報ブロックは該第１情報ブロックの発生の順序
で第１部分のボックスに順次記憶されていることを特徴
とする。
【００３０】
【発明の実施の形態】図５は本発明に従うＤＶＤシステ
ムを示す。ディスク・ドライブ装置１１は、図１に示す
符号化データを直列的に記録しているデータ記録ディス
ク又はＤＶＤ、ＤＶＤを回転させるスピンドル・モータ
及びＤＶＤから符号化データを読みとる読み取りヘッド
を含む。ＤＶＤ、スピンドル・モータ及び読み取りヘッ
ドはこの分野で周知であるので図５には示されていな
い。本発明の誤り訂正処理と従来のものとの比較を簡単
にするために図１に示す符号化データを使用して本発明
の誤り訂正プロセスを説明する。ＤＶＤに記録されてい
る図１の符号化データの行１乃至２０８並びに誤り訂正
コードＰＯ及びＰＩは直列的に読み出され、線２１を介
してＤＲＡＭで構成されるメイン・メモリ１２に記憶さ
れる。ＳＲＡＭで構成されるバッファ・メモリ１３は４
つのメモリ・セクション１４、１４Ａ，１５及び１５Ａ
を含む。メモリ・セクション１４及び１５はメイン・メ
モリ１２よりも処理速度が速いキャッシュ・メモリとし
て使用される。符号化データの一部例えば８行のグルー
プ及び次の８行のグループは行方向の誤り訂正処理にお
いてメモリ・セクション１４及び１５に記憶され、また
８列のグループ及び次の８列のグループは列方向の誤り
訂正処理においてメモリ・セクション１４及び１５に記
憶される。メモリ・セクション１４Ａ及び１４Ｂは、行
方向又は列方向の誤り訂正において組み立てられる図７
のテーブル１及び図１０のテーブル２を記憶するために
使用される。
ムを示す。ディスク・ドライブ装置１１は、図１に示す
符号化データを直列的に記録しているデータ記録ディス
ク又はＤＶＤ、ＤＶＤを回転させるスピンドル・モータ
及びＤＶＤから符号化データを読みとる読み取りヘッド
を含む。ＤＶＤ、スピンドル・モータ及び読み取りヘッ
ドはこの分野で周知であるので図５には示されていな
い。本発明の誤り訂正処理と従来のものとの比較を簡単
にするために図１に示す符号化データを使用して本発明
の誤り訂正プロセスを説明する。ＤＶＤに記録されてい
る図１の符号化データの行１乃至２０８並びに誤り訂正
コードＰＯ及びＰＩは直列的に読み出され、線２１を介
してＤＲＡＭで構成されるメイン・メモリ１２に記憶さ
れる。ＳＲＡＭで構成されるバッファ・メモリ１３は４
つのメモリ・セクション１４、１４Ａ，１５及び１５Ａ
を含む。メモリ・セクション１４及び１５はメイン・メ
モリ１２よりも処理速度が速いキャッシュ・メモリとし
て使用される。符号化データの一部例えば８行のグルー
プ及び次の８行のグループは行方向の誤り訂正処理にお
いてメモリ・セクション１４及び１５に記憶され、また
８列のグループ及び次の８列のグループは列方向の誤り
訂正処理においてメモリ・セクション１４及び１５に記
憶される。メモリ・セクション１４Ａ及び１４Ｂは、行
方向又は列方向の誤り訂正において組み立てられる図７
のテーブル１及び図１０のテーブル２を記憶するために
使用される。
【００３１】エンコーダ／デコーダ１６は、２０８行×
１７２列の新たなデータがＤＶＤに記録されるときにＰ
Ｏ及びＰＩを発生するエンコーダ・セクションと、デー
コーダ・セクションとを含み、そしてこのデコーダ・セ
クションは、テーブル１及び２を組み立てるための第１
及び第２情報ブロックを発生する誤りデータ位置／パタ
ーン発生器２６、第１及び第２アドレス・ポインタ２７
及び２８、誤りデータ・レジスタ２９、行カウンタ３
１、レジスタ１７及びレジスタ３２を含む。これらの動
作については後述する。ＭＰＵ１８は、ディスク・ドラ
イブ装置１１、メイン・メモリ１２、バッファ・メモリ
１３及びエンコーダ／デコーダ１６の動作を制御し、そ
してメモリ３３を含み、そしてこのメモリ３３はメモリ
・セクション３４、３５及び３６を含む。誤りデータ位
置／パターン発生器２６は、前述のように、この分野で
周知のChienサーチ機能を行う。即ち、この発生器２６
は、誤りデータの位置及びこの誤りデータを訂正するた
めのビット・パターンを発生するための式を発生し、そ
してこの式に基づいて、誤りデータの位置及びビット・
パターンを発生する。
１７２列の新たなデータがＤＶＤに記録されるときにＰ
Ｏ及びＰＩを発生するエンコーダ・セクションと、デー
コーダ・セクションとを含み、そしてこのデコーダ・セ
クションは、テーブル１及び２を組み立てるための第１
及び第２情報ブロックを発生する誤りデータ位置／パタ
ーン発生器２６、第１及び第２アドレス・ポインタ２７
及び２８、誤りデータ・レジスタ２９、行カウンタ３
１、レジスタ１７及びレジスタ３２を含む。これらの動
作については後述する。ＭＰＵ１８は、ディスク・ドラ
イブ装置１１、メイン・メモリ１２、バッファ・メモリ
１３及びエンコーダ／デコーダ１６の動作を制御し、そ
してメモリ３３を含み、そしてこのメモリ３３はメモリ
・セクション３４、３５及び３６を含む。誤りデータ位
置／パターン発生器２６は、前述のように、この分野で
周知のChienサーチ機能を行う。即ち、この発生器２６
は、誤りデータの位置及びこの誤りデータを訂正するた
めのビット・パターンを発生するための式を発生し、そ
してこの式に基づいて、誤りデータの位置及びビット・
パターンを発生する。
【００３２】Ａ：行方向の誤り訂正：図６は図１に示す
符号化データの行の誤りデータを訂正する処理ステップ
のフロー・チャートである。行方向の誤り訂正動作は従
来のものとほぼ同じである。ＭＰＵ１８は図６のステッ
プの動作を制御する。予定数以下の誤りデータを含む行
を非消失行と呼び、そして予定数よりの多い誤りデータ
を含む行を消失行と呼び、そしてテーブル１の情報ブロ
ックは非消失行の誤りデータを訂正するのに使用される
ことに注目されたい。例示的な実施例では、数３が予定
数として使用される。動作はステップ４１で開始し、そ
してメイン・メモリ１２から８行から成る第１グループ
が取り出されてメモリ・セクション１４に記憶され、そ
してメイン・メモリ１２から次の８行から成る第２グル
ープが取り出されてメモリ・セクション１５に記憶され
る。８行の第１グループの誤り訂正はステップ４２乃至
５０を通る第１ループの動作により行われる。この第１
グループの処理が完了すると、次の８行から成る第３グ
ループがメモリ・セクション１４に記憶され、そしてメ
モリ・セクション１５内の第２グループの８行の誤り訂
正が開始される。
符号化データの行の誤りデータを訂正する処理ステップ
のフロー・チャートである。行方向の誤り訂正動作は従
来のものとほぼ同じである。ＭＰＵ１８は図６のステッ
プの動作を制御する。予定数以下の誤りデータを含む行
を非消失行と呼び、そして予定数よりの多い誤りデータ
を含む行を消失行と呼び、そしてテーブル１の情報ブロ
ックは非消失行の誤りデータを訂正するのに使用される
ことに注目されたい。例示的な実施例では、数３が予定
数として使用される。動作はステップ４１で開始し、そ
してメイン・メモリ１２から８行から成る第１グループ
が取り出されてメモリ・セクション１４に記憶され、そ
してメイン・メモリ１２から次の８行から成る第２グル
ープが取り出されてメモリ・セクション１５に記憶され
る。８行の第１グループの誤り訂正はステップ４２乃至
５０を通る第１ループの動作により行われる。この第１
グループの処理が完了すると、次の８行から成る第３グ
ループがメモリ・セクション１４に記憶され、そしてメ
モリ・セクション１５内の第２グループの８行の誤り訂
正が開始される。
【００３３】ステップ４２乃至４８の目的は、８行のそ
れぞれ、この場合には行１乃至８を消失行又は非消失行
に分類し、そして図７のテーブル１を組み立てることで
ある。動作はステップ４２に進み、ここでＫ2個のデー
タ及びＰＩを含む行１の符号化データが線２４を介して
誤りデータ位置／パターン発生器２６に送られる。誤り
データ位置／パターン発生器２６は、誤り訂正コードＰ
Ｉに基づいて、誤りデータの位置を計算しそしてこの誤
りデータを訂正するためのビット・パターンを発生す
る。行１の位置＃５の第１番目の誤りデータに対して
は、誤りデータ位置／パターン発生器２６は、この誤り
データを訂正するためのビット・パターン（ＢＰ）を発
生し、そして図７の行１のボックス１に示されているよ
うな、ＮＥ１−１、位置＝＃５及びＮＥ１−１、ＢＰを
含む第２情報ブロックを発生する。ここでＮＥ１−１
は、非消失行として分類された行１の第１番目の誤りデ
ータであることを示し、位置＝＃５はこの誤りデータの
位置が＃５であることを示し、そしてＢＰはこの誤りデ
ータを訂正するためのビット・パターンを表す。誤りデ
ータ位置／パターン発生器２６は、この第２情報ブロッ
クを第１アドレス・ポインタ２７を介して誤り訂正レジ
スタ２９の第１ステージに送る。前述のように、本明細
書においては、消失行として分類された行に属するデー
タが記憶されている位置を示す位置データとこの位置に
あるデータを訂正するためのビット・パターンとを含む
情報ブロックを第１情報ブロックと呼び、そして非消失
行として分類された行に属する誤りデータが記憶されて
いる位置を示す位置データとこの位置にある誤りデータ
を訂正するためのビット・パターンとを含む情報ブロッ
クを第２情報ブロックと呼ぶ。
れぞれ、この場合には行１乃至８を消失行又は非消失行
に分類し、そして図７のテーブル１を組み立てることで
ある。動作はステップ４２に進み、ここでＫ2個のデー
タ及びＰＩを含む行１の符号化データが線２４を介して
誤りデータ位置／パターン発生器２６に送られる。誤り
データ位置／パターン発生器２６は、誤り訂正コードＰ
Ｉに基づいて、誤りデータの位置を計算しそしてこの誤
りデータを訂正するためのビット・パターンを発生す
る。行１の位置＃５の第１番目の誤りデータに対して
は、誤りデータ位置／パターン発生器２６は、この誤り
データを訂正するためのビット・パターン（ＢＰ）を発
生し、そして図７の行１のボックス１に示されているよ
うな、ＮＥ１−１、位置＝＃５及びＮＥ１−１、ＢＰを
含む第２情報ブロックを発生する。ここでＮＥ１−１
は、非消失行として分類された行１の第１番目の誤りデ
ータであることを示し、位置＝＃５はこの誤りデータの
位置が＃５であることを示し、そしてＢＰはこの誤りデ
ータを訂正するためのビット・パターンを表す。誤りデ
ータ位置／パターン発生器２６は、この第２情報ブロッ
クを第１アドレス・ポインタ２７を介して誤り訂正レジ
スタ２９の第１ステージに送る。前述のように、本明細
書においては、消失行として分類された行に属するデー
タが記憶されている位置を示す位置データとこの位置に
あるデータを訂正するためのビット・パターンとを含む
情報ブロックを第１情報ブロックと呼び、そして非消失
行として分類された行に属する誤りデータが記憶されて
いる位置を示す位置データとこの位置にある誤りデータ
を訂正するためのビット・パターンとを含む情報ブロッ
クを第２情報ブロックと呼ぶ。
【００３４】行１の位置＃７の第２番目の誤りデータに
対しては、誤りデータ位置／パターン発生器２６は、こ
の誤りデータを訂正するためのビット・パターン（Ｂ
Ｐ）を発生し、そして図７の行１のボックス２に示され
ているような、ＮＥ１−２、位置＝＃７及びＮＥ１−
２、ＢＰを含む第２情報ブロックを発生する。ここでＮ
Ｅ１−２は、非消失行として分類された行１の第２番目
の誤りデータであることを示し、位置＝＃７はこの誤り
データの位置が＃７であることを示し、そしてＢＰはこ
の誤りデータを訂正するためのビット・パターンを表
す。誤りデータ位置／パターン発生器２６は、この第２
情報ブロックを第１アドレス・ポインタ２７を介して誤
り訂正レジスタ２９の第２ステージに送る。動作はステ
ップ４３に進み、ここで誤りデータ位置／パターン発生
器２６は行１が誤りデータを含むか否かを調べる。もし
もステップ４３の答えがノーであるならば動作はステッ
プ４４に進み、そしてここでこの行に対するフラグ１が
ＭＰＵ１８のメモリ・セクション３６にセットされる。
もしもステップ４３の答えがイエスであるならば、動作
はステップ４５に進み、そしてここで誤りデータ位置／
パターン発生器２６は、１行内の誤りデータの総数が３
よりも多いか否かを調べる。即ち、ステップ４５におい
て行は消失行又は非消失行に分類される。もしもステッ
プ４５の答えがイエスであるならば動作はステップ４６
に進み、そしてここで誤りデータ位置／パターン発生器
２６は現在の行が消失行であることを示す信号を行カウ
ンタ３１に送る。行カウンタ３１は消失行の行番号をポ
インタとしてレジスタ１７にセットする。このようにし
て、消失行として分類された行のポインタがデコーダ・
セクションのレジスタ１７に記憶される。行１の場合に
は、この行１は非消失行であり、従ってステップ４５の
答えはノーでありそして動作はステップ４７に進み、そ
してここでＮＥ１−１、位置＝＃５及びＮＥ１−１，Ｂ
Ｐ（ビット・パターン）を含む第２情報ブロックと、Ｎ
Ｅ１−２、位置＝＃７及びＮＥ１−２，ＢＰ（ビット・
パターン）を含む第２情報ブロックとが誤りデータ・レ
ジスタ２９からメモリ・セクション１４Ａに送られてテ
ーブル１の第１行を組み立てる。
対しては、誤りデータ位置／パターン発生器２６は、こ
の誤りデータを訂正するためのビット・パターン（Ｂ
Ｐ）を発生し、そして図７の行１のボックス２に示され
ているような、ＮＥ１−２、位置＝＃７及びＮＥ１−
２、ＢＰを含む第２情報ブロックを発生する。ここでＮ
Ｅ１−２は、非消失行として分類された行１の第２番目
の誤りデータであることを示し、位置＝＃７はこの誤り
データの位置が＃７であることを示し、そしてＢＰはこ
の誤りデータを訂正するためのビット・パターンを表
す。誤りデータ位置／パターン発生器２６は、この第２
情報ブロックを第１アドレス・ポインタ２７を介して誤
り訂正レジスタ２９の第２ステージに送る。動作はステ
ップ４３に進み、ここで誤りデータ位置／パターン発生
器２６は行１が誤りデータを含むか否かを調べる。もし
もステップ４３の答えがノーであるならば動作はステッ
プ４４に進み、そしてここでこの行に対するフラグ１が
ＭＰＵ１８のメモリ・セクション３６にセットされる。
もしもステップ４３の答えがイエスであるならば、動作
はステップ４５に進み、そしてここで誤りデータ位置／
パターン発生器２６は、１行内の誤りデータの総数が３
よりも多いか否かを調べる。即ち、ステップ４５におい
て行は消失行又は非消失行に分類される。もしもステッ
プ４５の答えがイエスであるならば動作はステップ４６
に進み、そしてここで誤りデータ位置／パターン発生器
２６は現在の行が消失行であることを示す信号を行カウ
ンタ３１に送る。行カウンタ３１は消失行の行番号をポ
インタとしてレジスタ１７にセットする。このようにし
て、消失行として分類された行のポインタがデコーダ・
セクションのレジスタ１７に記憶される。行１の場合に
は、この行１は非消失行であり、従ってステップ４５の
答えはノーでありそして動作はステップ４７に進み、そ
してここでＮＥ１−１、位置＝＃５及びＮＥ１−１，Ｂ
Ｐ（ビット・パターン）を含む第２情報ブロックと、Ｎ
Ｅ１−２、位置＝＃７及びＮＥ１−２，ＢＰ（ビット・
パターン）を含む第２情報ブロックとが誤りデータ・レ
ジスタ２９からメモリ・セクション１４Ａに送られてテ
ーブル１の第１行を組み立てる。
【００３５】図７のテーブル１は行１乃至８に対してメ
モリ・セクション１４Ａ内に結果的に組み立てられるも
のであり、そしてこの行方向の誤り訂正では第１アドレ
ス・ポインタ２７のみが使用されることに注目された
い。動作はステップ４８に進み、そしてここでデコーダ
・セクションは８行全てが処理され終えたか否かを調べ
る。もしもステップ４８の答えがイエスであるならば、
動作はステップ４９に進む。この例の場合にはステップ
４８の答えはノーであり、そして動作はステップ４２に
戻り、そして行２の符号化データが誤りデータ位置／パ
ターン発生器２６に送られる。この行２は誤りデータを
含み、そして誤りデータの数は３よりも多いので、この
行２はステップ４５において消失行として分類され、そ
して動作はステップ４６に進み、ここでポインタ”行
２”がレジスタ１７に記憶され、そして動作はステップ
４２に戻り、次の行３が誤りデータ位置／パターン発生
器２６に送られて、そしてこれが、最初の誤りデータに
対するＮＥ３−１、位置＝＃４及びＮＥ３−１、ＢＰを
含む第２情報ブロックと、次の誤りデータに対するＮＥ
３−２、位置＝＃７及びＮＥ３−２、ＢＰを含む第２情
報ブロックとを発生し、そしてこれら２つの第２情報ブ
ロックを第１アドレス・ポインタ２７を介して誤りデー
タレジスタ２９の第１及び第２ステージに送る。
モリ・セクション１４Ａ内に結果的に組み立てられるも
のであり、そしてこの行方向の誤り訂正では第１アドレ
ス・ポインタ２７のみが使用されることに注目された
い。動作はステップ４８に進み、そしてここでデコーダ
・セクションは８行全てが処理され終えたか否かを調べ
る。もしもステップ４８の答えがイエスであるならば、
動作はステップ４９に進む。この例の場合にはステップ
４８の答えはノーであり、そして動作はステップ４２に
戻り、そして行２の符号化データが誤りデータ位置／パ
ターン発生器２６に送られる。この行２は誤りデータを
含み、そして誤りデータの数は３よりも多いので、この
行２はステップ４５において消失行として分類され、そ
して動作はステップ４６に進み、ここでポインタ”行
２”がレジスタ１７に記憶され、そして動作はステップ
４２に戻り、次の行３が誤りデータ位置／パターン発生
器２６に送られて、そしてこれが、最初の誤りデータに
対するＮＥ３−１、位置＝＃４及びＮＥ３−１、ＢＰを
含む第２情報ブロックと、次の誤りデータに対するＮＥ
３−２、位置＝＃７及びＮＥ３−２、ＢＰを含む第２情
報ブロックとを発生し、そしてこれら２つの第２情報ブ
ロックを第１アドレス・ポインタ２７を介して誤りデー
タレジスタ２９の第１及び第２ステージに送る。
【００３６】動作はステップ４３に進み、答えイエスが
発生され、そして動作はステップ４５に進むが行３は２
つの誤りデータしか含んでいないので、ステップ４５は
答えノーを発生し、行３は非消失行として分類される。
動作はステップ４７に進み、そしてここで誤りデータ・
レジスタ２９内にある上述の２つの第２情報ブロックが
メモリ・セクション１４Ａのテーブル１の行３に送られ
る。動作はステップ４８に進み、この場合にはステップ
４８は答えノーを発生し、動作はステップ４２に戻り、
このようにして、ステップ４８の答えがイエスになるま
で上述の動作が繰り返される。ステップ４８の答えがイ
エスになり、第１グループの８行全てが処理され終えた
ことを示すと、デコーダ・セクションのレジスタ１７に
記憶されていた消失行のポインタ、例えば行２及び行４
がＭＰＵ１８のメモリ・セクション３４に転送される。
そしてこの時点で、８行内の非消失行の第２情報ブロッ
クがバッファ・メモリ１３のメモリ・セクション１４Ａ
内のテーブル１に組み立てられている。
発生され、そして動作はステップ４５に進むが行３は２
つの誤りデータしか含んでいないので、ステップ４５は
答えノーを発生し、行３は非消失行として分類される。
動作はステップ４７に進み、そしてここで誤りデータ・
レジスタ２９内にある上述の２つの第２情報ブロックが
メモリ・セクション１４Ａのテーブル１の行３に送られ
る。動作はステップ４８に進み、この場合にはステップ
４８は答えノーを発生し、動作はステップ４２に戻り、
このようにして、ステップ４８の答えがイエスになるま
で上述の動作が繰り返される。ステップ４８の答えがイ
エスになり、第１グループの８行全てが処理され終えた
ことを示すと、デコーダ・セクションのレジスタ１７に
記憶されていた消失行のポインタ、例えば行２及び行４
がＭＰＵ１８のメモリ・セクション３４に転送される。
そしてこの時点で、８行内の非消失行の第２情報ブロッ
クがバッファ・メモリ１３のメモリ・セクション１４Ａ
内のテーブル１に組み立てられている。
【００３７】ステップ４９及び５０の動作の目的は、図
７のテーブル１の第２情報ブロックに基づいて、８行の
うち非消失行として分類された行の誤りデータを訂正す
ることである。ステップ４９の動作において、ＭＰＵ１
８は、図７のテーブル１の行１のボックス１の第２情報
ブロックを取り出し、この第２情報ブロックの位置デー
タ＃５に基づいて行１の位置＃５の誤りデータを記憶し
ているメイン・メモリ１２のアドレスを計算する。そし
てＭＰＵ１８は、メモリ・セクション１４から行１の位
置＃５の誤りデータ、例えば８ビット・データ”０００
００００１”を取り出し、この誤りデータ”０００００
００１”とこれを訂正するためのビット・パターン例え
ば”０００００００１”との排他的ＯＲ動作を行い、訂
正された８ビット・データ”００００００００”を生じ
る。そして、ＭＰＵ１８はこの正しいデータをメイン・
メモリ１２の上記のアドレスに記憶する。このようにし
て、メイン・メモリ１２に記憶されている行１の位置＃
５の元のデータが訂正される。１行の全ての誤りデータ
がステップ４９で訂正されると、動作はステップ５０に
進み、そしてここでＭＰＵ１８は８行の処理が終了した
か否かを調べる。もしもステップ５０の答えがノーであ
るならば、動作はステップ４９に戻る。もしもステップ
５０の答えがイエスであるならば、動作はステップ５１
に進み、そしてここでＭＰＵ１８は２０８行の処理が終
了したか否かを調べる。もしもステップ５１の答えがノ
ーであるならば、動作はステップ４２に戻り、そしてこ
こでメモリ・セクション１５内の次の８行即ち行９乃至
１６の処理が開始され、そしてこの８行に対する新たな
テーブル１がメモリ・セクション１５Ａ内に組み立てら
れる。もしもステップ５１の答えがイエスであるなら
ば、動作はステップ５２で終了する。
７のテーブル１の第２情報ブロックに基づいて、８行の
うち非消失行として分類された行の誤りデータを訂正す
ることである。ステップ４９の動作において、ＭＰＵ１
８は、図７のテーブル１の行１のボックス１の第２情報
ブロックを取り出し、この第２情報ブロックの位置デー
タ＃５に基づいて行１の位置＃５の誤りデータを記憶し
ているメイン・メモリ１２のアドレスを計算する。そし
てＭＰＵ１８は、メモリ・セクション１４から行１の位
置＃５の誤りデータ、例えば８ビット・データ”０００
００００１”を取り出し、この誤りデータ”０００００
００１”とこれを訂正するためのビット・パターン例え
ば”０００００００１”との排他的ＯＲ動作を行い、訂
正された８ビット・データ”００００００００”を生じ
る。そして、ＭＰＵ１８はこの正しいデータをメイン・
メモリ１２の上記のアドレスに記憶する。このようにし
て、メイン・メモリ１２に記憶されている行１の位置＃
５の元のデータが訂正される。１行の全ての誤りデータ
がステップ４９で訂正されると、動作はステップ５０に
進み、そしてここでＭＰＵ１８は８行の処理が終了した
か否かを調べる。もしもステップ５０の答えがノーであ
るならば、動作はステップ４９に戻る。もしもステップ
５０の答えがイエスであるならば、動作はステップ５１
に進み、そしてここでＭＰＵ１８は２０８行の処理が終
了したか否かを調べる。もしもステップ５１の答えがノ
ーであるならば、動作はステップ４２に戻り、そしてこ
こでメモリ・セクション１５内の次の８行即ち行９乃至
１６の処理が開始され、そしてこの８行に対する新たな
テーブル１がメモリ・セクション１５Ａ内に組み立てら
れる。もしもステップ５１の答えがイエスであるなら
ば、動作はステップ５２で終了する。
【００３８】８行の各グループ毎にステップ４２乃至５
０の動作が繰り返され、そしてメイン・メモリ１２に記
憶されている非消失行として分類された行の誤りデータ
が、テーブル１内の第２情報ブロックに基づいて訂正さ
れ、そして消失行として分類された行のポインタがＭＰ
Ｕ１８のメモリ・セクション３４に累積される。２０８
行の処理が終了すると、消失行として分類された行のポ
インタがＭＰＵ１８のメモリ・セクション３４に記憶さ
れ終えている。ステップ５１の答えがイエスであること
は、仮に全ての行が非消失行でありそして全ての行が３
つの誤りデータを含む場合には、１つの誤りデータの訂
正動作が３×２０８回繰り返されることを示す。このよ
うに、行方向における非消失行の誤り訂正動作では、一
度に１つの位置の誤りデータの訂正が行われる。
０の動作が繰り返され、そしてメイン・メモリ１２に記
憶されている非消失行として分類された行の誤りデータ
が、テーブル１内の第２情報ブロックに基づいて訂正さ
れ、そして消失行として分類された行のポインタがＭＰ
Ｕ１８のメモリ・セクション３４に累積される。２０８
行の処理が終了すると、消失行として分類された行のポ
インタがＭＰＵ１８のメモリ・セクション３４に記憶さ
れ終えている。ステップ５１の答えがイエスであること
は、仮に全ての行が非消失行でありそして全ての行が３
つの誤りデータを含む場合には、１つの誤りデータの訂
正動作が３×２０８回繰り返されることを示す。このよ
うに、行方向における非消失行の誤り訂正動作では、一
度に１つの位置の誤りデータの訂正が行われる。
【００３９】Ｂ：行方向の誤り訂正の結果：行方向の誤
り訂正の例示的な結果を図２に示す。尚、これは前述の
従来技術の説明でも参照した。上述のように、行１の位
置＃１及び＃２にそして行３の位置＃１及び＃３に新た
な誤りが発生している。これらの新たな誤りデータは、
これらの位置の正しいデータを誤って訂正してしまった
ために生じる。行方向の誤り訂正の間に、１行内に誤っ
た訂正が生じる確率は、下記のように、１行内の訂正可
能な誤りデータの数に依存する。
り訂正の例示的な結果を図２に示す。尚、これは前述の
従来技術の説明でも参照した。上述のように、行１の位
置＃１及び＃２にそして行３の位置＃１及び＃３に新た
な誤りが発生している。これらの新たな誤りデータは、
これらの位置の正しいデータを誤って訂正してしまった
ために生じる。行方向の誤り訂正の間に、１行内に誤っ
た訂正が生じる確率は、下記のように、１行内の訂正可
能な誤りデータの数に依存する。
【００４０】 訂正可能な誤りデータの数 誤った訂正の発生確率 ５ １０-1 ４ １０-3 ３ １０-6 ２ １０-8 １ １０-11 例示的な実施例では、１行内の訂正できる誤りデータの
数は３であり、従って、データを列方向に見た場合、１
列の非消失行に属する誤りデータの発生確率は１０-6で
あり、そしてこの１列内の残りの誤りデータは非消失行
に属することになる。従って、列方向の誤り訂正におい
てはこの１列に含まれる誤りデータのほとんど全てが消
失行に属することになる。しかしながら説明の便宜上、
図２に示す例では、第１番目の列が位置＃１及び＃３に
おいて新たな誤りデータを含むようにしてある。
数は３であり、従って、データを列方向に見た場合、１
列の非消失行に属する誤りデータの発生確率は１０-6で
あり、そしてこの１列内の残りの誤りデータは非消失行
に属することになる。従って、列方向の誤り訂正におい
てはこの１列に含まれる誤りデータのほとんど全てが消
失行に属することになる。しかしながら説明の便宜上、
図２に示す例では、第１番目の列が位置＃１及び＃３に
おいて新たな誤りデータを含むようにしてある。
【００４１】Ｃ：列方向の誤り訂正：図８及び９は、図
２に示す符号化データの列の誤りデータを訂正するため
の本発明に従う処理ステップのフロー・チャートであ
る。
２に示す符号化データの列の誤りデータを訂正するため
の本発明に従う処理ステップのフロー・チャートであ
る。
【００４２】Ｃ−１：列方向の消失行に属する誤りデー
タの訂正：簡単に説明すると、ステップ５４乃至５８の
動作の目的は図１０のテーブル２を組み立てることであ
る。動作はステップ５３で開始し、そして第１グループ
の８列がメイン・メモリ１２から取り出されてメモリ・
セクション１４に記憶され、そして次の８列から成る第
２グループがメイン・メモリ１２から取り出されてメモ
リ・セクション１５に記憶される。第１グループの８列
の誤り訂正はステップ５４乃至６５を通る動作により行
われる。第１グループの処理が終了すると、第３グルー
プの８列がメモリ・セクション１４に記憶され、そして
メモリ・セクション１５に記憶されている第２グループ
の８列の誤り訂正が開始される。動作はステップ５４に
進み、そしてここでＭＰＵ１８は、現在ＭＰＵ１８のメ
モリ・セクション３４に記憶されている消失行のポイン
タ、即ち行２、行４、・・・をデコーダ・セクションの
レジスタ３２に送る。動作はステップ５５に進み、そし
てここでＭＰＵ１８は、メモリ・セクション３４内の消
失行のポインタ、行２、行４、・・・に基づいて、消失
行の隣接する２つの位置をそれぞれ含むメイン・メモリ
１２の複数ロケーションのアドレスを計算する。図１１
を参照するに、消失行として分類された行２及び行４の
列１乃至８は４つのロケーションに分けられ、１つのロ
ケーションは隣接する２つの位置の２つのデータを含
む。行２の第１番目のロケーションは列１及び列２の２
つのデータを含み、第２番目のロケーションは列３及び
列４の２つのデータを含み、以下同様である。ＭＰＵ１
８は、列１乃至列８を含む行２及び行４のメイン・メモ
リ上の８つのロケーションのアドレス、例えば（Ｘ0、
Ｙ0）、（Ｘ1、Ｙ0）、・・・を計算し、そしてこれら
のアドレスをメモリ３３のメモリ・セクション３５に記
憶する。
タの訂正：簡単に説明すると、ステップ５４乃至５８の
動作の目的は図１０のテーブル２を組み立てることであ
る。動作はステップ５３で開始し、そして第１グループ
の８列がメイン・メモリ１２から取り出されてメモリ・
セクション１４に記憶され、そして次の８列から成る第
２グループがメイン・メモリ１２から取り出されてメモ
リ・セクション１５に記憶される。第１グループの８列
の誤り訂正はステップ５４乃至６５を通る動作により行
われる。第１グループの処理が終了すると、第３グルー
プの８列がメモリ・セクション１４に記憶され、そして
メモリ・セクション１５に記憶されている第２グループ
の８列の誤り訂正が開始される。動作はステップ５４に
進み、そしてここでＭＰＵ１８は、現在ＭＰＵ１８のメ
モリ・セクション３４に記憶されている消失行のポイン
タ、即ち行２、行４、・・・をデコーダ・セクションの
レジスタ３２に送る。動作はステップ５５に進み、そし
てここでＭＰＵ１８は、メモリ・セクション３４内の消
失行のポインタ、行２、行４、・・・に基づいて、消失
行の隣接する２つの位置をそれぞれ含むメイン・メモリ
１２の複数ロケーションのアドレスを計算する。図１１
を参照するに、消失行として分類された行２及び行４の
列１乃至８は４つのロケーションに分けられ、１つのロ
ケーションは隣接する２つの位置の２つのデータを含
む。行２の第１番目のロケーションは列１及び列２の２
つのデータを含み、第２番目のロケーションは列３及び
列４の２つのデータを含み、以下同様である。ＭＰＵ１
８は、列１乃至列８を含む行２及び行４のメイン・メモ
リ上の８つのロケーションのアドレス、例えば（Ｘ0、
Ｙ0）、（Ｘ1、Ｙ0）、・・・を計算し、そしてこれら
のアドレスをメモリ３３のメモリ・セクション３５に記
憶する。
【００４３】動作はステップ５６に進み、そしてここで
列１の符号化データが線２４を介して誤りデータ位置／
パターン発生器２６に送られて図１０のテーブル２に示
されているような第１情報ブロック及び第２情報ブロッ
クが発生される。誤りデータ位置／パターン発生器２６
は、現在処理されている誤りデータが、消失行に属する
データであるか又は非消失行に属するデータであるか
を、レジスタ３２にある消失行のポインタに基づいて検
出する。更に具体的に説明すると、列１の位置＃１にあ
りそして非消失行（行１）に属する誤りデータに対し
て、誤りデータ位置／パターン発生器２６はこの位置＃
１を計算しそしてこの誤りデータを訂正するためのビッ
ト・パターン（ＢＰ）を発生し、そして図１０のテーブ
ル２の列１の非消失行セクション即ち第２部分のボック
スＸに示されているような、ＮＥ１−１、位置＝＃１及
びＮＥ１−１、ＢＰを含む第２情報ブロックを発生す
る。ここでＮＥ１−１は、これが列１の誤りデータのう
ち、非消失行に属する第１番目の誤りデータであること
を示し、位置＝＃１はこの誤りデータの位置が＃１であ
ることを示し、そしてＢＰはこの誤りデータを訂正する
ためのビット・パターンを表す。誤りデータ位置／パタ
ーン発生器２６は、図１２に示すように、この第２情報
ブロックを第２アドレス・ポインタ２８を介して誤りデ
ータ・レジスタ２９の非消失行セクションの第１ステー
ジに送る。
列１の符号化データが線２４を介して誤りデータ位置／
パターン発生器２６に送られて図１０のテーブル２に示
されているような第１情報ブロック及び第２情報ブロッ
クが発生される。誤りデータ位置／パターン発生器２６
は、現在処理されている誤りデータが、消失行に属する
データであるか又は非消失行に属するデータであるか
を、レジスタ３２にある消失行のポインタに基づいて検
出する。更に具体的に説明すると、列１の位置＃１にあ
りそして非消失行（行１）に属する誤りデータに対し
て、誤りデータ位置／パターン発生器２６はこの位置＃
１を計算しそしてこの誤りデータを訂正するためのビッ
ト・パターン（ＢＰ）を発生し、そして図１０のテーブ
ル２の列１の非消失行セクション即ち第２部分のボック
スＸに示されているような、ＮＥ１−１、位置＝＃１及
びＮＥ１−１、ＢＰを含む第２情報ブロックを発生す
る。ここでＮＥ１−１は、これが列１の誤りデータのう
ち、非消失行に属する第１番目の誤りデータであること
を示し、位置＝＃１はこの誤りデータの位置が＃１であ
ることを示し、そしてＢＰはこの誤りデータを訂正する
ためのビット・パターンを表す。誤りデータ位置／パタ
ーン発生器２６は、図１２に示すように、この第２情報
ブロックを第２アドレス・ポインタ２８を介して誤りデ
ータ・レジスタ２９の非消失行セクションの第１ステー
ジに送る。
【００４４】列方向の誤り訂正では第１及び第２アドレ
ス・ポインタ２７及び２８の両方が使用され、そして誤
りデータ・レジスタ２９は消失行セクション及び非消失
行セクションに分けられており、消失行セクションに
は、第１アドレス・ポインタ２７を介して消失行に属す
る誤りデータの第１情報ブロックが記憶され、そして非
消失行セクションには、第２アドレス・ポインタ２８を
介して非消失行に属する誤りデータの第２情報ブロック
が記憶される。列１の位置＃２にありそして消失行（行
２）に属する誤りデータに対して、誤りデータ位置／パ
ターン発生器２６はこの位置＃２を計算しそしてこの誤
りデータを訂正するためのビット・パターン（ＢＰ）を
発生し、そしてテーブル２の列１の消失行セクション即
ち第１部分のボックス１に示されているような、Ｅ１−
１、位置＝＃２及びＥ１−１、ＢＰを含む第１情報ブロ
ックを発生する。ここでＥ１−１は、これが列１の誤り
データのうち、消失行に属する第１番目の誤りデータで
あることを示し、位置＝＃２はこの誤りデータの位置が
＃２であることを示し、そしてＢＰはこの誤りデータを
訂正するためのビット・パターンを表す。誤りデータ位
置／パターン発生器２６は、図１２に示すように、この
第１情報ブロックを第１アドレス・ポインタ２７を介し
て誤りデータ・レジスタ２９の消失行セクションの第１
ステージに送る。
ス・ポインタ２７及び２８の両方が使用され、そして誤
りデータ・レジスタ２９は消失行セクション及び非消失
行セクションに分けられており、消失行セクションに
は、第１アドレス・ポインタ２７を介して消失行に属す
る誤りデータの第１情報ブロックが記憶され、そして非
消失行セクションには、第２アドレス・ポインタ２８を
介して非消失行に属する誤りデータの第２情報ブロック
が記憶される。列１の位置＃２にありそして消失行（行
２）に属する誤りデータに対して、誤りデータ位置／パ
ターン発生器２６はこの位置＃２を計算しそしてこの誤
りデータを訂正するためのビット・パターン（ＢＰ）を
発生し、そしてテーブル２の列１の消失行セクション即
ち第１部分のボックス１に示されているような、Ｅ１−
１、位置＝＃２及びＥ１−１、ＢＰを含む第１情報ブロ
ックを発生する。ここでＥ１−１は、これが列１の誤り
データのうち、消失行に属する第１番目の誤りデータで
あることを示し、位置＝＃２はこの誤りデータの位置が
＃２であることを示し、そしてＢＰはこの誤りデータを
訂正するためのビット・パターンを表す。誤りデータ位
置／パターン発生器２６は、図１２に示すように、この
第１情報ブロックを第１アドレス・ポインタ２７を介し
て誤りデータ・レジスタ２９の消失行セクションの第１
ステージに送る。
【００４５】同様にして、誤りデータ位置／パターン発
生器２６は、ＮＥ１−２，位置＝＃３及びＮＥ１−２、
ＢＰを含む第２情報ブロックを発生してこれを第２アド
レス・ポインタ２８を介して誤りデータ・レジスタ２９
の非消失行セクションの第２ステージに記憶し、次い
で、Ｅ１−２，位置＝＃４及びＥ１−２、ＢＰを含む第
１情報ブロックを発生してこれを第１アドレス・ポイン
タ２７を介して誤りデータ・レジスタ２９の消失行セク
ションの第２ステージに記憶する。列１の全ての誤りデ
ータの情報ブロックが誤りデータ・レジスタ２９に記憶
されると、動作はステップ５７に進み、そしてここで第
１及び第２情報ブロックはバッファ・メモリ１３のメモ
リ・セクション１４Ａに送られ、これによりテーブル２
の列１が組み立てられる。動作はステップ５８に進み、
そしてここでデコーダ・セクションは、８列全ての処理
が完了したか否かを調べる。もしもステップ５８の答え
がイエスであるならば、動作はステップ５９に進む。説
明中の例の場合には、ステップ５８の答えはノーであ
り、そして動作はステップ５６に戻り、そして次の列２
の符号化データが誤りデータ位置／パターン発生器２６
に送られる。ステップ５８の答がイエスになるまで、ス
テップ５６乃至５８のループの動作が繰り返される。ス
テップ５８の答がイエスになると、動作はステップ５９
に進む。図２の列１と行２の交点にあるデータに関する
第１情報ブロックＥ１−１は図１０のテーブル２の列１
のボックス１に記憶され、列２と行２の交点にあるデー
タに関する第１情報ブロックＥ２−１は図１０のテーブ
ル２の列２のボックス１に記憶され、そして列３と行２
の交点にあるデータに関する第１情報ブロックＥ３−１
は図１０のテーブル２の列３のボックス１に記憶され、
そして以下同様に記憶される。即ち、第１番目の消失行
即ち行２に関する第１情報ブロックはテーブル２の垂直
方向の１７２個のボックス１に配列され、そして、第２
番目の消失行即ち行４に関する第１情報ブロックはテー
ブル２の垂直方向の１７２個の上記のボックス２に配列
される。ＭＰＵ１８はこの配列の関係を知っており、従
って、ＭＰＵ１８が列１と行２の交点のデータと、列２
と行２の交点のデータを訂正するときには、この消失行
即ち行２のうち隣接する２つの位置にあるこれら２つの
データをメモリ・セクション１４から取り出すと共に、
これと並列的に、テーブル２から２つの第１情報ブロッ
クＥ１−１及びＥ２−１を取り出す。言い換えると、第
１情報ブロックは、テーブル２の消失行セクションに記
憶され、そして第２情報ブロックはテーブル２の非消失
行セクションに記憶される。そして消失行として分類さ
れた１行のＫ2個の位置に対する第１情報ブロックは、
この第１情報ブロックの発生の順番でテーブル２の垂直
方向の連続したボックスに記憶される。
生器２６は、ＮＥ１−２，位置＝＃３及びＮＥ１−２、
ＢＰを含む第２情報ブロックを発生してこれを第２アド
レス・ポインタ２８を介して誤りデータ・レジスタ２９
の非消失行セクションの第２ステージに記憶し、次い
で、Ｅ１−２，位置＝＃４及びＥ１−２、ＢＰを含む第
１情報ブロックを発生してこれを第１アドレス・ポイン
タ２７を介して誤りデータ・レジスタ２９の消失行セク
ションの第２ステージに記憶する。列１の全ての誤りデ
ータの情報ブロックが誤りデータ・レジスタ２９に記憶
されると、動作はステップ５７に進み、そしてここで第
１及び第２情報ブロックはバッファ・メモリ１３のメモ
リ・セクション１４Ａに送られ、これによりテーブル２
の列１が組み立てられる。動作はステップ５８に進み、
そしてここでデコーダ・セクションは、８列全ての処理
が完了したか否かを調べる。もしもステップ５８の答え
がイエスであるならば、動作はステップ５９に進む。説
明中の例の場合には、ステップ５８の答えはノーであ
り、そして動作はステップ５６に戻り、そして次の列２
の符号化データが誤りデータ位置／パターン発生器２６
に送られる。ステップ５８の答がイエスになるまで、ス
テップ５６乃至５８のループの動作が繰り返される。ス
テップ５８の答がイエスになると、動作はステップ５９
に進む。図２の列１と行２の交点にあるデータに関する
第１情報ブロックＥ１−１は図１０のテーブル２の列１
のボックス１に記憶され、列２と行２の交点にあるデー
タに関する第１情報ブロックＥ２−１は図１０のテーブ
ル２の列２のボックス１に記憶され、そして列３と行２
の交点にあるデータに関する第１情報ブロックＥ３−１
は図１０のテーブル２の列３のボックス１に記憶され、
そして以下同様に記憶される。即ち、第１番目の消失行
即ち行２に関する第１情報ブロックはテーブル２の垂直
方向の１７２個のボックス１に配列され、そして、第２
番目の消失行即ち行４に関する第１情報ブロックはテー
ブル２の垂直方向の１７２個の上記のボックス２に配列
される。ＭＰＵ１８はこの配列の関係を知っており、従
って、ＭＰＵ１８が列１と行２の交点のデータと、列２
と行２の交点のデータを訂正するときには、この消失行
即ち行２のうち隣接する２つの位置にあるこれら２つの
データをメモリ・セクション１４から取り出すと共に、
これと並列的に、テーブル２から２つの第１情報ブロッ
クＥ１−１及びＥ２−１を取り出す。言い換えると、第
１情報ブロックは、テーブル２の消失行セクションに記
憶され、そして第２情報ブロックはテーブル２の非消失
行セクションに記憶される。そして消失行として分類さ
れた１行のＫ2個の位置に対する第１情報ブロックは、
この第１情報ブロックの発生の順番でテーブル２の垂直
方向の連続したボックスに記憶される。
【００４６】ステップ５９乃至６１の動作の効果は、消
失行に属する誤りデータを訂正するためにメイン・メモ
リ１２をアクセスする回数をＮ×８６の値にまで減少す
ることであり、ここでＮは訂正可能な消失行の最大数で
ある。ステップ５９において、ＭＰＵ１８は図２の符号
化データのうち消失行として分類された行２の隣接する
２つの列位置＃１及び＃２にある２つのデータをメモリ
・セクション１４から取り出し、そしてテーブル２から
２つの第１情報ブロック、即ちテーブル２の列１のボッ
クス１にある第１情報ブロックと列２のボックス１にあ
る第１情報ブロックとを取り出す。例えばこの２つのデ
ータが”０００００００１００００００００”であると
する。即ち、消失行の２つの列位置の２つのデータ（１
６ビット）に関する２つの第１情報ブロックがテーブル
２から取り出される。
失行に属する誤りデータを訂正するためにメイン・メモ
リ１２をアクセスする回数をＮ×８６の値にまで減少す
ることであり、ここでＮは訂正可能な消失行の最大数で
ある。ステップ５９において、ＭＰＵ１８は図２の符号
化データのうち消失行として分類された行２の隣接する
２つの列位置＃１及び＃２にある２つのデータをメモリ
・セクション１４から取り出し、そしてテーブル２から
２つの第１情報ブロック、即ちテーブル２の列１のボッ
クス１にある第１情報ブロックと列２のボックス１にあ
る第１情報ブロックとを取り出す。例えばこの２つのデ
ータが”０００００００１００００００００”であると
する。即ち、消失行の２つの列位置の２つのデータ（１
６ビット）に関する２つの第１情報ブロックがテーブル
２から取り出される。
【００４７】この例の場合、図２に示されているよう
に、行２の位置＃１及び＃２にある２つのデータは正し
いので、第１情報ブロックＥ１−１のビット・パターン
は”００００００００”であり、そして第１情報ブロッ
クＥ２−１のビット・パターンは”００００００００”
であることに注目されたい。ＭＰＵ１８は、取りだした
データ”０００００００１００００００００”と、ビッ
ト・パターン”００００００００００００００００”と
の排他的ＯＲ動作を行い、この結果１６ビット・デー
タ”０００００００１００００００００”を生じる。そ
してＭＰＵ１８は、この正しい１６ビット・データ”０
００００００１００００００００”をメイン・メモリ１
２のアドレス（Ｘ0、Ｙ0）のロケーションに正しいデー
タとして記憶する。上記の２つのデータは元々正しくそ
して訂正用のビット・パターンにより訂正されず、従っ
て、元の正しいデータが再現されたと考えることが出来
る。しかしながら、誤り訂正の分野では、この２つのデ
ータが訂正されなくてもこれら２つのデータの再現のこ
とを訂正と呼ぶのであり、従って、これのことを本明細
書では２つのデータの訂正という。動作はステップ６０
に進み、そしてここでＭＰＵ１８は１つの消失行の位置
＃１乃至＃８の処理が完了したか否かを調べる。
に、行２の位置＃１及び＃２にある２つのデータは正し
いので、第１情報ブロックＥ１−１のビット・パターン
は”００００００００”であり、そして第１情報ブロッ
クＥ２−１のビット・パターンは”００００００００”
であることに注目されたい。ＭＰＵ１８は、取りだした
データ”０００００００１００００００００”と、ビッ
ト・パターン”００００００００００００００００”と
の排他的ＯＲ動作を行い、この結果１６ビット・デー
タ”０００００００１００００００００”を生じる。そ
してＭＰＵ１８は、この正しい１６ビット・データ”０
００００００１００００００００”をメイン・メモリ１
２のアドレス（Ｘ0、Ｙ0）のロケーションに正しいデー
タとして記憶する。上記の２つのデータは元々正しくそ
して訂正用のビット・パターンにより訂正されず、従っ
て、元の正しいデータが再現されたと考えることが出来
る。しかしながら、誤り訂正の分野では、この２つのデ
ータが訂正されなくてもこれら２つのデータの再現のこ
とを訂正と呼ぶのであり、従って、これのことを本明細
書では２つのデータの訂正という。動作はステップ６０
に進み、そしてここでＭＰＵ１８は１つの消失行の位置
＃１乃至＃８の処理が完了したか否かを調べる。
【００４８】説明中の例の場合には、ステップ６０の答
はノーであり、そして動作はステップ５９に戻り、そし
てここでＭＰＵ１８は、図２の行２の隣接する２つの位
置＃３及び＃４にある２つのデータ（１８ビット）をメ
モリ・セクション１４から取り出し、そしてテーブル２
の列３のボックス１の第１情報ブロックと列４のボック
ス１の第１情報ブロックとを読み出す。ＭＰＵ１８はこ
の１６ビットのデータと１６ビットのビット・パターン
との排他的ＯＲ動作を行い、そしてこの結果生じた１６
ビットのデータをメイン・メモリ１２のアドレス
（Ｘ1、Ｙ0）のロケーションに正しいデータとして記憶
する。この場合、行２の位置＃４の８ビットの誤ったデ
ータが仮に”０００００００１”であるとすると、第１
情報ブロックＥ４−１の８ビットのビット・パターン
は”０００００００１”であり、これにより訂正された
８ビット・データ”００００００００”が生じる。この
ようにして、図１１に示す８列を含む１つの消失行の４
つのロケーションのデータが、ステップ５９及び６０に
おいて逐次的に訂正される。もしもステップ６０の答が
イエスであるならば、動作はステップ６１に進み、そし
てここでＭＰＵ１８はＮ個の消失行の処理が終了したか
否かを調べる。もしもステップ６１の答がノーであるな
らば、動作はステップ５９に戻る。もしもステップ６１
の答がイエスであるならば、このことは列１乃至列８を
含むＮ行の消失行の全ての処理が完了したことを示し
（ここでＮは訂正可能な消失行の最大数である）、動作
は図９のステップ６２に進む。
はノーであり、そして動作はステップ５９に戻り、そし
てここでＭＰＵ１８は、図２の行２の隣接する２つの位
置＃３及び＃４にある２つのデータ（１８ビット）をメ
モリ・セクション１４から取り出し、そしてテーブル２
の列３のボックス１の第１情報ブロックと列４のボック
ス１の第１情報ブロックとを読み出す。ＭＰＵ１８はこ
の１６ビットのデータと１６ビットのビット・パターン
との排他的ＯＲ動作を行い、そしてこの結果生じた１６
ビットのデータをメイン・メモリ１２のアドレス
（Ｘ1、Ｙ0）のロケーションに正しいデータとして記憶
する。この場合、行２の位置＃４の８ビットの誤ったデ
ータが仮に”０００００００１”であるとすると、第１
情報ブロックＥ４−１の８ビットのビット・パターン
は”０００００００１”であり、これにより訂正された
８ビット・データ”００００００００”が生じる。この
ようにして、図１１に示す８列を含む１つの消失行の４
つのロケーションのデータが、ステップ５９及び６０に
おいて逐次的に訂正される。もしもステップ６０の答が
イエスであるならば、動作はステップ６１に進み、そし
てここでＭＰＵ１８はＮ個の消失行の処理が終了したか
否かを調べる。もしもステップ６１の答がノーであるな
らば、動作はステップ５９に戻る。もしもステップ６１
の答がイエスであるならば、このことは列１乃至列８を
含むＮ行の消失行の全ての処理が完了したことを示し
（ここでＮは訂正可能な消失行の最大数である）、動作
は図９のステップ６２に進む。
【００４９】本発明においては、消失行の隣接する２つ
の位置の１６ビット・データが１回のアクセス動作で、
即ち一度にメイン・メモリ１２に記憶されることが明ら
かである。図４に示すテーブルに基づいて動作する従来
の処理では、消失行の１つの位置の８ビット・データだ
けが１回のアクセス動作でメイン・メモリに記憶され
る。このように本発明によると、消失行のデータを訂正
するためにメイン・メモリへアクセスする回数が従来の
処理のほぼ半分に減少されることが出来る。更に、ＭＰ
Ｕ１８は消失行の１６ビット・データを訂正するため
に、バッファメモリ１３から１６ビット・データを取り
出し、そしてメモリ・セクション１４Ａ又は１５Ａにあ
るテーブル２から訂正用の１６ビットのパターンを取り
出す。図４に示すテーブルに基づいて動作する従来の処
理では、メイン・メモリから８ビットのデータが取り出
され、そして図４のテーブルから８ビットの訂正用パタ
ーンが取り出される。本発明によると、バッファ・メモ
リ１３及びテーブル４へのアクセスの回数が従来に比べ
てほぼ半分にまで減少されることが出来ることが明らか
である。
の位置の１６ビット・データが１回のアクセス動作で、
即ち一度にメイン・メモリ１２に記憶されることが明ら
かである。図４に示すテーブルに基づいて動作する従来
の処理では、消失行の１つの位置の８ビット・データだ
けが１回のアクセス動作でメイン・メモリに記憶され
る。このように本発明によると、消失行のデータを訂正
するためにメイン・メモリへアクセスする回数が従来の
処理のほぼ半分に減少されることが出来る。更に、ＭＰ
Ｕ１８は消失行の１６ビット・データを訂正するため
に、バッファメモリ１３から１６ビット・データを取り
出し、そしてメモリ・セクション１４Ａ又は１５Ａにあ
るテーブル２から訂正用の１６ビットのパターンを取り
出す。図４に示すテーブルに基づいて動作する従来の処
理では、メイン・メモリから８ビットのデータが取り出
され、そして図４のテーブルから８ビットの訂正用パタ
ーンが取り出される。本発明によると、バッファ・メモ
リ１３及びテーブル４へのアクセスの回数が従来に比べ
てほぼ半分にまで減少されることが出来ることが明らか
である。
【００５０】又、本発明によると、ＭＰＵ１８は、ステ
ップ５５においてメモリ・セクション３４に記憶されて
いる消失行のポインタ、例えば行２、行４、・・・に基
づいて、消失行の隣接する２つの位置を含むロケーショ
ンのアドレスを全消失行について一度に計算する。従来
の処理では、メイン・メモリ１のアドレスの計算は図４
のテーブルから１つの情報ブロックが取り出される毎に
ＭＰＵ８により行われる。本発明は動作のフローを簡略
化しこれにより誤り訂正の処理時間を短縮することが出
来る。このように、本発明は上述の理由により、誤りデ
ータを訂正するための処理時間を短縮することが出来
る。更に具体的に説明すると、消失行の誤りデータの訂
正が列方向の訂正の大部分を占める。例えば既述のよう
に１行内の訂正可能な誤りデータの数が３である場合に
は、１列内の誤りデータのうち非消失行に属する誤りデ
ータの発生確率は１０-6であり、残りの誤りデータは消
失行に属するものである。即ち、１列内の誤りデータの
殆どは消失行に属するものである。本発明は列方向の誤
り訂正において消失行に属するデータを訂正するための
処理時間を著しく短縮することができ、これにより積符
号化方式の行及び列方向の誤り訂正のための総処理時間
を著しく短縮することができる。
ップ５５においてメモリ・セクション３４に記憶されて
いる消失行のポインタ、例えば行２、行４、・・・に基
づいて、消失行の隣接する２つの位置を含むロケーショ
ンのアドレスを全消失行について一度に計算する。従来
の処理では、メイン・メモリ１のアドレスの計算は図４
のテーブルから１つの情報ブロックが取り出される毎に
ＭＰＵ８により行われる。本発明は動作のフローを簡略
化しこれにより誤り訂正の処理時間を短縮することが出
来る。このように、本発明は上述の理由により、誤りデ
ータを訂正するための処理時間を短縮することが出来
る。更に具体的に説明すると、消失行の誤りデータの訂
正が列方向の訂正の大部分を占める。例えば既述のよう
に１行内の訂正可能な誤りデータの数が３である場合に
は、１列内の誤りデータのうち非消失行に属する誤りデ
ータの発生確率は１０-6であり、残りの誤りデータは消
失行に属するものである。即ち、１列内の誤りデータの
殆どは消失行に属するものである。本発明は列方向の誤
り訂正において消失行に属するデータを訂正するための
処理時間を著しく短縮することができ、これにより積符
号化方式の行及び列方向の誤り訂正のための総処理時間
を著しく短縮することができる。
【００５１】Ｃ−２：列方向の非消失行に属する誤りデ
ータの訂正： 上述のように列＃１乃至＃８を含むＮ個の消失行全ての
処理は図８のステップ６１で終了しているので、図９に
示す処理は列＃１乃至＃８を含む非消失行に残っている
誤りデータを訂正する。動作はステップ６２で開始し、
ここでＭＰＵ１８は図１０のテーブル２の列１のボック
スＸの第２情報ブロックＮＥ１−１を取り出し、そして
この第２情報ブロックＮＥ１−１に基づいて列１の位置
＃１の誤りデータを記憶しているメイン・メモリ１２の
アドレスを計算する。動作はステップ６３に進み、そし
てここでＭＰＵ１８は列１の位置＃１の８ビットの誤り
データ、例えば”０００００００１”をメモリ・セクシ
ョン１４から読み出し、そしてこの誤りデータ”０００
００００１”と、これを訂正するビット・パターン例え
ば”０００００００１”との排他的ＯＲ動作を行い、正
しい８ビット・データ”００００００００”を生じる。
そしてＭＰＵ１８はこの正しいデータをステップ６２で
計算したメイン・メモリ１２のアドレスに記憶する。こ
のようにして、メイン・メモリ１２に記憶されている列
１の位置＃１の元のデータが訂正される。ステップ６３
で１つの誤りデータが訂正されると、動作はステップ６
４を介してステップ６２に戻る。このように、列方向の
非消失行に属する誤りデータの訂正動作では、一度に１
つの位置の誤りデータが訂正される。ステップ６４は、
１列にある非消失行に属する全ての誤りデータの訂正が
終了したか否かを調べる。
ータの訂正： 上述のように列＃１乃至＃８を含むＮ個の消失行全ての
処理は図８のステップ６１で終了しているので、図９に
示す処理は列＃１乃至＃８を含む非消失行に残っている
誤りデータを訂正する。動作はステップ６２で開始し、
ここでＭＰＵ１８は図１０のテーブル２の列１のボック
スＸの第２情報ブロックＮＥ１−１を取り出し、そして
この第２情報ブロックＮＥ１−１に基づいて列１の位置
＃１の誤りデータを記憶しているメイン・メモリ１２の
アドレスを計算する。動作はステップ６３に進み、そし
てここでＭＰＵ１８は列１の位置＃１の８ビットの誤り
データ、例えば”０００００００１”をメモリ・セクシ
ョン１４から読み出し、そしてこの誤りデータ”０００
００００１”と、これを訂正するビット・パターン例え
ば”０００００００１”との排他的ＯＲ動作を行い、正
しい８ビット・データ”００００００００”を生じる。
そしてＭＰＵ１８はこの正しいデータをステップ６２で
計算したメイン・メモリ１２のアドレスに記憶する。こ
のようにして、メイン・メモリ１２に記憶されている列
１の位置＃１の元のデータが訂正される。ステップ６３
で１つの誤りデータが訂正されると、動作はステップ６
４を介してステップ６２に戻る。このように、列方向の
非消失行に属する誤りデータの訂正動作では、一度に１
つの位置の誤りデータが訂正される。ステップ６４は、
１列にある非消失行に属する全ての誤りデータの訂正が
終了したか否かを調べる。
【００５２】もしもステップ６４の答がノーであるなら
ば、動作はステップ６２に戻る。もしもステップ６４の
答がイエスであるならば、動作はステップ６５に進み、
そしてここでＭＰＵ１８は８列の処理が終了したか否か
を調べる。もしもステップ６５の答がノーであるなら
ば、動作はステップ６２に戻りそして次の列を処理す
る。もしもステップ６５の答がイエスであるならば、動
作はステップ６６に進み、そしてここでＭＰＵ１８は１
７２列の全ての処理が終了したか否かを調べる。もしも
ステップ６６の答がノーであるならば、動作はステップ
５４に戻り、そしてここでメモリ・セクション１５にあ
る次の８列即ち列９乃至１６の処理が開始され、そして
次の８列から成る第３のグループがメモリ・セクション
１４に記憶される。
ば、動作はステップ６２に戻る。もしもステップ６４の
答がイエスであるならば、動作はステップ６５に進み、
そしてここでＭＰＵ１８は８列の処理が終了したか否か
を調べる。もしもステップ６５の答がノーであるなら
ば、動作はステップ６２に戻りそして次の列を処理す
る。もしもステップ６５の答がイエスであるならば、動
作はステップ６６に進み、そしてここでＭＰＵ１８は１
７２列の全ての処理が終了したか否かを調べる。もしも
ステップ６６の答がノーであるならば、動作はステップ
５４に戻り、そしてここでメモリ・セクション１５にあ
る次の８列即ち列９乃至１６の処理が開始され、そして
次の８列から成る第３のグループがメモリ・セクション
１４に記憶される。
【００５３】８列から成るグループ毎にステップ５４乃
至ステップ６５の動作が繰り返される。ステップ６６の
答がイエスであることは、１７２列の誤りデータの訂正
の終了を示す。もしもステップ６６の答がイエスである
ならば、動作はステップ６７で終了する。消失行に属す
る誤りデータの訂正を考えると、図２の符号化データの
うち消失行に属するデータを訂正するのに必要とされる
メイン・メモリ１２へのアクセスの回数はＮ×８６（最
大値）まで減少される。ここでＮは訂正可能な消失行の
最大値である。従来の処理では、前述のようにメイン・
メモリに対してＮ×１７２回のアクセス動作が必要であ
った。
至ステップ６５の動作が繰り返される。ステップ６６の
答がイエスであることは、１７２列の誤りデータの訂正
の終了を示す。もしもステップ６６の答がイエスである
ならば、動作はステップ６７で終了する。消失行に属す
る誤りデータの訂正を考えると、図２の符号化データの
うち消失行に属するデータを訂正するのに必要とされる
メイン・メモリ１２へのアクセスの回数はＮ×８６（最
大値）まで減少される。ここでＮは訂正可能な消失行の
最大値である。従来の処理では、前述のようにメイン・
メモリに対してＮ×１７２回のアクセス動作が必要であ
った。
【００５４】上述の実施例では、ステップ６２乃至ステ
ップ６５はステップ６１の後に行われたが、これらのス
テップ６２乃至６５はステップ５４乃至６１の前に行わ
れることができる。又、実施例では、２バイトを含むメ
イン・メモリ１２のロケーションが一度にアクセスされ
たが、もしもメイン・メモリ１２が３バイト又は４バイ
トのアドレス動作を行えるように構成されるならば、３
バイト又は４バイトを含む１つのロケーションを一度に
アクセスすることができる。
ップ６５はステップ６１の後に行われたが、これらのス
テップ６２乃至６５はステップ５４乃至６１の前に行わ
れることができる。又、実施例では、２バイトを含むメ
イン・メモリ１２のロケーションが一度にアクセスされ
たが、もしもメイン・メモリ１２が３バイト又は４バイ
トのアドレス動作を行えるように構成されるならば、３
バイト又は４バイトを含む１つのロケーションを一度に
アクセスすることができる。
【００５５】
【発明の効果】本発明は上述の理由により積符号化方式
の行及び列方向の誤り訂正に必要な総処理時間を短縮す
ることができる。
の行及び列方向の誤り訂正に必要な総処理時間を短縮す
ることができる。
【図１】積符号化方式に基づく符号化データを示す図で
ある。
ある。
【図２】行方向の誤り訂正後の符号化データを示す図で
ある。
ある。
【図３】符号化データの誤りを訂正するための従来のシ
ステムを示す図である。
ステムを示す図である。
【図４】従来のシステムの列方向の誤り訂正で使用され
るテーブルを示す図である。
るテーブルを示す図である。
【図５】符号化データの誤りを訂正するための本発明に
従うＤＶＤシステムを示す図である。
従うＤＶＤシステムを示す図である。
【図６】行方向の誤り訂正を行うためのフロー・チャー
トを示す図である。
トを示す図である。
【図７】行方向の誤り訂正で使用されるテーブルを示す
図である。
図である。
【図８】本発明に従う列方向で消失行の誤り訂正を行う
ためのフロー・チャートを示す図である。
ためのフロー・チャートを示す図である。
【図９】列方向で非消失行の誤り訂正を行うためのフロ
ー・チャートを示す図である。
ー・チャートを示す図である。
【図１０】図８及び図９に示されている誤り訂正で使用
されるテーブルを示す図である。
されるテーブルを示す図である。
【図１１】メイン・メモリのロケーションのアドレスを
示す図である。
示す図である。
【図１２】本発明に従うエンコーダ／デコーダを示す図
である。
である。
１１・・・ディスク・ドライブ装置、 １２・・・メイン・メモリ、 １３・・・バッファ・メモリ、 １４、１４Ａ、１５、１５Ａ・・・メモリ・セクショ
ン、 １６・・・エンコーダ／デコーダ、 １７・・・レジスタ、 １８・・・ＭＰＵ、 ２６・・・誤りデータ位置／パターン発生器、 ２７、２８・・・アドレス・ポインタ、 ３１・・・行カウンタ、 ３２・・・レジスタ、 ３３・・・メモリ、 ３４、３５、３６・・・メモリ・セクション
ン、 １６・・・エンコーダ／デコーダ、 １７・・・レジスタ、 １８・・・ＭＰＵ、 ２６・・・誤りデータ位置／パターン発生器、 ２７、２８・・・アドレス・ポインタ、 ３１・・・行カウンタ、 ３２・・・レジスタ、 ３３・・・メモリ、 ３４、３５、３６・・・メモリ・セクション
───────────────────────────────────────────────────── フロントページの続き (72)発明者 出村 雅之 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 田中 啓介 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 田村 哲也 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平４−320114（ＪＰ，Ａ) 特開 平10−200418（ＪＰ，Ａ) 特開 昭61−267416（ＪＰ，Ａ) 特表 平10−508441（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 - 13/53
Claims (18)
- 【請求項１】データがＫ１×Ｋ２個の位置のアレイに配
列され（ここでＫ１は行の数であり、Ｋ２は列の数であ
る）、誤り訂正コードＰＯが上記Ｋ２個の列につけら
れ、誤り訂正コードＰＩが上記Ｋ１個の行につけられ、
予定数以下の誤りデータを含む１行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む１
行は消失行として扱われる積符号化方式に基づく誤り訂
正方法において、 （ａ）上記Ｋ２個のデータ及び上記誤り訂正コードＰＩ
を含む１行を取り出し、該１行を上記非消失行又は消失
行に分類し、上記１行が上記非消失行であるならば該１
行に含まれる誤りデータを一度に１つの位置の誤りデー
タずつ上記誤り訂正コードＰＩに基づいて訂正するステ
ップと、 （ｂ）上記ステップ（ａ）を繰り返して上記Ｋ１個の行
を処理するステップと、 （ｃ）上記Ｋ１個のデータ及び上記誤り訂正コードＰＯ
を含む１列を取り出し、該１列のうち、上記消失行とし
て分類された行に属するデータが記憶されている位置を
示す位置データ及び上記位置にあるデータを訂正するパ
ターンを含む第１情報ブロックと、上記１列のうち、上
記非消失行として分類された行に属する誤りデータが記
憶されている位置を示す位置データ及び上記位置にある
誤りデータを訂正するパターンを含む第２情報ブロック
とを発生するステップと、 （ｄ）上記消失行として分類された１行内の隣接する少
なくとも２つの位置のデータと該データに関する少なく
とも２つの第１情報ブロックとを取り出し、該第１情報
ブロックに含まれているパターンに基づいて上記隣接す
る少なくとも２つの位置のデータを一度に訂正するステ
ップと、 （ｅ）上記消失行として分類された全ての行のデータを
訂正するまで上記ステップ（ｄ）を繰り返すステップと
を含む積符号化方式に基づく誤り訂正方法。 - 【請求項２】上記ステップ（ａ）は、上記消失行として
分類された行のポインタを発生し、そして上記ステップ
（ｄ）は上記ポインタに基づいて、上記消失行として分
類された１行の上記少なくとも２つの位置のデータを記
憶しているロケーションのアドレスを発生し、該ロケー
ションに上記訂正されたデータを記憶することを特徴と
する請求項１に記載の積符号化方式に基づく誤り訂正方
法。 - 【請求項３】（ｆ）上記１つの誤りデータに関する第２
情報ブロックとを取り出し、該第２情報ブロックの位置
データが示す位置の１つの誤りデータを取り出し、上記
第２情報ブロックに含まれているパターンに基づいて上
記１つの誤りデータを訂正するステップと、 （ｇ）上記ステップ（ｆ）を繰り返して、上記非消失行
として分類された行に属するデータを訂正するステップ
とを含むことを特徴とする請求項２に記載の積符号化方
式に基づく誤り訂正方法。 - 【請求項４】上記第１情報ブロックはテーブルの第１部
分に記憶され、上記第２情報ブロックは上記テーブルの
第２部分に記憶され、上記消失行として分類された１行
内の上記データに対する上記第１情報ブロックは該第１
情報ブロックの発生の順序で上記第１部分のボックスに
順次記憶されていることを特徴とする請求項３に記載の
積符号化方式に基づく誤り訂正方法。 - 【請求項５】上記ステップ（ｄ）において上記消失行と
して分類された１行内の隣接する少なくとも２つの位置
のデータに関する上記第１情報ブロックの取り出しは上
記テーブルの第１部分の少なくとも２つのボックスを順
次アクセスすることにより行われることを特徴とする請
求項４に記載の積符号化方式に基づく誤り訂正方法。 - 【請求項６】上記ステップ（ｃ）は上記ポインタに基づ
いて上記第１情報ブロックの上記位置データを発生する
ことを特徴とする請求項５に記載の積符号化方式に基づ
く誤り訂正方法。 - 【請求項７】データがＫ1×Ｋ2個の位置のアレイに配列
され（ここでＫ1は行の数であり、Ｋ2は列の数であ
る）、誤り訂正コードＰＯが上記Ｋ2個の列につけら
れ、誤り訂正コードＰＩが上記Ｋ1個の行につけられ、
予定数以下の誤りデータを含む１行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む１
行は消失行として扱われる積符号化方式に基づく誤り訂
正方法において、 （ａ）上記Ｋ1×Ｋ2個のデータ・アレイ、上記誤り訂正
コードＰＯ及び上記誤り訂正コードＰＩをメイン・メモ
リに記憶するステップと、 （ｂ）上記Ｋ1よりも少ない予定数の行を上記メイン・
メモリから読み出してバッファ・メモリに記憶するステ
ップと、 （ｃ）上記バッファ・メモリをアクセスして、上記Ｋ2
個のデータ及び上記誤り訂正コードＰＩを含む１行を取
り出し、該１行を上記非消失行又は消失行に分類し、そ
して上記１行が上記非消失行であるならば該１行に含ま
れる誤りデータを上記誤り訂正コードＰＩに基づいて訂
正するステップと、 （ｄ）上記１行が上記消失行であるならば該１行のポイ
ンタを記憶するステップと、 （ｅ）上記ステップ（ｂ）、（ｃ）及び（ｄ）を繰り返
して上記Ｋ1個の行を処理するステップと、 （ｆ）上記ポインタに基づいて、上記消失行として分類
された１行の隣接する２つのデータをそれぞれ記憶して
いる上記メイン・メモリ内の複数個のロケーションのア
ドレスを発生するステップと、 （ｇ）予定数の列を上記メイン・メモリから読み出して
上記バッファ・メモリに記憶するステップと、 （ｈ）上記バッファ・メモリをアクセスして、上記Ｋ1
個のデータ及び上記誤り訂正コードＰＯを含む１列を取
り出し、該１列のうち、上記消失行として分類された行
に属するデータが記憶されている位置を示す位置データ
及び上記位置にあるデータを訂正するパターンを含む第
１情報ブロックと、上記１列のうち、上記非消失行とし
て分類された行に属する誤りデータが記憶されている位
置を示す位置データ及び上記位置にある誤りデータを訂
正するパターンを含む第２情報ブロックとを発生するス
テップと、 （ｉ）上記第１情報ブロック及び上記第２情報ブロック
をテーブルに記憶するステップと、 （ｊ）上記ステップ（ｇ）、（ｈ）及び（ｉ）を繰り返
して予定数の列を処理するステップと、 （ｋ）上記バッファ・メモリをアクセスして上記消失行
として分類された１行の隣接する少なくとも２つの位置
のデータを取り出し、上記テーブルをアクセスして上記
データに関する少なくとも２つの第１情報ブロックを取
り出し、そして該第１情報ブロックに含まれているパタ
ーンに基づいて上記隣接する少なくとも２つの位置にあ
るデータを訂正するステップと、 （ｌ）上記ステップ（ｆ）で発生されたアドレスを使用
して上記メイン・メモリのロケーションをアクセスし、
該ロケーションに上記訂正されたデータを記憶するステ
ップと、 （ｍ）上記消失行として分類された全ての行のデータが
訂正されるまで上記ステップ（ｋ）及び（ｌ）を繰り返
すステップとを含む積符号化方式に基づく誤り訂正方
法。 - 【請求項８】（ｎ）上記テーブルをアクセスして上記１
つの誤りデータに関する第２情報ブロックを取り出し、
上記バッファ・メモリをアクセスして上記第２情報ブロ
ックの位置データが示す位置にある１つの誤りデータを
取り出し、そして上記第２情報ブロックに含まれている
パターンに基づいて上記１つの誤りデータを訂正するス
テップと、 （ｏ）上記ステップ（ｎ）を繰り返して、上記消失行と
して分類された行に属する誤りデータを訂正するステッ
プとを含むことを特徴とする請求項７に記載の積符号化
方式に基づく誤り訂正方法。 - 【請求項９】上記第１情報ブロックはテーブルの第１部
分に記憶され、上記第２情報ブロックは上記テーブルの
第２部分に記憶され、上記消失行として分類された１行
内の上記データに対する上記第１情報ブロックは該第１
情報ブロックの発生の順序で上記第１部分のボックスに
順次記憶されていることを特徴とする請求項８に記載の
積符号化方式に基づく誤り訂正方法。 - 【請求項１０】データがＫ１×Ｋ２個の位置のアレイに
配列され（ここでＫ１は行の数であり、Ｋ２は列の数で
ある）、誤り訂正コードＰＯが上記Ｋ２個の列につけら
れ、誤り訂正コードＰＩが上記Ｋ１個の行につけられ、
予定数以下の誤りデータを含む１行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む１
行は消失行として扱われる積符号化方式に基づく誤り訂
正システムにおいて、 （ａ）上記Ｋ２個のデータ及び上記誤り訂正コードＰＩ
を含む１行を取り出し、該１行を上記非消失行又は消失
行に分類し、上記１行が上記非消失行であるならば該１
行に含まれる誤りデータを一度に１つの位置の誤りデー
タずつ上記誤り訂正コードＰＩに基づいて訂正する手段
と、 （ｂ）上記手段（ａ）を繰り返し的に動作させて上記Ｋ
１個の行を処理する手段と、 （ｃ）上記Ｋ１個のデータ及び上記誤り訂正コードＰＯ
を含む１列を取り出し、該１列のうち、上記消失行とし
て分類された行に属するデータが記憶されている位置を
示す位置データ及び上記位置にあるデータを訂正するパ
ターンを含む第１情報ブロックと、上記１列のうち、上
記非消失行として分類された行に属する誤りデータが記
憶されている位置を示す位置データ及び上記位置にある
誤りデータを訂正するパターンを含む第２情報ブロック
とを発生する手段と、 （ｄ）上記消失行として分類された１行内の隣接する少
なくとも２つの位置のデータと該データに関する少なく
とも２つの第１情報ブロックとを取り出し、該第１情報
ブロックに含まれているパターンに基づいて上記隣接す
る少なくとも２つの位置のデータを一度に訂正する手段
と、 （ｅ）上記消失行として分類された全ての行のデータを
訂正するまで上記手段（ｄ）を繰り返し的に動作させる
手段とを含む積符号化方式に基づく誤り訂正システム。 - 【請求項１１】上記手段（ａ）は、上記消失行として分
類された行のポインタを発生し、そして上記手段（ｄ）
は上記ポインタに基づいて、上記消失行として分類され
た１行の上記少なくとの２つの位置のデータを記憶して
いるロケーションのアドレスを発生し、該ロケーション
に上記訂正されたデータを記憶することを特徴とする請
求項１０に記載の積符号化方式に基づく誤り訂正システ
ム。 - 【請求項１２】（ｆ）上記１つの誤りデータに関する第
２情報ブロックとを取り出し、該第２情報ブロックの位
置データが示す位置の１つの誤りデータを取り出し、上
記第２情報ブロックに含まれているパターンに基づいて
上記１つの誤りデータを訂正する手段と、 （ｇ）上記手段（ｆ）を繰り返し的に動作させて、上記
非消失行として分類された行に属するデータを訂正する
手段とを含むことを特徴とする請求項１１に記載の積符
号化方式に基づく誤り訂正システム。 - 【請求項１３】上記第１情報ブロックはテーブルの第１
部分に記憶され、上記第２情報ブロックは上記テーブル
の第２部分に記憶され、上記消失行として分類された１
行内の上記データに対する上記第１情報ブロックは該第
１情報ブロックの発生の順序で上記第１部分のボックス
に順次記憶されていることを特徴とする請求項１２に記
載の積符号化方式に基づく誤り訂正システム。 - 【請求項１４】上記手段（ｄ）により上記消失行として
分類された１行内の隣接する少なくとも２つの位置のデ
ータに関する上記第１情報ブロックの取り出しは上記テ
ーブルの第１部分の少なくとも２つのボックスを順次ア
クセスすることにより行われることを特徴とする請求項
１３に記載の積符号化方式に基づく誤り訂正システム。 - 【請求項１５】上記手段（ｃ）は上記ポインタに基づい
て上記第１情報ブロックの上記位置データを発生するこ
とを特徴とする請求項１４に記載の積符号化方式に基づ
く誤り訂正システム。 - 【請求項１６】データがＫ1×Ｋ2個の位置のアレイに配
列され（ここでＫ1は行の数であり、Ｋ2は列の数であ
る）、誤り訂正コードＰＯが上記Ｋ2個の列につけら
れ、誤り訂正コードＰＩが上記Ｋ1個の行につけられ、
予定数以下の誤りデータを含む１行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む１
行は消失行として扱われる積符号化方式に基づく誤り訂
正システムにおいて、 （ａ）上記Ｋ1×Ｋ2個のデータ・アレイ、上記誤り訂正
コードＰＯ及び上記誤り訂正コードＰＩをメイン・メモ
リに記憶する手段と、 （ｂ）上記Ｋ1よりも少ない予定数の行を上記メイン・
メモリから読み出してバッファ・メモリに記憶する手段
と、 （ｃ）上記バッファ・メモリをアクセスして、上記Ｋ2
個のデータ及び上記誤り訂正コードＰＩを含む１行を取
り出し、該１行を上記非消失行又は消失行に分類し、そ
して上記１行が上記非消失行であるならば該１行に含ま
れる誤りデータを上記誤り訂正コードＰＩに基づいて訂
正する手段と、 （ｄ）上記１行が上記消失行であるならば該１行のポイ
ンタを記憶する手段と、 （ｅ）上記手段（ｂ）、（ｃ）及び（ｄ）を繰り返し的
に動作させて上記Ｋ1個の行を処理する手段と、 （ｆ）上記ポインタに基づいて、上記消失行として分類
された１行の隣接する２つのデータをそれぞれ記憶して
いる上記メイン・メモリ内の複数個のロケーションのア
ドレスを発生する手段と、 （ｇ）予定数の列を上記メイン・メモリから読み出して
上記バッファ・メモリに記憶する手段と、 （ｈ）上記バッファ・メモリをアクセスして、上記Ｋ1
個のデータ及び上記誤り訂正コードＰＯを含む１列を取
り出し、該１列のうち、上記消失行として分類された行
に属するデータが記憶されている位置を示す位置データ
及び上記位置にあるデータを訂正するパターンを含む第
１情報ブロックと、上記１列のうち、上記非消失行とし
て分類された行に属する誤りデータが記憶されている位
置を示す位置データ及び上記位置にある誤りデータを訂
正するパターンを含む第２情報ブロックとを発生する手
段と、 （ｉ）上記第１情報ブロック及び上記第２情報ブロック
をテーブルに記憶する手段と、 （ｊ）上記手段（ｇ）、（ｈ）及び（ｉ）を繰り返し的
に動作させて予定数の列を処理する手段と、 （ｋ）上記バッファ・メモリをアクセスして上記消失行
として分類された１行の隣接する少なくとも２つの位置
のデータを取り出し、上記テーブルをアクセスして上記
データに関する少なくとも２つの第１情報ブロックを取
り出し、そして該第１情報ブロックに含まれているパタ
ーンに基づいて上記隣接する少なくとも２つの位置にあ
るデータを訂正する手段と、 （ｌ）上記手段（ｆ）で発生されたアドレスを使用して
上記メイン・メモリのロケーションをアクセスし、該ロ
ケーションに上記訂正されたデータを記憶する手段と、 （ｍ）上記消失行として分類された全ての行のデータが
訂正されるまで上記手段（ｋ）及び（ｌ）を繰り返し的
に動作させる手段とを含む積符号化方式に基づく誤り訂
正システム。 - 【請求項１７】（ｎ）上記テーブルをアクセスして上記
１つの誤りデータに関する第２情報ブロックを取り出
し、上記バッファ・メモリをアクセスして上記第２情報
ブロックの位置データが示す位置にある１つの誤りデー
タを取り出し、そして上記第２情報ブロックに含まれて
いるパターンに基づいて上記１つの誤りデータを訂正す
る手段と、 （ｏ）上記手段（ｎ）を繰り返し的に動作させて、上記
消失行として分類された行に属する誤りデータを訂正す
る手段とを含むことを特徴とする請求項１６に記載の積
符号化方式に基づく誤り訂正システム。 - 【請求項１８】上記第１情報ブロックはテーブルの第１
部分に記憶され、上記第２情報ブロックは上記テーブル
の第２部分に記憶され、上記消失行として分類された１
行内の上記データに対する上記第１情報ブロックは該第
１情報ブロックの発生の順序で上記第１部分のボックス
に順次記憶されていることを特徴とする請求項１７に記
載の積符号化方式に基づく誤り訂正システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02487598A JP3165099B2 (ja) | 1998-02-05 | 1998-02-05 | 誤り訂正方法及びシステム |
| TW087111229A TW451185B (en) | 1998-02-05 | 1998-07-10 | An error correction method and system |
| CNB991009118A CN1134782C (zh) | 1998-02-05 | 1999-01-04 | 纠错方法和系统 |
| KR1019990000599A KR100330475B1 (ko) | 1998-02-05 | 1999-01-12 | 오류 정정 방법 및 시스템 |
| US09/245,803 US6553533B2 (en) | 1998-02-05 | 1999-02-05 | Method and apparatus for detecting and correcting errors and erasures in product ECC-coded data arrays for DVD and similar storage subsystems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02487598A JP3165099B2 (ja) | 1998-02-05 | 1998-02-05 | 誤り訂正方法及びシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274941A JPH11274941A (ja) | 1999-10-08 |
| JP3165099B2 true JP3165099B2 (ja) | 2001-05-14 |
Family
ID=12150387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02487598A Expired - Lifetime JP3165099B2 (ja) | 1998-02-05 | 1998-02-05 | 誤り訂正方法及びシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6553533B2 (ja) |
| JP (1) | JP3165099B2 (ja) |
| KR (1) | KR100330475B1 (ja) |
| CN (1) | CN1134782C (ja) |
| TW (1) | TW451185B (ja) |
Families Citing this family (110)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1286275C (zh) * | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
| US6772385B2 (en) * | 2000-01-31 | 2004-08-03 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
| KR100378181B1 (ko) * | 2000-06-09 | 2003-03-29 | 삼성전자주식회사 | Ｅｆｍ/ｅｆｍ+ 디코딩에 의해 검출된 에러위치를 이용한ｃ1/ｐｉ 워드의 에러정정 방법 및 장치 |
| US6772390B2 (en) * | 2000-11-30 | 2004-08-03 | Quantum Corporation | Erasure correction for ECC entities |
| US7149934B2 (en) * | 2002-04-11 | 2006-12-12 | Contour Semiconductor, Inc. | Error correcting memory access means and method |
| CN100399462C (zh) * | 2002-08-13 | 2008-07-02 | 联发科技股份有限公司 | 具有错误处理的光盘数据读取方法 |
| EP1590808A4 (en) * | 2003-01-21 | 2008-07-02 | Lg Electronics Inc | METHOD FOR ENCODING AND DECODING AN ERROR CORRECTION BLOCK |
| JP4624348B2 (ja) * | 2003-07-09 | 2011-02-02 | トムソン ライセンシング | リードソロモンプロダクトコードのためのエラー訂正方法 |
| US7493534B2 (en) * | 2003-08-29 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Memory error ranking |
| US20050078584A1 (en) * | 2003-10-09 | 2005-04-14 | Cheertek, Inc. | System and method for error correction in optical disk system |
| US7386754B2 (en) * | 2003-10-16 | 2008-06-10 | Seagate Technology Llc | Method and apparatus to improve magnetic disc drive reliability using excess un-utilized capacity |
| US7509560B2 (en) * | 2003-12-29 | 2009-03-24 | Intel Corporation | Mechanism for adjacent-symbol error correction and detection |
| CN1681033A (zh) * | 2004-04-06 | 2005-10-12 | 皇家飞利浦电子股份有限公司 | 光盘播放系统的纠错机制 |
| US7328395B1 (en) | 2004-04-13 | 2008-02-05 | Marvell International Ltd. | Iterative Reed-Solomon error-correction decoding |
| US7484065B2 (en) | 2004-04-20 | 2009-01-27 | Hewlett-Packard Development Company, L.P. | Selective memory allocation |
| US7350131B2 (en) * | 2005-01-22 | 2008-03-25 | Cisco Technology, Inc. | Error protecting groups of data words |
| US20060242450A1 (en) * | 2005-04-11 | 2006-10-26 | Li-Lien Lin | Methods and apparatuses for selectively rebuffering and decoding a portion of a data block read from an optical storage medium |
| US7991844B2 (en) * | 2005-07-12 | 2011-08-02 | International Business Machines Corporation | Method, system and computer program product for processing a plurality of electronic mail files |
| US8205146B2 (en) * | 2005-07-21 | 2012-06-19 | Hewlett-Packard Development Company, L.P. | Persistent error detection in digital memory |
| US7129415B1 (en) * | 2005-10-11 | 2006-10-31 | Southwire Company | Non-lead jacket for non-metallic sheathed electrical cable |
| US7861141B2 (en) * | 2005-10-21 | 2010-12-28 | Mediatek Inc. | Method and device for error analysis of optical disc |
| US7624330B2 (en) * | 2005-12-12 | 2009-11-24 | Lsi Corporation | Unified memory architecture for recording applications |
| US7783955B2 (en) * | 2006-01-18 | 2010-08-24 | Sandisk Il Ltd. | Method for implementing error-correction codes in flash memory |
| US7814398B2 (en) * | 2006-06-09 | 2010-10-12 | Seagate Technology Llc | Communication channel with Reed-Solomon encoding and single parity check |
| US8046660B2 (en) * | 2006-08-07 | 2011-10-25 | Marvell World Trade Ltd. | System and method for correcting errors in non-volatile memory using product codes |
| FR2909241B1 (fr) * | 2006-11-27 | 2009-06-05 | Canon Kk | Procedes et dispositifs de gestion dynamique des erreurs de transmission par des points d'interconnexion de reseaux. |
| TW200832367A (en) * | 2007-01-19 | 2008-08-01 | Realtek Semiconductor Corp | Decoding apparatus and method |
| US20080175137A1 (en) * | 2007-01-23 | 2008-07-24 | Mediatek Inc. | Method for encoding data written to optical storage media |
| US8365040B2 (en) | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
| US8650352B2 (en) * | 2007-09-20 | 2014-02-11 | Densbits Technologies Ltd. | Systems and methods for determining logical values of coupled flash memory cells |
| US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
| WO2009053961A2 (en) | 2007-10-25 | 2009-04-30 | Densbits Technologies Ltd. | Systems and methods for multiple coding rates in flash devices |
| WO2009072104A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith |
| WO2009072103A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells |
| US8607128B2 (en) * | 2007-12-05 | 2013-12-10 | Densbits Technologies Ltd. | Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications |
| WO2009074978A2 (en) | 2007-12-12 | 2009-06-18 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
| WO2009074979A2 (en) | 2007-12-12 | 2009-06-18 | Densbits Technologies Ltd. | Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications |
| US8327246B2 (en) | 2007-12-18 | 2012-12-04 | Densbits Technologies Ltd. | Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith |
| US20100299575A1 (en) * | 2008-02-14 | 2010-11-25 | Hewlett-Packard Development Company, L.P. | Method and system for detection and correction of phased-burst errors, erasures, symbol errors, and bit errors in a received symbol string |
| WO2009118720A2 (en) * | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
| US8332725B2 (en) | 2008-08-20 | 2012-12-11 | Densbits Technologies Ltd. | Reprogramming non volatile memory portions |
| US8023345B2 (en) * | 2009-02-24 | 2011-09-20 | International Business Machines Corporation | Iteratively writing contents to memory locations using a statistical model |
| US8166368B2 (en) * | 2009-02-24 | 2012-04-24 | International Business Machines Corporation | Writing a special symbol to a memory to indicate the absence of a data signal |
| US8458574B2 (en) | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
| US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
| US8566510B2 (en) | 2009-05-12 | 2013-10-22 | Densbits Technologies Ltd. | Systems and method for flash memory management |
| US8305812B2 (en) * | 2009-08-26 | 2012-11-06 | Densbits Technologies Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US8868821B2 (en) | 2009-08-26 | 2014-10-21 | Densbits Technologies Ltd. | Systems and methods for pre-equalization and code design for a flash memory |
| US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
| US8230276B2 (en) * | 2009-09-28 | 2012-07-24 | International Business Machines Corporation | Writing to memory using adaptive write techniques |
| US8386739B2 (en) * | 2009-09-28 | 2013-02-26 | International Business Machines Corporation | Writing to memory using shared address buses |
| US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
| US8626988B2 (en) * | 2009-11-19 | 2014-01-07 | Densbits Technologies Ltd. | System and method for uncoded bit error rate equalization via interleaving |
| US9037777B2 (en) * | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
| US8607124B2 (en) * | 2009-12-24 | 2013-12-10 | Densbits Technologies Ltd. | System and method for setting a flash memory cell read threshold |
| US8700970B2 (en) * | 2010-02-28 | 2014-04-15 | Densbits Technologies Ltd. | System and method for multi-dimensional decoding |
| US8463985B2 (en) | 2010-03-31 | 2013-06-11 | International Business Machines Corporation | Constrained coding to reduce floating gate coupling in non-volatile memories |
| US8527840B2 (en) | 2010-04-06 | 2013-09-03 | Densbits Technologies Ltd. | System and method for restoring damaged data programmed on a flash device |
| US9104610B2 (en) | 2010-04-06 | 2015-08-11 | Densbits Technologies Ltd. | Method, system and medium for analog encryption in a flash memory |
| US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
| US9021177B2 (en) | 2010-04-29 | 2015-04-28 | Densbits Technologies Ltd. | System and method for allocating and using spare blocks in a flash memory |
| US8468431B2 (en) | 2010-07-01 | 2013-06-18 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
| US8539311B2 (en) | 2010-07-01 | 2013-09-17 | Densbits Technologies Ltd. | System and method for data recovery in multi-level cell memories |
| US8467249B2 (en) | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
| US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
| US8508995B2 (en) | 2010-09-15 | 2013-08-13 | Densbits Technologies Ltd. | System and method for adjusting read voltage thresholds in memories |
| US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
| US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
| US10079068B2 (en) | 2011-02-23 | 2018-09-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices and method for wear estimation based memory management |
| US8693258B2 (en) | 2011-03-17 | 2014-04-08 | Densbits Technologies Ltd. | Obtaining soft information using a hard interface |
| US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
| US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
| US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
| US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
| US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
| US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US8667211B2 (en) | 2011-06-01 | 2014-03-04 | Densbits Technologies Ltd. | System and method for managing a non-volatile memory |
| US8588003B1 (en) | 2011-08-01 | 2013-11-19 | Densbits Technologies Ltd. | System, method and computer program product for programming and for recovering from a power failure |
| US8553468B2 (en) | 2011-09-21 | 2013-10-08 | Densbits Technologies Ltd. | System and method for managing erase operations in a non-volatile memory |
| US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
| US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
| US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
| US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
| US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
| US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
| US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
| US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
| US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
| US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
| US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
| US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
| US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
| US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
| US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
| US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
| US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
| US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
| US9647690B2 (en) * | 2014-07-23 | 2017-05-09 | Raidix Corporation | Systems and methods for error correction coding |
| US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
| US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
| US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
| US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
| US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
| US10110256B2 (en) * | 2016-09-16 | 2018-10-23 | Micron Technology, Inc. | Apparatuses and methods for staircase code encoding and decoding for storage devices |
| US11862271B2 (en) * | 2018-12-17 | 2024-01-02 | Arm Limited | Memory testing techniques |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0519669A3 (en) * | 1991-06-21 | 1994-07-06 | Ibm | Encoding and rebuilding data for a dasd array |
| US5920578A (en) * | 1997-04-23 | 1999-07-06 | Cirrus Logic, Inc. | Method and apparatus for efficiently processing a multi-dimensional code |
| JP3307579B2 (ja) * | 1998-01-28 | 2002-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ記憶システム |
| US6047395A (en) * | 1998-01-30 | 2000-04-04 | Cirrus Logic, Inc. | Error correction processor for correcting a multi-dimensional code by generating an erasure polynomial over one dimension for correcting multiple codewords in another dimension |
-
1998
- 1998-02-05 JP JP02487598A patent/JP3165099B2/ja not_active Expired - Lifetime
- 1998-07-10 TW TW087111229A patent/TW451185B/zh not_active IP Right Cessation
-
1999
- 1999-01-04 CN CNB991009118A patent/CN1134782C/zh not_active Expired - Lifetime
- 1999-01-12 KR KR1019990000599A patent/KR100330475B1/ko not_active IP Right Cessation
- 1999-02-05 US US09/245,803 patent/US6553533B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1225491A (zh) | 1999-08-11 |
| JPH11274941A (ja) | 1999-10-08 |
| US20020099996A1 (en) | 2002-07-25 |
| US6553533B2 (en) | 2003-04-22 |
| CN1134782C (zh) | 2004-01-14 |
| TW451185B (en) | 2001-08-21 |
| KR19990072241A (ko) | 1999-09-27 |
| KR100330475B1 (ko) | 2002-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3165099B2 (ja) | 誤り訂正方法及びシステム | |
| US4949342A (en) | Code error detecting method | |
| EP0387924B1 (en) | Method and apparatus for decoding error correction code | |
| US4760576A (en) | Error correction method | |
| US5546409A (en) | Error correction encoding and decoding system | |
| US7188295B2 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
| KR19980042418A (ko) | 에러 정정 방법, 에러 정정 장치, 데이타 독출 장치, 및 데이타맵핑 방법 | |
| US6378100B1 (en) | Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words | |
| JPS62177768A (ja) | エラ−訂正装置 | |
| KR900003603B1 (ko) | Pcm신호의 에러 플래그 처리를 위한 방법 및 장치 | |
| JP2002509331A (ja) | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 | |
| US20070204188A1 (en) | Error correction method and reproduction apparatus | |
| US4972416A (en) | Error detection and correction method | |
| US7340663B2 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
| JP3283130B2 (ja) | ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置 | |
| WO2005006563A1 (en) | Error correction method for reed-solomon product code | |
| US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
| JP2000010807A (ja) | ディジタルデータ再生装置 | |
| CN1476013A (zh) | 具有错误处理的光盘数据读取方法 | |
| KR100196927B1 (ko) | 디지털 영상신호 기록/재생장치의 오류정정방법 | |
| JP2005011386A (ja) | 誤り訂正装置 | |
| JP2524119B2 (ja) | 誤り訂正方法 | |
| EP1111799A1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| US7555698B2 (en) | Method and apparatus for extracting specific data from BIS data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |