JPH11274941A - 誤り訂正方法及びシステム - Google Patents
誤り訂正方法及びシステムInfo
- Publication number
- JPH11274941A JPH11274941A JP10024875A JP2487598A JPH11274941A JP H11274941 A JPH11274941 A JP H11274941A JP 10024875 A JP10024875 A JP 10024875A JP 2487598 A JP2487598 A JP 2487598A JP H11274941 A JPH11274941 A JP H11274941A
- Authority
- JP
- Japan
- Prior art keywords
- data
- row
- information block
- error
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
- H03M13/293—Decoding strategies with erasure setting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
は、メイン・メモリ1へのアクセスの回数が多いことに
基づいて処理時間が長くかかることである。 【解決手段】 積符号化方式による誤り訂正方法におけ
る行方向の訂正の終了後の列方向の訂正において、消失
行として分類された1行内の隣接する少なくとも2つの
位置のデータとこれらデータに関する少なくとも2つの
第1情報ブロックとを取り出し、これら第1情報ブロッ
クに含まれているパターンに基づいて上記隣接する少な
くとも2つの位置のデータを訂正する。
Description
づいて、データ記録ディスク又はDVD(ディジタル・
ビデオ・ディスク)に記録されている誤りデータを訂正
するための誤り訂正方法及びシステムに関する。
リ)又はRAM(ランダム・アクセス・メモリ)として
使用されてきた。DVD−ROM/RAMにおいては、
データがDVDから読み出されるときに積符号化方式に
基づく誤り訂正が行われ、そしてDVD−RAMにおい
ては、データがDVDに新たに書き込まれるときに誤り
訂正コードが発生される。積符号化方式を使用すること
は、DVDの標準により規定されている。図1を参照し
て積符号化方式を簡単に説明すると、データは、K
1(208行)×K2(172列)のアレイに配列され
(ここでK1及びK2はそれぞれ正の整数である)、誤り
訂正コード即ちPO(パリティ・アウター・コード)が
垂直方向の各列のデータに付け加えられ、そして誤り訂
正コード即ちPI(パリティ・インナー・コード)が水
平方向の各行のデータに付け加えられる。データ並びに
誤り訂正コードPO及びPIを含むグループは、ECC
符号化データと呼ばれる。本明細書においては、1行及
び1列の交点を位置と呼ぶ。各位置は、データ又はシン
ボルを表す8ビットのデータを含む。1行は、水平方向
において左端の位置から右端の位置に向かう172の位
置#1乃至#172を含み、そして1列は、垂直方向に
おいて上端の位置から下端の位置に向かう208の位置
#1乃至#208を含む。例えば、行2及び列4の交点
の位置は、この位置を行方向で見る場合には行の位置#
4と呼ばれ、そしてこの位置を列方向で見る場合には列
の位置#2と呼ばれる。
図1に示されている例示的なケースでは、行1は位置#
5及び#7に誤りデータを含み、行2は位置#4乃至#
8に誤りデータを含み、行3は位置#4及び#7に誤り
データを含み、行4は位置#2乃至#4と#7乃至#9
に誤りデータを含み、そして行5は位置#3及び#7に
誤りデータを含む。積符号化方式においては、行方向の
誤りデータが最初に訂正され、そして次に列方向の誤り
データが訂正される。即ち、208行の誤り訂正が最初
に行われ、次いで172列の誤り訂正が行われる。各行
のデータの誤り訂正を行うために、行方向のデータ及び
PIが取り出され、そして各列のデータの誤り訂正を行
うために、列方向のデータ及びPOが取り出される。本
明細書における説明はDVDから読み出される符号化デ
ータの誤り訂正に向けられ、そして図1に示すECC符
号化データを単に符号化データと呼ぶ。行1乃至208
及び誤り訂正コードはディスク・ドライブ装置のDVD
に直列的に記録されており、そして読み取りヘッドによ
り読み出されて図3のメイン・メモリ1に記憶される。
図1の符号化データの一部例えば行1乃至行8はバッフ
ァ・メモリ2に送られる。各行は図3のエンコーダ/デ
コーダ3のこの分野で周知の誤りデータ位置/パターン
発生器4に送られる。
はこの誤りデータ位置/パターン発生器4により発生さ
れる。誤りデータ位置/パターン発生器4は、この分野
で周知の Chienサーチ機能を行う。即ち、この発生器4
は、誤りデータの位置及びこの誤りデータを訂正するた
めのビット・パターンを発生するための式を発生し、そ
してこの式に基づいて、誤りデータの位置及びビット・
パターンを発生する。各行の誤り訂正において、最大3
つの誤りデータが訂正されるものとする。行2及び4の
ように、もしも1行の誤りデータの数が4以上であるな
らば、この分野で周知なようにこの行は”消失行”と呼
ばれ、そしてこれらの行2及び4の誤りデータは行方向
の訂正動作では訂正されず、そして消失行のポインタ、
即ち行2及び行4が列方向での誤り訂正のためにエンコ
ーダ/デコーダ3のレジスタ9Bに記憶される。誤りデ
ータ位置/パターン発生器4は処理中の1行が消失行で
あることを示す信号を行カウンタ9Aに送り、そしてこ
のカウンタはレジスタ9Bにポインタをセットする。消
失行として扱われた行2及び4の誤りデータは、列方向
の訂正において訂正される。例えば図1の行1、3及び
5のように4よりも少ない数の誤りデータを含む行
は、”非消失行”と呼ばれる。
す。これは従来の誤り訂正技法の問題点を示すために選
択された例である。行1の位置#1及び#2と行3の位
置#1及び#3とに誤りデータが新たに発生したものと
する。これらの新たな誤りデータは、これらの位置の正
しいデータを誤って訂正してしまったために生じる。前
述のように、各列のデータ又はシンボルの位置はこの列
の上から下に向かう位置#1乃至#208である。列方
向の誤り訂正において、誤りデータ位置/パターン発生
器4に、行方向の誤り訂正で見いだされた消失行のポイ
ンタ即ち行2及び4が与えられる。消失行のポインタ即
ち行2及び4は、例えばリード・ソロモンに基づく誤り
訂正の式に入力されるパラメータとして使用される。リ
ード・ソロモンのデコードのアルゴリズムはこの分野で
周知であるので、これについては説明しない。消失行の
最大訂正可能数Nは次式により表される。
ータを含まないならば、Nは16となり、そしてもしも
非消失行に属する3つの誤りデータが含まれるならば、
Nは10となる。バッファ・メモリ2に記憶されている
第1の列1の208のデータ及びPIを含む符号化デー
タが誤りデータ位置/パターン発生器4に送られる。誤
りデータ位置/パターン発生器4は、非消失行に属する
誤りデータの位置を調べそしてこの誤りデータを訂正す
るためのビット・パターンを発生する。また、誤りデー
タ位置/パターン発生器4は、ポインタ、この列1の場
合には行2及び4に基づいて消失行に属するデータの位
置を調べ、そしてこの消失行に属するデータを訂正する
ためのビット・パターンを発生する。
おいて誤りデータ位置/パターン発生器4は、位置#1
に非消失行に属する誤りデータを見いだし、そしてこの
誤りデータを訂正するためのビット・パターンを発生
し、そして図4のテーブルの列1のボックス1に示され
ているような、NE1−1、位置=#1及びNE1−
1、BP(ビット・パターン)を含む第2情報ブロック
を発生する。ここで、NE1−1は、これが列1のう
ち、非消失行に属する第1番目の誤りデータであること
を示し、位置=#1はこの誤りデータの位置が#1であ
ることを示し、そしてBPはこの誤りデータを訂正する
ためのビット・パターンを示す。誤りデータ位置/パタ
ーン発生器4はこの第2情報ブロックをアドレス・ポイ
ンタ5を介して誤りデータ・レジスタ6の第1ステージ
に送る。本明細書においては、消失行として分類された
行に属するデータが記憶されている位置を示す位置デー
タとこの位置にあるデータを訂正するためのビット・パ
ターンとを含む情報ブロックを第1情報ブロックと呼
び、そして非消失行として分類された行に属する誤りデ
ータが記憶されている位置を示す位置データとこの位置
にある誤りデータを訂正するためのビット・パターンと
を含む情報ブロックを第2情報ブロックと呼ぶ。
はポインタ”行2”に基づいて位置#2にある消失行に
属する第1番目の誤りデータを見いだし、そしてこの誤
りデータを訂正するビット・パターンを発生し、そして
図4の列1のボックス2に示されているような、E1−
1、位置=#2、及びE1−1、BP(ビット・パター
ン)を含む第1情報ブロックを発生し、ここで、E1−
1は、これが列1の消失行に属する第1番目の誤りデー
タであることを示し、位置=#2はこの誤りデータの位
置が#2であることを示し、そしてBPはこの誤りデー
タを訂正するためのビット・パターンを示す。誤りデー
タ位置/パターン発生器4はこの第1情報ブロックをア
ドレス・ポインタ5を介して誤りデータ・レジスタ6の
第2ステージに送る。次に、誤りデータ位置/パターン
発生器4は位置#3にある非消失行に属する第2番目の
誤りデータを見いだし、そしてこの誤りデータを訂正す
るビット・パターンを発生し、そして図4の列1のボッ
クス3に示されているような、NE1−2、位置=#
3、及びNE1−2、BP(ビット・パターン)を含む
第2情報ブロックを発生し、ここで、NE1−2は、こ
れが列1の非消失行に属する第2番目の誤りデータであ
ることを示し、位置=#3はこの誤りデータの位置が#
3であることを示し、そしてBPはこの誤りデータを訂
正するためのビット・パターンを示す。誤りデータ位置
/パターン発生器4はこの第2情報ブロックをアドレス
・ポインタ5を介して誤りデータ・レジスタ6の第3ス
テージに送る。次に、誤りデータ位置/パターン発生器
4は、ポインタ”行4”に基づいて位置#4にある消失
行に属する第2番目の誤りデータを見いだし、そしてこ
の誤りデータを訂正するビット・パターンを発生し、そ
して図4の列1のボックス4に示されているような、E
1−2、位置=#4、及びE1−2、BP(ビット・パ
ターン)を含む第1情報ブロックを発生し、ここで、E
1−2は、これが列1の消失行に属する第2番目の誤り
データであることを示し、位置=#4はこの誤りデータ
の位置が#4であることを示し、そしてBPはこの誤り
データを訂正するためのビット・パターンを示す。誤り
データ位置/パターン発生器4はこの第1情報ブロック
をアドレス・ポインタ5を介して誤りデータ・レジスタ
6の第4ステージに送る。このようにして、誤りデータ
位置/パターン発生器4は、列1の誤りデータを次々と
見いだし、そして各誤りデータ毎の上述の情報ブロック
をアドレス・ポインタ5を介して誤りデータ・レジスタ
6に送る。列1に関する上記情報ブロックの発生動作が
完了すると、誤りデータ・レジスタ6の内容はバッファ
・メモリ2のセクション7に逐次的に送られ、そして図
4のテーブルの列1がセクション7内に組み立てられ
る。上述の動作は列2、3、・・・毎に繰り返され、そ
して図4のテーブルがバッファ・メモリ2のセクション
7内に組み立てられる。
PU8は、現在セクション7に記憶されている図4のテ
ーブルの列1のボックス1の第2情報ブロックを取り出
し、そして列1の位置#1のデータに対応する元のデー
タを記憶しているメイン・メモリ1のアドレスを計算す
る。次に、MPU8は位置#1のデータをバッファ・メ
モリ2から取り出し、そしてこのデータをボックス1に
含まれているビット・パターンを使用して訂正し、そし
てこの訂正後のデータをメイン・メモリ1のアドレスに
記憶する。次に、MPU8は、図4のテーブルの列1の
ボックス2の第1情報ブロックを取り出し、そして列1
の位置#2のデータに対応する元のデータを記憶してい
るメイン・メモリ1のアドレスを計算する。次に、MP
U8は位置#2のデータをバッファ・メモリ2から取り
出し、そしてこのデータをボックス2に含まれているビ
ット・パターンを使用して訂正し、そしてこの訂正後の
データをメイン・メモリ1のアドレスに記憶する。
172の全てのうちの1バイト(8ビット)を記憶して
いる位置毎に上述の動作を繰り返す。メイン・メモリ1
のアドレスの計算は1つの位置毎に行われ、そしてメイ
ン・メモリ1へのアクセス動作毎に1バイトが記憶され
ることが明らかであり、この結果消失行の誤りデータに
対するアドレスの計算の回数は、N×172(列)によ
り表され、ここでNは、上述のように、列方向における
消失行に属する誤りデータの最大訂正可能数である。通
常はコストの観点から、大容量のデータを記憶できるが
アクセス速度が遅いDRAM(ダイナミック・ランダム
・アクセス・メモリ)がメイン・メモリ1として使用さ
れ、そしてアクセス速度が速いSRAM(同期型ランダ
ム・アクセス・メモリ)がバッファ・メモリ2として使
用される。誤り訂正の全体的な処理時間はメイン・メモ
リ1へのアクセス動作の回数に依存する。従来の処理方
式の問題点は、メイン・メモリ1へのアクセスの回数が
多いことに基づいて処理時間が長くかかることである。
化方式の列方向の誤り訂正の処理時間を著しく減少しこ
れにより誤り訂正の全体的は処理時間を減少することが
出来る誤り訂正方法及びシステムを提供することであ
る。
され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOがK2個の列につけられ、誤
り訂正コードPIがK1個の行につけられ、予定数以下
の誤りデータを含む1行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む1行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正方法
は、(a)K2個のデータ及び誤り訂正コードPIを含
む1行を取り出し、該1行を非消失行又は消失行に分類
し、1行が非消失行であるならば該1行に含まれる誤り
データを誤り訂正コードPIに基づいて訂正するステッ
プと、(b)ステップ(a)を繰り返してK1個の行を
処理するステップと、(c)K1個のデータ及び誤り訂
正コードPOを含む1列を取り出し、該1列のうち、消
失行として分類された行に属するデータが記憶されてい
る位置を示す位置データ及び位置にあるデータを訂正す
るパターンを含む第1情報ブロックと、1列のうち、非
消失行として分類された行に属する誤りデータが記憶さ
れている位置を示す位置データ及び位置にある誤りデー
タを訂正するパターンを含む第2情報ブロックとを発生
するステップと、(d)消失行として分類された1行内
の隣接する少なくとも2つの位置のデータとこれらデー
タに関する少なくとも2つの第1情報ブロックとを取り
出し、これら第1情報ブロックに含まれているパターン
に基づいて上記隣接する少なくとも2つの位置のデータ
を訂正するステップと、(e)消失行として分類された
全ての行のデータを訂正するまでステップ(d)を繰り
返すステップとを含む。
た行のポインタを発生し、そしてステップ(d)はポイ
ンタに基づいて、消失行として分類された1行の少なく
とも2つの位置のデータを記憶しているロケーションの
アドレスを発生し、このロケーションに上記訂正された
データを記憶することを特徴とする。
に関する第2情報ブロックとを取り出し、該第2情報ブ
ロックの位置データが示す位置の1つの誤りデータを取
り出し、第2情報ブロックに含まれているパターンに基
づいて1つの誤りデータを訂正するステップと、(g)
ステップ(f)を繰り返して、非消失行として分類され
た行に属するデータを訂正するステップとを含むことを
特徴とする。
記憶され、第2情報ブロックはテーブルの第2部分に記
憶され、消失行として分類された1行内のデータに対す
る第1情報ブロックは該第1情報ブロックの発生の順序
で第1部分のボックスに順次記憶されていることを特徴
とする。
された1行内の隣接する少なくとも2つの位置のデータ
に関する第1情報ブロックの取り出しはテーブルの第1
部分の少なくとも2つのボックスを順次アクセスするこ
とにより行われることを特徴とする。
情報ブロックの位置データを発生することを特徴とす
る。
され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOがK2個の列につけられ、誤
り訂正コードPIがK1個の行につけられ、予定数以下
の誤りデータを含む1行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む1行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正方法
は、(a)K1×K2個のデータ・アレイ、誤り訂正コー
ドPO及び誤り訂正コードPIをメイン・メモリに記憶
するステップと、(b)K1よりも少ない予定数の行を
メイン・メモリから読み出してバッファ・メモリに記憶
するステップと、(c)バッファ・メモリをアクセスし
て、K2個のデータ及び誤り訂正コードPIを含む1行
を取り出し、該1行を非消失行又は消失行に分類し、そ
して1行が非消失行であるならば該1行に含まれる誤り
データを誤り訂正コードPIに基づいて訂正するステッ
プと、(d)1行が消失行であるならば該1行のポイン
タを記憶するステップと、(e)ステップ(b)、
(c)及び(d)を繰り返してK1個の行を処理するス
テップと、(f)ポインタに基づいて、消失行として分
類された1行の隣接する2つのデータをそれぞれ記憶し
ているメイン・メモリ内の複数個のロケーションのアド
レスを発生するステップと、(g)予定数の列をメイン
・メモリから読み出してバッファ・メモリに記憶するス
テップと、(h)バッファ・メモリをアクセスして、K
1個のデータ及び誤り訂正コードPOを含む1列を取り
出し、該1列のうち、消失行として分類された行に属す
るデータが記憶されている位置を示す位置データ及び位
置にあるデータを訂正するパターンを含む第1情報ブロ
ックと、1列のうち、非消失行として分類された行に属
する誤りデータが記憶されている位置を示す位置データ
及び位置にある誤りデータを訂正するパターンを含む第
2情報ブロックとを発生するステップと、(i)第1情
報ブロック及び第2情報ブロックをテーブルに記憶する
ステップと、(j)ステップ(g)、(h)及び(i)
を繰り返して予定数の列を処理するステップと、(k)
バッファ・メモリをアクセスして消失行として分類され
た1行の隣接する少なくとも2つの位置のデータを取り
出し、テーブルをアクセスしてこれらデータに関する少
なくとも2つの第1情報ブロックを取り出し、そしてこ
れら第1情報ブロックに含まれているパターンに基づい
て上記隣接する少なくとも2つの位置にあるデータを訂
正するステップと、(l)ステップ(f)で発生された
アドレスを使用してメイン・メモリのロケーションをア
クセスし、該ロケーションに上記訂正されたデータを記
憶するステップと、(m)消失行として分類された全て
の行のデータが訂正されるまでステップ(k)及び
(l)を繰り返すステップとを含む。
スして1つの誤りデータに関する第2情報ブロックを取
り出し、バッファ・メモリをアクセスして第2情報ブロ
ックの位置データが示す位置にある1つの誤りデータを
取り出し、そして第2情報ブロックに含まれているパタ
ーンに基づいて1つの誤りデータを訂正するステップ
と、(o)ステップ(n)を繰り返して、消失行として
分類された行に属する誤りデータを訂正するステップと
を含むことを特徴とする。
記憶され、第2情報ブロックはテーブルの第2部分に記
憶され、消失行として分類された1行内のデータに対す
る第1情報ブロックは該第1情報ブロックの発生の順序
で第1部分のボックスに順次記憶されていることを特徴
とする。
され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOがK2個の列につけられ、誤
り訂正コードPIがK1個の行につけられ、予定数以下
の誤りデータを含む1行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む1行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正シス
テムは、(a)K2個のデータ及び誤り訂正コードPI
を含む1行を取り出し、該1行を非消失行又は消失行に
分類し、1行が非消失行であるならば該1行に含まれる
誤りデータを誤り訂正コードPIに基づいて訂正する手
段と、(b)手段(a)を繰り返し的に動作させてK1
個の行を処理する手段と、(c)K1個のデータ及び誤
り訂正コードPOを含む1列を取り出し、該1列のう
ち、消失行として分類された行に属するデータが記憶さ
れている位置を示す位置データ及び位置にあるデータを
訂正するパターンを含む第1情報ブロックと、1列のう
ち、非消失行として分類された行に属する誤りデータが
記憶されている位置を示す位置データ及び位置にある誤
りデータを訂正するパターンを含む第2情報ブロックと
を発生する手段と、(d)消失行として分類された1行
内の隣接する少なくとも2つの位置のデータとこれらデ
ータに関する少なくとも2つの第1情報ブロックとを取
り出し、これら第1情報ブロックに含まれているパター
ンに基づいて上記隣接する少なくとも2つの位置のデー
タを訂正する手段と、(e)消失行として分類された全
ての行のデータを訂正するまで手段(d)を繰り返し的
に動作させる手段とを含む。
のポインタを発生し、そして手段(d)はポインタに基
づいて、消失行として分類された1行の少なくとも2つ
の位置のデータを記憶しているロケーションのアドレス
を発生し、このロケーションに上記訂正されたデータを
記憶することを特徴とする。
ータに関する第2情報ブロックとを取り出し、該第2情
報ブロックの位置データが示す位置の1つの誤りデータ
を取り出し、第2情報ブロックに含まれているパターン
に基づいて1つの誤りデータを訂正する手段と、(g)
手段(f)を繰り返し的に動作させて、非消失行として
分類された行に属するデータを訂正する手段とを含むこ
とを特徴とする。
記憶され、第2情報ブロックはテーブルの第2部分に記
憶され、消失行として分類された1行内のデータに対す
る第1情報ブロックは該第1情報ブロックの発生の順序
で第1部分のボックスに順次記憶されていることを特徴
とする。
1行内の隣接する少なくとも2つの位置のデータに関す
る第1情報ブロックの取り出しはテーブルの第1部分の
少なくとも2つのボックスを順次アクセスすることによ
り行われることを特徴とする。
上記第1情報ブロックの上記位置データを発生すること
を特徴とする。
され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOがK2個の列につけられ、誤
り訂正コードPIがK1個の行につけられ、予定数以下
の誤りデータを含む1行は非消失行として扱われ、そし
て予定数よりも多い誤りデータを含む1行は消失行とし
て扱われる積符号化方式に基づく本発明の誤り訂正シス
テムは、(a)K1×K2個のデータ・アレイ、誤り訂正
コードPO及び誤り訂正コードPIをメイン・メモリに
記憶する手段と、(b)K1よりも少ない予定数の行を
メイン・メモリから読み出してバッファ・メモリに記憶
する手段と、(c)バッファ・メモリをアクセスして、
K2個のデータ及び誤り訂正コードPIを含む1行を取
り出し、該1行を非消失行又は消失行に分類し、そして
1行が非消失行であるならば該1行に含まれる誤りデー
タを誤り訂正コードPIに基づいて訂正する手段と、
(d)1行が消失行であるならば該1行のポインタを記
憶する手段と、(e)手段(b)、(c)及び(d)を
繰り返し的に動作させてK1個の行を処理する手段と、
(f)ポインタに基づいて、消失行として分類された1
行の隣接する2つのデータをそれぞれ記憶しているメイ
ン・メモリ内の複数個のロケーションのアドレスを発生
する手段と、(g)予定数の列をメイン・メモリから読
み出してバッファ・メモリに記憶する手段と、(h)バ
ッファ・メモリをアクセスして、K1個のデータ及び誤
り訂正コードPOを含む1列を取り出し、該1列のう
ち、消失行として分類された行に属するデータが記憶さ
れている位置を示す位置データ及び位置にあるデータを
訂正するパターンを含む第1情報ブロックと、1列のう
ち、非消失行として分類された行に属する誤りデータが
記憶されている位置を示す位置データ及び位置にある誤
りデータを訂正するパターンを含む第2情報ブロックと
を発生する手段と、(i)第1情報ブロック及び第2情
報ブロックをテーブルに記憶する手段と、(j)手段
(g)、(h)及び(i)を繰り返し的に動作させて予
定数の列を処理する手段と、(k)バッファ・メモリを
アクセスして消失行として分類された1行の隣接する少
なくとも2つの位置のデータを取り出し、テーブルをア
クセスしてこれらデータに関する少なくとも2つの第1
情報ブロックを取り出し、そしてこれら第1情報ブロッ
クに含まれているパターンに基づいて上記隣接する少な
くとも2つの位置にあるデータを訂正する手段と、
(l)手段(f)で発生されたアドレスを使用してメイ
ン・メモリのロケーションをアクセスし、このロケーシ
ョンに上記訂正されたデータを記憶する手段と、(m)
消失行として分類された全ての行のデータが訂正される
まで手段(k)及び(l)を繰り返し的に動作させる手
段とを含む。
クセスして1つの誤りデータに関する第2情報ブロック
を取り出し、バッファ・メモリをアクセスして第2情報
ブロックの位置データが示す位置にある1つの誤りデー
タを取り出し、そして第2情報ブロックに含まれている
パターンに基づいて1つの誤りデータを訂正する手段
と、(o)手段(n)を繰り返し的に動作させて、消失
行として分類された行に属する誤りデータを訂正する手
段とを含むことを特徴とする。
記憶され、第2情報ブロックはテーブルの第2部分に記
憶され、消失行として分類された1行内のデータに対す
る第1情報ブロックは該第1情報ブロックの発生の順序
で第1部分のボックスに順次記憶されていることを特徴
とする。
ムを示す。ディスク・ドライブ装置11は、図1に示す
符号化データを直列的に記録しているデータ記録ディス
ク又はDVD、DVDを回転させるスピンドル・モータ
及びDVDから符号化データを読みとる読み取りヘッド
を含む。DVD、スピンドル・モータ及び読み取りヘッ
ドはこの分野で周知であるので図5には示されていな
い。本発明の誤り訂正処理と従来のものとの比較を簡単
にするために図1に示す符号化データを使用して本発明
の誤り訂正プロセスを説明する。DVDに記録されてい
る図1の符号化データの行1乃至208並びに誤り訂正
コードPO及びPIは直列的に読み出され、線21を介
してDRAMで構成されるメイン・メモリ12に記憶さ
れる。SRAMで構成されるバッファ・メモリ13は4
つのメモリ・セクション14、14A,15及び15A
を含む。メモリ・セクション14及び15はメイン・メ
モリ12よりも処理速度が速いキャッシュ・メモリとし
て使用される。符号化データの一部例えば8行のグルー
プ及び次の8行のグループは行方向の誤り訂正処理にお
いてメモリ・セクション14及び15に記憶され、また
8列のグループ及び次の8列のグループは列方向の誤り
訂正処理においてメモリ・セクション14及び15に記
憶される。メモリ・セクション14A及び14Bは、行
方向又は列方向の誤り訂正において組み立てられる図7
のテーブル1及び図10のテーブル2を記憶するために
使用される。
172列の新たなデータがDVDに記録されるときにP
O及びPIを発生するエンコーダ・セクションと、デー
コーダ・セクションとを含み、そしてこのデコーダ・セ
クションは、テーブル1及び2を組み立てるための第1
及び第2情報ブロックを発生する誤りデータ位置/パタ
ーン発生器26、第1及び第2アドレス・ポインタ27
及び28、誤りデータ・レジスタ29、行カウンタ3
1、レジスタ17及びレジスタ32を含む。これらの動
作については後述する。MPU18は、ディスク・ドラ
イブ装置11、メイン・メモリ12、バッファ・メモリ
13及びエンコーダ/デコーダ16の動作を制御し、そ
してメモリ33を含み、そしてこのメモリ33はメモリ
・セクション34、35及び36を含む。誤りデータ位
置/パターン発生器26は、前述のように、この分野で
周知のChienサーチ機能を行う。即ち、この発生器26
は、誤りデータの位置及びこの誤りデータを訂正するた
めのビット・パターンを発生するための式を発生し、そ
してこの式に基づいて、誤りデータの位置及びビット・
パターンを発生する。
符号化データの行の誤りデータを訂正する処理ステップ
のフロー・チャートである。行方向の誤り訂正動作は従
来のものとほぼ同じである。MPU18は図6のステッ
プの動作を制御する。予定数以下の誤りデータを含む行
を非消失行と呼び、そして予定数よりの多い誤りデータ
を含む行を消失行と呼び、そしてテーブル1の情報ブロ
ックは非消失行の誤りデータを訂正するのに使用される
ことに注目されたい。例示的な実施例では、数3が予定
数として使用される。動作はステップ41で開始し、そ
してメイン・メモリ12から8行から成る第1グループ
が取り出されてメモリ・セクション14に記憶され、そ
してメイン・メモリ12から次の8行から成る第2グル
ープが取り出されてメモリ・セクション15に記憶され
る。8行の第1グループの誤り訂正はステップ42乃至
50を通る第1ループの動作により行われる。この第1
グループの処理が完了すると、次の8行から成る第3グ
ループがメモリ・セクション14に記憶され、そしてメ
モリ・セクション15内の第2グループの8行の誤り訂
正が開始される。
れぞれ、この場合には行1乃至8を消失行又は非消失行
に分類し、そして図7のテーブル1を組み立てることで
ある。動作はステップ42に進み、ここでK2個のデー
タ及びPIを含む行1の符号化データが線24を介して
誤りデータ位置/パターン発生器26に送られる。誤り
データ位置/パターン発生器26は、誤り訂正コードP
Iに基づいて、誤りデータの位置を計算しそしてこの誤
りデータを訂正するためのビット・パターンを発生す
る。行1の位置#5の第1番目の誤りデータに対して
は、誤りデータ位置/パターン発生器26は、この誤り
データを訂正するためのビット・パターン(BP)を発
生し、そして図7の行1のボックス1に示されているよ
うな、NE1−1、位置=#5及びNE1−1、BPを
含む第2情報ブロックを発生する。ここでNE1−1
は、非消失行として分類された行1の第1番目の誤りデ
ータであることを示し、位置=#5はこの誤りデータの
位置が#5であることを示し、そしてBPはこの誤りデ
ータを訂正するためのビット・パターンを表す。誤りデ
ータ位置/パターン発生器26は、この第2情報ブロッ
クを第1アドレス・ポインタ27を介して誤り訂正レジ
スタ29の第1ステージに送る。前述のように、本明細
書においては、消失行として分類された行に属するデー
タが記憶されている位置を示す位置データとこの位置に
あるデータを訂正するためのビット・パターンとを含む
情報ブロックを第1情報ブロックと呼び、そして非消失
行として分類された行に属する誤りデータが記憶されて
いる位置を示す位置データとこの位置にある誤りデータ
を訂正するためのビット・パターンとを含む情報ブロッ
クを第2情報ブロックと呼ぶ。
対しては、誤りデータ位置/パターン発生器26は、こ
の誤りデータを訂正するためのビット・パターン(B
P)を発生し、そして図7の行1のボックス2に示され
ているような、NE1−2、位置=#7及びNE1−
2、BPを含む第2情報ブロックを発生する。ここでN
E1−2は、非消失行として分類された行1の第2番目
の誤りデータであることを示し、位置=#7はこの誤り
データの位置が#7であることを示し、そしてBPはこ
の誤りデータを訂正するためのビット・パターンを表
す。誤りデータ位置/パターン発生器26は、この第2
情報ブロックを第1アドレス・ポインタ27を介して誤
り訂正レジスタ29の第2ステージに送る。動作はステ
ップ43に進み、ここで誤りデータ位置/パターン発生
器26は行1が誤りデータを含むか否かを調べる。もし
もステップ43の答えがノーであるならば動作はステッ
プ44に進み、そしてここでこの行に対するフラグ1が
MPU18のメモリ・セクション36にセットされる。
もしもステップ43の答えがイエスであるならば、動作
はステップ45に進み、そしてここで誤りデータ位置/
パターン発生器26は、1行内の誤りデータの総数が3
よりも多いか否かを調べる。即ち、ステップ45におい
て行は消失行又は非消失行に分類される。もしもステッ
プ45の答えがイエスであるならば動作はステップ46
に進み、そしてここで誤りデータ位置/パターン発生器
26は現在の行が消失行であることを示す信号を行カウ
ンタ31に送る。行カウンタ31は消失行の行番号をポ
インタとしてレジスタ17にセットする。このようにし
て、消失行として分類された行のポインタがデコーダ・
セクションのレジスタ17に記憶される。行1の場合に
は、この行1は非消失行であり、従ってステップ45の
答えはノーでありそして動作はステップ47に進み、そ
してここでNE1−1、位置=#5及びNE1−1,B
P(ビット・パターン)を含む第2情報ブロックと、N
E1−2、位置=#7及びNE1−2,BP(ビット・
パターン)を含む第2情報ブロックとが誤りデータ・レ
ジスタ29からメモリ・セクション14Aに送られてテ
ーブル1の第1行を組み立てる。
モリ・セクション14A内に結果的に組み立てられるも
のであり、そしてこの行方向の誤り訂正では第1アドレ
ス・ポインタ27のみが使用されることに注目された
い。動作はステップ48に進み、そしてここでデコーダ
・セクションは8行全てが処理され終えたか否かを調べ
る。もしもステップ48の答えがイエスであるならば、
動作はステップ49に進む。この例の場合にはステップ
48の答えはノーであり、そして動作はステップ42に
戻り、そして行2の符号化データが誤りデータ位置/パ
ターン発生器26に送られる。この行2は誤りデータを
含み、そして誤りデータの数は3よりも多いので、この
行2はステップ45において消失行として分類され、そ
して動作はステップ46に進み、ここでポインタ”行
2”がレジスタ17に記憶され、そして動作はステップ
42に戻り、次の行3が誤りデータ位置/パターン発生
器26に送られて、そしてこれが、最初の誤りデータに
対するNE3−1、位置=#4及びNE3−1、BPを
含む第2情報ブロックと、次の誤りデータに対するNE
3−2、位置=#7及びNE3−2、BPを含む第2情
報ブロックとを発生し、そしてこれら2つの第2情報ブ
ロックを第1アドレス・ポインタ27を介して誤りデー
タレジスタ29の第1及び第2ステージに送る。
発生され、そして動作はステップ45に進むが行3は2
つの誤りデータしか含んでいないので、ステップ45は
答えノーを発生し、行3は非消失行として分類される。
動作はステップ47に進み、そしてここで誤りデータ・
レジスタ29内にある上述の2つの第2情報ブロックが
メモリ・セクション14Aのテーブル1の行3に送られ
る。動作はステップ48に進み、この場合にはステップ
48は答えノーを発生し、動作はステップ42に戻り、
このようにして、ステップ48の答えがイエスになるま
で上述の動作が繰り返される。ステップ48の答えがイ
エスになり、第1グループの8行全てが処理され終えた
ことを示すと、デコーダ・セクションのレジスタ17に
記憶されていた消失行のポインタ、例えば行2及び行4
がMPU18のメモリ・セクション34に転送される。
そしてこの時点で、8行内の非消失行の第2情報ブロッ
クがバッファ・メモリ13のメモリ・セクション14A
内のテーブル1に組み立てられている。
7のテーブル1の第2情報ブロックに基づいて、8行の
うち非消失行として分類された行の誤りデータを訂正す
ることである。ステップ49の動作において、MPU1
8は、図7のテーブル1の行1のボックス1の第2情報
ブロックを取り出し、この第2情報ブロックの位置デー
タ#5に基づいて行1の位置#5の誤りデータを記憶し
ているメイン・メモリ12のアドレスを計算する。そし
てMPU18は、メモリ・セクション14から行1の位
置#5の誤りデータ、例えば8ビット・データ”000
00001”を取り出し、この誤りデータ”00000
001”とこれを訂正するためのビット・パターン例え
ば”00000001”との排他的OR動作を行い、訂
正された8ビット・データ”00000000”を生じ
る。そして、MPU18はこの正しいデータをメイン・
メモリ12の上記のアドレスに記憶する。このようにし
て、メイン・メモリ12に記憶されている行1の位置#
5の元のデータが訂正される。1行の全ての誤りデータ
がステップ49で訂正されると、動作はステップ50に
進み、そしてここでMPU18は8行の処理が終了した
か否かを調べる。もしもステップ50の答えがノーであ
るならば、動作はステップ49に戻る。もしもステップ
50の答えがイエスであるならば、動作はステップ51
に進み、そしてここでMPU18は208行の処理が終
了したか否かを調べる。もしもステップ51の答えがノ
ーであるならば、動作はステップ42に戻り、そしてこ
こでメモリ・セクション15内の次の8行即ち行9乃至
16の処理が開始され、そしてこの8行に対する新たな
テーブル1がメモリ・セクション15A内に組み立てら
れる。もしもステップ51の答えがイエスであるなら
ば、動作はステップ52で終了する。
0の動作が繰り返され、そしてメイン・メモリ12に記
憶されている非消失行として分類された行の誤りデータ
が、テーブル1内の第2情報ブロックに基づいて訂正さ
れ、そして消失行として分類された行のポインタがMP
U18のメモリ・セクション34に累積される。208
行の処理が終了すると、消失行として分類された行のポ
インタがMPU18のメモリ・セクション34に記憶さ
れ終えている。ステップ51の答えがイエスであること
は、仮に全ての行が非消失行でありそして全ての行が3
つの誤りデータを含む場合には、1つの誤りデータの訂
正動作が3×208回繰り返されることを示す。
り訂正の例示的な結果を図2に示す。尚、これは前述の
従来技術の説明でも参照した。上述のように、行1の位
置#1及び#2にそして行3の位置#1及び#3に新た
な誤りが発生している。これらの新たな誤りデータは、
これらの位置の正しいデータを誤って訂正してしまった
ために生じる。行方向の誤り訂正の間に、1行内に誤っ
た訂正が生じる確率は、下記のように、1行内の訂正可
能な誤りデータの数に依存する。
数は3であり、従って、データを列方向に見た場合、1
列の非消失行に属する誤りデータの発生確率は10-6で
あり、そしてこの1列内の残りの誤りデータは非消失行
に属することになる。従って、列方向の誤り訂正におい
てはこの1列に含まれる誤りデータのほとんど全てが消
失行に属することになる。しかしながら説明の便宜上、
図2に示す例では、第1番目の列が位置#1及び#3に
おいて新たな誤りデータを含むようにしてある。
2に示す符号化データの列の誤りデータを訂正するため
の本発明に従う処理ステップのフロー・チャートであ
る。
タの訂正:簡単に説明すると、ステップ54乃至58の
動作の目的は図10のテーブル2を組み立てることであ
る。動作はステップ53で開始し、そして第1グループ
の8列がメイン・メモリ12から取り出されてメモリ・
セクション14に記憶され、そして次の8列から成る第
2グループがメイン・メモリ12から取り出されてメモ
リ・セクション15に記憶される。第1グループの8列
の誤り訂正はステップ54乃至65を通る動作により行
われる。第1グループの処理が終了すると、第3グルー
プの8列がメモリ・セクション14に記憶され、そして
メモリ・セクション15に記憶されている第2グループ
の8列の誤り訂正が開始される。動作はステップ54に
進み、そしてここでMPU18は、現在MPU18のメ
モリ・セクション34に記憶されている消失行のポイン
タ、即ち行2、行4、・・・をデコーダ・セクションの
レジスタ32に送る。動作はステップ55に進み、そし
てここでMPU18は、メモリ・セクション34内の消
失行のポインタ、行2、行4、・・・に基づいて、消失
行の隣接する2つの位置をそれぞれ含むメイン・メモリ
12の複数ロケーションのアドレスを計算する。図11
を参照するに、消失行として分類された行2及び行4の
列1乃至8は4つのロケーションに分けられ、1つのロ
ケーションは隣接する2つの位置の2つのデータを含
む。行2の第1番目のロケーションは列1及び列2の2
つのデータを含み、第2番目のロケーションは列3及び
列4の2つのデータを含み、以下同様である。MPU1
8は、列1乃至列8を含む行2及び行4のメイン・メモ
リ上の8つのロケーションのアドレス、例えば(X0、
Y0)、(X1、Y0)、・・・を計算し、そしてこれら
のアドレスをメモリ33のメモリ・セクション35に記
憶する。
列1の符号化データが線24を介して誤りデータ位置/
パターン発生器26に送られて図10のテーブル2に示
されているような第1情報ブロック及び第2情報ブロッ
クが発生される。誤りデータ位置/パターン発生器26
は、現在処理されている誤りデータが、消失行に属する
データであるか又は非消失行に属するデータであるか
を、レジスタ32にある消失行のポインタに基づいて検
出する。更に具体的に説明すると、列1の位置#1にあ
りそして非消失行(行1)に属する誤りデータに対し
て、誤りデータ位置/パターン発生器26はこの位置#
1を計算しそしてこの誤りデータを訂正するためのビッ
ト・パターン(BP)を発生し、そして図10のテーブ
ル2の列1の非消失行セクション即ち第2部分のボック
スXに示されているような、NE1−1、位置=#1及
びNE1−1、BPを含む第2情報ブロックを発生す
る。ここでNE1−1は、これが列1の誤りデータのう
ち、非消失行に属する第1番目の誤りデータであること
を示し、位置=#1はこの誤りデータの位置が#1であ
ることを示し、そしてBPはこの誤りデータを訂正する
ためのビット・パターンを表す。誤りデータ位置/パタ
ーン発生器26は、図12に示すように、この第2情報
ブロックを第2アドレス・ポインタ28を介して誤りデ
ータ・レジスタ29の非消失行セクションの第1ステー
ジに送る。
ス・ポインタ27及び28の両方が使用され、そして誤
りデータ・レジスタ29は消失行セクション及び非消失
行セクションに分けられており、消失行セクションに
は、第1アドレス・ポインタ27を介して消失行に属す
る誤りデータの第1情報ブロックが記憶され、そして非
消失行セクションには、第2アドレス・ポインタ28を
介して非消失行に属する誤りデータの第2情報ブロック
が記憶される。列1の位置#2にありそして消失行(行
2)に属する誤りデータに対して、誤りデータ位置/パ
ターン発生器26はこの位置#2を計算しそしてこの誤
りデータを訂正するためのビット・パターン(BP)を
発生し、そしてテーブル2の列1の消失行セクション即
ち第1部分のボックス1に示されているような、E1−
1、位置=#2及びE1−1、BPを含む第1情報ブロ
ックを発生する。ここでE1−1は、これが列1の誤り
データのうち、消失行に属する第1番目の誤りデータで
あることを示し、位置=#2はこの誤りデータの位置が
#2であることを示し、そしてBPはこの誤りデータを
訂正するためのビット・パターンを表す。誤りデータ位
置/パターン発生器26は、図12に示すように、この
第1情報ブロックを第1アドレス・ポインタ27を介し
て誤りデータ・レジスタ29の消失行セクションの第1
ステージに送る。
生器26は、NE1−2,位置=#3及びNE1−2、
BPを含む第2情報ブロックを発生してこれを第2アド
レス・ポインタ28を介して誤りデータ・レジスタ29
の非消失行セクションの第2ステージに記憶し、次い
で、E1−2,位置=#4及びE1−2、BPを含む第
1情報ブロックを発生してこれを第1アドレス・ポイン
タ27を介して誤りデータ・レジスタ29の消失行セク
ションの第2ステージに記憶する。列1の全ての誤りデ
ータの情報ブロックが誤りデータ・レジスタ29に記憶
されると、動作はステップ57に進み、そしてここで第
1及び第2情報ブロックはバッファ・メモリ13のメモ
リ・セクション14Aに送られ、これによりテーブル2
の列1が組み立てられる。動作はステップ58に進み、
そしてここでデコーダ・セクションは、8列全ての処理
が完了したか否かを調べる。もしもステップ58の答え
がイエスであるならば、動作はステップ59に進む。説
明中の例の場合には、ステップ58の答えはノーであ
り、そして動作はステップ56に戻り、そして次の列2
の符号化データが誤りデータ位置/パターン発生器26
に送られる。ステップ58の答がイエスになるまで、ス
テップ56乃至58のループの動作が繰り返される。ス
テップ58の答がイエスになると、動作はステップ59
に進む。図2の列1と行2の交点にあるデータに関する
第1情報ブロックE1−1は図10のテーブル2の列1
のボックス1に記憶され、列2と行2の交点にあるデー
タに関する第1情報ブロックE2−1は図10のテーブ
ル2の列2のボックス1に記憶され、そして列3と行2
の交点にあるデータに関する第1情報ブロックE3−1
は図10のテーブル2の列3のボックス1に記憶され、
そして以下同様に記憶される。即ち、第1番目の消失行
即ち行2に関する第1情報ブロックはテーブル2の垂直
方向の172個のボックス1に配列され、そして、第2
番目の消失行即ち行4に関する第1情報ブロックはテー
ブル2の垂直方向の172個の上記のボックス2に配列
される。MPU18はこの配列の関係を知っており、従
って、MPU18が列1と行2の交点のデータと、列2
と行2の交点のデータを訂正するときには、この消失行
即ち行2のうち隣接する2つの位置にあるこれら2つの
データをメモリ・セクション14から取り出すと共に、
これと並列的に、テーブル2から2つの第1情報ブロッ
クE1−1及びE2−1を取り出す。言い換えると、第
1情報ブロックは、テーブル2の消失行セクションに記
憶され、そして第2情報ブロックはテーブル2の非消失
行セクションに記憶される。そして消失行として分類さ
れた1行のK2個の位置に対する第1情報ブロックは、
この第1情報ブロックの発生の順番でテーブル2の垂直
方向の連続したボックスに記憶される。
失行に属する誤りデータを訂正するためにメイン・メモ
リ12をアクセスする回数をN×86の値にまで減少す
ることであり、ここでNは訂正可能な消失行の最大数で
ある。ステップ59において、MPU18は図2の符号
化データのうち消失行として分類された行2の隣接する
2つの列位置#1及び#2にある2つのデータをメモリ
・セクション14から取り出し、そしてテーブル2から
2つの第1情報ブロック、即ちテーブル2の列1のボッ
クス1にある第1情報ブロックと列2のボックス1にあ
る第1情報ブロックとを取り出す。例えばこの2つのデ
ータが”0000000100000000”であると
する。即ち、消失行の2つの列位置の2つのデータ(1
6ビット)に関する2つの第1情報ブロックがテーブル
2から取り出される。
に、行2の位置#1及び#2にある2つのデータは正し
いので、第1情報ブロックE1−1のビット・パターン
は”00000000”であり、そして第1情報ブロッ
クE2−1のビット・パターンは”00000000”
であることに注目されたい。MPU18は、取りだした
データ”0000000100000000”と、ビッ
ト・パターン”0000000000000000”と
の排他的OR動作を行い、この結果16ビット・デー
タ”0000000100000000”を生じる。そ
してMPU18は、この正しい16ビット・データ”0
000000100000000”をメイン・メモリ1
2のアドレス(X0、Y0)のロケーションに正しいデー
タとして記憶する。上記の2つのデータは元々正しくそ
して訂正用のビット・パターンにより訂正されず、従っ
て、元の正しいデータが再現されたと考えることが出来
る。しかしながら、誤り訂正の分野では、この2つのデ
ータが訂正されなくてもこれら2つのデータの再現のこ
とを訂正と呼ぶのであり、従って、これのことを本明細
書では2つのデータの訂正という。動作はステップ60
に進み、そしてここでMPU18は1つの消失行の位置
#1乃至#8の処理が完了したか否かを調べる。
はノーであり、そして動作はステップ59に戻り、そし
てここでMPU18は、図2の行2の隣接する2つの位
置#3及び#4にある2つのデータ(18ビット)をメ
モリ・セクション14から取り出し、そしてテーブル2
の列3のボックス1の第1情報ブロックと列4のボック
ス1の第1情報ブロックとを読み出す。MPU18はこ
の16ビットのデータと16ビットのビット・パターン
との排他的OR動作を行い、そしてこの結果生じた16
ビットのデータをメイン・メモリ12のアドレス
(X1、Y0)のロケーションに正しいデータとして記憶
する。この場合、行2の位置#4の8ビットの誤ったデ
ータが仮に”00000001”であるとすると、第1
情報ブロックE4−1の8ビットのビット・パターン
は”00000001”であり、これにより訂正された
8ビット・データ”00000000”が生じる。この
ようにして、図11に示す8列を含む1つの消失行の4
つのロケーションのデータが、ステップ59及び60に
おいて逐次的に訂正される。もしもステップ60の答が
イエスであるならば、動作はステップ61に進み、そし
てここでMPU18はN個の消失行の処理が終了したか
否かを調べる。もしもステップ61の答がノーであるな
らば、動作はステップ59に戻る。もしもステップ61
の答がイエスであるならば、このことは列1乃至列8を
含むN行の消失行の全ての処理が完了したことを示し
(ここでNは訂正可能な消失行の最大数である)、動作
は図9のステップ62に進む。
の位置の16ビット・データが1回のアクセス動作でメ
イン・メモリ12に記憶されることが明らかである。図
4に示すテーブルに基づいて動作する従来の処理では、
消失行の1つの位置の8ビット・データだけが1回のア
クセス動作でメイン・メモリに記憶される。このように
本発明によると、消失行のデータを訂正するためにメイ
ン・メモリへアクセスする回数が従来の処理のほぼ半分
に減少されることが出来る。更に、MPU18は消失行
の16ビット・データを訂正するために、バッファメモ
リ13から16ビット・データを取り出し、そしてメモ
リ・セクション14A又は15Aにあるテーブル2から
訂正用の16ビットのパターンを取り出す。図4に示す
テーブルに基づいて動作する従来の処理では、メイン・
メモリから8ビットのデータが取り出され、そして図4
のテーブルから8ビットの訂正用パターンが取り出され
る。本発明によると、バッファ・メモリ13及びテーブ
ル4へのアクセスの回数が従来に比べてほぼ半分にまで
減少されることが出来ることが明らかである。
ップ55においてメモリ・セクション34に記憶されて
いる消失行のポインタ、例えば行2、行4、・・・に基
づいて、消失行の隣接する2つの位置を含むロケーショ
ンのアドレスを全消失行について一度に計算する。従来
の処理では、メイン・メモリ1のアドレスの計算は図4
のテーブルから1つの情報ブロックが取り出される毎に
MPU8により行われる。本発明は動作のフローを簡略
化しこれにより誤り訂正の処理時間を短縮することが出
来る。このように、本発明は上述の理由により、誤りデ
ータを訂正するための処理時間を短縮することが出来
る。更に具体的に説明すると、消失行の誤りデータの訂
正が列方向の訂正の大部分を占める。例えば既述のよう
に1行内の訂正可能な誤りデータの数が3である場合に
は、1列内の誤りデータのうち非消失行に属する誤りデ
ータの発生確率は10-6であり、残りの誤りデータは消
失行に属するものである。即ち、1列内の誤りデータの
殆どは消失行に属するものである。本発明は列方向の誤
り訂正において消失行に属するデータを訂正するための
処理時間を著しく短縮することができ、これにより積符
号化方式の行及び列方向の誤り訂正のための総処理時間
を著しく短縮することができる。
ータの訂正:上述のように列#1乃至#8を含むN個の
消失行全ての処理は図8のステップ61で終了している
ので、図9に示す処理は列#1乃至#8を含む非消失行
に残っている誤りデータを訂正する。動作はステップ6
2で開始し、ここでMPU18は図10のテーブル2の
列1のボックスXの第2情報ブロックNE1−1を取り
出し、そしてこの第2情報ブロックNE1−1に基づい
て列1の位置#1の誤りデータを記憶しているメイン・
メモリ12のアドレスを計算する。動作はステップ63
に進み、そしてここでMPU18は列1の位置#1の8
ビットの誤りデータ、例えば”00000001”をメ
モリ・セクション14から読み出し、そしてこの誤りデ
ータ”00000001”と、これを訂正するビット・
パターン例えば”00000001”との排他的OR動
作を行い、正しい8ビット・データ”0000000
0”を生じる。そしてMPU18はこの正しいデータを
ステップ62で計算したメイン・メモリ12のアドレス
に記憶する。このようにして、メイン・メモリ12に記
憶されている列1の位置#1の元のデータが訂正され
る。ステップ63で1つの誤りデータが訂正されると、
動作はステップ64を介してステップ62に戻る。ステ
ップ64は、1列にある非消失行に属する全ての誤りデ
ータの訂正が終了したか否かを調べる。
ば、動作はステップ62に戻る。もしもステップ64の
答がイエスであるならば、動作はステップ65に進み、
そしてここでMPU18は8列の処理が終了したか否か
を調べる。もしもステップ65の答がノーであるなら
ば、動作はステップ62に戻りそして次の列を処理す
る。もしもステップ65の答がイエスであるならば、動
作はステップ66に進み、そしてここでMPU18は1
72列の全ての処理が終了したか否かを調べる。もしも
ステップ66の答がノーであるならば、動作はステップ
54に戻り、そしてここでメモリ・セクション15にあ
る次の8列即ち列9乃至16の処理が開始され、そして
次の8列から成る第3のグループがメモリ・セクション
14に記憶される。
至ステップ65の動作が繰り返される。ステップ66の
答がイエスであることは、172列の誤りデータの訂正
の終了を示す。もしもステップ66の答がイエスである
ならば、動作はステップ67で終了する。消失行に属す
る誤りデータの訂正を考えると、図2の符号化データの
うち消失行に属するデータを訂正するのに必要とされる
メイン・メモリ12へのアクセスの回数はN×86(最
大値)まで減少される。ここでNは訂正可能な消失行の
最大値である。従来の処理では、前述のようにメイン・
メモリに対してN×172回のアクセス動作が必要であ
った。
ップ65はステップ61の後に行われたが、これらのス
テップ62乃至65はステップ54乃至61の前に行わ
れることができる。又、実施例では、2バイトを含むメ
イン・メモリ12のロケーションが一度にアクセスされ
たが、もしもメイン・メモリ12が3バイト又は4バイ
トのアドレス動作を行えるように構成されるならば、3
バイト又は4バイトを含む1つのロケーションを一度に
アクセスすることができる。
の行及び列方向の誤り訂正に必要な総処理時間を短縮す
ることができる。
ある。
ある。
ステムを示す図である。
るテーブルを示す図である。
従うDVDシステムを示す図である。
トを示す図である。
図である。
ためのフロー・チャートを示す図である。
ー・チャートを示す図である。
されるテーブルを示す図である。
示す図である。
である。
ン、 16・・・エンコーダ/デコーダ、 17・・・レジスタ、 18・・・MPU、 26・・・誤りデータ位置/パターン発生器、 27、28・・・アドレス・ポインタ、 31・・・行カウンタ、 32・・・レジスタ、 33・・・メモリ、 34、35、36・・・メモリ・セクション
Claims (18)
- 【請求項1】データがK1×K2個の位置のアレイに配列
され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOが上記K2個の列につけら
れ、誤り訂正コードPIが上記K1個の行につけられ、
予定数以下の誤りデータを含む1行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む1
行は消失行として扱われる積符号化方式に基づく誤り訂
正方法において、 (a)上記K2個のデータ及び上記誤り訂正コードPI
を含む1行を取り出し、該1行を上記非消失行又は消失
行に分類し、上記1行が上記非消失行であるならば該1
行に含まれる誤りデータを上記誤り訂正コードPIに基
づいて訂正するステップと、 (b)上記ステップ(a)を繰り返して上記K1個の行
を処理するステップと、 (c)上記K1個のデータ及び上記誤り訂正コードPO
を含む1列を取り出し、該1列のうち、上記消失行とし
て分類された行に属するデータが記憶されている位置を
示す位置データ及び上記位置にあるデータを訂正するパ
ターンを含む第1情報ブロックと、上記1列のうち、上
記非消失行として分類された行に属する誤りデータが記
憶されている位置を示す位置データ及び上記位置にある
誤りデータを訂正するパターンを含む第2情報ブロック
とを発生するステップと、 (d)上記消失行として分類された1行内の隣接する少
なくとも2つの位置のデータと該データに関する少なく
とも2つの第1情報ブロックとを取り出し、該第1情報
ブロックに含まれているパターンに基づいて上記隣接す
る少なくとも2つの位置のデータを訂正するステップ
と、 (e)上記消失行として分類された全ての行のデータを
訂正するまで上記ステップ(d)を繰り返すステップと
を含む積符号化方式に基づく誤り訂正方法。 - 【請求項2】上記ステップ(a)は、上記消失行として
分類された行のポインタを発生し、そして上記ステップ
(d)は上記ポインタに基づいて、上記消失行として分
類された1行の上記少なくとも2つの位置のデータを記
憶しているロケーションのアドレスを発生し、該ロケー
ションに上記訂正されたデータを記憶することを特徴と
する請求項1に記載の積符号化方式に基づく誤り訂正方
法。 - 【請求項3】(f)上記1つの誤りデータに関する第2
情報ブロックとを取り出し、該第2情報ブロックの位置
データが示す位置の1つの誤りデータを取り出し、上記
第2情報ブロックに含まれているパターンに基づいて上
記1つの誤りデータを訂正するステップと、 (g)上記ステップ(f)を繰り返して、上記非消失行
として分類された行に属するデータを訂正するステップ
とを含むことを特徴とする請求項2に記載の積符号化方
式に基づく誤り訂正方法。 - 【請求項4】上記第1情報ブロックはテーブルの第1部
分に記憶され、上記第2情報ブロックは上記テーブルの
第2部分に記憶され、上記消失行として分類された1行
内の上記データに対する上記第1情報ブロックは該第1
情報ブロックの発生の順序で上記第1部分のボックスに
順次記憶されていることを特徴とする請求項3に記載の
積符号化方式に基づく誤り訂正方法。 - 【請求項5】上記ステップ(d)において上記消失行と
して分類された1行内の隣接する少なくとも2つの位置
のデータに関する上記第1情報ブロックの取り出しは上
記テーブルの第1部分の少なくとも2つのボックスを順
次アクセスすることにより行われることを特徴とする請
求項4に記載の積符号化方式に基づく誤り訂正方法。 - 【請求項6】上記ステップ(c)は上記ポインタに基づ
いて上記第1情報ブロックの上記位置データを発生する
ことを特徴とする請求項5に記載の積符号化方式に基づ
く誤り訂正方法。 - 【請求項7】データがK1×K2個の位置のアレイに配列
され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOが上記K2個の列につけら
れ、誤り訂正コードPIが上記K1個の行につけられ、
予定数以下の誤りデータを含む1行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む1
行は消失行として扱われる積符号化方式に基づく誤り訂
正方法において、 (a)上記K1×K2個のデータ・アレイ、上記誤り訂正
コードPO及び上記誤り訂正コードPIをメイン・メモ
リに記憶するステップと、 (b)上記K1よりも少ない予定数の行を上記メイン・
メモリから読み出してバッファ・メモリに記憶するステ
ップと、 (c)上記バッファ・メモリをアクセスして、上記K2
個のデータ及び上記誤り訂正コードPIを含む1行を取
り出し、該1行を上記非消失行又は消失行に分類し、そ
して上記1行が上記非消失行であるならば該1行に含ま
れる誤りデータを上記誤り訂正コードPIに基づいて訂
正するステップと、 (d)上記1行が上記消失行であるならば該1行のポイ
ンタを記憶するステップと、 (e)上記ステップ(b)、(c)及び(d)を繰り返
して上記K1個の行を処理するステップと、 (f)上記ポインタに基づいて、上記消失行として分類
された1行の隣接する2つのデータをそれぞれ記憶して
いる上記メイン・メモリ内の複数個のロケーションのア
ドレスを発生するステップと、 (g)予定数の列を上記メイン・メモリから読み出して
上記バッファ・メモリに記憶するステップと、 (h)上記バッファ・メモリをアクセスして、上記K1
個のデータ及び上記誤り訂正コードPOを含む1列を取
り出し、該1列のうち、上記消失行として分類された行
に属するデータが記憶されている位置を示す位置データ
及び上記位置にあるデータを訂正するパターンを含む第
1情報ブロックと、上記1列のうち、上記非消失行とし
て分類された行に属する誤りデータが記憶されている位
置を示す位置データ及び上記位置にある誤りデータを訂
正するパターンを含む第2情報ブロックとを発生するス
テップと、 (i)上記第1情報ブロック及び上記第2情報ブロック
をテーブルに記憶するステップと、 (j)上記ステップ(g)、(h)及び(i)を繰り返
して予定数の列を処理するステップと、 (k)上記バッファ・メモリをアクセスして上記消失行
として分類された1行の隣接する少なくとも2つの位置
のデータを取り出し、上記テーブルをアクセスして上記
データに関する少なくとも2つの第1情報ブロックを取
り出し、そして該第1情報ブロックに含まれているパタ
ーンに基づいて上記隣接する少なくとも2つの位置にあ
るデータを訂正するステップと、 (l)上記ステップ(f)で発生されたアドレスを使用
して上記メイン・メモリのロケーションをアクセスし、
該ロケーションに上記訂正されたデータを記憶するステ
ップと、 (m)上記消失行として分類された全ての行のデータが
訂正されるまで上記ステップ(k)及び(l)を繰り返
すステップとを含む積符号化方式に基づく誤り訂正方
法。 - 【請求項8】(n)上記テーブルをアクセスして上記1
つの誤りデータに関する第2情報ブロックを取り出し、
上記バッファ・メモリをアクセスして上記第2情報ブロ
ックの位置データが示す位置にある1つの誤りデータを
取り出し、そして上記第2情報ブロックに含まれている
パターンに基づいて上記1つの誤りデータを訂正するス
テップと、 (o)上記ステップ(n)を繰り返して、上記消失行と
して分類された行に属する誤りデータを訂正するステッ
プとを含むことを特徴とする請求項7に記載の積符号化
方式に基づく誤り訂正方法。 - 【請求項9】上記第1情報ブロックはテーブルの第1部
分に記憶され、上記第2情報ブロックは上記テーブルの
第2部分に記憶され、上記消失行として分類された1行
内の上記データに対する上記第1情報ブロックは該第1
情報ブロックの発生の順序で上記第1部分のボックスに
順次記憶されていることを特徴とする請求項8に記載の
積符号化方式に基づく誤り訂正方法。 - 【請求項10】データがK1×K2個の位置のアレイに配
列され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOが上記K2個の列につけら
れ、誤り訂正コードPIが上記K1個の行につけられ、
予定数以下の誤りデータを含む1行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む1
行は消失行として扱われる積符号化方式に基づく誤り訂
正システムにおいて、 (a)上記K2個のデータ及び上記誤り訂正コードPI
を含む1行を取り出し、該1行を上記非消失行又は消失
行に分類し、上記1行が上記非消失行であるならば該1
行に含まれる誤りデータを上記誤り訂正コードPIに基
づいて訂正する手段と、 (b)上記手段(a)を繰り返し的に動作させて上記K
1個の行を処理する手段と、 (c)上記K1個のデータ及び上記誤り訂正コードPO
を含む1列を取り出し、該1列のうち、上記消失行とし
て分類された行に属するデータが記憶されている位置を
示す位置データ及び上記位置にあるデータを訂正するパ
ターンを含む第1情報ブロックと、上記1列のうち、上
記非消失行として分類された行に属する誤りデータが記
憶されている位置を示す位置データ及び上記位置にある
誤りデータを訂正するパターンを含む第2情報ブロック
とを発生する手段と、 (d)上記消失行として分類された1行内の隣接する少
なくとも2つの位置のデータと該データに関する少なく
とも2つの第1情報ブロックとを取り出し、該第1情報
ブロックに含まれているパターンに基づいて上記隣接す
る少なくとも2つの位置のデータを訂正する手段と、 (e)上記消失行として分類された全ての行のデータを
訂正するまで上記手段(d)を繰り返し的に動作させる
手段とを含む積符号化方式に基づく誤り訂正システム。 - 【請求項11】上記手段(a)は、上記消失行として分
類された行のポインタを発生し、そして上記手段(d)
は上記ポインタに基づいて、上記消失行として分類され
た1行の上記少なくとの2つの位置のデータを記憶して
いるロケーションのアドレスを発生し、該ロケーション
に上記訂正されたデータを記憶することを特徴とする請
求項10に記載の積符号化方式に基づく誤り訂正システ
ム。 - 【請求項12】(f)上記1つの誤りデータに関する第
2情報ブロックとを取り出し、該第2情報ブロックの位
置データが示す位置の1つの誤りデータを取り出し、上
記第2情報ブロックに含まれているパターンに基づいて
上記1つの誤りデータを訂正する手段と、 (g)上記手段(f)を繰り返し的に動作させて、上記
非消失行として分類された行に属するデータを訂正する
手段とを含むことを特徴とする請求項11に記載の積符
号化方式に基づく誤り訂正システム。 - 【請求項13】上記第1情報ブロックはテーブルの第1
部分に記憶され、上記第2情報ブロックは上記テーブル
の第2部分に記憶され、上記消失行として分類された1
行内の上記データに対する上記第1情報ブロックは該第
1情報ブロックの発生の順序で上記第1部分のボックス
に順次記憶されていることを特徴とする請求項12に記
載の積符号化方式に基づく誤り訂正システム。 - 【請求項14】上記手段(d)により上記消失行として
分類された1行内の隣接する少なくとも2つの位置のデ
ータに関する上記第1情報ブロックの取り出しは上記テ
ーブルの第1部分の少なくとも2つのボックスを順次ア
クセスすることにより行われることを特徴とする請求項
13に記載の積符号化方式に基づく誤り訂正システム。 - 【請求項15】上記手段(c)は上記ポインタに基づい
て上記第1情報ブロックの上記位置データを発生するこ
とを特徴とする請求項14に記載の積符号化方式に基づ
く誤り訂正システム。 - 【請求項16】データがK1×K2個の位置のアレイに配
列され(ここでK1は行の数であり、K2は列の数であ
る)、誤り訂正コードPOが上記K2個の列につけら
れ、誤り訂正コードPIが上記K1個の行につけられ、
予定数以下の誤りデータを含む1行は非消失行として扱
われ、そして上記予定数よりも多い誤りデータを含む1
行は消失行として扱われる積符号化方式に基づく誤り訂
正システムにおいて、 (a)上記K1×K2個のデータ・アレイ、上記誤り訂正
コードPO及び上記誤り訂正コードPIをメイン・メモ
リに記憶する手段と、 (b)上記K1よりも少ない予定数の行を上記メイン・
メモリから読み出してバッファ・メモリに記憶する手段
と、 (c)上記バッファ・メモリをアクセスして、上記K2
個のデータ及び上記誤り訂正コードPIを含む1行を取
り出し、該1行を上記非消失行又は消失行に分類し、そ
して上記1行が上記非消失行であるならば該1行に含ま
れる誤りデータを上記誤り訂正コードPIに基づいて訂
正する手段と、 (d)上記1行が上記消失行であるならば該1行のポイ
ンタを記憶する手段と、 (e)上記手段(b)、(c)及び(d)を繰り返し的
に動作させて上記K1個の行を処理する手段と、 (f)上記ポインタに基づいて、上記消失行として分類
された1行の隣接する2つのデータをそれぞれ記憶して
いる上記メイン・メモリ内の複数個のロケーションのア
ドレスを発生する手段と、 (g)予定数の列を上記メイン・メモリから読み出して
上記バッファ・メモリに記憶する手段と、 (h)上記バッファ・メモリをアクセスして、上記K1
個のデータ及び上記誤り訂正コードPOを含む1列を取
り出し、該1列のうち、上記消失行として分類された行
に属するデータが記憶されている位置を示す位置データ
及び上記位置にあるデータを訂正するパターンを含む第
1情報ブロックと、上記1列のうち、上記非消失行とし
て分類された行に属する誤りデータが記憶されている位
置を示す位置データ及び上記位置にある誤りデータを訂
正するパターンを含む第2情報ブロックとを発生する手
段と、 (i)上記第1情報ブロック及び上記第2情報ブロック
をテーブルに記憶する手段と、 (j)上記手段(g)、(h)及び(i)を繰り返し的
に動作させて予定数の列を処理する手段と、 (k)上記バッファ・メモリをアクセスして上記消失行
として分類された1行の隣接する少なくとも2つの位置
のデータを取り出し、上記テーブルをアクセスして上記
データに関する少なくとも2つの第1情報ブロックを取
り出し、そして該第1情報ブロックに含まれているパタ
ーンに基づいて上記隣接する少なくとも2つの位置にあ
るデータを訂正する手段と、 (l)上記手段(f)で発生されたアドレスを使用して
上記メイン・メモリのロケーションをアクセスし、該ロ
ケーションに上記訂正されたデータを記憶する手段と、 (m)上記消失行として分類された全ての行のデータが
訂正されるまで上記手段(k)及び(l)を繰り返し的
に動作させる手段とを含む積符号化方式に基づく誤り訂
正システム。 - 【請求項17】(n)上記テーブルをアクセスして上記
1つの誤りデータに関する第2情報ブロックを取り出
し、上記バッファ・メモリをアクセスして上記第2情報
ブロックの位置データが示す位置にある1つの誤りデー
タを取り出し、そして上記第2情報ブロックに含まれて
いるパターンに基づいて上記1つの誤りデータを訂正す
る手段と、 (o)上記手段(n)を繰り返し的に動作させて、上記
消失行として分類された行に属する誤りデータを訂正す
る手段とを含むことを特徴とする請求項16に記載の積
符号化方式に基づく誤り訂正システム。 - 【請求項18】上記第1情報ブロックはテーブルの第1
部分に記憶され、上記第2情報ブロックは上記テーブル
の第2部分に記憶され、上記消失行として分類された1
行内の上記データに対する上記第1情報ブロックは該第
1情報ブロックの発生の順序で上記第1部分のボックス
に順次記憶されていることを特徴とする請求項17に記
載の積符号化方式に基づく誤り訂正システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02487598A JP3165099B2 (ja) | 1998-02-05 | 1998-02-05 | 誤り訂正方法及びシステム |
TW087111229A TW451185B (en) | 1998-02-05 | 1998-07-10 | An error correction method and system |
CNB991009118A CN1134782C (zh) | 1998-02-05 | 1999-01-04 | 纠错方法和系统 |
KR1019990000599A KR100330475B1 (ko) | 1998-02-05 | 1999-01-12 | 오류 정정 방법 및 시스템 |
US09/245,803 US6553533B2 (en) | 1998-02-05 | 1999-02-05 | Method and apparatus for detecting and correcting errors and erasures in product ECC-coded data arrays for DVD and similar storage subsystems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02487598A JP3165099B2 (ja) | 1998-02-05 | 1998-02-05 | 誤り訂正方法及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11274941A true JPH11274941A (ja) | 1999-10-08 |
JP3165099B2 JP3165099B2 (ja) | 2001-05-14 |
Family
ID=12150387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02487598A Expired - Lifetime JP3165099B2 (ja) | 1998-02-05 | 1998-02-05 | 誤り訂正方法及びシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US6553533B2 (ja) |
JP (1) | JP3165099B2 (ja) |
KR (1) | KR100330475B1 (ja) |
CN (1) | CN1134782C (ja) |
TW (1) | TW451185B (ja) |
Families Citing this family (110)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1286275C (zh) * | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
US6772385B2 (en) * | 2000-01-31 | 2004-08-03 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
KR100378181B1 (ko) * | 2000-06-09 | 2003-03-29 | 삼성전자주식회사 | Efm/efm+ 디코딩에 의해 검출된 에러위치를 이용한c1/pi 워드의 에러정정 방법 및 장치 |
US6772390B2 (en) * | 2000-11-30 | 2004-08-03 | Quantum Corporation | Erasure correction for ECC entities |
US7149934B2 (en) * | 2002-04-11 | 2006-12-12 | Contour Semiconductor, Inc. | Error correcting memory access means and method |
CN100399462C (zh) * | 2002-08-13 | 2008-07-02 | 联发科技股份有限公司 | 具有错误处理的光盘数据读取方法 |
JP2006517048A (ja) * | 2003-01-21 | 2006-07-13 | エルジー エレクトロニクス インコーポレーテッド | エラー訂正ブロックをエンコーディング及びデコーディングする方法 |
KR101058159B1 (ko) * | 2003-07-09 | 2011-08-22 | 톰슨 라이센싱 | 리드-솔로몬 프로덕트 코드를 위한 에러 정정 방법 |
US7493534B2 (en) * | 2003-08-29 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Memory error ranking |
US20050078584A1 (en) * | 2003-10-09 | 2005-04-14 | Cheertek, Inc. | System and method for error correction in optical disk system |
US7386754B2 (en) * | 2003-10-16 | 2008-06-10 | Seagate Technology Llc | Method and apparatus to improve magnetic disc drive reliability using excess un-utilized capacity |
US7509560B2 (en) * | 2003-12-29 | 2009-03-24 | Intel Corporation | Mechanism for adjacent-symbol error correction and detection |
CN1681033A (zh) * | 2004-04-06 | 2005-10-12 | 皇家飞利浦电子股份有限公司 | 光盘播放系统的纠错机制 |
US7328395B1 (en) | 2004-04-13 | 2008-02-05 | Marvell International Ltd. | Iterative Reed-Solomon error-correction decoding |
US7484065B2 (en) | 2004-04-20 | 2009-01-27 | Hewlett-Packard Development Company, L.P. | Selective memory allocation |
US7350131B2 (en) * | 2005-01-22 | 2008-03-25 | Cisco Technology, Inc. | Error protecting groups of data words |
US20060242450A1 (en) * | 2005-04-11 | 2006-10-26 | Li-Lien Lin | Methods and apparatuses for selectively rebuffering and decoding a portion of a data block read from an optical storage medium |
US7991844B2 (en) * | 2005-07-12 | 2011-08-02 | International Business Machines Corporation | Method, system and computer program product for processing a plurality of electronic mail files |
US8205146B2 (en) * | 2005-07-21 | 2012-06-19 | Hewlett-Packard Development Company, L.P. | Persistent error detection in digital memory |
US7129415B1 (en) * | 2005-10-11 | 2006-10-31 | Southwire Company | Non-lead jacket for non-metallic sheathed electrical cable |
US7861141B2 (en) * | 2005-10-21 | 2010-12-28 | Mediatek Inc. | Method and device for error analysis of optical disc |
US7624330B2 (en) * | 2005-12-12 | 2009-11-24 | Lsi Corporation | Unified memory architecture for recording applications |
US7783955B2 (en) * | 2006-01-18 | 2010-08-24 | Sandisk Il Ltd. | Method for implementing error-correction codes in flash memory |
US7814398B2 (en) * | 2006-06-09 | 2010-10-12 | Seagate Technology Llc | Communication channel with Reed-Solomon encoding and single parity check |
US8046660B2 (en) * | 2006-08-07 | 2011-10-25 | Marvell World Trade Ltd. | System and method for correcting errors in non-volatile memory using product codes |
FR2909241B1 (fr) * | 2006-11-27 | 2009-06-05 | Canon Kk | Procedes et dispositifs de gestion dynamique des erreurs de transmission par des points d'interconnexion de reseaux. |
TW200832367A (en) * | 2007-01-19 | 2008-08-01 | Realtek Semiconductor Corp | Decoding apparatus and method |
US20080175137A1 (en) * | 2007-01-23 | 2008-07-24 | Mediatek Inc. | Method for encoding data written to optical storage media |
US8650352B2 (en) * | 2007-09-20 | 2014-02-11 | Densbits Technologies Ltd. | Systems and methods for determining logical values of coupled flash memory cells |
US8365040B2 (en) | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
US8443242B2 (en) | 2007-10-25 | 2013-05-14 | Densbits Technologies Ltd. | Systems and methods for multiple coding rates in flash devices |
US8335977B2 (en) | 2007-12-05 | 2012-12-18 | Densbits Technologies Ltd. | Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells |
WO2009072105A2 (en) * | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications |
WO2009072102A2 (en) * | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices |
US8276051B2 (en) | 2007-12-12 | 2012-09-25 | Densbits Technologies Ltd. | Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications |
WO2009074978A2 (en) | 2007-12-12 | 2009-06-18 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
US8327246B2 (en) | 2007-12-18 | 2012-12-04 | Densbits Technologies Ltd. | Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith |
CN101946230B (zh) * | 2008-02-14 | 2013-11-27 | 惠普开发有限公司 | 用于检测和校正所接收的符号串中的定相突发差错、删除、符号差错和位差错的方法和系统 |
WO2009118720A2 (en) * | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
US8332725B2 (en) | 2008-08-20 | 2012-12-11 | Densbits Technologies Ltd. | Reprogramming non volatile memory portions |
US8166368B2 (en) * | 2009-02-24 | 2012-04-24 | International Business Machines Corporation | Writing a special symbol to a memory to indicate the absence of a data signal |
US8023345B2 (en) * | 2009-02-24 | 2011-09-20 | International Business Machines Corporation | Iteratively writing contents to memory locations using a statistical model |
US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
US8458574B2 (en) * | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
US8566510B2 (en) | 2009-05-12 | 2013-10-22 | Densbits Technologies Ltd. | Systems and method for flash memory management |
US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
US8868821B2 (en) | 2009-08-26 | 2014-10-21 | Densbits Technologies Ltd. | Systems and methods for pre-equalization and code design for a flash memory |
US8305812B2 (en) * | 2009-08-26 | 2012-11-06 | Densbits Technologies Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8386739B2 (en) * | 2009-09-28 | 2013-02-26 | International Business Machines Corporation | Writing to memory using shared address buses |
US8230276B2 (en) * | 2009-09-28 | 2012-07-24 | International Business Machines Corporation | Writing to memory using adaptive write techniques |
US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
US8626988B2 (en) * | 2009-11-19 | 2014-01-07 | Densbits Technologies Ltd. | System and method for uncoded bit error rate equalization via interleaving |
US9037777B2 (en) * | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
US8607124B2 (en) * | 2009-12-24 | 2013-12-10 | Densbits Technologies Ltd. | System and method for setting a flash memory cell read threshold |
US8700970B2 (en) * | 2010-02-28 | 2014-04-15 | Densbits Technologies Ltd. | System and method for multi-dimensional decoding |
US8463985B2 (en) | 2010-03-31 | 2013-06-11 | International Business Machines Corporation | Constrained coding to reduce floating gate coupling in non-volatile memories |
US8527840B2 (en) | 2010-04-06 | 2013-09-03 | Densbits Technologies Ltd. | System and method for restoring damaged data programmed on a flash device |
US8516274B2 (en) | 2010-04-06 | 2013-08-20 | Densbits Technologies Ltd. | Method, system and medium for analog encryption in a flash memory |
US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
US9021177B2 (en) | 2010-04-29 | 2015-04-28 | Densbits Technologies Ltd. | System and method for allocating and using spare blocks in a flash memory |
US8468431B2 (en) | 2010-07-01 | 2013-06-18 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
US8539311B2 (en) | 2010-07-01 | 2013-09-17 | Densbits Technologies Ltd. | System and method for data recovery in multi-level cell memories |
US8467249B2 (en) | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
US8508995B2 (en) | 2010-09-15 | 2013-08-13 | Densbits Technologies Ltd. | System and method for adjusting read voltage thresholds in memories |
US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
US10079068B2 (en) | 2011-02-23 | 2018-09-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices and method for wear estimation based memory management |
US8693258B2 (en) | 2011-03-17 | 2014-04-08 | Densbits Technologies Ltd. | Obtaining soft information using a hard interface |
US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
US8667211B2 (en) | 2011-06-01 | 2014-03-04 | Densbits Technologies Ltd. | System and method for managing a non-volatile memory |
US8588003B1 (en) | 2011-08-01 | 2013-11-19 | Densbits Technologies Ltd. | System, method and computer program product for programming and for recovering from a power failure |
US8553468B2 (en) | 2011-09-21 | 2013-10-08 | Densbits Technologies Ltd. | System and method for managing erase operations in a non-volatile memory |
US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
US9647690B2 (en) * | 2014-07-23 | 2017-05-09 | Raidix Corporation | Systems and methods for error correction coding |
US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
US10110256B2 (en) * | 2016-09-16 | 2018-10-23 | Micron Technology, Inc. | Apparatuses and methods for staircase code encoding and decoding for storage devices |
US11862271B2 (en) * | 2018-12-17 | 2024-01-02 | Arm Limited | Memory testing techniques |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0519669A3 (en) * | 1991-06-21 | 1994-07-06 | Ibm | Encoding and rebuilding data for a dasd array |
US5920578A (en) * | 1997-04-23 | 1999-07-06 | Cirrus Logic, Inc. | Method and apparatus for efficiently processing a multi-dimensional code |
JP3307579B2 (ja) * | 1998-01-28 | 2002-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ記憶システム |
US6047395A (en) * | 1998-01-30 | 2000-04-04 | Cirrus Logic, Inc. | Error correction processor for correcting a multi-dimensional code by generating an erasure polynomial over one dimension for correcting multiple codewords in another dimension |
-
1998
- 1998-02-05 JP JP02487598A patent/JP3165099B2/ja not_active Expired - Lifetime
- 1998-07-10 TW TW087111229A patent/TW451185B/zh not_active IP Right Cessation
-
1999
- 1999-01-04 CN CNB991009118A patent/CN1134782C/zh not_active Expired - Lifetime
- 1999-01-12 KR KR1019990000599A patent/KR100330475B1/ko not_active IP Right Cessation
- 1999-02-05 US US09/245,803 patent/US6553533B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020099996A1 (en) | 2002-07-25 |
CN1134782C (zh) | 2004-01-14 |
KR19990072241A (ko) | 1999-09-27 |
US6553533B2 (en) | 2003-04-22 |
KR100330475B1 (ko) | 2002-04-01 |
CN1225491A (zh) | 1999-08-11 |
TW451185B (en) | 2001-08-21 |
JP3165099B2 (ja) | 2001-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3165099B2 (ja) | 誤り訂正方法及びシステム | |
US4949342A (en) | Code error detecting method | |
US6223322B1 (en) | Method and apparatus for enhancing data rate in processing ECC product-coded data arrays in DVD storage subsystems and the like | |
US5546409A (en) | Error correction encoding and decoding system | |
US4760576A (en) | Error correction method | |
US8448045B2 (en) | Outer code error correction | |
US7188295B2 (en) | Method and apparatus for embedding an additional layer of error correction into an error correcting code | |
US4631725A (en) | Error correcting and detecting system | |
JP3071828B2 (ja) | 誤り訂正積符号ブロックを生成するためのデータ処理方法と該データを記録媒体に記録するためのデータ処理方法及び該データの処理装置 | |
US6378100B1 (en) | Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words | |
JPS62177768A (ja) | エラ−訂正装置 | |
KR900003603B1 (ko) | Pcm신호의 에러 플래그 처리를 위한 방법 및 장치 | |
US4972416A (en) | Error detection and correction method | |
JP2002509331A (ja) | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 | |
JP3283130B2 (ja) | ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置 | |
US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
JP3272308B2 (ja) | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム | |
CN1476013A (zh) | 具有错误处理的光盘数据读取方法 | |
US6981198B2 (en) | Dynamic error correction code shortening | |
JP2000010807A (ja) | ディジタルデータ再生装置 | |
JP2005011386A (ja) | 誤り訂正装置 | |
JPH0628343B2 (ja) | 積符号の復号方法 | |
US7555698B2 (en) | Method and apparatus for extracting specific data from BIS data | |
US20020032892A1 (en) | Method and system for recording and transmitting digital data and improved error correcting code table | |
JPH11163739A (ja) | 消失誤り訂正方法とその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |