KR101058159B1 - 리드-솔로몬 프로덕트 코드를 위한 에러 정정 방법 - Google Patents

Abstract

본 발명은 리드-솔로몬 프로덕트 코드의 소프트-디시젼 디코딩에 대한 것이다. 본 발명에 따르면, 인코딩된 데이터 스트림의 에러 정정 방법은: - 복조된 데이터 스트림을 입력 버퍼(2)에 저장하는 단계; - 입력 버퍼(2)에서 제1 정정 프로세스를 동작 중에 수행하는 단계; - 정정 후에, 데이터를 외장 SDRAM(3)에 전달하는 단계; - 데이터 프레임을 외장 SDRAM(3)에서 내장 SRAM(11)로 복사하는 단계; - 내장 SRAM(11)에서 멀티패스 정정을 시작하는 단계; 및 - 정정된 데이터 프레임을 내장 SRAM(11)에서 외장 SDRAM(3)로 다시 복사하는 단계를 포함한다.

Description

리드-솔로몬 프로덕트 코드를 위한 에러 정정 방법 {ERROR CORRECTIOIN METHOD FOR REED-SOLOMON PRODUCT CODE}

본 발명은 리드-솔로몬 프로덕트 코드의 소프트-디시젼 디코딩(soft-decision decoding)에 대한 것이다. 본 발명은 또한 리드-솔로몬 프로덕트 코드로 에러를 정정하기 위한 시스템에 대한 것이다.

디지털 다용도 디스크(DVD)와 같은 광학 레코딩 매체에서, 에러 정정을 위해 리드-솔로몬(RS) 프로덕트 코드가 사용된다. 레코딩 매체에 저장되어 있는 데이터 프레임은 행마다 그리고 열마다 프레임으로 에러를 정정하기 위한 수평 및 수직 패리티 데이터를 포함한다. 프레임의 데이터 행 및 열은 소위 프로덕트-코드를 구성한다. DVD의 경우에, 외측 코드는 RS 코드(208,192,17)인 반면, 내측 코드는 RS 코드(182,172,11)이다. 따라서, 이 경우에, 하나의 데이터 프레임은 208*182=37856 바이트로 구성된다.

멀티패스 디바이스는 적어도 두 개의 데이터 프레임을 메모리에 저장한다. 하나의 데이터 프레임은 입력/출력을 위해 저장되며 두번째는 정정을 위해 저장된다. 현재 시스템은 외장 SDRAM(Synchronous Dynamic Random Access Memory) 또는 내장 SRAM(Static Random Access Memory) 중 하나에 데이터를 저장한다. 에러를 정 정하는 동안 임의 접근으로 인해, SDRAM 접근법은 내장 SRAM을 이용하는 접근법보다 상당히 느리다.

US 6,032,283은 DVD 제어기의 구현예를 개시한다. 입력/출력 스트리밍 및 정정이 외장 SDRAM에서 행해진다. 고속 처리를 위해 내장 SRAM이 사용된다. 신드롬(Syndrome)이 내장 SRAM에 저장되는 반면, 정정은 외장 SDRAM에서 행해진다. 정정하는 동안, 직교 신드롬이 에러 값을 이용해서 갱신된다. 따라서, 추가적인 하드웨어가 필요하나, 프로세스는 가속화된다. 개시된 구현예는 SDRAM으로의 임의 접근이 필요한데, 이 임의 접근은 정정을 늦춘다는 단점이 있다. 이 구현예에서 멀티패스 정정을 위한 내장 SRAM 소모량은 약 2*4992=9984 바이트이다.

본 발명의 목적은 에러 정정을 위한 개선된 방법을 제안하는 것이다.

본 발명에 따르면, 본 목적은 다음 단계:

- 복조된 데이터 스트림을 입력 버퍼에 저장하는 단계;

- 입력 버퍼에서 동작 중에(on-the-fly) 제1 정정 프로세스를 수행하는 단계;

- 제1 내측 정정 후, 데이터를 외장 DRAM에 전달하는 단계;

- 데이터를 외장 DRAM에서 내장 SRAM로 복사하는 단계;

- 내장 SRAM에서 멀티패스 정정을 시작하는 단계; 및

- 멀티패스 정정 후, 정정된 데이터를 내장 SRAM으로부터 외장 DRAM으로 다시 복사하는 단계를 포함하는, 인코딩된 데이터 스트림의 에러 정정을 위한 방법에 의해 달성된다.

본 방법은 외장 DRAM과 내장 SRAM의 조합을 사용한다. 입력/출력 스트리밍은 비교적 저속의 외장 DRAM에 의해 수행되는 반면, 정정은 고속의 내장 SRAM에서 수행된다. 따라서, 정정을 위해서만, 데이터가 외장 DRAM으로부터 고속의 내장 SRAM으로 복사된다. 제1 정정 프로세스, 소위 "내측1" 후, 데이터는 외장 DRAM에 스트리밍된다. 완전한 ECC 블록을 DRAM에 모은 후, 데이터는 내장된 내장 SRAM(embeded internal SRAM)에 스트리밍된다. ECC 블록은 내장 SRAM에서 멀티패스 정정을 거쳐 정정되며 완료 후 다시 스트리밍된다. 이런 방식으로, 외장 DRAM으로의 임의 접근의 수가 감소된다. 에러가 분류되는 경우, "내측1" 정정 프로세스와 데이터 전달이 동시에 수행될 수 있다. 나아가, 내장 SRAM의 크기가 또한 감소된다. 내장 SRAM 정정은 정정 프로세스 동안에 하드웨어 복잡도를 단순화시킨다.

본 발명의 다른 측면에 따르면, 인코딩된 데이터 스트림의 에러 정정을 위한 디바이스는:

- 복조된 데이터 스트림을 저장하고 동작 중에 제1 정정 프로세스를 수행하기 위한 입력 버퍼;

- 정정 후 데이터가 전달되는 외장 DRAM;

- 정정된 데이터에 대해 멀티패스 정정을 수행하기 위한 내장 SRAM;

- 데이터 프레임을 외장 DRAM에서 내장 SRAM으로 복사하는 수단; 및

- 멀티패스 정정 후에, 정정된 데이터를 내장 SRAM에서 외장 DRAM으로 다시 복사하는 수단을 포함한다.

이러한 디바이스는 본 발명에 따른 방법의 구현예와 마찬가지로, 필요한 SRAM과 DRAM으로의 임의 접근이 감소되는 이점이 있다. 나아가, 내장 SAM 접근법으로 인해 고도의 멀티패스 정정이 인에이블된다.

바람직하게는, 데이터 스트림은 데이터 프레임 내에서 에러를 정정하기 위한 수평 및 수직 패리티 데이터를 포함하는 데이터 행 및 열로 구성되는 데이터 프레임을 포함한다. 이러한 데이터 스트림에 대한 예는 리드-솔로몬 프로덕트 코드를 이용해서 인코딩되는 데이터 스트림이다. 이러한 유형의 에러 정정 코드는 레코딩 매체 상에서 데이터 스트림을 코딩하기 위해 광범위하게 사용되는데, 이는 본 발명을 다양한 상이한 데이터 스트림에 적용가능하게 한다.

유리하게는, 입력 버퍼의 크기는 데이터 프레임의 행당 바이트 수의 적어도 두 배이다. 이는 다음에 수신된 데이터 프레임의 행을 저장하는 것을 가능하게 하는 한편 현재 데이터 프레임의 행을 정정하는 것을 가능하게 한다.

바람직하게는, 입력 버퍼는 SRAM이다. SRAM은 저장되어 있는 데이터에 대한 고속의 임의 접근을 허용한다. 이는 나아가 정정 프로세스를 개선시킨다.

유리하게는, 상태 비트는 정정 프로세스 동안에 상태 메모리에 저장되며, 상태 비트는 데이터 프레임의 행이 올바른지 여부를 나타낸다. 이들 상태 비트는 이후 특정 코드워드를 위한 프로세스를 결정하고 시작하기 위해 제어 유닛에 의해 사용된다.

바람직하게는, 본 발명에 따른 방법 또는 디바이스는 레코딩 매체로부터 판독하기 위한 그리고/또는 이 매체에 기록하기 위한 장치에 의해 사용된다.

본 발명의 더욱 양호한 이해를 위해, 예시적인 실시예가 후술하는 설명에 도면을 참조해서 기재되어 있다. 본 발명은 이러한 예시적인 실시예에 제한되지 않으며 기재되어 있는 특징은 또한 본 발명의 범주를 벗어나지 않고 편의에 따라 결합 및/또는 변형될 수 있다는 것이 이해된다.

도 1은 데이터 획득 및 수평 패스 1의 블록도.

도 2는 멀티패스 정정의 프로세스 플로우를 도시하는 도면.

도 3은 SRAM2/SDRA의 데이터 흐름 타이밍을 도시하는 도면.

다음에서, 동기 동적 임의 접근 메모리(SDRAM)를 참조해서 본 발명이 설명된다. 그러나, 본 발명은 임의의 종류의 동적 임의 접근 메모리 예컨대, 이중 데이터 레이트 RAM(DDR-RAM), 개선된 동기 DRAM(ESDRAM), 동기 링크 DRAM(SLDRAM), 램버스 DRAM(RDRAM) 등에 적용가능하다. 나아가, 디지털 다용도 디스크를 위해 사용되는 광학 시스템에도 참조된다. 물론, 본 발명은 또한 다른 유형의 디스크 시스템에도 적용가능하며, 또한 유사하게 인코딩된 데이터 스트림을 사용하는 다른 응용에도 적용가능하다.

DVD 상에서, 입력 데이터는 인터리빙된 ECC 블록으로 패킹된다. 에러 정정 코드(ECC) 블록은 208행 ×182열의 심벌을 포함하는데, 하나의 심벌은 1 바이트에 대응한다.

DVD 데이터 프레임을 디코딩하기 위해, 다음과 같은 절차:

·프레임 수에 따라 데이터를 입력하고 분류하는 단계

·ECC 블록을 디인터리빙하는 단계

·ECC 블록을 수평으로 정정하는 단계(PI-정정; 내측 정정)

·ECC 블록을 수직으로 정정하는 단계(PO-정정; 외측 정정)

·멀티패스: 필요한 경우, 수평뿐만 아니라 수직 정정을 수행하는 단계

·데이터 프레임을 디스크램블링하는 단계

·데이터 프레임에 대해 EDC(에러 검출 코드) 검사를 수행하는 단계

가 수행된다.

두 가지 유형의 정정:

·수평: 208개의 행을 (182, 172, 11) RS 코드를 이용해서 하는 정정

·수직: 182개의 열을 (208, 192, 17) RS 코드를 이용해서 하는 정정

이 데이터 플로우 동안에 수행된다.

본 발명에 따르면, 하나의 ECC 블록용 데이터를 보유하는 하나의 SRAM 뱅크(11)와 입력 버퍼(2)가 사용된다. 제1 정정 패스, 소위 "내측1" 정정은 동작 중에 행해지는 반면에, 멀티패스 정정은 내장 SRAM 뱅크(11)에서 행해진다. 두 가지 정정 프로세스 동안에 데이터-플로우에 대한 간단한 설명이 다음에서 제공된다. 제1 정정 프로세스 동안에, 블록(ECC_n)의 복조 데이터 스트림이 소형의 내장 SRAM1(2)("입력 버퍼"로 언급됨)에 저장된다. 블록(ECC_n)의 정정이 내장 SRAM1(2)에서 동작 중에 수행된다. 내측1 정정 후에, 블록(ECC_n)의 데이터는 외장 SDRAM(3)에 전달되며, 다음의 직교 패스를 위한 상태 비트가 상태 메모리(12)에서 설정된다.

제2 정정 프로세스에서, 외장 SDRAM(3)에서 전체 블록(ECC_n)을 수신한 후에, 이전 블록(ECC_{n -1})의 멀티패스 정정된 데이터가 내장 SRAM2(11)로부터 외장 SDRAM(3)으로 다시 판독되는 반면 블록(ECC_n)은 SDRAM(3)으로부터 SRAM2(11)로 복사된다.

데이터를 복사는 동안에, 상태 메모리(12)가 판독되고 삭제 위치가 계산된다. 내장 SRAM2(11)에서 전체 블록(ECC_n)을 수신한 후에, 멀티패스 정정이 시작된다. 획득 공정과 멀티패스 공정 모두는 상호간에 독립적으로 이루어진다.

도 1에 획득 및 수평 패스(1)의 블록도가 도시되어 있다. 입력 제어기(1)가 블록(ECC_n)의 하나의 행을 입력 버퍼(2)에 저장한다. 입력 버퍼(2)의 크기는 바람직하게는, 다음에 수신된 행을 저장하는 한편 현재 행을 정정하는 것을 허용하기 위해 행 당 바이트 수가 적어도 두 배이다. 입력 제어기(1)는 스트리밍 불연속을 검출한다. 하나의 행(바이트/프레임)보다 적은 임의의 불연속이 입력 버퍼(2)에서 즉시 처리된다. 하나 이상의 행의 스트리밍 불연속이 검출되는 경우, 이 정보가 저장되며 그 행은 디인터리버(4)에 의해 SDRAM(3)의 올바른 위치에 기록된다. 하나의 행을 완료한 후에, 입력 제어기(1)는 수평 신드롬 유닛(5)을 작동시킨다. 수평 신드롬 유닛(5)은 입력 버퍼(2)로부터 그 행을 판독해서 변경된 신드롬 및 삭제 다항 식을 계산한다. 키 솔버 및 치엔 유닛(key solver and Chien unit, 6)이 방정식을 풀고 에러 값 및 위치를 정정 유닛(7)에 전달한다. 제1의 10개의 획득 에러의 위치가 제1 삭제 메모리(8)에 저장된다. 정정 유닛(7)이 입력 버퍼(2) 내의 블록(ECC_n)의 데이터를 바이트방식 액세스시에 행 단위로 정정한다. 행이 정정 가능하지 않은 경우, 그 행의 번호가 정정 가능하지 않은 것으로 표시된다. 따라서, 상태 비트가 그 행에 첨부되어, 획득된 코드워드가 올바른지 여부를 나타낸다. 하나의 행을 정정한 후에, 입력 제어기(1)로부터 행 번호 정보를 고려해서, 그 행은 디인터리버(4)를 거쳐 외장 SDRAM(3)으로 전달된다. 필요한 경우, 디인터리버(4)는 입력 제어기(1)에 의해 검출되는 스트리밍 불연속을 정정하기 위해 SDRAM(3)에서 행 방식으로 점프한다. 완벽한 블록(ECC_n)을 획득한 후에, 제2의 멀티패스 정정 프로세스가 개시된다. 이 때, 정정 가능하지 않은 것은 다음의 직교 프로세스에서 삭제부로 사용된다.

SDRAM(3)에서 하나의 전체 블록(ECC_n)을 수신한 후에, 데이터가 SRAM2(11)에 복사된다. 다음 블록 ECC_{n +1}이 SRAM1(2)을 통해 스트리밍되는 동안에, 수직 및 후속적으로 멀티패스 정정이 내장 SRAM2(11)에서 수행된다. 멀티패스 정정의 프로세스 플로우가 도 2에 도시되어 있다. 도면에서, 한 쌍의 숫자가 제공되는 경우에, 괄호안의 숫자는 수평 정정을 가리키는 반면에, 괄호가 없는 숫자는 수직 정정을 가리킨다. 복사 유닛(9)이 블록(ECC_n)의 데이터를 내장 SRAM2(11)에 복사한다. 또한 위 에서 언급한 상태 비트를 "내측1" 패스의 상태 메모리(12)에 매핑하며 정정 가능하지 않은 에러의 삭제 위치를 계산하는데, 이 위치는 제2 삭제 메모리(10)에 기록된다. 제2 삭제 메모리(10)는 최대 16개의 행/10개의 열의 위치를 저장하는데, 이 행/열은 이전 정정 프로세스에서 정정 가능하지 않았다. 전체 블록(ECC_n)을 수신한 후에, 제어 유닛(14)이 작동된다. 제어 유닛(14)은 코드워드의 최종 기록 상태를 상태 메모리(12)로부터 판독한다. 이 상태에 따라, 코드워드를 위한 프로세스가 시작된다. 신드롬 발생기(5)는 최종 직교 프로세스의 삭제부를 판독해서 코드워드의 신드롬을 계산한다. 신드롬을 계산한 후에, 신드롬과 최종 직교 삭제 위치를 이용해서 키 솔버 및 치엔(6) 검색 알고리즘을 작동시킨다. 정정 유닛(7)은 바이트방식 액세스시에 SRAM2(11) 내의 ECC 블록을 정정하고, 코드워드의 상태를 상태 메모리(12)에 다시 저장한다. 출력/디스클램블러(13)가 데이터 스트림을 디스크램블링하고, 에러 검출 코드 검사를 수행하며, 데이터를 DRAM 트랙 버퍼 영역에 다시 복사한다. 나아가, 출력/디스크램블러(13)가 섹터 필터링을 수행할 수 있다.

프로세스 플로우에 필요한 메모리는 다음과 같이 요약될 수 있다:

·삭제 메모리1, SRAM1의 행 당 10 바이트

·상태 메모리, 390 비트 = 49 바이트

·삭제 메모리2, 16 바이트

·SRAM1 < 4 킬로바이트

·SRAM2 37856 바이트

도 3은 SRAM 동작의 더욱 상세한 타이밍 구조를 도시한다. SRAM과 SDRAM 사이의 스트림이 멀티패스 정정을 위해 남겨진 시간을 감소시킨다. 도 1과 도 2 에서 설명된 두 개의 프로세스가 분리된다는 것이 도면으로부터 인식될 수 있다. 입력 버퍼(2)로부터 SDRAM(3)으로의 스트림은 데이터 입력단에 상당히 짧게 링크되는 반면에, SDRAM(3)으로부터 SRAM2(11)로의 스트림과 SRAM2(11)로부터 SDRAM(3)으로의 스트림은, SDRAM(3)로의 버스가 비어 있을 때마다 임의로 송신될 수 있다. 이것은 오직 SDRAM버퍼의 속도에만 의존한다.

본 발명은 리드-솔로몬 프로덕트 코드의 소프트-디시젼 디코딩(soft-decision decoding)에 이용 가능하다. 본 발명은 또한 리드-솔로몬 프로덕트 코드로 에러를 정정하기 위한 시스템에 이용 가능하다.

Claims (10)

1. 인코딩된 데이터 스트림의 에러를 정정하는 방법으로서,

   - 복조된 데이터 스트림을 입력 버퍼(2)에 저장하는 단계;

   - 입력 버퍼(2)에서 복조된 데이터를 수평으로 정정(PI-정정)하는 제1 정정 프로세스를 동작 중에(on-the-fly) 수행하는 단계;

   - 정정 후에, 데이터를 스트리밍 불연속을 정정하는 디인터리버(4)를 거쳐 외장 DRAM(3)에 전달하는 단계;

   - 데이터를 외장 DRAM(3)으로부터 복사 유닛(9)을 통해, 외장 DRAM(3)에서보다 고속의 데이터 처리를 위한 내장 SRAM(11)로 복사하는 단계;

   - 내장 SRAM(11)에서 복조된 데이터를 수평 및 수직으로 정정하는 멀티패스 정정을 시작하는 단계; 및

   - 멀티패스 정정 후에, 정정된 데이터를 내장 SRAM(11)으로부터 출력/디스크램블러(13)를 통해 외장 DRAM(3)로 다시 복사하는 단계를 포함하고,

   데이터 스트림은 데이터 행 및 열로 구성되는 데이터 프레임을 포함하는,

   인코딩된 데이터 스트림의 에러를 정정하는 방법.
2. 제1 항에 있어서,

   하나의 데이터 행보다 적은 스트리밍 불연속이 입력 버퍼(2)에서 즉시 정정되는 반면에, 하나 이상의 데이터 행의 스트리밍 불연속이 외장 DRAM(3)에서 정정되는, 인코딩된 데이터 스트림의 에러를 정정하는 방법.
3. 제1 항 또는 제2 항에 있어서,

   디인터리빙을 위해 외장 DRAM(3)을 사용하는 단계를 더 포함하는, 인코딩된 데이터 스트림의 에러를 정정하는 방법.
4. 제1 항 또는 제2 항에 있어서,

   상기 데이터 행 및 열은 데이터 프레임 내의 에러를 정정하기 위한 수평 및 수직 패리티 데이터를 포함하는 것을 특징으로 하는, 인코딩된 데이터 스트림의 에러를 정정하는 방법.
5. 제1 항 또는 제2 항에 있어서,

   입력 버퍼(2)의 크기가 데이터 프레임의 행 당 바이트 수의 적어도 두 배인 것을 특징으로 하는, 인코딩된 데이터 스트림의 에러를 정정하는 방법.
6. 제1 항 또는 제2 항에 있어서,

   입력 버퍼(2)가 SRAM인 것을 특징으로 하는, 인코딩된 데이터 스트림의 에러를 정정하는 방법.
7. 제1 항 또는 제2 항에 있어서,

   데이터 프레임의 행이 에러를 갖는 지의 여부를 나타내는 상태 비트를 상태 메모리(12)에 저장하는 단계를 더 포함하는, 인코딩된 데이터 스트림의 에러를 정정하는 방법.
8. 인코딩된 데이터 스트림의 에러를 정정하는 디바이스로서,

   - 복조된 데이터 스트림을 저장하고 복조된 데이터를 수평으로 정정(PI-정정)하는 제1 정정 프로세스를 동작 중에 수행하기 위한 입력 버퍼(2);

   - 정정 후에, 스트리밍 불연속을 정정하는 디인터리버(4)를 거쳐 데이터가 전달되는 외장 DRAM(3);

   - 정정된 데이터에 대해 복조된 데이터를 수평 및 수직으로 정정하는 멀티패스 정정을 수행하기 위한 내장 SRAM(11)으로서, 외장 DRAM(3)에서보다 고속의 데이터 처리가 수행되는, SRAM(11);

   - 데이터 프레임을 외장 DRAM(3)에서 내장 SRAM(11)으로 복사하는 수단(9);

   - 멀티패스 정정 후에, 정정된 데이터를 내장 SRAM(11)에서 외장 DRAM(3)으로 다시 복사하는 수단(13); 및

   - 디인터리빙을 하거나, 외장 DRAM(3)에서 스트리밍 불연속을 정정하기 위한 디인터리버(4)를 포함하고,

   데이터 스트림은 데이터 행 및 열로 구성되는 데이터 프레임을 포함하는, 인코딩된 데이터 스트림의 에러를 정정하는 디바이스.
9. 삭제
10. 기록 매체로부터 판독하거나 기록 매체에 기록하기 위한 장치에 있어서,

    인코딩된 데이터 스트림의 에러를 정정하기 위해, 제1 항 또는 제2 항에 따른 방법을 사용하는 것을 특징으로 하는, 기록 매체로부터 판독하거나 기록 매체에 기록하기 위한 장치.

Images