KR19990036347A - 멀티트랙 저장 포맷에 있어서 트랙방향의 버스트 오류정정 방법및 장치 - Google Patents

멀티트랙 저장 포맷에 있어서 트랙방향의 버스트 오류정정 방법및 장치 Download PDF

Info

Publication number
KR19990036347A
KR19990036347A KR1019980701015A KR19980701015A KR19990036347A KR 19990036347 A KR19990036347 A KR 19990036347A KR 1019980701015 A KR1019980701015 A KR 1019980701015A KR 19980701015 A KR19980701015 A KR 19980701015A KR 19990036347 A KR19990036347 A KR 19990036347A
Authority
KR
South Korea
Prior art keywords
symbol
decoding
word
word pair
error
Prior art date
Application number
KR1019980701015A
Other languages
English (en)
Inventor
루도비쿠스 마리누스 게라르두스 마리아 톨루이젠
콘스탄트 파울 마리 요제프 바겐
Original Assignee
엠. 제이. 엠. 반캄
코닌클리케 필립스 일렉트로닉스 엔. 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠. 제이. 엠. 반캄, 코닌클리케 필립스 일렉트로닉스 엔. 브이 filed Critical 엠. 제이. 엠. 반캄
Publication of KR19990036347A publication Critical patent/KR19990036347A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927Decoding strategies
    • H03M13/293Decoding strategies with erasure setting
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

멀티트랙 저장시에 트랙방향의 버스트 오류정정을 하는 방법 및 장치는, 그 각각이 복수의 심볼을 갖는 제 1 및 제 2 선형 블록 코드에 근거한 오류보호 코드 포맷을 구비한다. 양쪽 코드로부터 취한 1개의 워드로 구성되고, 상기 워드가 피벗심볼을 공통으로 갖는 각각의 워드쌍 중에서, 후자의 워드는 서로 다른 트랙교차 방향을 갖는다. 각각의 개별 심볼은 이와 같은 한 개의 워드쌍으로 이루어진 피벗심볼을 형성한다. 본 발명의 방법에서는, 먼저 이러한 피벗심볼을 공통으로 갖는 오류 디코드 가능한 워드쌍을 디코드한다. 다음의 워드쌍은 후자의 피벗심볼에 대해 최소한으로 자리이동한 후, 디코드되며, 이때, 이러한 자리이동은 가장 최근의 디코딩 기준으로 균일하지 않게 수행된다. 그후, 본 발명의 방법에서는, 자리이동과 디코딩 단계를 교대로 수행한다.

Description

멀티트랙 저장 포맷에 있어서 트랙방향의 버스트 오류정정 방법 및 장치
발명의 배경
본 발명은, 복수의 심볼에 근거한 제 1 및 제 2 선형 블록 코드를 구비하고, 각각의 개별 심볼이 피벗심볼(pivot symbol)을 공통으로 가지며 서로 다른 트랙교차(cross-track) 방향을 갖는 양쪽 코드로부터 취한 1개의 워드로 구성된 워드쌍의 피벗심볼을 형성하는 오류보호 코드 포맷을 근거로 하여 멀티트랙 저장시에 트랙방향의 버스트 오류정정을 하는 방법에 관한 것이다.
본 발명에 비해 다소 제한된 분야를 포괄하는, 소위 다이아몬드 코드(Diamond code)에 기초한 오류정정 방법은, 본 출원인에게 권리 양도된 미국 특허출원 제 08/304,000호(PHN14909) 및 미국 특허출원 제 08/535,155호(PHN15107)에 개시되어 있다. 마찬가지로, 배타적 콘벌류션 코드(convolutional code)에 기초한 단일 및 멀티트랙 오류정정 방법에 대해서는, 본 출원인에게 권리 양도된 미국특허 제 4,395,768호 및 제 4,486,882호(PHQ81009)에 각각 기재되어 있다. 이러한 다이아몬드 코드 포맷은, 제 1 워드가 테이프를 따라 배치된 복수의 트랙을 횡단하여 배치되는 한편, 제 2 워드가 동일한 복수의 트랙을 횡단하여 배치되지만 이와 다른 테이프 교차 방향을 갖고 배치되는 것이라고 설명할 수 있다. 이러한 포맷에서, 패리티 심볼 뿐만 아니라 사용자 심볼은 양쪽 코드로부터의 1개의 워드의 중복에 의해 보호된다. 상기 코드들은 멀티비트 심볼에 근거한 순환 또는 반순환 코드(semi-cyclic code)로, 특히 (단축된) 리드-솔로몬 코드(Reed-Solomon code)이다. 이러한 다이아몬드 포맷의 이점은, 전체 코드가 블록 코드에 대한 엄격한 요구조건을 고수하지 않으면서도 유한한 물리 블록 내에서 완전히 독립적으로 존재할 수 있는 유한 임펄스 응답코드라는 것이다. 상기 2개의 개별 코드에 대해 다른 선형 블록 코드들이 사용될 수 있다는 점에서 본 발명의 범위는 상기 다이아몬드 코드와 연관되어 확장가능하다. 상기한 최종 임펄스 응답 뿐만 아니라 멀티비트 심볼에 대한 제약은 어떠한 필요조건도 아니다. 간략화를 위해, 이하에서는 다이아몬드 코드라는 용어를 사용한다.
그런데, 상기한 다이아몬드 포맷의 인코딩은 트랙방향의 버스트 오류에 근거한 고장 모델을 명백히 고려의 대상으로 하지 않아, 그 포맷이 저장 테이프 매체에 사용될 때, 자기, 광학 또는 여타의 테이프에 관계없이, 픽업 헤드 및 여러 가지의 다른 기계적 안내부품을 따라 움직이는 테이프와 관련된 스크래치에 의해 트랙방향의 버스트가 발생할 수 있다. 고장의 또 다른 원인은 기록동작 또는 판독동작 시에 일어나는 1개 또는 그 이상의 헤드의 파손이다. 따라서, 본 발명은 현존하는 코드 포맷을 사용하여 개량된 보호를 제공할 수 있는 방법에 대한 요구를 충족시키기 위한 것이다.
발명의 요약
결국, 본 발명의 목적은, 다른 무엇보다도, 정적 또는 동적의 트랙방향의 버스트 오류가 일어난 경우에 그것의 이론적인 오류 보호의 최대량에 근접할 수 있는 다이아몬드 또는 이와 유사한 오류 보호 코드를 최적으로 디코딩하기 위한 방법을 제공함에 있다. 따라서, 본 발명의 일면에 따르면, 본 발명은, 동적 트랙 오류를 정정하기 위해,
오류 디코드 가능한 워드쌍을 제 1 피벗심볼로 디코드하는 단계와,
가장 최근에 디코드된 워드쌍의 피벗심볼에 대해 최소의 자리이동을 갖는 제 2 피벗 심볼로 다음의 워드쌍을 정의하여, 상기 다음의 워드쌍의 제 2 디코딩에 착수하되, 상기 최소의 자리이동을 상기 가장 최근의 디코딩 기준으로 균일하지 않게 하는 단계와,
상기 제 2 디코딩의 완료 후, 상기 정의 및 착수 동작을 반복 순환하는 단계를 구비한 것을 특징으로 한다.
상기 비균일한 자리이동 방법은, 트랙방향의 오류 버스트의 원인에 무관하게, 트랙 오류에 대해 최적의 보호를 달성할 수 있다는 것이 판명되었다. 상기한 피벗심볼의 최소한의 자리이동이란, 제 1 코드로 이루어진 워드가 1개의 워드 위치만큼 자리이동하거나, 제 2 코드로 이루어진 워드가 1 위치만큼 자리이동하거나, 양쪽의 코드 워드가 각각 1 위치만큼 자리이동한다는 것을 의미한다. 그러나, 이것보다 큰 자리이동은 허용되지 않는다.
이에 반해, 상기한 콘벌루션 코드는 극히 직선적인 인코딩을 허용한다. 그러나, 특히 버스트 말단의 신호화가 명확하고도 명백한 방식으로 수행될 수 없기 때문에, 트랙방향의 버스트 오류에 대한 인코딩은 종종 비확정적이다.
바람직하게는, 상기 제 1 및 제 2 선형 블록은 멀티비트 심볼에 근거한 순환 또는 반순환 코드이다. 이를 위해서는 다양한 고장 모델에 대해 강건하며 디코딩과정이 직선적인 것으로 알려진 다이아몬드 포맷이 적당하다. 워드쌍 디코딩의 실제적인 결과의 관점에서 다양한 서로 다른 방법이 적용될 수 있다.
또한, 본 발명은 멀티트랙 저장 포맷에 있어서 트랙방향의 버스트 오류를 정정하는 장치에 관한 것이다. 본 발명에 대한 다양한 부가적인 이점들은 청구범위의 종속항에 언급될 것이다.
본 발명에 대한 상기한 발명내용 및 이점을 이하의 바람직한 실시예를 참조하여, 특히 다음의 첨부도면을 참조하여 보다 상세히 설명한다:
도 1은 본 발명의 일 실시예에 따른 인코딩에 대한 상세도이고,
도 2는 다양한 코드 심볼의 상대적 위치관계를 나타낸 것이며,
도 3은 오류 정정 가능한 블록 내부의 심볼 배치를 나타낸 것이고,
도 4는 오류 정정 과정에 대한 모식도이며,
도 5는 디코더에 대한 구성의 일례를 나타낸 것이고,
도 6은 디코더에 대한 서로 다른 하드웨어적 대응관계를 나타낸 것이며,
도 7은 디코딩 과정을 나타낸 흐름도이고,
도 8은 멀티트랙 버스트 오류의 발생을 예시적으로 나타낸 도면이다.
바람직한 실시예에 대한 상세한 설명
도 1은 본 발명의 일 실시예에 따른 인코딩에 대한 상세도로서, 이해를 돕기 위해 다양한 코드어의 크기를 작게 잡은 것이다. 이와 관련하여, 제 2도는 다양한 코드 심볼의 상대적 위치관계를 나타낸 것이다. 1.1, 2.1 및 3.1로 시작하는 3개의 정보심볼 스트림이 존재한다. 4.1 및 5.1로 각각 시작하는 2개의 제 1 검사심볼 스트림이 존재한다. 또한, 6.1 및 7.1로 각각 시작하는 2개의 제 2 검사심볼 스트림이 존재한다. 상기 제 1 및 제 2 검사심볼의 개수는 동일할 필요는 없다. 심볼 그 자체는 1 또는 그 이상의 비트를 가질 수 있지만, 8비트가 일반적이다. 기록매체 상에서, 각각의 행은 관련된 각각의 정보트랙에 저장될 수 있다. 제 1 검사심볼은 도 2에 첫 번째 사각형으로 나타낸 한 개의 열에 기초하여 생성된다. 제 2 검사심볼은 도 2에 두 번째 사각형으로 나타낸 대각선 방향의 심볼 문자열에 기초하여 생성된다. 필요한 경우에는, 상기 제 2 코드어는 더 큰 인터리빙 정도(depth of interleaving)를 가질 수 있는데, 예를 들어, 제 2 코드의 특정한 워드는 매 두 번째, 세 번째 등의 열에 있는 심볼을 갖는다. 또 다른 다양한 포맷이 도 1에 도시된 코드 포맷을 벗어나지 않으면서 본 발명이 속한 기술분야의 당업자에게 자명할 것이다.
도 1에 있어서, 제 1 검사심볼 4.9 및 5.9를 생성하기 위해, 데이터 심볼 1.9, 2.9 및 3.9가 제 1 정렬상태로 좌측으로부터 제 1 인코더의 입력에 도착한다. 간략을 기하기 위해, 블록 150에서의 인코딩에 의해 발생되는 지연은 무시한다. 지연 블록(152)은 제 2 정렬상태를 형성하기 위한 재정렬을 수행한다. 각각의 지연은 1개의 열 주기만큼 차이가 나며, 4주기에서 명목상 제로까지 감소한다. 제 2 인코더(154)의 입력에는, 그 특정한 순간에 도착하여 제 2 정렬상태를 달성하는 심볼을 표시하였다. 이와 같이 받은 5개의 심볼로부터 제 2 인코더는 2개의 제 2 검사심볼 6.10 및 7.11을 생성한다. 지연 블록 156에서 제 2 검사심볼은 제 1 인코더(150)의 입력에서의 제 1 정렬상태와 일치하도록 지연된다. 이러한 지연 또한 1개의 열 주기만큼 차이가 나며, 제 1 인코더(150)의 입력에 도착하는 제 2 검사심볼을 각각 6.7 및 7.9로 나타내었는데, 이들은 거기에 입력되는 데이터 심볼과 동일한 열에 속한다. 이는 제 1 인코더가 화살표 158로 나타낸 것 같이 저장매체에 전송될 수 있는 정확한 열을 생성한다는 것을 의미한다. 상기 2개의 인코더의 위치를 교체하여, 인코드되지 않은 데이터가 먼저 제 2 인코더(154)의 입력에 도착하도록 구성할 수도 있다. 그러나, 이 경우에는 더 큰 지연을 일으킬 수 있다. 인코딩에 필요한 매트릭스의 승산은 적절히 프로그램된 표준 하드웨어를 사용하여 또는 특정 목적의 하드웨어에 의해 수행될 수 있다. 2가지 코드가 충분한 유사성을 갖는다면, 인코더의 일부를 공용으로 사용할 수도 있다.
도 3은 오류 정정 가능한 블록 내부의 심볼 배치를 나타낸 것이다. 본 실시예 뿐만 아니라 후술하는 또 다른 실시예에 대해서도, 0∼7로 번호가 붙여진 8개의 데이터 트랙과, 8∼11로 번호가 붙여진 제 1 오류검사 워드를 갖는 4개의 트랙과, 12∼13으로 번호가 붙여진 제 2 오류검사 워드를 갖는 2개의 트랙이 존재한다. 이 포맷에 있어서는, 제 1 코드어가 도면에 수직으로 진행하는 한편, 제 2 코드어는 좌측 상단으로부터 우측 하단으로 45°의 각도로 대각선 방향으로 진행한다. 원리상으로는, 이러한 두 종류의 코드어는 테이프 축에 대해 경사진 각도로 진행할 수 있다. 실제 코드 레벨에서 D로 나타낸 블록은 예를 들어 각각이 8비트로 이루어진 사용자 데이터 심볼을 구비한다. 그 우측에 DD로 나타낸 삼각형은 값 0을 갖는 더미 데이터 심볼을 포함한다. 또한, C1 및 C2로 나타낸 블록은 제 1 및 제 2 검사심볼을 구비한다. 상기 참고문헌에서 설명한 바와 같이, (반)순환 코드를 사용할 때, 도 3에 도시된 유한한 형태의 심볼 외부에서는, 사용자 심볼 D의 내용이 영향을 받지 않는다. 따라서, 이것은 유한 임펄스 응답 코드에 해당한다. 또한, 코드어 그 자체는 블록 코드, 일반적으로는 단축된 리드-솔로몬 코드의 구성원소이다. 비록 상기한 유한 임펄스 응답 특성을 포기한다는 의미를 함축하고 있지만, 실제적으로는 또 다른 선형 코드가 마찬가지로 사용될 수 있다. 상기 종래의 문헌에는 도시된 포맷에 대한 다양한 변형에 대해 기술되어 있지만, 본 발명에서는 이를 무시하기로 한다.
트랙 오류의 디코딩
도 4는 오류정정 과정, 특히 트랙 오류의 디코딩에 대한 오류정정 과정을 나타낸 것이다. 이와 관련하여, 먼저 디코딩에 대한 수학적인 배경을 설명한다. 제 1 코드는 심볼 길이 d1을 갖고, 제 2 코드를 심볼 길이 d2를 갖는다고 가정하자. 도 3에서, 이들은 각각 5와 3의 값을 갖는다. 별개의 코드어에 대해, 2t+e≤d-1 심볼을 수정하도록 길이 d가 허용되는데, 이때, t는 오류심볼의 개수이며, e는 삭제심볼의 개수이다. 먼저, 2가지 코드가 혼합하여 생성된 코드 C에 대해, 트랙 수로 표시되는 최소 길이는 최소한 d1+d2-1과 같다는 것이 증명될 수 있으며, 후술하는 방법에 따르면 충분한 성분 길이가 주어진다면, 버스트 길이에 무관하게 그리고 버스트의 수에 대한 변동에 무관하게 적절한 복수의 트랙을 교정할 수 있다는 것이 증명된다. 도 4에는 해칭된 블록으로 피벗심볼이 도시되어 있는데, 도면에서 볼 수 있듯이, 이러한 피벗심볼은 2가지 코드 양쪽으로부터 이루어진 1개의 코드어의 일부를 형성한다.
먼저, 하기 식에 따라 삭제되지 않은 올바른 최근 심볼의 집합 T(i,j)를 정의한다:
T(i,j)={(u,v)|1≤v<j,u-v≤(i-j)}U{(u,v)|j≤v≤n,u-v>(i-j)}
도 4에는, 실제의 피벗심볼을 공유하는 2가지 워드 사이에 대략 위치하며, 실제의 수직 워드의 상부 심볼과 실제의 대각선 워드의 하부 심볼을 제외한 영역에 위치한 2개의 삼각형 내부에 놓인 X표로 나타낸 심볼이 도시되어 있다. C1 워드 내부의 피벗심볼을 삭제 심볼로 표시하면서, 상기 피벗 심볼을 통해 C1 워드를 디코드하는데, 이때, C1 워드는 피벗심볼 자체를 계산에 포함시키지 않은채 N1개의 오류심볼과 R1개의 삭제심볼을 갖는다고 가정한다. 상기 피벗심볼은, 예를 들어 채널 심볼의 복조 오류를 통해 그 자체가 이미 삭제심볼로 될 수 있다는 점을 주목해야 한다.
더우기, 상기 피벗심볼을 삭제심볼로 표시하지 않으면서, 피벗심볼을 통해 상기한 C2 워드를 디코드하는데, 실제로는 삭제된 피벗심볼의 교정을 수행하고, 그 후에 문제가 되는 워드쌍 중에서 다른 워드를 디코드하여 이것을 검사한다. 상기 C2 워드가 N2개의 오류 심볼과 R2개의 삭제 심볼을 포함하고, 하기 수학식 1과 같다고 가정한다:
2(N1 + N2) + R1 + R2 ≤ d1 + d2 - 2
다음에, 상기 피벗심볼을 삭제심볼로 표시하면서, 피벗심볼을 통해 상기 C1 워드를 디코드한다. 이러한 과정은 디코딩 과정을 수행하기 이전에 수행되거나 수행되지 않을 수 있다.
다음에, 워드의 디코딩에 대한 신뢰도 양 Δ를, C1 워드의 디코딩이 실패한 경우에는 오류 및 삭제의 개수에 대한 이전의 차이가 유지되지 않는다는 점에서, Δ1:=0과 같이 정의한다. 그렇지 않은 경우에는 Δ1:=d1-2ω1-R1-1이 된다. 이때, ω는 수정이 이루어진 삭제 횟수를 계수하지 않으면서 디코더에 의해 제안된 오류정정 횟수를 나타낸다. 마찬가지로, 디코딩 과정 중에 피벗심볼이 삭제되지 않는 상기 C2 워드에 대해서는(복조 오류와 같은 일부 다른 메카니즘을 거쳐 이러한 피벗심볼이 삭제될 수도 있다), Δ2:=d2-2ω2-R2가 된다. 한쌍을 이루는 2개의 워드에 대해 상기한 과정은 교체될 수도 있다.
이에 따라, 상기 피벗심볼을 통해 워드들 중에서 적어도 1개의 워드에 대한 디코딩은 정확한 결과를 제공한다. 그렇지 않은 경우에는, 2N1+R1+1≥d1과 2N2+R2≥d2가 성립하는데, 이는 상기 수학식 1과 일치하지 않는다.
이하에서는, 대각선 방향의 디코딩이 틀린 경우에, Δ2≤Δ1-1이 설립한다는 것을 증명하겠다. 그러나, 전송된 대각선과 수신된 대각선은 기껏해야 N2+ω2 심볼만큼 차이가 생길 수 있다. 실제로는, 그것들은 최소한 d2-R2 심볼만큼 차이가 나므로, N2+ω2≥d2-R2이다. 따라서, Δ2=d2-2ω2-R2≤2N2-d2-R2가 된다. 그러나, 수직방향의 디코딩이 정확한 경우에는, N1=ω1이 되어, Δ1=d1-2N1-R1-1이 된다. 상기 수학식 1로부터, 다음 식이 성립한다.
Δ2 - Δ1 ≤ 2(N1+N2) + R1 + R2 + 1 - (d1+d2) ≤ -1.
수직방향의 디코딩이 틀린 경우에는 역이 성립한다. 상기한 명제에 근거하여, 다음과 같은 디코딩 과정이 구성된다.
· 먼저, 피벗심볼 그 자체를 삭제된 것으로 신호화하면서 피벗심볼을 통해 C1 워드를 디코드하고, 상기 피벗심볼을 통해 C2 워드를 디코드한다. Δ1 및 Δ2 량은 전술한 것과 같이 정의된다.
· 가장 큰 Δ값을 갖는 디코딩 안을 받아들이고, 동일한 값을 갖는 경우에는, 양쪽 안을 모두 받아들인다.
· 양쪽의 디코딩 안을 받아들이면, 새로운 피벗심볼은 (i,j+1)이 되는데, 이것은 새로운 2개의 워드가 다음의 디코딩을 위해 취해지도록 피벗심볼이 최소한으로 자리이동한다는 것을 의미하고, 단지 수직방향의 디코딩 안만을 받아들이면, 새로운 피벗심볼은 (min(n,i+1),(j+1))이 되는데, 이것은 이전의 C2 워드를 유지한 채 새로운 C1 워드만이 다음의 디코딩을 위해 취해지도록 피벗심볼이 최소한으로 자리이동한다는 것을 의미하지만, 이러한 방법은 하부 테이프 모서리의 경계를 횡단하지 않도록 할 수 있으며, 대각선 방향의 디코딩 안만을 받아들이면, 새로운 피벗심볼은 (max(1,i-1),j)가 되는데, 이것은 이전의 C1 워드를 유지한 채 새로운 C2 워드만이 다음의 디코딩을 위해 취해지도록 피벗심볼이 최소한으로 자리이동한다는 것을 의미하지만, 이러한 방법은 상부 테이프 모서리의 경계를 횡단하지 않도록 할 수 있다.
이에 따라, 상기한 수학식 1을 만족시키고 최근 심볼이 집합 T(i,j)가 어떠한 오류나 삭제를 포함하지 않는다면, 상기한 과정은 최소한 1개의 디코딩 안을 생성하며, 이러한 임의의 허용된 디코딩 안은 정확함은 물론, 다음의 피벗심볼 (i',j')와 관련된 최근심볼의 집합 T(i',j')가 어떠한 오류나 삭제를 포함하지 않게된다는 것을 증명할 수 있다.
상기 수학식 1을 만족시키고 집합 T(i,j) 내부의 모든 위치가 정확한 심볼을 포함한다면 상기 디코딩 과정은 정확한 결과를 생성한다. T(i,j)에 대한 요구사항은 피벗심볼 (i,j)=(n,0)에 의해 자동적으로 만족된다. 따라서, 피벗심볼 (n,0) 근처에서 디코딩을 개시하여 오류가 생긴 트랙 수의 1배와 삭제된 트랙 수를 합한 것이 (d1+d2-1)보다 작으면, 정확한 디코딩 결과가 얻어진다. 즉, 상기한 과정은 경계조건 dT≥d1+d2-1에 의해 보장되는 트랙 오류정정의 가능성을 실현할 수 있는데, 이때, dT는 트랙 수로 표시된 최소 길이를 나타낸다.
피벗심볼이 상부 행에 근접하여 위치한 경우에는, 그 열에는 거의 오류가 존재하지 않게 되므로, 수직방향의 디코딩이 확실히 정확하게 된다. 실제로, 위치 (1,j), (2,j), …, (i-1,j)는 오류나 삭제 모두를 포함할 수 없으므로, N1+R1≤i-1이다. 그 결과, 2i≤d1+R1+1이면,
2N1 + (R1 + 1) = 2(N1 + R1) - R1 + 1 ≤ 2(i-1) - R1 + 1 ≤d1
이 되어, 틀린 디코딩이 불가능하게 된다. 즉, 2i≤d1+R1+1이면, 수직방향의 디코딩 안은 그것의 신뢰도 Δ1에 무관하게 허용될 수 있다. 마찬가지로, 2(n-1+1)≤d1+R2이면, 대각선 방향의 디코딩이 허용될 수 있다. 이러한 변형에 따라, 상기 디코딩 과정은 2가지 디코딩 안을 더욱 빈번하게 받아들이고, 그 결과, 더욱 신속하게 동작한다.
집합 T(i,j)를 오류와 삭제가 완전히 없지 않은 상태로, 피벗심볼 (i,j) 부근에서 디코딩을 개시하면, 상기 수학식 1을 만족한다 하여도, 상기 디코딩 과정이 반드시 정확한 결과를 생성하지 않는다. 예를 들어, C1 및 C2에 대해 이진의 (3,2,2) 코드를 취하고, 수신한 스트립 R이 그것의 상단 행에 '1' 만을 갖고 그 이외의 위치에는 '0' 만을 갖는다고 가정한다. DT(C)=3이기 때문에, R은 트랙 가중치(track weight) 1을 가지므로, R은 전체가 제로인 스트립으로 디코드된다. 또한, 피벗심볼 (3,2) 부근에서 디코딩을 개시한다고 가정한다. 대각선 방향의 디코더는 오류를 검출한다. 수직방향의 디코딩에 의해, 피벗심볼은 삭제된 후, '1'로 디코드된다. 그후, 새로운 피벗심볼은 (3,3)이 되어 동일한 상황에 놓이게 되며, 위치 (3,3)은 '1'로 디코드되어, 새로운 피벗심볼은 (3,4)가 되고, 이하의 과정 또한 마찬가지이다.
상기한 과정은 허용된 출력이 행을 변화시키지마자 그 행을 삭제하도록 변형될 수 있다. 이러한 식으로 하여, 잘못된 행이 점진적으로 삭제된다. 피벗심볼 (n,0)에 대해 이러한 변형된 과정을 개시하면, 다음 식을 만족하는 N개의 잘못된 행과 R개의 삭제된 행으로 모든 오류패턴을 정확히 디코드하게 된다:
2N + R ≤ d1 + d2 - 2
하지만, 국부적 조건인 상기 수학식 1이 모든 위치에 대해 만족한다면, 원래의 과정도 마찬가지로 잘못된 트랙의 집합이 열 방향으로 서로 다른 오류패턴에 대처할 수 있다.
도 5는 무작위 오류의 디코딩을 위해 도 1에 도시된 장치에 적용시킨 공지된 디코더 구성에 대한 블록도이다. 좌측에, 완전한 제 1 코드의 심볼이 원칙적으로 디코드될 수 있도록 장치의 입력측으로부터 도착한다. 블록 159는 제 1 코드어에 대한 디코더이다. 디코딩은 순간적이어서 심볼의 순서가 디코딩에 의해 영향을 받지 않는다고 가정한다. 다음에, 심볼들이 블록 160에서 단조 감소하는 지연(D)에 의해 지연되어, 제 2 코드어의 개별적인 심볼이 제 2 디코더(162)의 입력측에서 재정렬된다. 이때의 디코딩 또한 순간적이라고 가정한다. 디코딩 결과가 만족스러운 경우에는, 지연단 160과 비교할 때 역의 지연값을 갖는 제 2 지연단(164)을 통해 상기 제 2 디코더(162)의 출력이 사용자에게 직접 전달된다. 그렇지 않은 경우에는, 상기 제 2 디코더(162)의 출력은 제 2 지연단(164) 및 제 3 디코더단(166)을 거쳐 사용자에게 전달된다. 후자의 경우에는, 제 1 코드어가 블록 159와 하드웨어를 공유할 수 있는 제 3 디코더단으로 주어진다. C1과 C2가 충분히 유사한 경우에는, 블록 162도 마찬가지로 공유할 수 있다. 그후, 출력 168에서 사용자 심볼이 주어진다. 필요한 경우에는, 상기 블록 160 및 162를 반복하도록 함으로써 제 2 코드어를 다시 재구성할 수 있다.
도 6은 디코더에 대한 서로 다른 하드웨어적 대응관계를 나타낸 것으로, 특히 본 발명에 따른 트랙방향의 버스트 오류를 디코딩하는 디코더에 대한 하드웨어적 대응관계를 나타낸 것이다. 입력 60은 다양한 심볼 스트림으로 이루어진 트랙방향의 병렬 수신신호를 상징한다. 입력소자(62)는 이들 스트림이 디코더의 내부동작에 동기되도록 이들 스트림을 관리한다. 예를 들어, 테이프 구동속도가 피드백 메카니즘을 통해 일정하게 유지되고, 상기 병렬 스트림은 단일의 심볼 스트림으로 변환될 수 있다. 전체적인 제어는 다양한 다른 서브시스템과 대화를 수행하는 블록 68 내부에 위치한다. 블록 66은 전체 제어블록(68)의 명령에 따라 입력 스트림을 메인 메모리(72)에 기록하는 과정을 제어한다. 블록 70은 전체 제어블록(68)의 명령에 따라 메인 메모리(72)로부터의 입력 스트림의 판독과정을 제어한다. 블록 66과 블록 70은 상호간의 대화를 통해 메모리 액세스 충돌을 피한다. 블록 74는 메인 메모리(72)에서 판독된 워드쌍을 수신하여 디코딩 그 자체를 수행하는 디코더이다. 2가지 디코딩 과정에 대한 신뢰도가 검사되고, 필요한 경우에는 심볼에 대한 교정이 지속되어, 이후에 사용하기에 적합한 올바른 정보만이 출력 78에서 출력된다. 블록 76에서는, 최소한의 자리이동이 결정되고, 새로운 워드쌍을 읽기 위해 메인 메모리(72) 내부의 관련된 새로운 메모리 주소가 할당된다. 일한 정보는 전체 제어블록(72)에 전달되어, 제어블록으로부터 메인 메모리 내부에 물리적 주소가 발생된다. 전체 제어로부터 블록 76 및 74의 열에 대한 동기제어는 화살표로 나타낸 것 같이 통신이 이루어진다. 출력 78에서 출력되는 사용자 데이터는 라인 80 위에 존재하는 오류 평가 신호를 수반한다.
도 7은 본 발명에 따른 디코딩 과정을 나타낸 흐름도이다. 블록 20에서, 시스템이 설정되고 필요한 저장공간이 할당되며, 디코드될 심볼에 대한 액세스가 구성된다. 블록 22에서, 피벗심볼이 예를 들어 첫 번째 열의 바닥에 위치한 심볼이 되도록 설정된다. 블록 24에서는, 상기 피벗심볼을 포함하는 C1 워드가 디코드되고, 이때, 상기 피벗심볼은 삭제심볼로 표시된다. 블록 25에서는, 피벗심볼을 포함하는 C2 워드가 디코드된다. 블록 26에서는, 2개의 양 Δ1과 Δ2가 비교된다. 블록 28에서는, 상기 2가지 Δ량이 같은 상황이 발생했는지를 검사한다. 같으면, 블록 40에서, 피벗심볼이 1열 만큼 최소한으로 자리이동하여, 새로운 열의 워드와 새로운 대각선 방향의 워드를 제공한다. 블록 30에서는, 열에 대한 최상의 결과를 검출한다. 검출된 경우에는, 블록 42에서, 이전의 대각선 방향의 C2 워드를 유지하면서, 피벗심볼이 1열 만큼 최소한으로 자리이동한다. 블록 32에서는, 대각선 방향에 대한 최상의 결과를 검출한다. 검출된 경우에는, 블록 44에서, 이전의 열방향의 C1 워드를 유지하면서, 피벗심볼이 우측 상단으로 1개의 대각선 위치로 최소한으로 자리이동한다. 블록 34에서는, 양자의 디코드된 워드가 허용할 수 없는 결과를 생성하였는지 어떤지를 검사한다. 그후, 블록 46에서, 오류 플래그가 설정되고, 새로운 피벗심볼이 선택된다. 상기 오류가 교정될 수 없는 경우에는, 다음의 C1 워드, 그리고 다음의 C2 워드 모두를 선택하도록 직선 경로가 설정되어, 피벗심볼이 수평방향으로 최소한으로 자리이동한다. 블록 36에서는, 디코딩이 완료되었는지 여부를 검사한다. 완료되지 않은 경우에는, 시스템이 블록 22로 이동하여 피벗과 이와 관련된 열방향의 워드 및 대각선 방향의 워드를 설정한다. 완료된 경우에는, 블록 38에서 시스템이 종료한다.
도 8은 도 3에 도시된 오류 보호 포맷에 따라 교정가능한 멀티트랙 버스트 오류의 발생을 예시적으로 나타낸 도면이다. 오류심볼 버스트는 X표로 표시된 블록으로 이루어진 행으로 나타내었다. 먼저, 피벗심볼은 좌측 하단 모서리의 임의의 위치에서 시작된다. 길이는 각각 d1=5, d2=3이므로, 신뢰도 양은 각각 Δ1=4-ω, Δ2=3-2ω2이다.
Δ1 ≥ Δ2이고, ω1 ≤ ω2
인 경우에는, 상기 피벗심볼의 이동은 수직방향이 된다.
Δ1 < Δ2이고, ω1 > ω2
인 경우에는, 대각선 방향으로 이동이 된다.
이러한 피봇심볼의 위치를 일련의 점으로 표시하였다. 상기한 디코딩 과정은 실제적인 오류 패턴을 고려하여 본 발명의 범주 내에서 변형가능하다는 것은 자명하다.

Claims (9)

  1. 복수의 심볼에 근거한 제 1 및 제 2 선형 블록 코드를 구비하고, 각각의 개별 심볼이 피벗심볼을 공통으로 가지며 서로 다른 트랙교차 방향을 갖는 양쪽 코드로부터 취한 1개의 워드로 구성된 워드쌍의 피벗심볼을 형성하는 오류보호 코드 포맷을 근거로 하여 멀티트랙 저장시에 트랙방향의 버스트 오류를 정정하는 방법에 있어서, 동적 트랙 오류를 정정하기 위해,
    오류 디코드 가능한 워드쌍을 제 1 피벗심볼로 디코드하는 단계와,
    가장 최근에 디코드된 워드쌍의 피벗심볼에 대해 최소의 자리이동을 갖는 제 2 피벗 심볼로 다음의 워드쌍을 정의하여, 상기 다음의 워드쌍의 제 2 디코딩에 착수하되, 상기 최소의 자리이동을 상기 가장 최근의 디코딩 기준으로 균일하지 않게 하는 단계와,
    상기 제 2 디코딩의 완료 후, 상기 정의 및 착수 동작을 반복 순환하는 단계를 구비한 것을 특징으로 하는 버스트 오류정정 방법.
  2. 청구항 제 1 항에 기재되고, 멀티비트 심볼에 근거한 것을 특징으로 하는 버스트 오류정정 방법.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 선형 블록 코드는 순환 또는 반순환 코드인 것을 특징으로 하는 버스트 오류정정 방법.
  4. 제 1 항, 제 2 항 또는 제 3 항에 있어서,
    상기 디코딩 단계에서는 디코드되는 별개의 워드 각각에 대해 한 개의 신뢰도 값을 할당하고, 상기 정의 단계에서는, 상대적으로 더 높은 신뢰도로 디코드된 워드를 최종적으로 디코드된 것으로 받아들이면서, 사전에 특정된 더 낮은 신뢰도로 디코드된 워드를 이미 디코드된 워드쌍으로부터 다음의 워드쌍 내부에 유지하는 것을 특징으로 하는 버스트 오류정정 방법.
  5. 제 4 항에 있어서,
    워드쌍의 임의의 워드가 최소한 임계 디코딩 신뢰도 레벨에 도달하는 경우에, 그 워드를 최종적으로 디코드된 것으로 받아들이는 것을 특징으로 하는 버스트 오류정정 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 워드쌍의 디코딩 단계에서 쌍을 이루는 각각의 워드에 신뢰도 값을 할당하고, 상기 정의 단계에서는, 이미 디코드된 워드쌍으로부터 양쪽의 워드가 동일한 신뢰도로 디코드될 경우에, 후자의 워드 모두를 최종적으로 디코드된 것으로 받아들이는 것을 특징으로 하는 버스트 오류정정 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    워드쌍에 대한 디코딩 단계는 2개의 워드 중 정확히 한 개의 워드 내부에 실제 피벗심볼을 삭제심볼로 신호화하면서 시작되는 것을 특징으로 하는 버스트 오류정정 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    워드쌍의 양쪽 워드에 대한 신뢰도가 임계값 이하인 경우에, 후자의 워드 모두를 오류 표시하는 것을 특징으로 하는 버스트 오류정정 방법.
  9. 복수의 심볼에 근거한 제 1 및 제 2 선형 블록 코드를 구비하고, 양쪽 코드로부터 취한 1개의 워드로 구성된 각각의 워드쌍 중에서, 상기 워드들이 한 개의 피벗심볼을 공통으로 가지며 서로 다른 트랙교차 방향을 갖도록 하여, 각각의 개별 심볼이 상기한 1개의 워드쌍으로 이루어진 피벗심볼을 형성하도록 하는 오류보호 코드 포맷을 근거로 하여 멀티트랙 저장시에 트랙방향의 버스트 오류를 정정하는 장치에 있어서,
    오류 디코드 가능한 워드쌍을 제 1 피벗심볼로 디코드하는 디코딩 수단과,
    가장 최근에 디코드된 워드쌍의 피벗심볼에 대해 최소의 자리이동을 갖는 제 2 피벗 심볼로 다음의 워드쌍을 정의한 후, 상기 다음 워드쌍의 디코딩에 착수하도록 상기 디코딩 수단에 대해 활성 신호를 발생하되, 상기 최소의 자리이동이 상기 가장 최근의 디코딩 기준으로 균일하지 않게 하는 선택수단을 구비하고,
    상기 디코딩 수단은 상기 디코딩 이후에 상기 선택수단에 대해 활성 신호를 발생하는 출력을 갖는 것을 특징으로 하는 버스트 오류정정 장치.
KR1019980701015A 1996-06-13 1997-05-22 멀티트랙 저장 포맷에 있어서 트랙방향의 버스트 오류정정 방법및 장치 KR19990036347A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96201646 1996-06-13
EP96201646.5 1996-06-13

Publications (1)

Publication Number Publication Date
KR19990036347A true KR19990036347A (ko) 1999-05-25

Family

ID=8224078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980701015A KR19990036347A (ko) 1996-06-13 1997-05-22 멀티트랙 저장 포맷에 있어서 트랙방향의 버스트 오류정정 방법및 장치

Country Status (8)

Country Link
US (1) US5910961A (ko)
EP (1) EP0850473B1 (ko)
JP (1) JPH11510945A (ko)
KR (1) KR19990036347A (ko)
CN (1) CN1118822C (ko)
AT (1) ATE228705T1 (ko)
DE (1) DE69717405T2 (ko)
WO (1) WO1997048097A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360203B (en) * 2000-03-18 2004-01-21 Notetry Ltd Steering mechanism for moving a domestic appliance
US20030079161A1 (en) * 2001-10-22 2003-04-24 Verboom Johannes J. Optimized data storage system and method for optical storage system
JP2004080508A (ja) * 2002-08-20 2004-03-11 Nec Electronics Corp 誤り訂正符号の復号方法、そのプログラム及びその装置
US6792391B1 (en) * 2002-11-15 2004-09-14 Adeptec, Inc. Method and system for three disk fault tolerance in a disk array
US7093159B1 (en) * 2002-12-12 2006-08-15 Adaptec, Inc. Method and system for four disk fault tolerance in a disk array
WO2006012599A2 (en) * 2004-07-22 2006-02-02 Seachange International, Inc. Data error control
US7844877B2 (en) * 2005-11-15 2010-11-30 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205324A (en) * 1977-12-23 1980-05-27 International Business Machines Corporation Methods and means for simultaneously correcting several channels in error in a parallel multi channel data system using continuously modifiable syndromes and selective generation of internal channel pointers
US4201976A (en) * 1977-12-23 1980-05-06 International Business Machines Corporation Plural channel error correcting methods and means using adaptive reallocation of redundant channels among groups of channels
NL7804673A (nl) * 1978-05-02 1979-11-06 Philips Nv Systeem voor het overdragen van binaire informatie over een aantal kanalen.
BE890280A (fr) * 1981-09-09 1982-03-09 Belge Lampes Mat Electr Mble Dispositif de codage et de decodage base sur un code de convolution
GB2149156B (en) * 1983-11-04 1987-10-21 Gen Electric Co Plc A method of encoding and decoding
US4648091A (en) * 1984-07-02 1987-03-03 General Electric Company Apparatus and method for decoding error correction coded information
US4870645A (en) * 1988-04-20 1989-09-26 Aspen Peripherals Corp. Single syndrome generator for forward and reverse read of high density magnetic tape and method therefor
US5136592A (en) * 1989-06-28 1992-08-04 Digital Equipment Corporation Error detection and correction system for long burst errors
US5255272A (en) * 1991-02-25 1993-10-19 Storage Technology Corporation Predictive tape drive error correction apparatus
WO1995023384A2 (en) * 1994-02-16 1995-08-31 Philips Electronics N.V. Error correctable data transmission method and device based on semi-cyclic codes
US5487077A (en) * 1994-05-23 1996-01-23 International Business Machines Corporation Location dependent variable error correction processing for multi-track recording media using variable length coding means
ATE245846T1 (de) * 1994-12-23 2003-08-15 Koninkl Philips Electronics Nv Verfahren und vorrichtung zur schrägspurdatenaufzeichnung unter verwendung eines reed-solomon-produktkodes, solche daten enthaltender einheitlicher träger und einen solchen träger enthaltende kassette

Also Published As

Publication number Publication date
DE69717405T2 (de) 2003-07-17
US5910961A (en) 1999-06-08
CN1118822C (zh) 2003-08-20
WO1997048097A1 (en) 1997-12-18
EP0850473A1 (en) 1998-07-01
CN1198832A (zh) 1998-11-11
DE69717405D1 (de) 2003-01-09
JPH11510945A (ja) 1999-09-21
ATE228705T1 (de) 2002-12-15
EP0850473B1 (en) 2002-11-27

Similar Documents

Publication Publication Date Title
KR0163566B1 (ko) 에러 정정 방법
KR920006998B1 (ko) 다수 바이트 에러 교정 방법
KR100781916B1 (ko) 기록 매체, 및 기록 및 재생 장치
US9455749B2 (en) Combination error and erasure decoding for product codes
US7178086B2 (en) Direct partial update of CRC/ECC check bytes
US20070204188A1 (en) Error correction method and reproduction apparatus
KR19990036347A (ko) 멀티트랙 저장 포맷에 있어서 트랙방향의 버스트 오류정정 방법및 장치
KR101058159B1 (ko) 리드-솔로몬 프로덕트 코드를 위한 에러 정정 방법
US20070198904A1 (en) Error correction processing apparatus and error correction processing method
US9165601B2 (en) Method and apparatus for decoding and correcting a first byte based on a status of a second byte adjacent to the first byte and in response to a failure to decode the first byte
US6856660B1 (en) Signal processing method and apparatus and disk device using the method and apparatus
US7493550B1 (en) Device and method for detecting and correcting errors in a data stream
KR100223821B1 (ko) 디지탈 비데오 디스크 시스템의 에러정정 회로 및 방법
US9472237B1 (en) Systems and methods for side-track aided data recovery
JP2001144628A (ja) データ転送装置
JPS6342343B2 (ko)
JPH05225716A (ja) 消失訂正装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee