JPH11510945A - 多重トラック記憶フォーマットにおけるトラックワイズのバースト誤り訂正方法及び装置 - Google Patents

多重トラック記憶フォーマットにおけるトラックワイズのバースト誤り訂正方法及び装置

Info

Publication number
JPH11510945A
JPH11510945A JP10501384A JP50138498A JPH11510945A JP H11510945 A JPH11510945 A JP H11510945A JP 10501384 A JP10501384 A JP 10501384A JP 50138498 A JP50138498 A JP 50138498A JP H11510945 A JPH11510945 A JP H11510945A
Authority
JP
Japan
Prior art keywords
symbol
word
decoding
word pair
pivot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10501384A
Other languages
English (en)
Inventor
ルドヴィクス マリヌス ヘラルダス マリア トルフイゼン
コンスタント パウル マリー ヨゼフ バッフェン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH11510945A publication Critical patent/JPH11510945A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927Decoding strategies
    • H03M13/293Decoding strategies with erasure setting
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 多重記憶におけるトラックワイズのバースト誤り訂正方法及び多重記憶におけるトラックワイズのバースト誤り訂正装置は、各々が複数のシンボルを有する第1及び第2線形ブロックコードに基づく誤り保護コードを有している。双方のブロックコードからの1つづのワードから成る各ワード対のワードは、ピボットシンボルを共通に有し、且つ相対的に異なるトラック交差方位を有している。各個々のシンボルは斯様な1つのワード対のピボットシンボルを形成する。本発明による方法では先ず、斯様なピボットシンボルを共通に有している誤り−復号化可能なワード対を復号化する。次のワード対は前記後者のピボットシンボルに対して最小量シフトさせてから復号化する。斯様シフト工程は最新の復号化結果に基づいて行なうのであって、シフト量は一定ではない。又、シフト及び復号化工程は交互に行なうようにする。

Description

【発明の詳細な説明】 多重トラック記憶フォーマットにおけるトラックワイズのバースト誤り訂正方 法及び装置発明の背景 本発明は、各々が複数のシンボルに基づく第1及び第2線形ブロックコードを 含み、且つこれら双方のブロックコードからの1つづつのワードから成る各ワー ド対のワードが、ピボットシンボルを共通に有すると共に相対的に異なるトラッ ク交差方位を有して、各個々のシンボルがワード対のピボットシンボルを形成す るようにした誤り保護コードフォーマットに基づく多重トラック記憶におけるト ラックワイズのバースト誤りを訂正する方法に関するものである。 本発明に対して幾分範囲が限定されている所謂ダイヤモンドコードに基づく誤 り訂正案が、いずれも本願の譲受人による米国特許出願第08/304000号 (PHN14909)及び米国特許出願第08/535155号に記載されてい る。同様に、専ら畳込みコードに基づく単一及び多重トラックの誤り訂正案が、 それぞれ本願の譲受人による米国特許第4395768号及び第4486882 号(PHQ81009)に開示されている。ダイヤモンドコードフォーマットは 、第1ワードがテープに沿って走行している複数のトラックを横切って配置され 、これに対し第2ワードが同じく複数のトラックを横切るも、テープを別の方位 で横切って配置されるものとして表現することができる。このフォーマットでは 、ユーザシンボル並びにパリティシンボルが、双方のコードからの1つのワード の冗長性によって保護される。コードは多重ビットシンボル、特に(短縮)−リ ード−ソロモンコードに基づく巡回又は半巡回コードである。ダイヤモンドフォ ーマットの利点は、全部のコードが、有限の物理ブロック内に完全に納めること ができるも、ブロックコードに対する厳格な要求に固執されない有限インパルス 応答コードであると言う点にある。本発明は、ダイヤモンドコードについて言え ば、2つの別個のコードに対して他の線形ブロックコードを使用することができ ると言う点で範囲を広げることができる。多重ビットシンボルの制限並びに最終 イ ンパルス応答は不可欠のものではない。なお、簡潔のために以後も時々「ダイヤ モンドコード」なる用語を使用する。 現在、ダイヤモンドフォーマットの符号化は、そのフォーマットを記憶テープ 編成に用いた場合におけるトラックワイズのバースト誤りに基づく不良モデルを 全く苦にしなくなり、磁気的なものであろうと、光学的等のものであろうと、斯 様なトラックワイズのバースト誤りは、ピックアップヘッド及び他の様々な機械 的案内素子に沿って移動するテープに関連する引き掻ききずによって生じたりす る。他の不良の原因は、書込みか、読取り操作時のいずれかにおける1つ以上の ヘッドの故障によるものである。そこで本発明者等は、既存のコードフォーマッ トに対して、誤りを改善保護する戦略の必要性を感じたのである。発明の概要 従って、本発明の目的は特に、静的又は動的なトラックワイズのバースト誤り がある場合に、理論的に最大量の誤り保護をし得ることになるダイヤモンド及び 同様な誤り保護コードの最適な復号化戦略を提供することにある。 本発明によるバースト誤り訂正方法は、動的なトラック誤りを訂正するために 、該誤り訂正方法が: 第1ピボットシンボルを有する誤り復号化可能なワード対を復号化する工程と ; 第2ピボットシンボルを有する次のワード対を、最も新しく復号化したワード 対のピボットシンボルに対して最小のシフト量を有するように規定し、且つ前記 最小のシフト量が最も新しい復号化に基づくように不定なものとして、前記次の ワード対を復号化する第2の復号化に着手する工程と; 前記第2の復号化の完了時に、前記ワード対の規定及び復号化処置の着手を周 期的に巡回する工程 とを具えていることを特徴とする。 不定のシフト戦略が、斯様な動的なトラックワイズの誤りバーストに無関係に 、トラック誤りを最適に保護することを証明することができる。ピボットシンボ ルの最小量シフトとは、第1コードのワードが1ワード位置シフトされるか、又 は第2コードのワードが1ワード位置シフトされるか、又は双方のコードワード が互いに1ワード位置づつシフトされることを意味する。しかし、それより大き い シフトは許容されない。 これに対し、前記畳み込みコードは極めて直線的な符号化をすることができる 。しかし、トラックワイズのバースト誤りの復号化は、特にバーストの終了をか なり明快な方法で知らせることができないから、確定的なものでないことがよく ある。 第1及び第2線形ブロックコードは多ビットシンボルに基づく巡回又は半巡回 コードとするのが有利である。これは、様々な異なる不良モデルに対して強固で 、しかも復号化するのが簡単であることがわかっているダイヤモンドフォーマッ トに特有のことである。ワード対を復号化した実際の結果からみて、様々な戦略 を適用することができる。 本発明は多重トラック記憶フォーマットにおけるトラックワイズのバースト誤 り訂正用の装置にも関するものである。本発明の様々なさらなる有利な点は請求 の範囲の従属項に記載した通りである。図面の簡単な説明 以下本発明を図面を参照して実施例につき説明するに、ここに、 図1は符号化する例の詳細な線図であり; 図2は様々なコードシンボルの相対位置を示す図であり; 図3は誤り訂正可能ブロックにおけるシンボルの位置を示す図であり; 図4は誤り訂正法を示す図であり; 図5は模範的なデコーダ装置の例であり; 図6はデコーダの異なるハードウェアマッピングを示す図であり; 図7は復号化法のフローチャートであり; 図8は模範的な多重トラックバースト誤りの発生を示す図である。好適な実施例の詳細な説明 図1は符号化する例の詳細な線図であり、ここではわかり易くするために様々 なコードワードの大きさを小さくしてある。これに関連して、図2には様々なコ ードシンボルの相対位置を示してある。コードシンボルには、それぞれ1.1, 2.1,3.1で始まる情報シンボルの3つのストリームと、それぞれ4.1, 5.1で始まる第1チェックシンボルの2つのストリームと、それぞれ6.1, 7.1で始まる第2チェックシンボルの2つのストリームとがある。第1及び第 2チェックシンボルの数は必ずしも同じとする必要はない。それぞれのシンボル は本来1ビット以上とすることができるが、8ビットとするのが普通である。各 行のシンボルは記録担体における関連する各記憶トラック上に記憶させることが できる。第1チェックシンボルは図2に第1長方形によって示したような1つの 縦の列に基づいて発生させる。第2チェックシンボルは図2に第2長方形によっ て示したような斜めのシンボルストリームに基づいて発生させる。必要に応じ、 第2コードワードのインタリービングの深度は、例えば第2コードワードのうち の或る特定のワードが第2番目、第3番目等の列におけるコードシンボルを有す るように大きくすることができる。コードフォーマットは図1に示したものから 逸脱することなく種々変更し得ることは当業者に明らかである。 図1にて、データシンボル1.9,2.9及び3.9は、第1チェックシンボ ル4.9及び5.9を発生させるために第1エンコーダの入力端子に第1配列状 態にて左側から到来する。簡単化のために、ブロック150での符号化によって 生ずる遅延は無視してある。遅延ブロック152は第2配列状態を発生させるた めにシンボルの再整列を行なう。それぞれの遅延段での遅延は1列周期で異なり 、4周期から0までに低減する。第2エンコーダ154の入力端子には、遅延ブ ロックの遅延による特定瞬時に到来し、且つ第2配列状態にしてあるシンボルを 示してある。このようにして受信される5つのシンボルから第2エンコーダは2 つの第2チェックシンボル6.10及び7.11を発生する。遅延ブロック15 6にて、第2チェックシンボルは第1エンコーダ150の入力端子における第1 配列状態に一致するように遅延される。この場合の遅延も1列周期で異なり、第 1エンコーダ150の入力端子に到来する第2チェックシンボルを示すものはそ れぞれ6.9及び7.9であり、これらはこの第1エンコーダに到来するデータ シンボルと同じ列に属するものである。このことは、第1エンコーダが実際上矢 印158で示したような記憶媒体又は担体に転送し得る正しいシンボル列を発生 していることを意味する。2つのエンコーダブロックの位置を入れ換えて、符号 化してないデータを先ず第2エンコーダ154の入力端子に到来させることもで きる。しかし、こうするともっと遅延段を要することになる。符号化するのに必 要 なマトリックス乗算は適当にプログラムした標準のハードウェアによるか、又は 特殊目的用のハードウェアによって行なうことができる。2つのコードが十分な 類似性を有している場合には、両エンコーダの部分を共通に用いることができる 。 図3は誤り訂正可能ブロックにおけるシンボルの位置を示している。この例並 びに後述する例の場合には、0〜7で示した8つのデータトラックと、8〜11 で示した第1誤りチェックワードを有する4つのトラックと、12〜13で示し た第2誤りチェックワードを有する2つのトラックとがある。このフォーマット では、第1コードワードが図面で垂直方向に延在し、第2コードワードが頂部左 から底部へ45°の角度で斜めに延在する。原則として、両タイプのコードワー ドはテープ軸線に対して傾斜角度で延在させることができる。実際のコードレベ ルにおけるDにて示したブロックは、例えば8ビットづつのユーザデータシンボ ルを包含している。右側にDDにて示した三角形は値が0のダミーデータシンボ ルを包含している。C1及びC2で示したブロックはそれぞれ第1及び第2チェ ックシンボルを包含している。前記参考文献に説明されているように、半巡回コ ードを用いる場合には、図3に示した限られたシンボル以外には、ユーザシンボ ルDの内容に影響を及ぼすものはない。従って、これが有限インパルス応答コー ドである。コードワード自体はブロックコードの要素、一般に短縮リード−ソロ モンコードである。実際には他の線形コードも同じように用いることができるが 、これだと有限インパルス応答特性を損ねることになる。前記参考文献には図示 のフォーマットに対する様々な修正案が論じられているが、これらは本発明には 関係のないことである。トラック誤りの復号化 図4は、特にトラック誤りを符号化することに対する誤り訂正法を示している 。この点に関し、先ず復号化に関する数学的背景につき説明する。第1コードは シンボル距離d1を有し、第2コードはシンボル距離d2を有しているものとす る。図3では、これらのシンボル距離の値はそれぞれ5及び3である。個々のコ ードワードに対しては、シンボル距離dを2t+e≦d−1シンボルと矯正する ことができ、ここにtは誤りシンボルの数であり、eは消去シンボルの数である 。そこで先ず、2つのコードを併合したコードCの場合、最小距離は少なくとも d1 +d2−1に等しいトラック数にて表わされる距離となることを証明することが でき、しかも基本距離が十分であれば、実際上バースト長に無関係で、しかもバ ースト数の変化にも無関係に適当な多数のトラックを矯正できることを後述する 方法にて立証する。図4には先ず、ピボットシンボルをハッチを付したブロック として示してあり、これは図示のように2つのコードワードのどちらか一方から の1つのコードワードの一部を成すものである。 先ず、正確で、しかも消去されない一組のリーセント(最新の)シンボルT( i,j)を次式のように定義する。 T(i,j)={(u,v)|1 ≦v<j,u-v ≦(i-j)}U{(u,v)|j ≦n,u-v>(i-j)} 図4ではこれらのシンボルを×印にて示してあり、これらのシンボルは、実際の ピボットシンボルを共有しているも、実際の垂直方向のワードの上側シンボルと 実際の対角線方向のワードの下側シンボルとを除外したほぼ2つのワード間の2 つの三角形内にある。ピボットシンボルを通るC1ワードを復号化するには、こ のワード内のピボットシンボルを消去シンボルとしてマークし、即ちこのワード はN1個の誤りシンボルとR1個の消去シンボルとを有しているものとし、ピボ ットシンボルそのものは勘定に入れないようにして復号化する。なお、ピボット シンボルは、例えばチャネルシンボルの失敗復調によるもののように、それ自体 を予め消去シンボルとしておくことができる。 さらに、ピボットシンボルを通るC2ワードを復号化するには、このピボット シンボルを消去シンボルとしてマークしないで復号化し、実際には先ず、消去し たピボットシンボルの訂正を行い、この際のチェックを、当面のワード対の他方 のワードを復号化して行なうようにする。C2ワードがN個の誤りシンボルとR 2個の消去シンボルとを包含し、且つこれが次のようにも表わされるものとする 。 2(N1+N2)+R1+R2≦d1+d2−2 (1) ピボットシンボルを通るC1ワードは、ピボットシンボルを消去シンボルとし てマークしながら復号化する。ピボットシンボルを消去シンボルとしてマークす ることは、復号化に着手する前でも、後でもよい。 或るワードを復号化する信頼度の量Δは次ように規定する。即ち、誤りシンボ ル及び消去シンボルに対する前記不等式が成立しなくなるように、C1ワードの 復号化が失敗した場合にはΔ1:=0とする。さもなければ、Δ1:=d1−2 ω1−R1−1とする。ここにωはデコーダによって提出されるも、改めた消去 シンボルは考慮してない誤り訂正の数である。同様に、復号化で消去されるピボ ットシンボルを持たないC2ワード(これは復調誤りの如き、何等かの他の機構 により消去されるピボットシンボルを有することがある)に対する信頼度の量は 、Δ2:=d2−2ω2−R2として表わすことができる。ワード対の2つのワ ードに対する処理手順は入れ換えることができる。 ピボットシンボルを通るワードのうちの少なくとも1つのワードの復号化が正 しい結果になるものとする。さもなければ、2N1+R1+1≧d1となり、ま た2N2+R2≧d2となり、これは式(1)に一致しなくなる。 斜め方向の復号化が正しくない場合に、2Δ≦Δ1−1となることを証明する 。しかし、伝送される斜め方向のシンボルを受信したものは、最大でもN2+ω 2シンボル相違し得る。実際上、これらのシンボルは少なくともd2−R2シン ボル異なるために、N2+ω2≧d2−R2となる。従って、Δ2=d2−2ω 2−R2≦2N2−d2+R2となる。しかし、垂直方向の復号化は正しく、N 1=ω1となり、従って、Δ1=d1−2N1−R1−1となる。式(1)から 次式が成形する。 Δ2−Δ1≦2(N1+N2)+R1+r2+1−(d1+d2)≦−1 垂直方向の復号化が正しくない場合には逆のことが云える。先の提案に基づい て、次のような復号化処理手順が構成される。 ・先ず、消去シンボルとして知られたピボットシンボルを有するこのピボットシ ンボルを通るC1ワードを復号化し、且つそのピボットシンボルを通るC2ワー ドも復号化する。信頼度の量Δ1及びΔ2は前述したように規定する。 ・Δの値が最も大きい方の復号化案を受入れ、双方共に同じである場合には、双 方の案を受入れる。 ・双方の復号化案が受入れられる場合に、新規のピボットシンボルを(i,j+ 1)とする。このことは、次に復号化するのに2つの新規のワードがとられる ようにピボットシンボルを最小量シフトさせることを意味し; 垂直方向の復号化案しか受入れられない場合には、新規のピボットシンボルを (min(n,i+1),j+1)とする。このことは、次の復号化には新規の C1ワードだけをとり、旧のC2ワードはそのままとするようにピボットシンボ ルを最小量シフトさせることを意味するが、このやり方ではテープの下側エッジ のバリヤと交差させないようにする。 斜め方向の復号化案が受入れられる場合には、新規のピボットシンボルを(m ax(1,i−1),j)とする 。このことは次の復号化には新規のC2ワー ドだけをとり、旧のC1ワードはそのままとするようにピボットシンボルを最小 量シフトさせることを意味しているが、このやり方ではテープの上側エッジのバ リヤに交差しないようにする。 式(1)が満足され、且つ最新のシンボル組T(i,j)が誤り又は消去シン ボルを包含していない場合には、上記処理手順によって少なくとも1つの復号化 案を提示し、この案が正しくて、しかも次のピボットシンボル(i′,j′)に 関連するT(i′,j′)における最新のシンボル組が誤りシンボルも、消去シ ンボルも含まないことを証明することができる。 上記復号化の処理手順は、式(1)が満足され、且つシンボル組T(i,j) における全ての位置が正しいシンボルを包含している場合に正しい結果を出す。 T(i,j)に関する要求はピボットシンボル(i,j)=(n,o)で満足さ れる。従って、ピボットシンボル(n,o)のまわりで復号化を開始し、且つ誤 りトラックの数の2倍と、消去トラックの数との和が(d1+d2−1)より小 さければ、正しい復号化結果が得られる。即ち、復号化処理によって境界dT≧ d1+d2−1により保証されるトラックの誤り訂正をすることができ、ここに dTはトラック数で表わされる最小距離である。 ピボットシンボルが上側の行に近い所にある場合には、列方向にはごく僅かな 誤りしかなく、従って垂直方向の復号化は間違いなく正確なものとなる。実際上 、位置(1,j),(2,j),----- (i−1,j)には誤りシンボルも、消 去シンボルも含まれないため、N1+R1≦i−1となる。従って、2i≦d1 +R1+1の場合には、 2N1+(R1+1)=2(N1+R1) −R1+1 ≦2(i-1)-R1+1 ≦d1 となり、不正確な復号化は不可能である。即ち、2i≦d1+R1+1の場合に は、垂直方向の復号化案をその信頼度Δ1に無関係に受入れることができる。同 様に、斜め方向の復号化は、2(n−i+1)≦d2+R2の場合に常に受入れ ることができる。この変形として、復号化処理に前記2つの復号化案を容認する こともあり、こうすれば動作が速くなる。 誤り及び消去シンボルが全くないとは云えないシンボル組T(i,j)におけ るピボットシンボル(i,j)付近で復号化を開始する場合には、たとえ式(6 )が満足されても、この復号化処置によっては必ずしも正しい結果は得られなく なる。例えば、C1及びC2を2元の(3,2,2)コードとすると、受信され るストリップRは、その頂部行に“1”だけを有し、そのほかの所では“0”と なる。DT(C)=3とし、且つRがトラック荷重1を有する場合には、Rを全 て0のストリップに復号化すべきである。この場合には、ピボットシンボル(3 ,2)の付近で復号化を開始するものとする。斜め方向のコードシンボルデコー ダは誤りを検出する。垂直方向の復号化でピボットシンボルは消去され、その後 “1”に復号化される。新規のピボットシンボルは(3,3)であり、この場合 には位置(3,3)が“1”に復号化され、次の新規のシンボルは(3,4)と なり、以下順次復号化される。 復号化処置は、容認された出力がシンボル行を変えるや否や、その行を消去す ることにより変更することができる。こうして、誤った行を漸次消去する。この 変更処置をピボットシンボル(n,o)にて始める場合には、2N+R≦d1+ d2−2を満足するN個の誤った行と、R個の消去行を有する全ての誤りパター ンが正しく復号化される。しかし、元の復号化処理によっても、局所的な条件式 (1)がどこでも満足されるものとすれば、誤ったトラック組が列方向に相違し ている誤りパターンでもうまく処理することができる。 図5は図1の構成にならってランダム誤りを復号化する既知のデコーダ装置の ブロック図である。完全な第1コードワードのシンボルは、この装置の左側の入 力端子から到来し、原則としてこれらのシンボルを復号化することができる。ブ ロック159は第1コードワード用のデコーダである。このデコーダでの復号化 は瞬時的に行われると想定されるため、シンボルのナンバリングはこの復号化に よっては影響されない。次いで、それぞれのシンボルはブロック160にて単調 に低下する遅延量(D)で遅延され、遅延ブロック160は第2デコーダ162 の入力端子に第2コードワードの各シンボルを再整列させる。第2デコーダでの 復号化も瞬時的であると想定される。この第2デコーダでの復号化結果が満足の ゆくものである場合には、第2デコーダ162の出力を、遅延段160と比べて 逆の遅延値を有している第2遅延段164を経て直接ユーザへと転送することが できる。第2デコーダ162での復号化結果が満足のゆくものでない場合には、 第2デコーダ162の出力を第2遅延段164と第3デコーダ段166とを経て ユーザへと転送する。この後者の場合には第1コードワードが第3デコーダ段へ と与えられ、この第3デコーダ段のハードウェアはブロック159と共有するこ とができる。C1及びC2コードが十分に似ている場合にも、第2デコーダブロ ック162のハードウェアをブロック159と共有することができる。出力端子 168からはユーザシンボルが供給される。必要に応じ、ブロック160,16 2の作用を繰返すことによって再度第2コードワードを再構成することができる 。 図6は、特に本発明によるトラックワイズのバースト誤りを復号化するデコー ダの別のハードウェアマッピングを示している。入力60は様々なシンボルスト リームをトラックワイズに並列に受信する旨を表わしている。入力素子62はこ れらのシンボルストリームを管理して、これらがデコーダの内部動作に同期する ようにする。例えば、テープ駆動速度をフィードバック機構により一定に保って 、並列のシンボルストリームを単一のシンボルストリームに変換することができ る。全体的な制御はブロック68にて行われ、これは様々な他のサブシステムと やり取りする。ブロック66は主メモリ72への入力ストリームの書込みを制御 し、ブロック66も制御ブロックにより制御される。ブロック70は制御ブロッ ク68により制御されて、主メモリ72からの入力ストリームの読取りを制御す る。ブロック66,70は対話によりメモリのアクセス競合をなくすようにする 。ブロック74は主メモリ72から読取ったワード対を受取り、復号化を本来行 なうデコーダである。2つのワードの復号化の信頼度をチェックし、シンボルの 訂正を必要な限り長く維持し、さらに使用するのに好適な正しい情報を出力端子 78 に出力させる。ブロック76ではピボットシンボル最小シフト量を求め、新規の ワード対を読出すために主メモリ72における関連する新規のメモリアドレスを 査定する。この情報を総合制御ブロック68に転送し、これから主メモリの物理 アドレスを生成する。ブロック76,74と総合制御ブロック68との同期制御 は矢印にて示したようにして行われる。出力端子78におけるユーザデータには ライン80の誤り評価信号を付随させる。 図7は本発明による復号化法のフローチャートである。ブロック20ではシス テムをセット−アップし、必要な記憶スペースを割当て、復号化すべきシンボル へのアクセスを計画する。ブロック22では、ピボットシンボルを、例えば第1 列の底部シンボルとしてセット−アップする。ブロック24では、ピボットシン ボルを包含しているC1ワードを復号化し、ここでピボットシンボルを消去シン ボルとしてマークする。ブロック25では、ピボットシンボルを包含しているC 2ワードを復号化する。ブロック26では2つの量Δ1とΔ2とを突き合わせる 。ブロック28では、2つのΔの量間における或るつながりの発生を検出する。 ブロック40ではピボットシンボルを1列だけ最小量シフトさせて、新規の列ワ ードと新規の斜め方向のワードとを提示させる。ブロック30では、列方向にお ける最良の結果を検出する。この場合に、ブロック42では旧の斜めのC2ワー ドをそのままとして、ピボットシンボルを1列だけ最小量シフトさせる。ブロッ ク32では、斜めのC2ワードについての最良の結果を検出する。この場合に、 ブロック44では、旧の列のC1ワードはそのままとして、ピボットシンボルを 右上方向へ1対角位置にわたって最小量シフトさせる。ブロック46では復号化 した双方のワードが容認できない結果を生ずるかどうかを検出する。次いでブロ ック46にて誤りフラグをセットし、新規のピボットシンボルを選択する。誤り を矯正できない限り、直線経路で次のC1ワード及び次のC2ワードも選択して 、ピボットシンボルが水平方向に最小量シフトするようにする。ブロック36で は、復号化の用意ができているかどうかを検出する。この用意ができていない場 合には、システムをピボットシンボル設定用のブロック22へと進める。ブロッ ク38ではシステムを停止させる。 図8は図3に示した誤り保護フォトマットに従って訂正し得る模範的な多重ト ラックのバースト誤りの発生の様子を示す。誤りシンボルバーストを×印のブロ ックの行で示してある。先ず、ピボットシンボルは左下隅で任意にスタートする 。距離はd1=5,d2=3であるため、債務量はΔ1=4−ω;Δ2=3−2 ω2である。ピボットシンボルの移動方向は、 Δ1≧Δ2;ω1≦ω2 の場合には垂直方向である。 ピボットシンボルの移動方向は、 Δ1<Δ2;ω1>ω2 の場合には、斜め方向である。 ピボットシンボルの位置をドットのストリングとして示してある。復号化処置は 実際の誤りパターンを考慮しながら本発明のコンセプト内で変えることができる ことは明らかである。

Claims (1)

  1. 【特許請求の範囲】 1.各々が複数のシンボルに基づく第1及び第2線形ブロックコードを含み、且 つこれら双方のブロックコードからの1つづつのワードから成る各ワード対のワ ードが、ピボットシンボルを共通に有すると共に相対的に異なるトラック交差方 位を有して、各個々のシンボルがワード対のピボットシンボルを形成するように した誤り保護コードフォーマットに基づく多重トラック記憶におけるトラックワ イズのバースト誤りを訂正する方法において、動的なトラック誤りを訂正するた めに、該誤り訂正方法が: 第1ピボットシンボルを有する誤り復号化可能なワード対を復号化する工程 と; 第2ピボットシンボルを有する次のワード対を、最も新しく復号化したワー ド対のピボットシンボルに対して最小のシフト量を有するように規定し、且つ前 記最小のシフト量が最も新しい復号化に基づくように不定なものとして、前記次 のワード対を復号化する第2の復号化に着手する工程と; 前記第2の復号化の完了時に、前記ワード対の規定及び復号化処置の着手を 周期的に巡回する工程 とを具えていることを特徴とする多重記憶におけるトラックワイズのバースト 誤り訂正方法。 2.前記ブロックコードが多ビットシンボルに基づくものであることを特徴とす る請求の範囲1に記載の方法。 3.前記第1及び第2線形ブロックコードが巡回又は半巡回コードであることを 特徴とする請求の範囲2に記載の方法。 4.前記復号化が各個別のワードに信頼値を割り当て、且つ前記次のワード対の 規定工程が、低い特定の信頼度で復号化された復号化ワード対から、比較的高い 信頼度で復号化されたワードを最終的に復号化されるワードとして容認しながら 、次のワード対を規定することを特徴とする請求の範囲1,2又は3に記載の方 法。 5.或るワード対の任意のワードを、該ワードが或る復号化信頼度しきい値レベ ルに達する場合に、最終的に復号化されるワードとして容認することを特徴とす る請求の範囲4に記載の方法。 6.前記ワード対の復号化がワード対の各ワードに信頼値を割り当て、且つ前記 次のワード対の規定工程が、既に復号化したワード対の双方のワードが等しい信 頼度で復号化されている場合に、これらのワードを最終的に復号化したワードと して容認することを特徴とする請求の範囲1又は2に記載の方法。 7.ワード対の復号化が、2つのワードの一方にだけ実際のピボットシンボルを 消去シンボルとして知らせてから開始することを特徴とする請求の範囲1〜6の いずれかに記載の方法。 8.ワード対の双方のワードの信頼度が識別できないほどに小さい場合に、これ らのワードを誤りマーカーによってマークすることを特徴とする請求の範囲1〜 7のいずれかに記載の方法。 9.各々が複数のシンボルに基づく第1及び第2線形ブロックコードを含み、且 つこれら双方のブロックコードからの1つづつのワードから成る各ワード対のワ ードが、ピボットシンボルを共通に有すると共に相対的に異なるトラック交差方 位を有して、各個々のシンボルがワード対のピボットシンボルを形成するように した誤り保護コードフォーマットに基づく多重トラック記憶におけるトラックワ イズのバースト誤りを訂正する装置において、当該装置が: 第1ピボットシンボルを有する誤り−復号化可能なワード対を復号化する復 号化手段と、 最も新しく復号化したワード対のピボットシンボルに対して最小量のシフト で第2シンボルを有している次のワード対を規定し、且つ前記次のワード対の復 号化に着手するために前記復号化手段に対して起動信号を発生するための選択手 段と を具えており、前記最小量のシフトは最も新しい復号化結果に基づいて変わる ようにし、且つ前記復号化手段が、前記復号化に続いて前記選択手段用の起動信 号を発生する出力端子を有していることを特徴とする多重記憶におけるトラック ワイズのバースト誤り訂正装置。
JP10501384A 1996-06-13 1997-05-22 多重トラック記憶フォーマットにおけるトラックワイズのバースト誤り訂正方法及び装置 Abandoned JPH11510945A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96201646 1996-06-13
EP96201646.5 1996-06-13
PCT/IB1997/000581 WO1997048097A1 (en) 1996-06-13 1997-05-22 A method and apparatus for trackwise burst error correction in a multitrack storage format

Publications (1)

Publication Number Publication Date
JPH11510945A true JPH11510945A (ja) 1999-09-21

Family

ID=8224078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10501384A Abandoned JPH11510945A (ja) 1996-06-13 1997-05-22 多重トラック記憶フォーマットにおけるトラックワイズのバースト誤り訂正方法及び装置

Country Status (8)

Country Link
US (1) US5910961A (ja)
EP (1) EP0850473B1 (ja)
JP (1) JPH11510945A (ja)
KR (1) KR19990036347A (ja)
CN (1) CN1118822C (ja)
AT (1) ATE228705T1 (ja)
DE (1) DE69717405T2 (ja)
WO (1) WO1997048097A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509790A (ja) * 2005-11-15 2010-03-25 ラマト アット テル アビブ ユニバーシティ リミテッド 多段階誤り訂正方法及び装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360203B (en) * 2000-03-18 2004-01-21 Notetry Ltd Steering mechanism for moving a domestic appliance
US20030079161A1 (en) * 2001-10-22 2003-04-24 Verboom Johannes J. Optimized data storage system and method for optical storage system
JP2004080508A (ja) * 2002-08-20 2004-03-11 Nec Electronics Corp 誤り訂正符号の復号方法、そのプログラム及びその装置
US6792391B1 (en) * 2002-11-15 2004-09-14 Adeptec, Inc. Method and system for three disk fault tolerance in a disk array
US7093159B1 (en) * 2002-12-12 2006-08-15 Adaptec, Inc. Method and system for four disk fault tolerance in a disk array
WO2006012599A2 (en) * 2004-07-22 2006-02-02 Seachange International, Inc. Data error control

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205324A (en) * 1977-12-23 1980-05-27 International Business Machines Corporation Methods and means for simultaneously correcting several channels in error in a parallel multi channel data system using continuously modifiable syndromes and selective generation of internal channel pointers
US4201976A (en) * 1977-12-23 1980-05-06 International Business Machines Corporation Plural channel error correcting methods and means using adaptive reallocation of redundant channels among groups of channels
NL7804673A (nl) * 1978-05-02 1979-11-06 Philips Nv Systeem voor het overdragen van binaire informatie over een aantal kanalen.
BE890280A (fr) * 1981-09-09 1982-03-09 Belge Lampes Mat Electr Mble Dispositif de codage et de decodage base sur un code de convolution
GB2149156B (en) * 1983-11-04 1987-10-21 Gen Electric Co Plc A method of encoding and decoding
US4648091A (en) * 1984-07-02 1987-03-03 General Electric Company Apparatus and method for decoding error correction coded information
US4870645A (en) * 1988-04-20 1989-09-26 Aspen Peripherals Corp. Single syndrome generator for forward and reverse read of high density magnetic tape and method therefor
US5136592A (en) * 1989-06-28 1992-08-04 Digital Equipment Corporation Error detection and correction system for long burst errors
US5255272A (en) * 1991-02-25 1993-10-19 Storage Technology Corporation Predictive tape drive error correction apparatus
WO1995023384A2 (en) * 1994-02-16 1995-08-31 Philips Electronics N.V. Error correctable data transmission method and device based on semi-cyclic codes
US5487077A (en) * 1994-05-23 1996-01-23 International Business Machines Corporation Location dependent variable error correction processing for multi-track recording media using variable length coding means
ATE245846T1 (de) * 1994-12-23 2003-08-15 Koninkl Philips Electronics Nv Verfahren und vorrichtung zur schrägspurdatenaufzeichnung unter verwendung eines reed-solomon-produktkodes, solche daten enthaltender einheitlicher träger und einen solchen träger enthaltende kassette

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509790A (ja) * 2005-11-15 2010-03-25 ラマト アット テル アビブ ユニバーシティ リミテッド 多段階誤り訂正方法及び装置

Also Published As

Publication number Publication date
DE69717405T2 (de) 2003-07-17
US5910961A (en) 1999-06-08
CN1118822C (zh) 2003-08-20
KR19990036347A (ko) 1999-05-25
WO1997048097A1 (en) 1997-12-18
EP0850473A1 (en) 1998-07-01
CN1198832A (zh) 1998-11-11
DE69717405D1 (de) 2003-01-09
ATE228705T1 (de) 2002-12-15
EP0850473B1 (en) 2002-11-27

Similar Documents

Publication Publication Date Title
KR100781916B1 (ko) 기록 매체, 및 기록 및 재생 장치
KR0163566B1 (ko) 에러 정정 방법
JP3663377B2 (ja) データ記憶装置、読み出しデータの処理装置および読み出しデータの処理方法
US5247523A (en) Code error correction apparatus
US6661591B1 (en) Disk drive employing sector-reconstruction-interleave sectors each storing redundancy data generated in response to an interleave of data sectors
US7191382B2 (en) Methods and apparatus for correcting data and error detection codes on the fly
US9099160B2 (en) Method and system for error checking in bit-patterned media
JP2002279735A (ja) 誤り訂正方法
JPH11510945A (ja) 多重トラック記憶フォーマットにおけるトラックワイズのバースト誤り訂正方法及び装置
US20070198904A1 (en) Error correction processing apparatus and error correction processing method
KR101058159B1 (ko) 리드-솔로몬 프로덕트 코드를 위한 에러 정정 방법
US6678859B1 (en) Optical disk apparatus and data reading method
JP2005209286A (ja) データ記録方法、記録媒体及び再生装置
JP2000113607A (ja) 積符号誤り訂正装置および訂正方法
JPH03119575A (ja) 復調回路
KR20040067104A (ko) 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A72 Notification of change in name of applicant

Free format text: JAPANESE INTERMEDIATE CODE: A721

Effective date: 20040520

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050502