JPH0770175B2 - ディジタル信号再生方法 - Google Patents

ディジタル信号再生方法

Info

Publication number
JPH0770175B2
JPH0770175B2 JP59208193A JP20819384A JPH0770175B2 JP H0770175 B2 JPH0770175 B2 JP H0770175B2 JP 59208193 A JP59208193 A JP 59208193A JP 20819384 A JP20819384 A JP 20819384A JP H0770175 B2 JPH0770175 B2 JP H0770175B2
Authority
JP
Japan
Prior art keywords
error
correction
error detection
stored
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59208193A
Other languages
English (en)
Other versions
JPS6187278A (ja
Inventor
宏夫 岡本
正治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59208193A priority Critical patent/JPH0770175B2/ja
Publication of JPS6187278A publication Critical patent/JPS6187278A/ja
Publication of JPH0770175B2 publication Critical patent/JPH0770175B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1813Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタル信号再生装置に係り、特にディジタ
ルオーディオ用PCM信号の再生に好適なディジタル信号
の再生方法に関する。
〔発明の背景〕
PCM信号の再生を行なうディジタル信号再生装置では、
ジッタ吸収やデインターリーブを行なうために再生信号
を記憶回路に一旦記憶する。この場合、ドロップアウト
や大きなジッタのために再生信号の記憶が正しく行なわ
れず、記憶回路に前に記憶されていた再生信号が新しい
再生信号に書き直されずに残ってしまうことがある。こ
のような再生信号は誤りが検出されないため、検出もれ
データとなる。この問題に対処するために、従来の装置
では、特開昭56−65310号に記載のようにエラーフラグ
を全て誤りとしておいた後に再生信号を記憶する時に正
しいエラーフラグを書込んでいた。このような方法で
は、誤り検出を行なった後に記憶回路に記憶する装置で
は問題ないが、一旦記憶回路に記憶した後に誤り検出を
行なう装置では検出もれデータの発生を防止できない。
〔発明の目的〕
本発明の目的は、再生信号が記憶回路に正しく記憶され
ず、前に記憶されていた再生信号が残っている場合に、
この再生信号を誤りとして正しく検出することができる
ディジタル信号再生方法を提供することにある。
〔発明の概要〕
本発明は、誤り検出訂正を行なった後に、記憶回路の誤
り検出訂正符号が記憶されている部分に他のデータを書
き込んでおくことにより、前に記憶されていた再生信号
が次の再生信号を記憶する時に残ってしまっても誤り検
出訂正時に誤りとして検出できるようにしたものであ
る。
〔発明の実施例〕
以下、本発明の一実施例を第1図により説明する。
第1図は記憶回路上のデータの構成を示している。1は
1ブロックのデータを表わしており、128ブロックで1
フレームを構成している。2はPCM信号、3は第1の誤
り検出訂正符号、4は第2の誤り検出訂正符号である。
記録媒体上には後述するように各ブロックに同期信号及
び制御信号を付加して記録する。5及び6は誤り検出訂
正時に付加するエラーフラグを記憶する領域、7はエラ
ーフラグを記憶する時に同時に所定のデータを記憶する
領域である。エラーフラグを記憶回路上の誤り検出訂正
符号を記憶している領域に記憶することにより記憶回路
の容量を低減することができる。さらに、エラーフラグ
を記憶する時に、誤り検出訂正符号を記憶している他の
領域に所定の信号を記憶しておく。これにより、誤り検
出訂正符号は他の信号に書き換えられるため、次の再生
信号を記憶する時に記憶が正しく行なわれず、前の信号
が残るようなことがあっても、残った信号については誤
り検出時に誤りと判断されるため、誤り訂正及び誤り補
正を正しく行なうことができる。7に記憶する信号は例
えば“FF"のような特定の値でもよいし、またこの部分
に後述する制御信号等の他の情報を記憶してもよい。こ
のようにすれば記憶回路を効率よく使うことができる。
第2図は、記録時のブロック構成である。8は同期信
号、9はPCM信号に関連した制御信号である。また、PCM
信号2は28シンボル(1シンボル=8ビット)、第1の
誤り検出訂正符号3は4シンボルで1ブロックを構成し
ている。このように、PCM信号及び誤り検出訂正符号に
同期信号8、制御信号9を付加して記録媒体上に記録す
る。なお、第1図より明らかなように、第52〜75ブロッ
クではPCM信号2の部分に第2の誤り検出訂正符号4が
記録される。
第3図はPCM信号2の構成である。1ワードが16ビット
のPCM信号は、上位と下位の2シンボルに分割してい
る。このようにデータを8ビット単位で処理することに
より誤り訂正等の処理を行なう回路の規模を小さくする
ことができる。
第4図は、第1図に示したデータ及びエラーフラグの構
成をより詳細に示したものである。誤り検出訂正符号
は、PCM信号2に対して2重に付加されている。
第1の誤り検出符号3はブロック単位で付加されてい
る。
28シンボルのPCM信号2に対して、4シンボルの第1の
誤り検出訂正符号3が付加されている。第1の誤り検出
符号としては、例えば符号長32シンボル、情報ワード数
28シンボル、最小距離5のリード・ソロモン符号が用い
られる。なお、第1図により明らかなように、第52〜75
ブロックではPCM信号2の部分が第2の誤り検出訂正符
号となる。
第2の誤り検出訂正符号4は第1図の横方向PCM信号に
対して付加されている。例えば、第0,4,8,…,48,76,…,
124ブロックのWouに対して第52,56,…,72ブロックの1
番目のQ0,Q1,…,Q5が付加されて一つの符号系列を形成
している。1フレームでは、112個の第2の誤り検出符
号の系列がある。第2の誤り検出訂正符号としては、例
えば符号長32シンボル、情報ワード数26シンボル、最小
距離7のリード・ソロモン符号が用いられる。
再生時の誤り検出,訂正は、まず第1の誤り検出訂正を
第1の誤り検出訂正符号について行なった後に、第2の
誤り検出訂正を第2の誤り検出訂正符号について行な
う。
リード・ソロモン符号では、ブロックの符号長M,情報ワ
ード数(M−m),最小距離(2n+1)とすると、誤り
検出訂正符号のワード数はm個であって、n個までの誤
り訂正ができる。従って、第1の誤り検出訂正符号とし
て、上記の符号長M=32シンボル,情報ワード数(M−
m)=28シンボル(従って、誤り検出訂正符号のワード
数m=4シンボル),最小距離(2n+1)=5のリード
・ソロモン符号を用いた場合には2シンボルまでの誤り
を訂正することができる。したがって第1の誤り検出訂
正として、第1の誤り検出訂正符号について2シンボル
までの誤り訂正を行ない同時に各符号系列に第1のエラ
ーフラグFc1を以下のように付加する。
誤りなし……Fc1=0 1シンボル訂正……Fc1=1 2シンボル訂正……Fc1=2 3シンボル以上の誤り……Fc1=3 第2の誤り検出訂正では、第1のエラーフラグFc1を消
失すなわち、誤り位置が既知の誤りとして用いることに
より消失訂正を行なうことができる。第2の誤り検出訂
正符号として最小距離7のリード・ソロモン符号を用い
た場合には、e個の消失とS個の誤り位置が不明の誤り
について2e+S<7の範囲で誤り訂正を行なうことがで
きる。第2の誤り検出訂正の一例を以下に示す。
1)誤り数の検出を行ない、検出誤り数が2シンボル以
内の場合にはこの誤りを訂正する。
2)検出誤り数が3個以上の場合には以下の表のように
Fc1の数により訂正方法を選択し誤り訂正を行なう。た
だし、N1(Fc1)はFc1≧2、N2(Fc1)はFc1=3となる
シンボル数である。
さらに、各訂正で訂正不能となった場合には表に示す値
の第2のエラーフラグFc2を付加する。訂正を行なった
場合にはFc2=0とする。
以上述べた誤り訂正方法では、各シンボルにFc1,Fc2
2種類のエラーフラグが付加される。ここで、下表に示
すように誤りなしまたは誤りであると判断する。誤りで
あると判断されたデータは出力時に平均値補間等により
誤り補正を行なう。
このように、第1及び第2の誤り検出訂正でエラーフラ
グを付加し、このエラーフラグを活用して誤り訂正及び
補正を行なうことにより誤り検出能力及び誤り訂正能力
を向上させることができる。上述の誤り訂正方法ではシ
ンボルエラーレートをPsとした場合、誤り検出能力は7
×1016Ps17、誤り訂正能力は3×1023Ps17となる。すな
わち、Ps=10-2の場合検出もれとなる確率は7×1
0-18、訂正不能となる確率は3×10-11になる。
第4図の5及び6はエラーフラグを示している。前述の
ようにエラーフラグFc1,Fc2は誤り検出訂正符号の系列
単位で付加する。第1の誤り検出訂正符号は128系列あ
る。したがって、5に示すように各系列に第1のエラー
フラグFc1を付加する。これに対し、第2の誤り検出訂
正符号は112系列ある。したがって、第2のエラーフラ
グFc2は112個ある。しかし、第2のエラーフラグは6に
示すように56個のエラーフラグFc2′を記憶しておくだ
けでよい。第3図に示すように1ワードのPCM信号は上
位と下位の2シンボルに分割されているが、誤り補正は
ワード単位で行なう。したがって、誤り補正に用いるエ
ラーフラグはワード単位で付加されていればよい。第1
の誤り検出訂正符号系列では上位のシンボルと下位のシ
ンボルは同一の系列に含まれているが、第2の誤り検出
訂正符号系列では上位のシンボルと下位のシンボルは異
なる系列に含まれている。そこで、第2のエラーフラグ
については、誤り検出訂正後に上位のシンボルに付加さ
れるFc2と下位のシンボルに付加されるFc2よりFc2′を
生成しこのFc2′を記憶しておく。そして誤り補正はFc1
とFc1′により行なう。このようにすることにより、簡
単なエラーフラグ処理回路によりエラーフラグを少ない
容量で記憶することができ、かつ記憶回路のアクセス回
数を低減することができる。Fc2′の生成は下表のよう
にする。誤り補正時の処理は前述の表のFc2をFc2′で置
き換えればよい。
第5図は本発明によりPCM信号の再生を行なうPCM信号再
生装置の一実施例である。同図において、14は再生増幅
回路、15は復調回路、16は記憶回路、17は誤り検出訂正
回路、18は誤り補正回路、19はD/A変換回路、20は制御
回路、21はエラーフラグ処理回路である。以下、本装置
の動作を第6図のタイミングチャートに従って説明す
る。
(1)では再生されたデータを記憶回路16に記憶する。
入力端子11より入力された再生信号は、再生増幅回路14
により所定のレベルまでの増幅を行なう。そして、復調
回路15によりデータの復調及び同期信号の検出を行な
う。このようにして再生されたデータはバスライン13を
通して記憶回路16に記憶される。
(2)では第1の誤り検出訂正を行なう。記憶回路16よ
り誤り検出訂正回路17にデータを入力し、第1の誤り検
出訂正を行ない、訂正可能な場合には記憶回路16に記憶
されているデートを訂正する。そして、第1のエラーフ
ラグFc1記憶回路16に記憶する。第1のエラーフラグの
記憶は、専用のエリアを設けてもよいが第1図の5に示
す第1の誤り検出訂正符号P0の記憶されていた領域を利
用することにより記憶容量を低減することができる。す
なわち、誤り検出訂正符号は誤り検出訂正を行なった後
では不用となるため、エラーフラグを記憶する領域とし
て利用できる。前述のように、ブロックの符号長M,情報
ワード数(M−m),最小距離(2n+1)のリード・ソ
ロモン符号を用いた場合、ブロック中にn個を超えるシ
ンボルに誤りがあると、そのブロックの誤り訂正が不能
となる。第1の誤り検出訂正符号として上記のリード・
ソロモン符号を用いる場合、1ブロックで2シンボルま
での誤り訂正ができ、2を超える個数のシンボルに誤り
があると、このブロックの誤り訂正が不能となるのであ
るから、誤り検出訂正後のブロックで3個以上のシンボ
ルに誤りを持たせるようにすれば、このブロックは誤り
訂正不能となる。
この実施例では、かかる誤りを持たせるシンボルを誤り
検出訂正後の第1の誤り検出訂正符号のシンボルP0,P1,
P2,P3とするものであり、そのうちの1シンボルP0はエ
ラーフラグに書き替えるのであるから、残りの2個また
は3個のシンボルについて誤りを持たせるようにする。
即ち、第1図の7に示すP1,P2,P3の記憶されていた領域
には、誤りとする所定の値“FF"を記憶しておく。な
お、“FF"を記憶する領域はP1,P2,P3の内の2個でもよ
い。
(3)では第2の誤り検出訂正を行なう。記憶回路16よ
り誤り検出訂正回路17にデータを入力し、第2の誤り検
出訂正を行ない、訂正可能な場合には記憶回路16に記憶
されているデータを訂正する。さらに、誤り検出訂正時
に生成した第2のエラーフラグFc2をエラーフラグ処理
回路21に入力し、エラーフラグFc2′を生成する。エラ
ーフラグ処理回路21で生成されたエラーフラグFc2′は
記憶回路16に記憶される。エラーフラグFc2′は、第1
図の6に示す第2の誤り検出訂正符号Q0の記憶されてい
た領域に記憶する。
(4)では誤り訂正を行なったPCM信号を出力する。記
憶回路16に記憶されている誤り訂正後のデータは誤り補
正回路18に入力される。誤り補正回路18で誤り補正を行
なったPCM信号はD/A変換器19でアナログ信号に変換した
後に出力端子12より出力される。
本実施例では、第1の誤り検出訂正を行なった後に第1
のエラーフラグを書き込むと同時に誤り検出訂正符号の
書き換えを行なっているが、この書き変えは次のデータ
が記憶される前ならばいつでもよい。例えば、P0の部分
のエラーフラグの書込みは第1の誤り検出訂正を行なっ
た直後に行ない、“FF"の書込みは(1)のデータの記
憶の直前に行なってもよい。また、(4)のPCM信号の
出力を終わった後であればPCM信号の記憶されている部
分の書き変えを行なっても同様の効果が得られる。
以上述べたように、本実施例によれば簡単な処理で前の
データが記憶回路上に残っているような場合でもそのデ
ータを誤りとして検出することができる。さらに、誤り
検出訂正符号の記憶されている領域を他の情報を記憶す
る領域としても用いることにより記憶回路を効率よく用
いることができる。
〔発明の効果〕
本発明によれば、再生信号を記憶回路に記憶した後に誤
り検出を行なうような再生装置でも簡単な処理で記憶回
路上に前のデータが残ってしまうことがあってもそのデ
ータを誤りとして検出することができ、誤り訂正及び誤
り補正を正しく行なうことができる。
【図面の簡単な説明】
第1図は本発明の一実施例の記憶回路上のデータの構成
図、第2図は記録時のブロックの構成図、第3図はPCM
信号の構成図、第4図はデータ及びエラーフラグの詳細
な構成図、第5図はPCM信号再生装置の構成図、第6図
はタイミングチャート図である。 2……PCM信号、 3……第1の誤り検出訂正符号、 4……第2の誤り検出訂正符号、 5……第1のエラーフラグ、 6……第2のエラーフラグ、 7……所定の信号を記憶する領域、 8……同期信号、 9……制御信号、 15……復調回路、 16……記憶回路、 17……誤り検出訂正回路、 18……誤り補正回路、 21……エラーフラグ処理回路。
フロントページの続き (56)参考文献 特開 昭59−175011(JP,A) 特開 昭56−65310(JP,A) 特開 昭58−56208(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】1ブロック毎にm個(但し、mは2以上の
    整数)の誤り検出訂正符号が付加されてなる再生ディジ
    タル信号を記憶回路に記憶し、該記憶回路に記憶されて
    いる該再生ディジタル信号を読み出し、該誤り検出訂正
    符号を用いて、1ブロック毎に誤り検出およびn個(但
    し、nは、1≦n≦m/2を満たす整数)までの誤り訂正
    を行ない、該誤り検出訂正符号によって該記憶回路に記
    憶されている該再生ディジタル信号の誤りを訂正し、該
    記憶回路における該m個の誤り検出訂正符号が記憶され
    るm個の領域のうち1個の領域に該誤り検出訂正の結果
    を示すフラグを書き込み、その後に該記憶回路から再び
    読み出して出力するディジタル信号再生方法において、 該誤り検出訂正後、該記憶回路における該m個の誤り検
    出訂正符号が記憶されるm個の領域のうち、上記1個の
    領域を除いたb個(但し、bは、n−1<b≦m−1を
    満たす整数)の領域に、該誤り検出訂正符号を用いた誤
    り検出及びn個までの誤り訂正において訂正不能な誤り
    があると判定されるように、所定の値の信号を書き込む
    ことを特徴とするディジタル信号再生方法。
JP59208193A 1984-10-05 1984-10-05 ディジタル信号再生方法 Expired - Lifetime JPH0770175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59208193A JPH0770175B2 (ja) 1984-10-05 1984-10-05 ディジタル信号再生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59208193A JPH0770175B2 (ja) 1984-10-05 1984-10-05 ディジタル信号再生方法

Publications (2)

Publication Number Publication Date
JPS6187278A JPS6187278A (ja) 1986-05-02
JPH0770175B2 true JPH0770175B2 (ja) 1995-07-31

Family

ID=16552199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59208193A Expired - Lifetime JPH0770175B2 (ja) 1984-10-05 1984-10-05 ディジタル信号再生方法

Country Status (1)

Country Link
JP (1) JPH0770175B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554858B1 (en) * 1992-02-05 1998-12-16 Sony Corporation Disc reproducing apparatus and disc recording apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175011A (ja) * 1983-03-24 1984-10-03 Hitachi Ltd Pcm信号再生方式

Also Published As

Publication number Publication date
JPS6187278A (ja) 1986-05-02

Similar Documents

Publication Publication Date Title
US4881232A (en) Method and apparatus for error correction
JP3165099B2 (ja) 誤り訂正方法及びシステム
JP2539353B2 (ja) Pcm信号再生方法及び装置
JPH0770177B2 (ja) ディジタル信号再生装置
JPH0681058B2 (ja) デ−タ送受信方式
GB2187008A (en) System storing and reading digital information, optionally protected by further error correcting code
JPH0214690A (ja) ビデオ信号の誤り訂正方式および装置
EP0185425B1 (en) Method of, and device for, decoding a repeatedly accesible information stream which is protected by a symbol-correction code
JPH0557670B2 (ja)
US4912695A (en) Method for recording information including error information on a disk
JPH10285053A (ja) データ伝送システム、誤り訂正装置、誤り訂正方法及びdvd再生装置
WO2004075057A1 (en) A method and apparatus for detecting and concealing data errors in stored digital data
JPS6089873A (ja) エラ−訂正方法
KR100420884B1 (ko) 저장된디지털샘플들내에에러들을은폐하는방법및장치
JPH0770175B2 (ja) ディジタル信号再生方法
US5325364A (en) Method for error correction and circuit for realizing same
JPS63160068A (ja) デイジタル信号の時間軸補正装置
JPH048979B2 (ja)
JP2000010807A (ja) ディジタルデータ再生装置
JPS60101766A (ja) アドレス検出方式
JP2664267B2 (ja) 符号誤り訂正装置
JPS62256270A (ja) 誤り訂正装置
JP2578740B2 (ja) 誤り訂正方法
JP2517222B2 (ja) 情報デイスクの記録再生方式
CA1280208C (en) Method of and device for storing and reading digital information, at option protected or not by an error correcting code

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term