KR890016665A - 바이플라 트랜지스터와 mosfet를 갖는 반도체집적회로 - Google Patents

바이플라 트랜지스터와 mosfet를 갖는 반도체집적회로 Download PDF

Info

Publication number
KR890016665A
KR890016665A KR1019890004318A KR890004318A KR890016665A KR 890016665 A KR890016665 A KR 890016665A KR 1019890004318 A KR1019890004318 A KR 1019890004318A KR 890004318 A KR890004318 A KR 890004318A KR 890016665 A KR890016665 A KR 890016665A
Authority
KR
South Korea
Prior art keywords
output
bipolar transistor
circuit
power supply
emitter
Prior art date
Application number
KR1019890004318A
Other languages
English (en)
Inventor
슈이찌 미야오까
마사노리 오다까
가쯔미 오기우에
Original Assignee
미다 가쓰시게
가부시까가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시까가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890016665A publication Critical patent/KR890016665A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11896—Masterslice integrated circuits using combined field effect/bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

바이플라 트랜지스터와 MOSFET를 갖는 반도체직접회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 게이트어레이에 포함되는 기본셀의 1실시예를 도시한 배치도. 제2도는 제1도의 기본셀을 포함하는 게이트 어레이의 1실시예를 도시한 평면도. 제3도는 제2도의 게이트 어레이에 의해 구성되는 논리회로의 1실시예를 부분적으로 도시한 회로도.

Claims (4)

  1. 주면을 갖는 반도체기판과, 4변형으로 되며 동시에 1쌍의 바이폴라트랜지스터와 여러개의 MOSFET를 갖고, 상기 주면상에 형성된 적어도 1쌍의 기본셀을 포함하며, 한쪽의 단위셀에 포함되는 상기 1쌍의 바이폴라 트랜지스터는 상기 한쪽의 단위셀의 어느 1변에 근접해서 배칙되고, 상기 다른쪽의 단위셀에 포함되는 1쌍의 바이폴라 트랜지스터는 상기 한쪽의 단위셀의 상기 1쌍의 바이폴라 트랜지스터의 배치위치를 상기 어느 1변에 대해서 경면대칭으로 한 위치에 배치되는 반도체집적회로.
  2. 특허청구의 범위 제1항에 있어서, 상기 바이폴라 트랜지스터와 MOSFET를 갖는 게이트어레이에 사용되는 상기 기본셀은 적어도 4개의 바이폴라 트랜지스터, 여러개의 P찬넬 MOSFET 및 여러개의 N찬넬 MOSFET를 포함하는 반도체집적회로.
  3. 제1전원전압이 공급되는 제1전원단자, 제1전원전압보다 낮은 제2전원전압이 공급되는 제2전원단자, 입력신호가 공급되는 1개의 입력단자, 출력신호가 공급되는 1개의 출력단자, 상기 제1전원단자와 출력단자 사이에 결합된 이미터-컬렉터경로를 갖는 제1바이폴라트랜지스터, 상기 제1바이폴라 트랜지스터의 상기 이미터-컬렉터경로에 병력접속된 이미터-컬렉터경로 및 상기 제1바이폴라 트랜지스터의 베이스에 접속된 베이스를 갖는 제2바이폴라 트랜지스터, 상기 제2전원단자와 상기 출력단자사이에 결합된 이미터-컬렉터경로를 갖는 제3바이폴라 트랜지스터, 상기 제3바이폴라 트랜지스터의 상기 이미터-컬렉터경로에 병력접속된 이미터-켈렉터경로 및 제3바이폴라 트랜지스터의 베이스에 접속된 베이스를 갖는 제4바이폴라 트랜지스터와, 상기 제1 및 제2전원 단자사이에 결합된 CMOS회로를 포함하며, 상기 COMS회로는 상기 입력단자에 접속된 입력, 상기 제1바이폴라 트랜지스터의 베이스에 접속된 제1출력, 상기 제3바이폴라 트랜지스터의 베이스에 접속된 제2출력, 상기 입력에 접속된 게이트 및 상기 제1전원단자와 상기 제1출력사이에 결합된 소스 드레인경로를 갖는 PMOSFET, 상기 입력에 접속된 게이트 및 상기 출력단자와 상기 제2출력사이에 결합된 소스 드레인경로를 갖는 NMOSFET를 포함하는 논리회로.
  4. (a) COMS회로의 전달지연시간 tpdl과 출력 부하용량의 관계를 구하는 공정, (b) 출력바이폴라 트랜지스터의 이미터면적이 소정으로 되는 제1Bi COMS회로의 전달지연시간 tpdl과 출력부하용량의 관계를 구하는 공정, (c)출력 바이폴라 트랜지스터의 이미터면적이 상기 제1Bi COMS회로의 출력바이폴라 트랜지스터의 이미터 면적보다 큰 제2Bi COMS회로의 전달지연시간 tpd3과 출력부하용량의 관계를 구하는 공정, (d) 상기 (a), (b) 및 (c)에서 상기 출력부하 용량과 상기 전달지연시간 tpd1, tpd1, tpd2 및 tpd3의 관계를 구하는 공정, (e) 설계되어야 할 논리회로의 출력부하용량 CL을 구하는 공정, (f) 상기 (d)에서 구해진 출력부하용량과 상기 전달 지연시간 tpd1, tpd2 및 tpd3과 상기(e)에서 구해진 논리회로의 출력 부하용량 CL의 관계에서 상기 출력부하용량 CLOL이 가장 빨리 충전 및 방전이 가능한 회로형태를 상기 CMOS회로, 제1Bi CMOS회로 및 제2 Bi CMOS회로중에서 선택하는 공정을 포함하는 반도체집적회로의 설계방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890004318A 1988-04-06 1989-04-01 바이플라 트랜지스터와 mosfet를 갖는 반도체집적회로 KR890016665A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-84549 1988-04-06
JP63084549A JPH01256149A (ja) 1988-04-06 1988-04-06 ゲートアレイ集積回路

Publications (1)

Publication Number Publication Date
KR890016665A true KR890016665A (ko) 1989-11-29

Family

ID=13833728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004318A KR890016665A (ko) 1988-04-06 1989-04-01 바이플라 트랜지스터와 mosfet를 갖는 반도체집적회로

Country Status (4)

Country Link
US (1) US5220187A (ko)
EP (1) EP0336741A3 (ko)
JP (1) JPH01256149A (ko)
KR (1) KR890016665A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495183A (en) * 1983-01-31 1996-02-27 Hitachi, Ltd. Level conversion circuitry for a semiconductor integrated circuit
US5250823A (en) * 1989-10-24 1993-10-05 U.S. Philips Corp. Integrated CMOS gate-array circuit
DE4002780C2 (de) * 1990-01-31 1995-01-19 Fraunhofer Ges Forschung Basiszelle für eine kanallose Gate-Array-Anordnung
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
JP2714996B2 (ja) * 1990-08-08 1998-02-16 三菱電機株式会社 半導体集積回路装置
US5217915A (en) * 1991-04-08 1993-06-08 Texas Instruments Incorporated Method of making gate array base cell
US6090152A (en) * 1997-03-20 2000-07-18 International Business Machines Corporation Method and system for using voltage and temperature adders to account for variations in operating conditions during timing simulation
US6917084B2 (en) * 2003-09-05 2005-07-12 Texas Instruments Incorporated Interdigitated layout methodology for amplifier and H-bridge output stages
JP5947580B2 (ja) * 2012-03-23 2016-07-06 ローム株式会社 デカップルキャパシタセル、セルベースｉｃ、セルベースｉｃのレイアウトシステムおよびレイアウト方法
US9583493B2 (en) 2015-04-08 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device
KR102342851B1 (ko) 2015-08-17 2021-12-23 삼성전자주식회사 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법
CN116318166A (zh) * 2022-11-21 2023-06-23 京东方科技集团股份有限公司 译码电路及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856354A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd マスタ−スライスｌｓｉ
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
JPH0669142B2 (ja) * 1983-04-15 1994-08-31 株式会社日立製作所 半導体集積回路装置
JPS6027145A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd 半導体集積回路装置
JPS6065547A (ja) * 1983-09-20 1985-04-15 Sharp Corp 半導体装置
JPS6094740A (ja) * 1983-10-27 1985-05-27 Seiko Epson Corp マスタ−スライスｉｃ
JPS61163651A (ja) * 1985-01-14 1986-07-24 Nippon Telegr & Teleph Corp <Ntt> マスタスライス集積回路装置
CN1003549B (zh) * 1985-01-25 1989-03-08 株式会社日立制作所 半导体集成电路器件
JP2845869B2 (ja) * 1985-03-25 1999-01-13 株式会社日立製作所 半導体集積回路装置
JPS63140A (ja) * 1986-06-19 1988-01-05 Nec Corp 半導体集積回路装置
JP2550138B2 (ja) * 1988-03-18 1996-11-06 株式会社日立製作所 バイポーラトランジスタと電界効果トランジスタとを有する半導体集積回路装置

Also Published As

Publication number Publication date
EP0336741A3 (en) 1990-09-26
US5220187A (en) 1993-06-15
JPH01256149A (ja) 1989-10-12
EP0336741A2 (en) 1989-10-11

Similar Documents

Publication Publication Date Title
US4769561A (en) Bipolar transistor-field effect transistor composite circuit
KR850006234A (ko) 반도체 집적회로
KR870006701A (ko) 출력제한 전류비를 제공하는 출력버퍼 및 제어회로
KR910002130A (ko) 반도체집적회로
KR930020852A (ko) 반도체 집적 회로 장치
EP0327608A1 (en) COMPLEMENTARY MOS CIRCUIT WITH INPUT THRESHOLD.
KR890016665A (ko) 바이플라 트랜지스터와 mosfet를 갖는 반도체집적회로
KR880010576A (ko) 논리회로
KR920004340B1 (ko) 전원절환회로
KR890004501A (ko) 대칭 증폭기 부하회로 및 논리 레벨 조정용 증폭기
KR910001979A (ko) 반도체 집적 회로 장치
ATE363766T1 (de) Schmitt-trigger-schaltung in soi-technik
KR900005819B1 (ko) 3스테이트 부설 상보형 mos집적회로
KR940003448A (ko) 반도체 기억장치
DE3685026D1 (de) Getaktete cmos-schaltung mit mindestens einem cmos-schalter.
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
JP2543285B2 (ja) ＢｉＣＭＯＳ論理回路
US5124582A (en) Bi-cmos circuit with high-speed active pull-down output currents
KR930006875A (ko) 집적회로
KR890007503A (ko) 반도체집적회로
KR890016769A (ko) 바이폴라트랜지스터와 mosfet의 복합으로 형성된 논리회로
KR950034763A (ko) 반도체 집적회로 장치
KR970071797A (ko) 지연조정이 용이한 반도체 메모리 장치
KR880013170A (ko) 반도체 기억장치
KR870002660A (ko) 게이트 어레이 lsi용 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application