KR890011285A - 프로그래머블 콘트롤 전화기용 집적회로 - Google Patents
프로그래머블 콘트롤 전화기용 집적회로 Download PDFInfo
- Publication number
- KR890011285A KR890011285A KR1019870015567A KR870015567A KR890011285A KR 890011285 A KR890011285 A KR 890011285A KR 1019870015567 A KR1019870015567 A KR 1019870015567A KR 870015567 A KR870015567 A KR 870015567A KR 890011285 A KR890011285 A KR 890011285A
- Authority
- KR
- South Korea
- Prior art keywords
- nand
- inverter
- gate
- register
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Microcomputers (AREA)
- Calculators And Similar Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 고안의 회로도.
제3도는 본 고안의 블럭도.
Claims (1)
- 트랜지스터(T), 콘덴서(C1) 및 인버터(I1)로 구성된 파워 온 리세트회로와 인버터(I1)로 구성된 설정모드 결정부(51') 또는 노아게이트(NOR1), 인버터(I2), 낸드게이트(NAND1)로 구성된 설정모드 결정부(51)의 출력을 선택적으로 정상동작 결정용 입력(43)을 받는 래치회로(L)에 인가하고, 래치회로(L)와 낸드게이트(NAND2)및 인버터(I3)(I8)로 구성된 레지스터 클럭 인에이블부(52)와, 낸드게이트(NAND3)(NAND4), 인버터(I4)~(I7) 및 노아게이트(NOR2)로 된 0.1키 해독기부(54)와, 레지스터 클럭 인에이블부(52) 출력을 각 디플립플롭의 클럭부에 인가하고 0.1키 해독기부(54) 출력을 입력으로 인가받는 레지스터부(53)와, 이를 레지스터 출력 해독기부(55) 및 입력(10)을 인가받는 선택회로부(56)에 선택적으로 인가하여서 구성함을 특징으로 하는 프로그래머블 콘트롤 전화기용 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870015567A KR910000374B1 (ko) | 1987-12-31 | 1987-12-31 | 프로그래머블 콘트롤 전화기용 집적회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870015567A KR910000374B1 (ko) | 1987-12-31 | 1987-12-31 | 프로그래머블 콘트롤 전화기용 집적회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890011285A true KR890011285A (ko) | 1989-08-14 |
| KR910000374B1 KR910000374B1 (ko) | 1991-01-24 |
Family
ID=19267838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870015567A KR910000374B1 (ko) | 1987-12-31 | 1987-12-31 | 프로그래머블 콘트롤 전화기용 집적회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910000374B1 (ko) |
-
1987
- 1987-12-31 KR KR1019870015567A patent/KR910000374B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910000374B1 (ko) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002328A (ko) | 감지회로 | |
| KR850002911A (ko) | 단일칩 마이크로 컴퓨터 | |
| KR900017304A (ko) | Pla 회로 | |
| KR890010906A (ko) | 스태틱 ram의 출력회로 | |
| KR830009517A (ko) | 기억된-프로그램 제어장치 | |
| KR910003898A (ko) | 전원용 모놀리식집적회로 | |
| KR880011794A (ko) | 다이나믹형 디코우더 회로 | |
| KR900002558A (ko) | 출력회로 | |
| KR900002552A (ko) | 출력회로 | |
| KR900002323A (ko) | 메모리 셀의 센스앰프 구동회로 | |
| KR900006853A (ko) | 마이크로 프로세서 | |
| KR890013902A (ko) | 디코오더 회로 | |
| KR900000769A (ko) | 테스트 용이화회로 | |
| KR860009418A (ko) | 반도체 메모리 장치의 디코오더 회로 | |
| KR880002325A (ko) | Cmost 입력 버퍼 | |
| KR890011285A (ko) | 프로그래머블 콘트롤 전화기용 집적회로 | |
| KR900013719A (ko) | 반도체 논리회로 | |
| KR940017206A (ko) | 펄스 쓰기 드라이버 회로 | |
| KR910008842A (ko) | 레벨 변환기의 속도제어 회로 | |
| KR920010907A (ko) | 자유 전하 회로 | |
| KR930005367A (ko) | 잡음제거회로 | |
| KR890007290A (ko) | 레벨변환기를 구비한 반도체 메모리 장치 | |
| KR930014570A (ko) | 출력버퍼회로 | |
| KR890002767A (ko) | 동작전압 변화에 무관한 파워 온 리세트 회로 | |
| KR900009087B1 (ko) | 혼합전압 더블러 및 트리풀러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011207 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |