KR940017206A - 펄스 쓰기 드라이버 회로 - Google Patents

펄스 쓰기 드라이버 회로 Download PDF

Info

Publication number
KR940017206A
KR940017206A KR1019920027338A KR920027338A KR940017206A KR 940017206 A KR940017206 A KR 940017206A KR 1019920027338 A KR1019920027338 A KR 1019920027338A KR 920027338 A KR920027338 A KR 920027338A KR 940017206 A KR940017206 A KR 940017206A
Authority
KR
South Korea
Prior art keywords
gate
driver circuit
write driver
nand
inverter
Prior art date
Application number
KR1019920027338A
Other languages
English (en)
Other versions
KR960000600B1 (ko
Inventor
한광마
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920027338A priority Critical patent/KR960000600B1/ko
Priority to JP5349287A priority patent/JPH06230867A/ja
Priority to US08/174,799 priority patent/US5394363A/en
Publication of KR940017206A publication Critical patent/KR940017206A/ko
Application granted granted Critical
Publication of KR960000600B1 publication Critical patent/KR960000600B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 상기 문제점을 해소하기 위해 쓰기 동작시 전류소모를 최소화할 수 있고 쓰기 드라이버로 DC전류의 유입을 차단하기 위한 쓰기 드라이버회로를 제공하는데 그 목적이 있다. 본 발명은 상기목적을 달성하기 위해 쓰기 인에이블 신촌 라인 (WE)에 연결된 제1NAND게이트와 제2NAND게이트, 상기 제1NOR게이트와 상기 제2NOR게이트에 각각 연결된 제3NOR게이트, 상기 제3NOR게이트에 연결된 제2인버터, 및 상기 제3인버터에 그 게이트가 각각 연결되고 상기 제1NAND게이트와 제2NAND게이트에 각각 연결된 제1NMOSFET와 제2NMOSFET를 구비하고 있는 것을 특징으로 한다.

Description

펄스 쓰기 드라이버 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예시도, 제3도는 제2도의 동작 타이밍도.

Claims (3)

  1. 쓰기 인에이블 신촌 라인(WE)에 연결된 제1NAND게이트(G1)와 제2NAND게이트(G2), 상기 제1NAND게이트와 제2NAND게이트에 각각 연결된 제1인버터(I11,I12,I13)와 제1NOR게이트(G3) 및 제2인버터(I21,I22,I23)와 제2NOR게이트(G4), 상기 제1NOR게이트와 상기 제2NAND게이트에 연결된 제3NOR게이트(G5), 상기 제3NOR게이트(G5)에 연결된 제3인버터(I3), 및 상기 제3인버터에 그 게이트가 각각 연결되고 상기 제1NAND게이트와 제2NAND게이트에 각각 연결된 제1NMOSFET와 제2NMOSFET를 구비하고 있는 것을 특징으로 하는 드라이버 회로.
  2. 제1항에 있어서, 상기 쓰기 인에이블 신호라인(WE)나 상기 제3NOR게이트(G5)사이에 제4인버터(I31,I32,I33)와 제4NOR게이트(G6)를 더 포함하고 있는 것을 특징으로 하는 쓰기 드라이버 회로.
  3. 제2항에 있어서, 상기 제1NMOSFET와 제2NMOSFET에 각각 결합된 제1PMOSFET(MP1)와 제2PMOSFET(MP2)를 더 포함하고 있는 것을 특징으로 하는 쓰기 드라이버 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920027338A 1992-12-31 1992-12-31 펄스 쓰기 드라이버 회로 KR960000600B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920027338A KR960000600B1 (ko) 1992-12-31 1992-12-31 펄스 쓰기 드라이버 회로
JP5349287A JPH06230867A (ja) 1992-12-31 1993-12-28 パルス書き込みドライバー回路
US08/174,799 US5394363A (en) 1992-12-31 1993-12-29 Pulse write driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027338A KR960000600B1 (ko) 1992-12-31 1992-12-31 펄스 쓰기 드라이버 회로

Publications (2)

Publication Number Publication Date
KR940017206A true KR940017206A (ko) 1994-07-26
KR960000600B1 KR960000600B1 (ko) 1996-01-09

Family

ID=19348502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027338A KR960000600B1 (ko) 1992-12-31 1992-12-31 펄스 쓰기 드라이버 회로

Country Status (3)

Country Link
US (1) US5394363A (ko)
JP (1) JPH06230867A (ko)
KR (1) KR960000600B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744640B1 (ko) * 2005-11-02 2007-08-01 주식회사 하이닉스반도체 클럭 드라이버

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629634A (en) * 1995-08-21 1997-05-13 International Business Machines Corporation Low-power, tristate, off-chip driver circuit
KR100206922B1 (ko) * 1996-07-22 1999-07-01 구본준 라이트 제어회로
US6014281A (en) * 1997-12-04 2000-01-11 International Business Machines Corporation Using a read element and a read/write coupling path to detect write-safe conditions
US6201653B1 (en) 1998-06-12 2001-03-13 International Business Machines Corporation By-pass write drivers for high-performance data recording
US6975554B1 (en) * 2003-04-30 2005-12-13 Advanced Micro Devices, Inc. Method and system for providing a shared write driver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56165983A (en) * 1980-05-26 1981-12-19 Toshiba Corp Semiconductor storage device
JP2572607B2 (ja) * 1987-09-25 1997-01-16 セイコーエプソン株式会社 半導体記憶装置
JPH01192078A (ja) * 1988-01-28 1989-08-02 Hitachi Ltd 半導体記憶装置及びレベルシフト回路
JPH0329189A (ja) * 1989-06-26 1991-02-07 Nec Corp スタテイックランダムアクセスメモリ
JP3231310B2 (ja) * 1990-01-29 2001-11-19 日本電気株式会社 半導体記憶装置
JP2545481B2 (ja) * 1990-03-09 1996-10-16 富士通株式会社 半導体記憶装置
KR920010345B1 (ko) * 1990-06-30 1992-11-27 삼성전자 주식회사 선충전수단을 구비한 라이트 드라이버(write driver)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744640B1 (ko) * 2005-11-02 2007-08-01 주식회사 하이닉스반도체 클럭 드라이버
US7521978B2 (en) 2005-11-02 2009-04-21 Hynix Semiconductor Inc. Clock driver

Also Published As

Publication number Publication date
KR960000600B1 (ko) 1996-01-09
JPH06230867A (ja) 1994-08-19
US5394363A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
KR900017304A (ko) Pla 회로
KR960002354A (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR850001566A (ko) 마이크로 컴퓨터
KR940017206A (ko) 펄스 쓰기 드라이버 회로
KR850008567A (ko) 반도체 집적회로
KR860009418A (ko) 반도체 메모리 장치의 디코오더 회로
KR970051221A (ko) 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR960012716A (ko) 저잡음 출력 버퍼
KR930005367A (ko) 잡음제거회로
SU790127A1 (ru) Триггер на мдп транзисторах
KR200211288Y1 (ko) 슈미트 트리거 회로
KR200303036Y1 (ko) 출력 전압 제어 회로
KR960042753A (ko) 워드라인 제어 회로
KR940002027Y1 (ko) 퍼지 t형 래치회로
KR930008084Y1 (ko) 어드레스 천이 검출회로
JPH0323710A (ja) 遅延回路
KR930017033A (ko) 반도체 기억장치
KR970051354A (ko) 이이피롬 독출 구동 방법
KR960041487A (ko) 세탁기의 자동 개폐 방법
KR970051259A (ko) 센스 증폭기의 워드 라인 제어 회로
KR940016226A (ko) 어드레스 핀을 이용한 상태 제어장치
KR960025793A (ko) 섹터 프로텍션셀의 소거모드 시간조절회로
KR950029965A (ko) 반도체 기억소자의 출력회로
KR900002162A (ko) 양방향 입출력 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 17

EXPY Expiration of term