KR890003144B1 - 반도체장치 제조방법 - Google Patents
반도체장치 제조방법 Download PDFInfo
- Publication number
- KR890003144B1 KR890003144B1 KR1019840005363A KR840005363A KR890003144B1 KR 890003144 B1 KR890003144 B1 KR 890003144B1 KR 1019840005363 A KR1019840005363 A KR 1019840005363A KR 840005363 A KR840005363 A KR 840005363A KR 890003144 B1 KR890003144 B1 KR 890003144B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- aluminum
- refractory metal
- film
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000003870 refractory metal Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 238000000137 annealing Methods 0.000 claims description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- 229910000838 Al alloy Inorganic materials 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical group [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 6
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 4
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 229910016006 MoSi Inorganic materials 0.000 claims 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 10
- 239000011733 molybdenum Substances 0.000 description 10
- 229910000676 Si alloy Inorganic materials 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000005365 phosphate glass Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/09—Laser anneal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도 내지 제5도는 본 발명에 따른 장치의 제조처리의 각 단계를 보여주는 반도체장치의 주요부분의 단면도.
제6도는 램프어닐링(anealing)시스템의 개략도.
제7도 내지 제10도는 어닐링 시각에 관한 각 접촉 영역의 저항의 곡선도.
* 도면의 주요부분에 대한 부호의 설명
1 : p형실리콘기판 2 : 필드산화층
3 : 게이트산화층 4 : 다결정실리콘층
5 : 저항층 6 : n+형 소오스 영역
7 : n+형 드레인 영역 9 : 인규산유리층
10 : 장벽막 11 : 알루미늄-실리콘합금층
본 발명은 반도체장치의 제조처리에 관한 것이다. 특히, 본 발명은 배선층(wiring-layer)과 기판(susbstrate)사이의 장벽막(barrier film)으로서 내화성 규화물막을 사용하여 실리콘등과 같은 반도체 기판을 갖는 알루미늄 또는 알루미늄합금배선층의 전기적 또는 저항적 접촉(contact)에 관한 것이다.
알루미늄-실리콘등 알루미늄 또는 알류미늄합금은 집적회로의 배선재료로서 널리 사용된다. 이들 재료들은 저저항률과 실리콘 또는 산화실리콘에 밀접하게 접착되는 특성을 가지고 있으며 p형 및 n형 도오프(dope)층과 옴적(ohmic)접촉을 형성할 수 있다. 열처리가 반도체장치 처리공정동안 실행될때 알루미늄이 실리콘기판속으로 용해되어 들어가기 때문에 실리콘기판내에 pn접합을 통과하는 알루미늄이 많은 수직 스파이크(spike)를 형성하고 접합누설 또는 다른 결점을 야기시킨다는 것은 널리 알려진 사실이다.
상기와 같은 문제는 도오펀트 확산(dopant-diffused)영역이 집적회로의 밀도를 증가시키기 위하여 더 얇아지고 더 좁아질때 보다 심해진다.
상기 문제를 완화시키기 위해 알루미늄-실리콘합금(전형적으로 1%-실리콘 알루미늄-합금)이 집적회로에서 배선재료로 사용된다. 더우기 제조공정중에 열처리가 행해질때 알루미늄-실리콘 합금 배선층내의 실리콘은 솔리드 페이스에 피택시(solid phase epitaxy)에 의해 실리콘기판표면에 증착된다. 이같은 증착은 배선상 접촉고장 또는 파괴를 야기시키기도 한다.
이런 실리콘증착은 알루미늄 접촉으로 인하여 p형 도전율을 가지므로 접촉장애는 기판이 n형 도전율을 가질때 쉽게 일어난다. 더우기 이같은 증착으로 일어나는 문제는 배선과 기판사이의 접촉창의 크기가 집적회로의 밀도를 증가시키기 위해 더 적어질때 특히 정사각형(2㎛×2㎛)보다 더 적을때 보다 심해진다.
알루미늄과 알루미늄-실리콘합금배선층의 상기 문제를 막기위해 장벽막이 접촉영역내에 알루미늄 또는 알루미늄 합금배선층과 실리콘반도체기판 사이에 삽입될 수 있으며, 내화금속 규화물(전형적으로는 몰리브덴 규화물(M0Si2))이 그러한 장벽막으로 사용되도록 제안되고 있다.
더우기 공통분사(co-sputtering), 열압착표적분사(hotpress-target-supttering)등과 같은 규화물의 침전을 위한 공지의 방법에서 피침전물로서 내화성금속규화물층을 용이하게 형성되지 않는다.
본 발명자는 실험으로서 배선층을 형성하기 전에 막의 어닐링을 수행함이 없이 몰리브덴(molybdenum)등의 내화물 금속과 반도체기판위의 실리콘을 모두 증착함으로써 만들어진 막위에 알루미늄 또는 알루미늄 합금배선층이 형성된다면 열처리가 제조공정중에 실행될때 내화물 금속과 실리콘으로 구성된 막위에 형성된 알루미늄 또는 알루미늄합금배선층내에 실리콘면이 나타난다는 것을 발견했다.
만약 상기 실리콘면이 알루미늄 또는 알루미늄 합금배선층내에 형성되면 전이(electromigration)가 배선층내에서 가속되어 배선결함 또는 파괴를 초래한다. 내화물금속 및 반도체기판위의 실리콘 모두를 증착하여 만들어진 장벽막의 어닐링, 막위에 알루미늄 또는 알루미늄 합금배선층이 형성되기 전에 노(爐)에서 실행되는 어닐링이 내화물금속과 실리콘 사이에 결합을 고정하거나 내화물을 규화물화 하기 위해 제안되어 왔다.
예컨대 몰리브덴과 실리콘으로 구성된 장벽금속막을 규화물화 하는 상기 노어닐링은 확산노에서 1니트로겐(nitrogen)기압, 온도(900℃)에서 20분동안 행해진다.
이상적으로는 몰리브덴의 규화물화를 확실히 하는데는 1050℃의 온도가 필요하다는 것이 알려졌다. 더우기 그러한 노어닐링이 900℃ 내지 1050℃의 온도에서 행해진다면 배선층과 반도체층 사이의 전기적 또는 옴적 접촉이 획득하기 어렵거나 안전하게 획득되지 못해 반도체장치내에 결함이 일어난다.
본 발명의 목적은 상기 문제점없이 우수한 전기적 또는 옴적 접촉을 가진 반도체층위의 알루미늄 또는 알루미늄 합금배선층을 제공하려는데 있다.
본 발명의 상기 및 다른목적, 특징 및 장점은 반도체위 절연층내에 접촉창을 형성하는 단계 ; 절연층위에 그리고 반도체기판위의 접촉창내의 내화물 금속과 실리콘으로 구성된 막을 증착하는 단계 ; 막의 규화물을 확실히 하게 하기 위해 시각의 단기간동안 내화물금속과 실리콘으로 구성된 빔(beam)어닐링단계 ; 및 알루미늄 또는 알루미늄합금층과 접촉창을 관통하는 반도체 기판사이에 전기적 또는 옴적 접촉을 행하도록 내화물 금속규화물의 합성막위에 알루미늄 또는 알루미늄 합금층을 증착하는 단계로 구성되어 있는 반도체장치의 제조공정에 의해서 얻어진다.
본 발명자는 알루미늄 또는 알루미늄 합금 배선층과 반도체 기판사이의 어닐링이 단기간동안(즉 60초이내) 통상적으로는 20초이내, 바람직하게는 10초이내, 보다 바람직하게는 5초이내에 빔 어닐링에 의해 실행된다면, 내화물 금속과 실리콘으로 구성되는 장벽막이 어닐링되며 배선층이 형성되기 전에 규화물화 된다면 알루미늄 또는 알루미늄합성배선층과 반도체기판 사이의 탁월한 전기적 또는 옴적 접촉을 획득할 수 있다는 것을 본 발명자는 발견했다.
그러한 빔 어닐링은 램프어닐링 즉 할로겐(halogen)램프어닐링, 레이저(laser)어닐링 또는 전자빔 어닐링에 의해 실행될 수 있다.
어닐링온도는 일반적으로 750℃부터 1100℃범위에 있으며, 몰리브덴 규화물, 텅스텐 규화물 또는 탄탈륨(tantalum)규화물에 대해서 바람직하게는 900℃부터 1050℃의 범위내에 있고 티타늄(titanium)규화물에 대해서는 800℃부터 1000℃의 범위에 있다.
단기간의 빔어닐링은 다음과 같은 이유로 배선층과 기판사이의 전기적 또는 옴적접촉에 대해 역효과를 갖지 않고 효율적으로 막을 규화물화 하는데 그 이유는 노어닐링에서 장벽막의 규화물화를 확실히 하기 위해 비교적 긴 어닐링시간이 필요한데 접촉창내의 장벽막 바로밑에 형성된 확산영역에서 도오펀트의 고정도(高精度) 재확산 또는 분산을 일으키며, 결과적으로 장벽막위에 형성된 배선층은 재확산된 확산영역 또는 반도체기판에 탁월한 전기적 또는 옴적접촉을 할 수 없다는 것을 본 발명자는 고려한다.
대조적으로 본 발명에 따르면 할로겐램프 어닐링등의 빔어닐링은 장벽 금속막을 소망의 온도까지 가열시키고, 노어닐링에 필요한 것보다 훨씬 더 짧은 기간내에 막의 규화물화를 확보함으로써 반도체 기판내 확산영역내의 실제 도오펀트의 재확산없이 장벽막의 규화물화를 허용하고, 장벽 금속막위에 형성된 배선층과 반도체기판내 확산영역 사이의 탁월한 전기적 또는 옴적접촉을 얻을 수 있다.
본 발명은 도면을 참조하여 아래에서 기술하겠다.
본 발명은 일예로서 MOS트랜스터장치의 제조공정을 이용하여 기술되었다. 제1도 내지 제5도는 각 제조단계동안 MOS트랜스터를 보인다. 제1도를 참조하여 p형실리콘 단결정기판(1)의 표면은 필드(field)산화층(두께 800nm)을 형성하기 위해 선택적으로 산화되었다.
MOS트랜스터가 형성될 p형 실리콘기판(1)의 노출표면은 이산화실리콘의 게이트 산화막을 형성하기 위해 건조산소에서 고온도 산화에 의해 산화물화된다.
다결정실리콘층(4)은 CVD에 의해 게이트산화막(3)위에 증착되었으며, 저항층(5)은 다결정실리콘층(4)위에 코팅(coating)되었다.
제2도를 참조하면 저항층(5)은 게이트형으로 패턴(pattern)되었고, 다결정실리콘층(4)과 게이트 산화층(3)은 에칭에 의해 패턴화된 저항층으로 배열하고, 게이트를 형성하기 위해 패턴화되었다. 비소 또는 인 이온이 n+형 소오스(source)영역(6)과 n+형 드레인(drain)영역(7)을 형성하기 위해 마스크(mask)로서 폐턴된 저항(5)과 필드산화층(2)으로 사용되는 p형 실리콘기판속으로 선택적으로주입된다. 그때 저항(5)은 제거된다.
제3도를 참조해서, 게이트 다결정실리콘(4)의 표면은 산화되고(제3도, 층(8)), 예컨대 인규산유리(PSG)의 패시베이션(passivation)층(9)은 CVD에 의해 대략 1.0㎛의 두께로 증착되어 있다.
제4도에서 PSG층(9)은 소오스, 드레인 및 석판인쇄에 의한 게이트접촉창을 열도록 패턴되었다. 내화성금속 예컨대 몰리브덴과 실리콘은 10nm에서 50nm, 대략 30nm의 두께를 가진 장벽막(10)을 형성하기 위해 공통분사 또는 열압착 표적분사에 의해 PSG층(9)위에, 그리고 소오스, 드레인 및 게이트접촉창내에 증착된다. 공통분사처리에서 몰리브덴과 실리콘의 증착비는 성분이 개별적으로 증착될때 증착두께를 기준으로 해서 예컨데 3 : 1이 된다. 바람직하게 이 처리는 증착막(10)에서 몰리브덴 규화물의 형성을 일으키며, 더우기 상기 형성은 통상적으로 얻어지지 않는다.
이 단계에서 본 발명에 따라 몰리브덴과 실리콘으로 구성된 장벽막(10)은 단기간동안 빔어닐링 된다.
제6도는 적외방사 어닐링시스템을 보여준다. 도면에서 실리콘기판 또는 웨이퍼(21)는 0.4㎛ 내지 4.0㎛ 범위내의 파장에서 적외광을 방사하는 크로린(chlorine) 또는 브로민(bromine)램프등 고전력 램프에 의해 가열된다.
적외광은 파라볼릭(parabolic)거울(23)에 의해 반사되어 석영관(quartz tube)을 통해 통과한다. 다음 반사광의 반사는 웨이퍼(21)위에서 균일하다. 웨이퍼의 온도는 열전쌍(보이지않음)에 의해 측정되어, 제어장치(보이지않음)에 의해 전력원(보이지않음)으로 피이드백된다.
상기 피이드백시스템은 웨이퍼온도를 제어할 수 있다. 상기 경우에 몰리브덴과 실리콘으로 구성된 장벽막(10)은 10초이내에서 900℃ 내지 1050℃의 범위내의 온도로 1니트로겐 기압에서 어닐링된다.
상기 고전력 고속어닐링은 n+형 확산영역(6 및 7)의 재분배를 일으키지 않고 몰리브덴과 실리콘등의 내화성금속으로 구성된 장벽막(10)을 규소물화 할 수 있다.
제5도에서, 알루미늄-실리콘합금(1% 실리콘)층(11)은 대략 1㎛의 두께에서 증착되고 소망 배선패턴을 생산하기 위해 선택적으로 에칭된다. 합성알루미늄-실리콘-합금배선층(11)은 n+형 소오스와 드레인 영역(6 및 7)과 옴적접촉을 가진다. 장벽 규화물막은 n+형 소오스와 드레인 영역(6 및 7) 즉 접촉영역의 표면에서 실리콘의 에피택셜(epitaxial)성장을 알루미늄-실리콘 합금배선층(11)으로부터 저지한다.
더우기 장벽막(10)이 몰리브덴과 실리콘 사이에 강한 결합력을 가진 규화물로 변화되므로 제조공정중에 장치가 열처리된 이후조차 실리콘면은 알루미늄-실리콘 합금배선층(11)내에 나타나지 않는다. 배선층과 기판내 확산영역 사이의 영역에서 테스트가 행해지며, 접촉영역은 종래기술과 본 발명에 따라 각종방법에 의해 형성된다. 상기 테스트는 다음 4가지형태의 접촉구조위에서 이룩된다.
노트 (1) Al-Si : 알루미늄-실리콘합금
(2) Al : 순수알루미늄
(3) Mo+Si : 몰리브덴과 실리콘 공통분사
실리콘 반도체 웨이퍼 표면에서 필드산화층내 소정형태를 가진 여러개의 접촉창을 열므로써 실험될 샘플(sample)이 얻어지며 접촉창 아래에 n+형 영역을 형성하기 위해 마스크로서 필드산화층을 사용한 접촉층을 통해 비소이온을 이동시키며, 상기 방법으로 테스트번호 2 내지 4의 경우에 장벽막을 형성하고 n+형 확산층 모두를 연결하는 배선층을 증착하고 패턴화된다.
접촉창과 배선층의 패턴은 모든 샘플에서 동일하다. 각 샘플은 500℃의 온도에서 1니트로겐 기압내에서 어닐링된다. 각 샘플에서 배선층과 확산영역사이 접촉영역의 전체 저항을 나타내도록 취해질 수 있는 각 샘플내에서 모든 접촉영역을 연결하는 배선층 양단저항은 어닐링시각에 따라 동시에 측정된다.
제7도와 10도는 각각 상기 실험에 대응되는 실험번호 1부터 4까지의 결과를 보여준다. 제7도에서 실험번호 1의 결과는 저항이 급속히 증가하여 이런 형태의 접촉구조를 사용한 장치는 곧 파괴됨을 보이고 있다.
제8도에서 실험번호(2)의 결과는 저항이 증가하지 않음을 보여준다.
더우기 상기 형태 접촉구조는 전이를 일으켜 배선파괴를 초래한다.
제9도에서 실험번호(3)의 결과는 저항이 일정치 않고 흔히 너무높아 실제로 상기 형태 접촉구조는 장치의 제조에 사용될 수 없음을 보이고 있다.
제10도에서 실험번호(4)의 결과는 본 발명에 따라 저항이 매우 낮으며 어닐링에 의해 증가하지 않음을 보여주고 있다.
Claims (22)
- 반도체장치 제조방법에 있어서, 반도체기판위 절연층내에 접촉창(contact window)을 형성하는 단계. 절연층 위 및 반도체장치 기판위 접촉창내에 내화성금속과 실리콘으로 구성된 막(film)을 증착(deposit)하는 단계, 상기 막의 규화물화를 확실히 하기위해 단기간동안 내화성금속과 실리콘으로 구성된 상기막을 빔어닐링(beam annealing)하는 단계, 상기 내화성 금속 규화물막에 알루미늄 또는 알루미늄합금층을 증착하여 상기 알루미늄 또는 알루미늄 합금층과 상기 접촉창내 상기 반도체기판 사이에 전기적 또는 옴적(ohmic)접촉을 이루는 단계로 구성되어 있는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 반도체기판은 실리콘으로 되어 있는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 반도체기판은 접촉창 아래 n형인 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 반도체기판은 접촉창 아래 n형 도오프(dope)영역을 갖고 있는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 접촉창은 정사각형(2㎛×2㎛)보다 더 작은 크기를 갖고 있는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 내화물 금속은 Mo, W, Ta 및 Ti에서 선정되는 것을 특징으로 하는 반도체장치 제조방법.
- 제6항에 있어서, 상기 내화물금속은 Mo인 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 내화물금속 및 실리콘으로 구성되는 막의 상기 증착단계는 공통분사(co-sputtering) 또는 열압착 표적분사(hot press-target-sputtering)에 의해 실행되는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 내화성금속 및 실리콘으로 구성되는 상기 막이 10nm 내지 50nm범위내의 두께로 증착되는 것을 특징으로 하는 반도체장치 제조방법.
- 제9항에 있어서, 상기 두께는 대략 30nm인 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 빔어닐링단계는 램프어닐링, 레이저어닐링 또는 전자빔어닐링에 의해 실행되는 것을 특징으로 하는 반도체장치 제조방법.
- 제11항에 있어서, 상기 빔어닐링단계는 할로겐 램프어닐링에 의해 실행되는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 내화성금속 및 실리콘으로 구성되는 막의 상기 빔어닐링단계는 60초 이내의 시각 기간내에 700℃부터 1100℃의 범위 온도에서 실행되는 것을 특징으로 하는 반도체장치 제조방법.
- 제13항에 있어서, 상기 시각기간은 20초 이내인 것을 특징으로 하는 반도체장치 제조방법.
- 제14항에 있어서, 상기 시각기간은 10초 이내인 것을 특징으로 하는 반도체장치 제조방법.
- 제15항에 있어서, 상기 시각기간은 5초이내인 것을 특징으로 하는 반도체장치 제조방법.
- 제13항에 있어서, 상기 내화성금속은 Mo, W, Ta 및 Ti의 그룹으로부터 선정되며 빔어닐링온도는 900℃부터 1050℃범위내에 있는 것을 특징으로 하는 반도체장치 제조방법.
- 제13항에 있어서, 상기 내화성금속은 Ti이며 빔어닐링 온도는 800℃부터 1000℃범위내에 있는 것을 특징으로 하는 반도체장치 제조방법.
- 제7항에 있어서, 상기 합성몰리브덴규화물은 본질적으로 MoSi2인 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 알루미늄합금은 알루미늄 실리콘 또는 알루미늄-구리인 것을 특징으로 하는 반도체장치 제조방법.
- 제20항에 있어서, 상기 알루미늄-실리콘은 1% 실리콘 알루미늄인 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 더우기 배선패턴을 얻기 위한 상기 알루미늄 또는 알루미늄-합금층 및 상기 내화성 규화물막으로 구성되어 있는 것을 특징으로 하는 반도체장치 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP???58-159536 | 1983-08-31 | ||
| JP58159536A JPS6063926A (ja) | 1983-08-31 | 1983-08-31 | 半導体装置の製造方法 |
| JP58-159536 | 1983-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850002172A KR850002172A (ko) | 1985-05-06 |
| KR890003144B1 true KR890003144B1 (ko) | 1989-08-23 |
Family
ID=15695910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019840005363A KR890003144B1 (ko) | 1983-08-31 | 1984-08-31 | 반도체장치 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4672740A (ko) |
| EP (1) | EP0137701B1 (ko) |
| JP (1) | JPS6063926A (ko) |
| KR (1) | KR890003144B1 (ko) |
| DE (1) | DE3480308D1 (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715990B2 (ja) * | 1985-09-11 | 1995-02-22 | 三菱電機株式会社 | 半導体装置 |
| JPS63205930A (ja) * | 1987-02-21 | 1988-08-25 | Ricoh Co Ltd | 半導体集積回路装置の製造方法 |
| GB2204066A (en) * | 1987-04-06 | 1988-11-02 | Philips Electronic Associated | A method for manufacturing a semiconductor device having a layered structure |
| US5293059A (en) * | 1987-09-07 | 1994-03-08 | Oki Electric Industry Co., Ltd. | MOS semiconductor device with double-layer gate electrode structure |
| US5229311A (en) * | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US5658828A (en) | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| DE69031903T2 (de) | 1989-11-30 | 1998-04-16 | Sgs Thomson Microelectronics | Verfahren zum Herstellen von Zwischenschicht-Kontakten |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US4975386A (en) * | 1989-12-22 | 1990-12-04 | Micro Power Systems, Inc. | Process enhancement using molybdenum plugs in fabricating integrated circuits |
| US5213999A (en) * | 1990-09-04 | 1993-05-25 | Delco Electronics Corporation | Method of metal filled trench buried contacts |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| KR920010620A (ko) * | 1990-11-30 | 1992-06-26 | 원본미기재 | 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법 |
| JPH05347272A (ja) * | 1991-01-26 | 1993-12-27 | Sharp Corp | 半導体装置の製造方法 |
| US5187114A (en) * | 1991-06-03 | 1993-02-16 | Sgs-Thomson Microelectronics, Inc. | Method of making SRAM cell and structure with polycrystalline P-channel load devices |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| DE69319993T2 (de) * | 1992-09-22 | 1998-12-10 | Sgs Thomson Microelectronics | Methode zur Herstellung eines Metallkontaktes |
| US6849557B1 (en) * | 1997-04-30 | 2005-02-01 | Micron Technology, Inc. | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide |
| US7015422B2 (en) * | 2000-12-21 | 2006-03-21 | Mattson Technology, Inc. | System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy |
| US6970644B2 (en) * | 2000-12-21 | 2005-11-29 | Mattson Technology, Inc. | Heating configuration for use in thermal processing chambers |
| US6989108B2 (en) * | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
| US20050104072A1 (en) * | 2003-08-14 | 2005-05-19 | Slater David B.Jr. | Localized annealing of metal-silicon carbide ohmic contacts and devices so formed |
| US7956672B2 (en) * | 2004-03-30 | 2011-06-07 | Ricoh Company, Ltd. | Reference voltage generating circuit |
| US7851343B2 (en) * | 2007-06-14 | 2010-12-14 | Cree, Inc. | Methods of forming ohmic layers through ablation capping layers |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
| JPS5669844A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Manufacture of semiconductor device |
| EP0054259B1 (en) * | 1980-12-12 | 1986-08-06 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device of the mis type |
| US4392299A (en) * | 1981-01-08 | 1983-07-12 | Rca Corporation | Method of manufacturing low resistance gates and interconnections |
| JPS57124430A (en) * | 1981-01-23 | 1982-08-03 | Sony Corp | Manufacture of semiconductor device |
| JPS584924A (ja) * | 1981-07-01 | 1983-01-12 | Hitachi Ltd | 半導体装置の電極形成方法 |
| US4389257A (en) * | 1981-07-30 | 1983-06-21 | International Business Machines Corporation | Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes |
| GB2114809B (en) * | 1982-02-04 | 1986-02-05 | Standard Telephones Cables Ltd | Metallic silicide production |
| DE3211761A1 (de) * | 1982-03-30 | 1983-10-06 | Siemens Ag | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen |
| US4485550A (en) * | 1982-07-23 | 1984-12-04 | At&T Bell Laboratories | Fabrication of schottky-barrier MOS FETs |
| JPS59100520A (ja) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| DE3304588A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene |
| US4569122A (en) * | 1983-03-09 | 1986-02-11 | Advanced Micro Devices, Inc. | Method of forming a low resistance quasi-buried contact |
| JPS59210642A (ja) * | 1983-05-16 | 1984-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61145A (ja) * | 1984-06-05 | 1986-01-06 | 太田 良三 | 組立容器 |
| JPS63819A (ja) * | 1986-06-19 | 1988-01-05 | Global Mach Kk | ディスク状記録媒体の表面保護膜形成装置 |
-
1983
- 1983-08-31 JP JP58159536A patent/JPS6063926A/ja active Pending
-
1984
- 1984-08-28 US US06/644,962 patent/US4672740A/en not_active Expired - Fee Related
- 1984-08-30 DE DE8484305924T patent/DE3480308D1/de not_active Expired
- 1984-08-30 EP EP84305924A patent/EP0137701B1/en not_active Expired
- 1984-08-31 KR KR1019840005363A patent/KR890003144B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0137701B1 (en) | 1989-10-25 |
| DE3480308D1 (en) | 1989-11-30 |
| US4672740A (en) | 1987-06-16 |
| KR850002172A (ko) | 1985-05-06 |
| JPS6063926A (ja) | 1985-04-12 |
| EP0137701A1 (en) | 1985-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890003144B1 (ko) | 반도체장치 제조방법 | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US4214918A (en) | Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam | |
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| US4985750A (en) | Semiconductor device using copper metallization | |
| JP3221381B2 (ja) | 半導体装置の製造方法 | |
| CA1140682A (en) | Intermetallic barrier region for gold conductor contacts | |
| US4426765A (en) | Process for fabrication of ohmic contacts in compound semiconductor devices | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| JPS6318342B2 (ko) | ||
| KR0179827B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPH04233762A (ja) | 室温で生成しうる銅−半導体複合体及びその形成方法 | |
| JP2765967B2 (ja) | 半導体素子 | |
| KR960000360B1 (ko) | 저 접촉 저항값을 갖는 집적 회로의 제조 방법 | |
| JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JPS6079721A (ja) | 半導体構造体の形成方法 | |
| JPH0329321A (ja) | 半導体集積回路デバイスのコンタクトメタライゼーション | |
| JPS5950214B2 (ja) | 半導体装置の製造方法 | |
| JPH03120820A (ja) | 集積回路の相互接続用メタライゼーションを形成する方法及び装置 | |
| JPS58106825A (ja) | 半導体装置の製造方法 | |
| JPS61274325A (ja) | 半導体装置の製造方法 | |
| JPH02119129A (ja) | 半導体装置の製造方法 | |
| JPS59110115A (ja) | 半導体装置の製造方法 | |
| JPH0578181B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |