KR860006732A - 명령감시 구성을 갖는 컴퓨터 시스템 - Google Patents

명령감시 구성을 갖는 컴퓨터 시스템 Download PDF

Info

Publication number
KR860006732A
KR860006732A KR1019860001123A KR860001123A KR860006732A KR 860006732 A KR860006732 A KR 860006732A KR 1019860001123 A KR1019860001123 A KR 1019860001123A KR 860001123 A KR860001123 A KR 860001123A KR 860006732 A KR860006732 A KR 860006732A
Authority
KR
South Korea
Prior art keywords
command
control
address
subcommand
code
Prior art date
Application number
KR1019860001123A
Other languages
English (en)
Other versions
KR900000113B1 (ko
Inventor
다꾸미 미야시따
Original Assignee
후지쓰 가부시끼가이샤
야마모또 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모또 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR860006732A publication Critical patent/KR860006732A/ko
Application granted granted Critical
Publication of KR900000113B1 publication Critical patent/KR900000113B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음

Description

명령감시 구성을 갖는 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 명령감시구성을 갖는 컴퓨터시스템 실시예의 블록도. 제2도는 제1도의 선입선출(FIFO)에서의 데이타 구성을 도시한 도. 제4도는 본 발명에 따른 명령 감시구성을 갖는 컴퓨터시스템의 다른 실시예의 블록도.
* 도면의 주요부분에 대한 부호의 설명
10 : 명령처리수단 4 : 기억수단 1,2,3,5 : 디코딩수단 6 : 하위명령실행수단 40 : 제어수단.

Claims (13)

  1. 대응 마이크로프로그램명령을 수행하는 다수의 하위명령 코드를 갖는 적어도 하나의 명령 코드 그룹을 기억하는 수단(4), 마이크로프로그램 명령을 디코딩하며 상기 하위명령 코드의 내용에 따라 하위명령코드에 의해 정해진 상기 마이크로프로그램 명령의 하위명령 어드레스를 진행시키며 상기 명령 코드기억 수단에 동작가능하게 접속된 수단(1,2,3,5), 및 상기 명령 코드기억수단으로부터 하위명령 코드에 따라 상기 하위명령을 실행하며 상기 명령코드 기억수단 및 상기 명령 디코드 수단에 동작가능하게 접속된 수단(6)을 포함하며, 더우기 상기 명령 코드기억수단은 상기 명령 처리수단의 제어를 수해아는 다수의 다른 하위명령 코드를 더 기억하고, 마이크로프로그램 명령을 수용한 명령을 처리하는 수단(10), 및 상기 명령 코드 기억수단의 상기 하위명령 코드를 지시하는 상기 명령 디코드수단으로부터의 또 다른 어드레스 및 그것에 프리세트된 어드레스를 비교하고, 상기 하위명령의 동작을 중지시키며, 상기 프리세트된 어드레스가 상기 또 다른 어드레스와 일치할 경우 적어도 제어비트를 포함하는 하나의 제어데이타 및 상기 명령코드 기억의 상기 다른 하위명령 코드를 지시하는 한 어드레스를 공급하는 상기 명령처리수단에 동작가능하게 접속되어 있고 여기서 상기 명령실행수단은 상기 제어 데이타의 상기 제어 비트에 응해서 상기 다른 하위명령 코드의 다른 하위명령을 실행하게 되어 있는 제어수단(40)으로 구성되어 있는 것을 특징으로하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 명령 처리수단(10)은 프로그램에 의해 액세스될 수 있는 레지스터, 및 상기명령을 실행하고 상기 프로그램에 의해 액세스될 수 없는 제어회로 및 제어 레지스터를 포함하며, 상기 다른 하위명령은 상기 레지스터 및 상기 제어레지스터의 데이타 및 상기 제어회로의 상태를 상기 컴퓨터 시스템의 데이타 버스(100)로 출력시키는 명령을 포함하여, 상기 데이타버스의 상기 데이타가 출력장치에 의해 출력되는 것을 특징으로하는 컴퓨터 시스템.
  3. 제2항에 있어서, 상기 시스템이 상기 데이타 버스를 통해 상기 명령 처리수단(10) 및 상기 제어수단(40)에 동작가능하게 접속된 버스 인터페이스 수단(20)을 더 포함하고, 상기 프로그램에 의해 액세스 될 수 없는 버스제어회로 및 버스제어 레지스터를 포함하며, 상기 다른 하위명령은 상기 버스제어레지스터의 데이타 및 상기 버스제어회로의 상태를 상기 데이타버스로 출력시키기 위한 다른 명령을 더 포함하고 있는 것을 특징으로하는 컴퓨터시스템.
  4. 제3항에 있어서, 상기 제어수단(40)은 상기 제어데이타를 기억시키는 제1 메모리 수단(49)을 포함하며, 상기 버스 인터페이스 수단은 다수의 제어데이타를 상기 제1 메모리 수단에 기억시키고, 제어신호의 인가에 따라 상기 데이타버스를 통해 상기 프리세트어드레스를 상기 제어수단에 세트시키며, 상기 명령실행수단은 상기 프리세트어드레스가 상기 명령 디코드 수단으로부터의 상기 또 다른 어드레스와 일치할 경우 상기 제어 데이타의 제어비트에 따라 상기 제어데이타의 어드레스에 대응하는 상기 다른 하위명령을 연속적으로 실행하는 것을 특징으로하는 컴퓨터 시스템.
  5. 제4항에 있어서, 각 제어데이타의 상기 제어비트는 정상모드 동작으로부터 제어모드 동작으로 또는 제어모드 동작으로부터 정상모드 동작으로 상기 명령처리수단의 동작모드변화를 지시하는 비트를 포함하며, 따라서 상기 명령처리수단은 상기 프리세트 어드레스가 상기 명령디코드 수단으로부터의 상기 또 다른 어드레스와 일치할 경우 상기 제어모드의 상기 다른 하위명령을 실행하고 상기 제어비트에 따라 상기정상모드 동작으로 회복되는 것을 특징으로하는 컴퓨터 시스템.
  6. 제5항에 있어서, 상기 제어수단(40)은 상기 프리세트어드레스를 보유시키는 레지스터(41), 상기 프리성트 어드레스 및 상기 명령 디코드수단으로부터의 상기 또 다른 어드레스를 비교하여 상기 프리세트어드레스가 상기 또 다른 어드레스와 일치할경우 일치신호를 출력시키는 비교회로(43), 상기 일치신호를 래치시키는 래치회로(44), 그것을 통해 통과하는 상기 또다른 어드레스를 게이트시키는 제1게이트(47), 그것을 통해 통과하는 상기 제어데이타를 게이트시키는 제2게이트(48), 및 스위치회로(42)를 포함하며, 상기 제1게이트 및 상게 제2게이트는 상기 일치신호에 따라 역으로 동작되고, 상기 제1게이트는 상기 일치신호가 불능으로될 경우 상기 또 다른 어드레스를 통과시키는 단락상태로 되며, 그렇지않을 경우 상기 제2게이트는 그것을 통해 상기 제1메로리수단으로부터의 상기 제어데이타를 통과시키며, 상기 스위치 회로는 상기 일치신호가 불능으로될 경우, 상기 또 다른 어드레스를 상기 비교회로에 공급하고 그렇지 않을 경우 상기 명령디코드 수단을 통해 상기 제어데이타를 상기 명령코드 기억수단에 공급하는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제6항에 있어서, 상기 제어수단(40)은 상기 명령처리수단 및 상기 버스인터페이스 수단에서의 상기 상태 및 상기 또 다른 어드레스를 믹스시키는 믹스회로(51) 및 상기 믹스된 데이타를 기억시키며 상기 제어데이타의 상기 제어비트 및 상기 일치신호에 따라 그것을 상기 데이타 버스로 출력시키는 제2 메모리수단(52)을 더 포함하는 것을 특징으로하는 컴퓨터 시스템.
  8. 제7항에 있어서, 상기 제어수단은 리세트신호가 그것에 공급될 경우 상기 하우명령의 상기 중지된 동작을 더 회복시키는 것을 특징으로하는 컴퓨터 시스템.
  9. 대응마이크로프로그램 명령을 수행하는 다수의 하위명령 코드를 갖는 적어도 하나의 명령 코드 그룹을 기억하는 수단(4), 마이크로프로그램 명령을 디코딩하며 상기 하위명령 코드의 내용에 따라 하위명령코드에 의해 정해진 상기 마이크로프로그램 명령의 하위명령어드레스를 진행시키며 상기 명령 코드기억수단에 동작가능하게 접속된 수단(1,2,3,5), 및 상기 명령 코드기억수단으로부터 하위 명령 코드에 따라 상기 하위명령을 실행하며 상기 명령 코드 기억수단 및 상기 명령디코드 수단에 동작가능하게 접속된 수단(6)을 포함하고, 마이크로프로그램 명령을 수용한 명령을 처리하는 수단(10), 및 상기 명령 디코드 수단으로부터 상기 하위명령 코드를 기억시키고 그것을 제어신호(SW,SR)에 따라 출력시키며 상기 명령처리수단에 동작가능하게 접속된 제어수단(40)으로 구성되는 것을 특징으로하는 컴퓨터 시스템.
  10. 제9항에 있어서, 상기 제어수단은 상기 하위명령 코드의 한 어드레스와 결합된 데이타 및 상기 명령처리수단의 제어상태를 기억시키며 그것을 출력시키는 것을 특징으로하는 컴퓨터 시스템.
  11. 제10항에 있어서, 상기 제어수단(40)은 상기 명령처리수단의 상기 상태 및 상기 어드레스를 믹스시키는 믹스회로(51) 및 상기 믹스된 데이타를 기억시키며 상기 제어신호에 따라 그것을 데이타버스를 출력시키는 메모리수단(52)을 포함하는 것을 특징으로하는 컴퓨터 시스템.
  12. 대응 마이크로프로그램 명령을 수행하는 다수의 하위명령 코드를 갖는 적어도 하나의 명령 코드그룹을 기억하는 수단(4), 마이크로프로그램 명령을 디코딩하며 상기 하위명령 코드의 내용에 따라 하위명령 코드에 의해 정해진 상기 마이크로프로그램 명령의 하위명령어드레스를 진행시키며 상기 명령코드기억수단에 동작가능하게 접속된 수단(1,2,3,5), 및 상기 명령코드 기억수단으로부터 하위명령 코드이 따라 상기 하위명령을 실행하며 상기 명령코드 기억수단 및 상기 명령디코드 수단에 동작가능하게 접속된 수단(6)을 포함하며, 마이크로프로그램 명령을 수용한 명령을 처리하는 수단(10), 및 상기 명령코드 기억수단의 상기 하위명령 코드를 지시하는 상기 명령 디코드 수단으로부터의 또 다른 어드레스 및 그것에 프리세트된 어드레스를 비교하고, 상기 프리세트 어드레스가 상기 또 다른 어드레스와 일치할 경우 상기 하위명령의 동작을 중지시키며, 상기 명령처리 수단에 동작가능하게 접속된 제어수단(40)으로 구성되어 있는 것을 특징으로하는 컴퓨터 시스템.
  13. 제12항에 있어서, 더우기 상기 제어수단은 리세트 신호가 그것에 공급될 경우 상기 하위명령의 상기 중지된 동작을 회복시키는 것을 특징으로하는 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860001123A 1985-02-18 1986-02-18 명령 감시구성을 갖는 컴퓨터 시스템 KR900000113B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28402 1985-02-18
JP60028402A JPS61188626A (ja) 1985-02-18 1985-02-18 マイクロプロセツサ
JP85-28402 1985-02-18

Publications (2)

Publication Number Publication Date
KR860006732A true KR860006732A (ko) 1986-09-15
KR900000113B1 KR900000113B1 (ko) 1990-01-20

Family

ID=12247667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001123A KR900000113B1 (ko) 1985-02-18 1986-02-18 명령 감시구성을 갖는 컴퓨터 시스템

Country Status (4)

Country Link
US (1) US5129079A (ko)
EP (1) EP0194185A3 (ko)
JP (1) JPS61188626A (ko)
KR (1) KR900000113B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188626A (ja) * 1985-02-18 1986-08-22 Fujitsu Ltd マイクロプロセツサ
JPH06105432B2 (ja) * 1989-06-01 1994-12-21 三菱電機株式会社 マイクロプロセッサ
JPH04107630A (ja) * 1990-08-28 1992-04-09 Nec Corp 中央処理装置
US5469550A (en) * 1992-01-28 1995-11-21 Cezzar; Ruknet Reversible computer apparatus and methods of constructing and utilizing same
US5761467A (en) * 1993-09-28 1998-06-02 Mitsubishi Denki Kabushiki Kaisha System for committing execution results when branch conditions coincide with predetermined commit conditions specified in the instruction field
JP2630271B2 (ja) * 1994-09-14 1997-07-16 日本電気株式会社 情報処理装置
US6023564A (en) * 1996-07-19 2000-02-08 Xilinx, Inc. Data processing system using a flash reconfigurable logic device as a dynamic execution unit for a sequence of instructions
US6915460B2 (en) * 2001-06-26 2005-07-05 International Business Machines Corporation Method, apparatus, and program for service processor surveillance with multiple partitions
US6452550B1 (en) * 2001-07-13 2002-09-17 Tyco Electronics Corp. Reduction of the effects of process misalignment in millimeter wave antennas
US7546585B2 (en) * 2005-01-24 2009-06-09 International Business Machines Corporation Method, system and computer program product for testing computer programs
KR20230069661A (ko) * 2021-11-12 2023-05-19 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898623A (en) * 1973-06-05 1975-08-05 Ibm Suspension and restart of input/output operations
FR2253435A5 (ko) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
US4205370A (en) * 1975-04-16 1980-05-27 Honeywell Information Systems Inc. Trace method and apparatus for use in a data processing system
JPS5248440A (en) * 1975-10-15 1977-04-18 Toshiba Corp Memory access control system
US4240138A (en) * 1978-10-03 1980-12-16 Texas Instruments Incorporated System for direct access to a memory associated with a microprocessor
US4325121A (en) * 1978-11-17 1982-04-13 Motorola, Inc. Two-level control store for microprogrammed data processor
JPS5582359A (en) * 1978-12-18 1980-06-21 Toshiba Corp Microprogram test unit
US4338661A (en) * 1979-05-21 1982-07-06 Motorola, Inc. Conditional branch unit for microprogrammed data processor
US4312034A (en) * 1979-05-21 1982-01-19 Motorola, Inc. ALU and Condition code control unit for data processor
US4342078A (en) * 1979-05-21 1982-07-27 Motorola, Inc. Instruction register sequence decoder for microprogrammed data processor and method
DE2948644A1 (de) * 1979-12-04 1981-06-11 Robert Bosch Gmbh, 7000 Stuttgart Vorrichtung zum ueberwachen des inhalts einer speicherzelle eines mikroprozessorsystems
IN155448B (ko) * 1980-03-19 1985-02-02 Int Computers Ltd
US4349873A (en) * 1980-04-02 1982-09-14 Motorola, Inc. Microprocessor interrupt processing
US4348722A (en) * 1980-04-03 1982-09-07 Motorola, Inc. Bus error recognition for microprogrammed data processor
US4398244A (en) * 1980-05-07 1983-08-09 Fairchild Camera & Instrument Corporation Interruptible microprogram sequencing unit and microprogrammed apparatus utilizing same
JPS5886648A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp トレ−ス装置
JPS58109934A (ja) * 1981-12-23 1983-06-30 Fujitsu Ltd 処理装置のコンソ−ル
JPS593654A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd ヒストリ−メモリ制御方式
DE3241412A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum testen eines hochintegrierten mikroprogramm-gesteuerten elektronischen bauteiles
US4635193A (en) * 1984-06-27 1987-01-06 Motorola, Inc. Data processor having selective breakpoint capability with minimal overhead
JPS61188626A (ja) * 1985-02-18 1986-08-22 Fujitsu Ltd マイクロプロセツサ

Also Published As

Publication number Publication date
EP0194185A2 (en) 1986-09-10
KR900000113B1 (ko) 1990-01-20
EP0194185A3 (en) 1989-06-07
JPS61188626A (ja) 1986-08-22
US5129079A (en) 1992-07-07

Similar Documents

Publication Publication Date Title
JPS605962B2 (ja) 非同期二重機能多重プロセツサを使用する機械制御装置
KR860006732A (ko) 명령감시 구성을 갖는 컴퓨터 시스템
ES362337A1 (es) Una disposicion para facilitar informacion utilizable para recobrarse de un error de canal en un sistema de tratamientode datos.
KR890010673A (ko) 데이타 프로세서 및 그 처리제어방식
KR850001566A (ko) 마이크로 컴퓨터
KR900006853A (ko) 마이크로 프로세서
KR970049565A (ko) 플래쉬 메모리의 재프로그램 장치 및 그 방법
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
KR900018807A (ko) 마이크로 명령수식 기능을 가진 제어장치
KR840005231A (ko) 히스토리 메모리 제어방식
JPH0830971B2 (ja) プログラマブルコントローラ
SU613401A1 (ru) Запоминающее устройство
KR930001061A (ko) 마이크로 컴퓨터
US4074336A (en) Protection circuits for computer based control systems
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
JPS588332A (ja) 計算機における電源遮断制御方法
JPS6240538A (ja) デ−タ処理装置
KR970076252A (ko) 마이크로컴퓨터
KR950007107B1 (ko) 별도의 마이크로프로세서를 포함하는 컴퓨터장치
JPS59163653A (ja) デバツグ装置
SU881748A1 (ru) Микропрограммное устройство управлени
JPH06324985A (ja) データ処理装置
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
KR950015095A (ko) 태그 비트를 사용한 메모리 접근 방식
KR890015124A (ko) 정보처리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930109

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee