-
Vorrichtung zum Uberwachen des Inhalts einer Speicher-
-
zelle eines Mikroprozessorsystems.
-
Stand der Technik Die Erfindung betrifft eine Vorrichtung gemäß der
Gattung des Hauptanspruchs. Beim Testen von Mikroprozessorsystemen unter Echtzeitbedingungen
ist es häufig notwendig, lediglich intern verarbeitete Daten anzuzeigen. Eine Ausgabe
solcher Daten wäre an sich durch Veränderung des Programms möglich, eine derartige
Änderung ist Jedoch in vielen Fällen unerwünscht.
-
Vorteile der Erfindung Demgegenüber hat die Erfindung mit den kennzeichnenden
Merkmalen des Hauptanspruchs den Vorteil, daß der
Programmablauf
des Mikroprozessorsystems durch die erfindungsgemäße Vorrichtung überhaupt nicht
beeinflußt wird. Die erfindungsgemäße Vorrichtung ist im allgemeinen zum Prüfen
eines bestimmten Prozessorsysteins ausgebildet, ihre Anschlüsse können in einfacher
Weise mit dem Mikroprozessorsystem durch einen oder mehr Prüfstecker verbunden werden,
die über das Gehäuse von integrierten Schaltungen gestülpt werden, wobei die elektrische
Verbindung mit den ins Gehäuse führenden Anschlüssen hergestellt wird. Wenn, wie
beim später beschriebenen Ausführungsbeispiel, die Vorrichtung unter Verwendung
von Signalen arbeitet, die die Zentraleinheit des Mikroprozessorsystems liefert,
ist es vorteilhaft, die Vorrichtung mittels eines Prüfsteckers an der Zentraleinheit
anzuschließen, an deren Anschlüssen auch der Adress- und Datenbus zugänglich ist.
Die erfinduae;sgemäße Vorrichtung überwacht ständig die auf dem Adressbus erscheinenden
Adressen und veranlaßt dann, wenn die z.B. durch eine geeignete Einstelleinrichtung
vorgegebene Adresse während des Abruf zyklus erscheint, das Durchschalten der im
nachfolgenden Ausführungszyklus auf dem Datenbus erscheinenden Daten. Die einmal
eingestellte Adresse wird ständig überwacht, so daß Anderungen des Inhalts der zugeordneten
Speicherzelle sichtbar gemacht werden können und dadurch möglicherweise vorhandene
Fehler, besonders im Programm, Jedoch auch in den Schaltungen, erkannt werden können.
-
In den Unteransprüchen sind vorteilhafte Weiterbildungen der im Hauptanspruch
beschriebenen Erfindung gekennzeichnet. Die Ausführungsform nach Anspruch 2 gestattet
eine
besonders einfache Ausbildung der erfindungsgemäßen Vorrichtung, da diese zum Teil
durch bereits vorhandene Signale der Zentraleinheit gesteuert werden kann. Die Ausführungsform
nach Anspruch 3 gibt eine einfache Foglichkeit an, auch dann, wenn die Adressbits
nicht gleichzeitig auf dem Adressbus erscheinen, einen Vergleich mit der vorgegebenen
Adresse durchzuführen. Die Ausführungsform nach Anspruch 4 eignet sich besonders
dazu, schnelle Änderungen des Inhalts der Speicherzelle erkennbar zu machen, beispielsweise
durch ein der erfindungsgemäßen Vorrichtung nachgeschaltetes Sichtgerät oder einen
Kurvenschreiber, und es kann hier aus cem Kurvenverlauf, beispielsweise aus nicht
zu erwartenden plötzlichen starken Änderungen des Werts des Inhalts der Speicherzelle,
auf Fehler geschlossen werden. Der Anspruch 5 gibt eine einfache Möglichkeit an,
die jeweils interessierende Adresse einfach von Hand einzustellen.
-
Zeichnung In der Zeichnung ist ein Ausführungsbeispiel einer erfindungsgemäßen
Vorrichtung dargestellt. Figur 1 zeigt ein Blockschaltbild, Figur 2 ein Zeitdiagramm
und Figur 3 eine ausgeführte Schaltung.
-
Beschreibung des Ausführungsbeispiels Die Vorrichtung gemäß dem -Ausführungsbeispiel
ist speziell für die Prüfung von COSMQC-Mikroprozessorsystemen der Firma RCA bestimmt.
Die Vorrichtung weist 19 mit der Zentraleinheit
eines derartigen
Mikroprozessorsystems durch einen nichtdargestellten Prüfstecker zu verbindende
Anschlüsse auf, und zwar acht Anschlüsse AO... A7 zum Anschluß an die acht Leiter
des Adressbusses, acht Anschlüsse DO... D7 zum Anschluß an die acht Leiter des Datenbusses,
sowie drei weitere mit der Zentraleinheit zu verbindende Anschlüsse, denen Zentraleinheitssignale
TPA, TPB und SCO zugeführt werden und die mit diesen Signalbezeichnungen gekennzeichnet
sind. Bei dem Mikroprozessorsystem hat die Adresse eine Länge von 16 Bit, davon
erscheinen die acht höherwertigen Bits auf den Adressbus zuerst, und anschließend
erscheinen die acht niedrigwertigen Bits.
-
Gleichzeitig mit den höherwertigen Bits gibt die Zentraleinheit ein
Signal TPA ab, das einem Speicher 1 der Vorrichtung zugeführt wird, der die acht
höherwertigen Bits aufnimmt und zwischenspeichert, so daß diese gemeinsam mit den
acht niedrigwertigen Bits gleichzeitig an Eingängen einer Komparator-Kaskade 2 zur
Verfügung stehen. Diese während eines Bereitstellzyklus auf dem Adressbus erscheinenden
Adressbits werden mit den Bits einer vorgegebenen Adresse verglichen, die durch
eine Reihe von 4 Rexadezimal-Codierschaltern erzeugt werden, die insgesamt durch
die Baueinheit 3 angedeutet sind. Jeder dieser Schalter weist ein Daumenrad auf,
das insgesamt 16 verschiedene Stellungen einnehmen kann und somit eine Codierung
mit 4 Bit ermöglicht.
-
Wenn die Komparator-Kaskade 2 eine Ubereinstimmung zwischen der auf
dem Adressbus vorhandenen Adresse und der durch den Codierschalter 3 eingestellten
Adresse feststellt, gibt sie an eine Steuerlogik 4 ein Freigabe signal ab. Der Steuerlogik
4 werden von der Zentraleinheit noch zwei weitere Signale zugeführt. Das
Signal
TPB steuert im Mikroprozessorsystem die Auswertung der Befehle und der Daten und
tritt daher erst kurze Zeit nach dem Zeitpunkt auf, wo der Befehl bzw. die Daten
auf den entsprechenden Bussen einwandfrei auswertbar zur Verfügung stehen, also
eingeschwungen sind.
-
Das Signal SCO hat während des Bereitstellzyklus einen niedrigen Wert
(logisch 0) und während des Ausführungszyklus einen hohen Wert (logisch 1). Die
Steuerlogik 4 gibt dann, wenn sie von der Komparator-Kaskade 2 ein Freigabesignal
erhalten hat, ein Ubernahmesignal an einen mit dem Datenbus verbundenen Datenspeicher
5 ab, wenn gleichzeitig die Signale TPB und SCO den Wert wisch 1 haben. Der Datenspeicher
5 übernimmt bei diesem Ubernahmesignal die an seinem Eingang DO... D7 anstehenden
Datensignale. Vom Ausgang des Datenspeichers 5 gelangen die gespeicherten Daten
zu einer Hexadezimal-Anzeige 6 und zu einem Digital/Analog-Umsetzer 7, dessen Ausgang
mit einer geeigneten Analoganzeigevorrichtung verbindbar ist.
-
In Fig. 1 ist bei mehradrigen Leitungen jeweils die Anzahl der einzelnen
Leiter angegeben.
-
Die soeben geschilderten Signale und ihre zeitliche Lage innerhalb
des Abruf zyklus und Ausführungszyklus sind in dem Zeitdiagramm der Figur 2 erkennbar.
In der ersten Zeile sind die auf dem Adressbus erscheinenden Signale angezeigt,
es erscheinen also jeweils die höherwertigen Adressbits vor den niedrigwertigen
Adressbits, Zeile 2 zeigt die Zeiträume, in denen auf dem Datenbus der Befehl bzw.
die Daten einwandfrei auswertbar zur Verfügung
stehen, Zeile 3 das
Freigabesignal, Zeile 4 das Signal SCO und Zeile 5 das Signal TPB.
-
Wegen Einzelheiten der Schaltung wird auf Figur 3 verwiesen, die ein
genaues Schaltbild zeigt. Die Spannung VDD beträgt 5 V, die Spannung Vss beträgt
0 V. Der Speicher 1 der Figur 1 wird durch zwei integrierte Schaltungen 11 und 12
vom Typ 4042 gebildet, deren Anschlüsse 6 und 16 an VDD und deren Anschluß 8 an
Vss liegen. Die Koniparator-Kaskade wird durch vier integrierte Schaltungen 21 bis
24 vom Typ 4585 gebildet, deren nicht dargestellter Anschluß 8 an Vss und 16 an
VDD liegt. Die Codierschalteranordnung 3 wird durch vier von Hand zu betätigende
Codierschalter 31 bis 34 mit jeweils 16 Schaltstellungen gebildet. Die Steuerlogik
4 enthält die in der Figur 3 eingezeichneten Verknüpfungsglieder 41, 42 und ein
D-Flipflop 43. Das ODER-Glied 41 wird durch eine integrierte Schaltung 4071 gebildet,
wobei der nicht-dargestellte Anschluß 7 an Vss und der Anschluß 14 an VDD liegt.
Das UND-Glied 42 wird durch eine integrierte Schaltung 4081 gebildet, deren Anschluß
7 an Vss und 14 an VDD liegt. Das Flipftp 43 wird durch eine Schaltung 4013 gebildet,
deren Anschlüsse 4, 6 und 7 an Vss und 14 an VDD liegt. Der Datenspeicher 5 wird
durch zwei integrierte Schaltungen 51 und 52 vom Typ 4076 gebildet, deren Anschlüsse
1, 2, 8, 9, lo, 15 an Vss liegen und durch zwei integrierte Schaltungen 53 und 54
vom Typ 4050, deren Anschlüsse 8, 11, 14 an Vss und 1, 16 an VDD liegen. Die Hexadezimal-Anzeige
6 weist zwei integrierte Schaltungen 61 und 62 vom Typ TIL 311, deren Anschlüsse
1 und 14 an VDD und 6, 7, 8 an Vss liegen. Durch einen von Hand zu betätigenden
-Schalter
63 kann an die Anschlüsse 5 dieser integrierten Schaltungen entweder die Spannung
VDD oder V55 gelegt werden, und in Abhängigkeit von der Schalterstellung wird entweder
der jeweilige Eingagswert angezeigt oder es bleibt die vor dem Betätigen des Schalters
vorhandene Anzeige unabhängig von sich ändernden Eingangswerten erhalten. Der Digital/Analog
-Umsetzer 7 der Anordnung nach Figur 1 wird durch eine integrierte Schaltung 71
vom Typ DAC 371-8 und eine nachgeschaltete Konparator-Schaltung 72 mit einem Komparator
73 vom Typ CA 3160 gebildet, dessen Anschluß 4 an JSS und dessen Anschluß 7 an +
15 V liegt. m Ausgang 74 erscheint das analoge Ausgangssignal.
-
Die Schaltungen 4076 (Datens#peicher 5) übernehmen die Daten nur,
wenn ihrem Anschluß 7 eine ansteigende Flanke (Wechsel von logisch 0 auf 1) zugeführt
wird. Eine derartige Flanke tritt nur in dem Ausfährungszyklus auf, dem ein Abruf
zyklus vorausgeht, in dem das Freigabesignal vorliegt und dadurch das Zurücksetzen
der Ausgangssignale des D-Flipflops 43 bewirkt, so daß dieser im Ausführungszyklus
beim Wechsel auf den Wert 1 die genannte Flanke erzeugt.