KR840003496A - 메모리 시스템 - Google Patents
메모리 시스템 Download PDFInfo
- Publication number
- KR840003496A KR840003496A KR1019830000173A KR830000173A KR840003496A KR 840003496 A KR840003496 A KR 840003496A KR 1019830000173 A KR1019830000173 A KR 1019830000173A KR 830000173 A KR830000173 A KR 830000173A KR 840003496 A KR840003496 A KR 840003496A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- error
- address
- data
- module
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
- Alarm Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 따라 구성된 메모리 시스템의 계통도.
제2도는 제1도에 도시한 메모리 시스템의 메모리 모듈 부분을 상세하게 도시한 도면.
제3도는 제1도에 도시한 메모리 시스템의 동작 검사논리 회로 부분의 동작 상태 제어기(operation state machine)와 비교 논리 장치를 도시한 도면.
Claims (14)
- 맵/메모리 제어 장치, 착오 보정 부호 논리 장치 및 동작검사 논리 장치로 구성된 처리기 써브시스템과; 기억 어레이를 갖고 있는 메모리 모듈, 맵/메모리 제어 장치와 착오 보정부호 논리 장치에 기억 오레이를 접속시키는 버스 장치, 타이밍 및 제어 논리 장치, 맵/메모리 제어 장치에 타이밍 및 제어 논리 장치를 접속시키는 제어 버스, 동작 검사 논리 장치에 접속된 동작 상태 버스 및 메모리 모듈의 동작상태를 나타내는 신호를 발생시키고 처리기 써브시스템의 동작 상태에 비교하기 위해 동작 검사 논리 장치에 이 신호를 송신하기 위한 메모리 모듈 동작 상태 제어기 장치로 구성된 메모리 써브시스템으로 구성된 것을 특징으로 하는 컴퓨터시스템용 메모리 제어 시스템.
- 제1항에 있어서, 착오 보정 부호 논리 장치가 처리기 써브 시스템의 동작상태를 나타내는 신호를 발생시키기 위한 처리기 써브시스템 동작상태 제어기 장치와, 메모리 모듈 동작 상태제어 장치와 처리기 써브시스템 동작 상태 제어기 장치에 의해 발생된 신호를 비교하고 처리기 써브시스템에 대한 동작 검사 착오 신호 출력을 발생시키기 위한 비교 논리 장치를 포함하는 것을 특징으로 하는 메모리 제어 시스템.
- 제2항에 있어서, 착오 보정 부호 논리 장치가 어드레스 착오 검출 장치를 포함하는 것을 특징으로 하는 메모리 제어 시스템.
- 제3항에 있어서, 어드레스 착오 검출 장치가 각각의 메모리 위치의 테이타 검사 지역에 어드레스 패리티 정보를 부호화시키기 위한 어드레스 패리티 발생기 장치를 포함하는 것을 특징으로 하는 메모리 제어 시스템.
- 제4항에 있어서, 착오 보정 부호 논리 장치가 기억 어레이로부터의 데이타 부호 워드 해독 상에서 해독 동작을 하는 동안 검사 지역내에 나타난 데이타 착오 뿐만 아니라 어드레스 착오를 확인하기 위한 신드롬 장치를 포함하는 것을 특징으로 하는 메모리 제어 시스템.
- 맵/메모리 제어 장치, 착오 보정 부호 논리 장치 및 동작검사 논리 장치를 갖고 있는 종류의 컴퓨터 시스템 처리기 모듈에 접속할 수 있는 메모리 모듈에 있어서, 반도체 기억어레이, 타이밍 및 제어 논리 장치, 맵/메모리 제어 장치 및 착오 보정 부호 논리 장치에 기억 어레이를 접속시켰고 맵/메모리 제어 장치에 타이밍 및 제어 논리 장치를 접속시키기 위한 버스 장치, 처리기 모듈의 동작 검사 논리 장치에 접속될 수 있는 동작 상태 및 메모리 모듈의 동작 상태를 나타내는 신호를 발생시키고 처리기 모듈의 동작상태에 비교하기 위해 동작 검사 논리 장치에 이 신소를 송신하기 위하여 동작 상태 버스와 타이밍 및 제어 논리 장치에 연결된 동작 상태 제어기 장치로 구성된 것을 특징으로 하는 메모리 모듈.
- 맵/메모리 제어 장치, 기억 어레이 및 각각의 메모리 위치의 데이타 지역에서 데이타 착오들을 검출하기 위해 각각의 메모리 위치에서 데이타 검사 지역을 부호화시키는 착오 보정 부호 논리 장치를 갖고 있는 종류의 컴퓨터 시스템내의 어드레스 착오들을 검출하기 위한 어드레스 착오 장치에 있어서, 기입 동작시에 각각의 메모리 위치에서 데이타 검사 지역에 어드레스 패리티 정보를 부호화시키기 위한 부호화 장치, 다음의 해독 동작시에 메모리 어레이로부터 어드레스 패리티 정보를 해독하기 위한 해독 어드레스 장치 및 어떠한 경우에든지 어드레스 착오 형태를 나타내는 신드롬을 발생시키도록 해독 동작중에 발생된 패리티 정보와 기입 동작 중에 부호화된 패리티 정보를 비교하기 위한 비교기 장치를 포함하는 것을 특징으로 하는 어드레스 착오 검출 장치.
- 제7항에 있어서, 착오 보정 부호 논리 장치가 데이타 착오의 패리티 검출용 패리티 츄리 장치를 포함하고, 어드레스 착오검출 장치가 패리티 츄리 장치의 일부로서 컴퓨터 시스템의 착오 보정 부호 논리 장치내에 포함된 것을 특징으로 하는 어드레스 착오 검출 장치.
- 컴퓨터 시스템의 주요 메모리내의 테이타를 보호하기 위한 메모리 시스템에 있어서, 데이타 지역과 검사지역을 갖고 있는 각각의 워드 위치를 가진 워드 구성 메모리, 각각의 워드의 검사 지역내에 부호화된 신드롬 부호에 의해 데이타 및 검사 착오를 검출하기 위한 데이타 착오 검출 장치, 각각의 워드의 검사 지역에 어드레스 패리티 정보를 부호화시킴으로써 어드레스 패리티 정보를 부호화시킴으로써 어드레스 착오를 검출하기 위한 어드레스 착오 검출 장치 및 컴퓨터 시스템의 처리기 써브시스템과 메모리 써브시스템 사이의 동작 순차 차이를 검출하기 위한 동작 검사 장치로 구성된 것을 특징으로 하는 메모리 시스템.
- 제9항에 있어서, 데이타 착오 검출 장치가 데이타 착오의 패리티 검출용 패리티 츄리 장치로 구성된 것을 특징으로 하는 메모리 시스템.
- 제10항에 있어서, 어드레스 착오 검출 장치가 데이타 착오 검출 장치로서 동일한 패리티 츄리 장치를 사용하는 것을 특징으로 하는 메모리 시스템.
- 제11항에 있어서, 동작 착오 검출 장치가 처리기 써브시스템 내의 동작 상태를 나타내는 신호를 발생시키기 위한 처리기 써브시스템내의 제1동작 상태 제어기 장치, 메모리 모듈내의 동작 상태를 나타내는 신호를 발생시키기 위한 메모리 써브시스템의 각각의 메모리 모듈내의 보수적인 동작 상태제어기 장치 및 처리기 써브 시스템으로부터의 신호와 각각의 메모리 모듈로부터의 신호를 비교하고 처리기 써브시스템에 대한 동작 검사 착오 신호 출력을 발생시키기 위한 비교 논리 장치로 구성된 것을 특징으로 하는 메모리 시스템.
- 데이타 지역과 검사 지역으로 구성된 각각의 워드를 가진 워드 구성 기억 어레이를 갖고 있는 종류의 컴퓨터의 메모리시스템내의 어드레스 착오를 검출하기 위한 방법에 있어서, 검사 지역 속에 데이타 착오 검출 신드롬 부호를 부호화 시키는 수단 및 데이타 착오 검출용으로 사용된 것과 동일한 신드롬 부호에 의해 어드레스 착오를 검출하기 위해 검사 지역속에 어드레스 착오 패리티정보를 부호화시키는 수단을 포함하는 것을 특징으로 하는 메모리 시스템내의 어드레스 착오 검출 방법.
- 컴퓨터 시스템 처리기 모듈에 접속될 수 있는 메모리 모듈의 동작 착오를 검출하기 위한 방법에 있어서, 상기 모듈의 동작상태를 나타내는 신호를 메모리 모듈에서 발생시키는 수단, 처리기 모듈의 동작 상태를 나타내는 신호를 처리기 모듈에서 동시에 발생시키는 수단, 처리기 모듈로 메모리 모듈의 상태신호를 이송시키는 수단, 2개의 상태 신호를 비교하는 수단 및 처리기 모듈에 대한 동작 검사 착오 신호를 발생시키는 수단을 포함하는 것을 특징으로 하는 메모리 모듈의 동작착오 검출 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US34061182A | 1982-01-19 | 1982-01-19 | |
US340,611 | 1994-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR840003496A true KR840003496A (ko) | 1984-09-08 |
KR880000577B1 KR880000577B1 (ko) | 1988-04-15 |
Family
ID=23334167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019830000173A KR880000577B1 (ko) | 1982-01-19 | 1983-01-18 | 메모리 시스템 |
Country Status (13)
Country | Link |
---|---|
EP (1) | EP0084460B1 (ko) |
JP (1) | JPS58171798A (ko) |
KR (1) | KR880000577B1 (ko) |
AU (1) | AU558156B2 (ko) |
BR (1) | BR8300237A (ko) |
CA (1) | CA1203027A (ko) |
DE (1) | DE3379002D1 (ko) |
DK (1) | DK163752C (ko) |
FI (1) | FI79620C (ko) |
GB (1) | GB2114335B (ko) |
IL (1) | IL67664A (ko) |
MX (1) | MX152414A (ko) |
NO (1) | NO166154C (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4683532A (en) * | 1984-12-03 | 1987-07-28 | Honeywell Inc. | Real-time software monitor and write protect controller |
US5357521A (en) * | 1990-02-14 | 1994-10-18 | International Business Machines Corporation | Address sensitive memory testing |
JPH0773115A (ja) * | 1990-02-14 | 1995-03-17 | Internatl Business Mach Corp <Ibm> | コンピュータシステムのメモリテスト方法 |
EP0449052A3 (en) * | 1990-03-29 | 1993-02-24 | National Semiconductor Corporation | Parity test method and apparatus for a memory chip |
US5164944A (en) * | 1990-06-08 | 1992-11-17 | Unisys Corporation | Method and apparatus for effecting multiple error correction in a computer memory |
DE69019822T2 (de) * | 1990-06-27 | 1995-12-14 | Ibm | Verfahren und Vorrichtung zur Prüfung des Inhalts und der Adresse einer Speicheranordnung. |
SE503316C2 (sv) * | 1994-04-19 | 1996-05-13 | Ericsson Telefon Ab L M | Förfarande för övervakning av ett minne samt kretsanordning härför |
WO1996042053A1 (en) * | 1995-06-09 | 1996-12-27 | Hal Computer Systems, Inc. | Method and apparatus for detecting memory addressing errors |
GB2361848A (en) * | 2000-04-25 | 2001-10-31 | Ibm | Error correction for system interconnects |
JP2002007225A (ja) | 2000-06-22 | 2002-01-11 | Fujitsu Ltd | アドレスパリティエラー処理方法並びに情報処理装置および記憶装置 |
US7827462B2 (en) * | 2005-03-31 | 2010-11-02 | Intel Corporation | Combined command and data code |
ITTO20111010A1 (it) * | 2011-11-03 | 2013-05-04 | St Microelectronics Srl | Metodo di rilevazione di guasti permanenti di un decodificatore di indirizzo di un dispositivo elettronico di memoria |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5539533B2 (ko) * | 1971-07-05 | 1980-10-13 | ||
BE789512A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Procede et installation pour le traitement des erreurs dans un systeme de traitement de donnees compose d'unites separees |
JPS4939852A (ko) * | 1972-08-23 | 1974-04-13 | ||
US3833930A (en) * | 1973-01-12 | 1974-09-03 | Burroughs Corp | Input/output system for a microprogram digital computer |
JPS522224A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Fault detection system for memory unit |
US4035766A (en) * | 1975-08-01 | 1977-07-12 | Bolt, Beranek And Newman, Inc. | Error-checking scheme |
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
DE2655653C2 (de) * | 1976-12-08 | 1982-12-16 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur Feststellung der richtigen Zuordnung von Adresse und Speicherwort in einem wortorganisierten Datenspeicher |
JPS5620576A (en) * | 1979-07-27 | 1981-02-26 | Nippon Soda Co Ltd | Pyrimidine derivative and selective herbicide |
-
1983
- 1983-01-12 IL IL67664A patent/IL67664A/xx not_active IP Right Cessation
- 1983-01-17 NO NO830127A patent/NO166154C/no unknown
- 1983-01-17 FI FI830151A patent/FI79620C/fi not_active IP Right Cessation
- 1983-01-18 DK DK019283A patent/DK163752C/da not_active IP Right Cessation
- 1983-01-18 KR KR1019830000173A patent/KR880000577B1/ko not_active IP Right Cessation
- 1983-01-18 CA CA000419694A patent/CA1203027A/en not_active Expired
- 1983-01-18 MX MX195949A patent/MX152414A/es unknown
- 1983-01-18 BR BR8300237A patent/BR8300237A/pt not_active IP Right Cessation
- 1983-01-19 EP EP83300250A patent/EP0084460B1/en not_active Expired
- 1983-01-19 DE DE8383300250T patent/DE3379002D1/de not_active Expired
- 1983-01-19 JP JP58007199A patent/JPS58171798A/ja active Granted
- 1983-01-19 GB GB08301359A patent/GB2114335B/en not_active Expired
- 1983-02-14 AU AU11381/83A patent/AU558156B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
NO166154C (no) | 1991-06-05 |
AU1138183A (en) | 1984-08-23 |
EP0084460B1 (en) | 1989-01-18 |
EP0084460A3 (en) | 1986-06-11 |
FI79620B (fi) | 1989-09-29 |
GB8301359D0 (en) | 1983-02-23 |
DK163752B (da) | 1992-03-30 |
AU558156B2 (en) | 1987-01-22 |
MX152414A (es) | 1985-07-10 |
NO166154B (no) | 1991-02-25 |
CA1203027A (en) | 1986-04-08 |
EP0084460A2 (en) | 1983-07-27 |
DK163752C (da) | 1992-08-31 |
NO830127L (no) | 1983-07-20 |
FI830151A0 (fi) | 1983-01-17 |
FI830151L (fi) | 1983-07-20 |
BR8300237A (pt) | 1983-10-18 |
GB2114335A (en) | 1983-08-17 |
KR880000577B1 (ko) | 1988-04-15 |
JPH0425580B2 (ko) | 1992-05-01 |
GB2114335B (en) | 1986-02-05 |
DE3379002D1 (en) | 1989-02-23 |
IL67664A (en) | 1987-01-30 |
JPS58171798A (ja) | 1983-10-08 |
DK19283D0 (da) | 1983-01-18 |
DK19283A (da) | 1983-07-20 |
FI79620C (fi) | 1990-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900014997A (ko) | 고장 방지 컴퓨터 메모리 시스템 | |
EP0030612A2 (en) | Method of correcting double errors in a data storage apparatus and data storage apparatus | |
KR840003496A (ko) | 메모리 시스템 | |
KR890702121A (ko) | 바이트 기입 에러 코드 방법 및 장치 | |
JPH113290A (ja) | メモリ制御方式 | |
JPH0212445A (ja) | 記憶装置 | |
CN105023616A (zh) | 一种基于汉明码存取数据的方法及集成随机存取存储器 | |
US6308297B1 (en) | Method and apparatus for verifying memory addresses | |
KR900014998A (ko) | 고장 방지 컴퓨터 메모리 시스템 | |
JPS6232813B2 (ko) | ||
JPH06110721A (ja) | メモリ制御装置 | |
JPS58169253A (ja) | 誤り検出方式 | |
SU1661840A1 (ru) | Запоминающее устройство с самоконтролем | |
JPS6373437A (ja) | パリテイ回路検査方式 | |
JP3045532B2 (ja) | メモリ装置 | |
KR970049553A (ko) | 셀프 테스트 기능을 갖는 메모리보드 | |
JPH06103469B2 (ja) | メモリ制御回路 | |
JPH0254582B2 (ko) | ||
SU1363312A1 (ru) | Запоминающее устройство с самоконтролем | |
JPH0216658A (ja) | 記憶装置 | |
JPS6232821B2 (ko) | ||
Hunt et al. | Error detection and correction using SN54/74LS630 or SN54/74LS631 | |
JPS6155696B2 (ko) | ||
JPH0690879B2 (ja) | 半導体記憶装置 | |
JPH11161560A (ja) | 記憶装置のアドレス正否判定装置およびアドレス正否判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19970331 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |