KR20210090633A - 플라즈마 다이싱용 보호막 형성제, 및 반도체 칩의 제조 방법 - Google Patents

플라즈마 다이싱용 보호막 형성제, 및 반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20210090633A
KR20210090633A KR1020217014622A KR20217014622A KR20210090633A KR 20210090633 A KR20210090633 A KR 20210090633A KR 1020217014622 A KR1020217014622 A KR 1020217014622A KR 20217014622 A KR20217014622 A KR 20217014622A KR 20210090633 A KR20210090633 A KR 20210090633A
Authority
KR
South Korea
Prior art keywords
protective film
water
forming agent
semiconductor wafer
film forming
Prior art date
Application number
KR1020217014622A
Other languages
English (en)
Inventor
데츠로 기노시타
데루히로 우에마츠
Original Assignee
도오꾜오까고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도오꾜오까고오교 가부시끼가이샤 filed Critical 도오꾜오까고오교 가부시끼가이샤
Publication of KR20210090633A publication Critical patent/KR20210090633A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D101/00—Coating compositions based on cellulose, modified cellulose, or cellulose derivatives
    • C09D101/08—Cellulose derivatives
    • C09D101/26—Cellulose ethers
    • C09D101/28—Alkyl ethers
    • C09D101/284—Alkyl ethers with hydroxylated hydrocarbon radicals
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D139/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a single or double bond to nitrogen or by a heterocyclic ring containing nitrogen; Coating compositions based on derivatives of such polymers
    • C09D139/04—Homopolymers or copolymers of monomers containing heterocyclic rings having nitrogen as ring member
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D177/00—Coating compositions based on polyamides obtained by reactions forming a carboxylic amide link in the main chain; Coating compositions based on derivatives of such polymers
    • C09D177/06—Polyamides derived from polyamines and polycarboxylic acids
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/41—Organic pigments; Organic dyes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

플라즈마 다이싱에 의해 반도체 기판을 절단하여, 반도체 칩을 제조할 때에, 보호막의 원하는 위치에, 레이저광의 조사에 의해 원하는 형상의 개구(가공홈)를 양호하게 형성할 수 있는, 플라즈마 다이싱용 보호막 형성제와, 당해 플라즈마 다이싱용 보호막 형성제를 이용하는 반도체 칩의 제조 방법을 제공하는 것.
수용성 수지(A)와, 흡광제(B)와, 용매(S)를 포함하는 플라즈마 다이싱용 보호막 형성제에 있어서, 열중량 측정에 있어서, 500℃까지 승온한 경우에 80 중량% 이상의 중량 감소율을 나타내는 수용성 수지(A)를 이용한다.

Description

플라즈마 다이싱용 보호막 형성제, 및 반도체 칩의 제조 방법
본 발명은, 플라즈마 다이싱용 보호막 형성제, 및 당해 플라즈마 다이싱용 보호막 형성제를 이용하는 반도체 칩의 제조 방법에 관한 것이다.
반도체 디바이스 제조 공정에 있어서 형성되는 웨이퍼는, 실리콘 등의 반도체 기판의 표면에 절연막과 기능막이 적층된 적층체를, 스트리트라고 불리는 격자상의 분할 예정 라인에 의해 구획한 것으로, 스트리트로 구획되어 있는 각 영역이, IC, LSI 등의 반도체 칩으로 되어 있다.
이 스트리트를 따라 웨이퍼를 절단함으로써 복수의 반도체 칩이 얻어진다. 또한, 광 디바이스 웨이퍼에서는, 질화갈륨계 화합물 반도체 등이 적층된 적층체가 스트리트에 의해 복수의 영역으로 구획된다. 이 스트리트를 따른 절단에 의해, 광 디바이스 웨이퍼는, 발광 다이오드, 레이저 다이오드 등의 광 디바이스로 분할된다. 이들 광 디바이스는, 전기 기기에 널리 이용되고 있다.
이러한 웨이퍼의 스트리트를 따른 절단은, 과거에는, 다이서라고 칭해지고 있는 절삭 장치에 의해 행해지고 있었다. 그러나, 이 방법에서는, 적층 구조를 갖는 웨이퍼가 고취성 재료이기 때문에, 웨이퍼를 절삭 블레이드(절삭날)에 의해 반도체 칩 등으로 재단 분할할 때에, 흠집이나 결손 등이 발생하거나, 칩 표면에 형성되어 있는 회로 소자로서 필요한 절연막이 박리되거나 하는 문제가 있었다.
이러한 문제를 해소하기 위해서, 반도체 기판의 표면에, 수용성 재료의 층을 포함하는 마스크를 형성하고, 이어서, 마스크에 대하여 레이저를 조사하여, 마스크의 일부를 분해 제거함으로써, 마스크의 일부에 있어서 반도체 기판의 표면을 노출시킨 후, 플라즈마 에칭에 의해 마스크의 일부로부터 노출된 반도체 기판을 절단하여, 반도체 기판을 반도체 칩(IC)으로 분할하는 방법이 제안되어 있다(특허문헌 1을 참조).
일본 공표특허공보 2014-523112호
특허문헌 1에 기재된 방법에서는, 플라즈마 다이싱에 대한 내성을 갖는 보호막을 형성하는 경우에, 보호막의 원하는 위치에, 레이저광의 조사에 의해 원하는 형상의 개구(가공홈)를 형성하기 어려운 경우가 있었다.
본 발명은, 상기의 과제를 감안하여 이루어진 것으로서, 플라즈마 다이싱에 의해 반도체 기판을 절단하여 반도체 칩을 제조할 때에, 보호막의 원하는 위치에, 레이저광의 조사에 의해 원하는 형상의 개구(가공홈)를 양호하게 형성할 수 있는, 플라즈마 다이싱용 보호막 형성제와, 당해 플라즈마 다이싱용 보호막 형성제를 이용하는 반도체 칩의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 수용성 수지(A)와, 흡광제(B)와, 용매(S)를 포함하는 플라즈마 다이싱용 보호막 형성제에 있어서, 열중량 측정에 있어서, 500℃까지 승온한 경우에 80 중량% 이상의 중량 감소율을 나타내는 수용성 수지(A)를 이용함으로써 상기의 과제를 해결할 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다. 보다 구체적으로는, 본 발명은 이하의 것을 제공한다.
본 발명의 제1 양태는, 수용성 수지(A)와, 흡광제(B)와, 용매(S)를 포함하고,
수용성 수지(A)의 열중량 측정에 있어서, 500℃까지 승온한 경우의 중량 감소율이 80 중량% 이상인, 플라즈마 다이싱용 보호막 형성제이다.
본 발명의 제2 양태는, 플라즈마 다이싱에 의해 반도체 웨이퍼를 절단하는, 반도체 칩의 제조 방법으로서,
반도체 웨이퍼 상에, 제1 양태에 관련된 보호막 형성제를 도포하여 보호막을 형성하는 것과,
반도체 웨이퍼 상에 있어서의 보호막을 포함하는 1 이상의 층의 소정의 위치에 레이저광을 조사하여, 반도체 웨이퍼의 표면이 노출되고, 또한 반도체 칩의 형상에 따른 패턴의 가공홈을 형성하는 것과,
보호막과, 가공홈을 구비하는 반도체 웨이퍼에 플라즈마를 조사하여, 반도체 웨이퍼에 있어서의 가공홈의 위치를 절단하는 것,
을 포함하는, 반도체 칩의 제조 방법이다.
본 발명에 의하면, 플라즈마 다이싱에 의해 반도체 기판을 절단하여 반도체 칩을 제조할 때에, 보호막의 원하는 위치에, 레이저광의 조사에 의해 원하는 형상의 개구(가공홈)를 양호하게 형성할 수 있는, 플라즈마 다이싱용 보호막 형성제와, 당해 플라즈마 다이싱용 보호막 형성제를 이용하는 반도체 칩의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 보호막 형성제를 이용하는 웨이퍼의 가공 방법에 의해 가공되는 반도체 웨이퍼를 나타내는 사시도.
도 2는 도 1에 나타내는 반도체 웨이퍼의 단면 확대도.
도 3은 보호막이 형성된 반도체 웨이퍼의 주요부 확대 단면도.
도 4는 보호막이 형성된 반도체 웨이퍼가 환상의 프레임에 보호 테이프를 통해 지지된 상태를 나타내는 사시도.
도 5는 레이저 광 조사를 실시하는 레이저 가공 장치의 주요부 사시도.
도 6은 보호막과, 레이저광 조사에 의해 형성된 가공홈을 구비하는 반도체 웨이퍼의 단면 확대도.
도 7은 도 6에 나타내는 반도체 웨이퍼에 대한 플라즈마 조사를 나타내는 설명도.
도 8은 플라즈마 조사에 의해, 반도체 웨이퍼가 반도체 칩으로 분할된 상태를 나타내는 단면 확대도.
도 9는 반도체 칩 상의 보호막이 제거된 상태를 나타내는 단면 확대도.
<<플라즈마 다이싱용 보호막 형성제>>
플라즈마 다이싱용 보호막 형성제는 수용성 수지(A)와, 흡광제(B)와, 용매(S)를 포함한다. 이하, 플라즈마 다이싱용 보호막 형성제에 대해서,「보호막 형성제」라고도 기재한다.
구체적으로는, 플라즈마 다이싱용 보호막 형성제는, 반도체 웨이퍼 상에 형성된 보호막에 대하여 레이저광을 조사하여, 반도체 웨이퍼의 표면이 노출되고, 또한 반도체 칩의 형상에 따른 패턴의 가공홈을 형성하는 것과,
상기 보호막과, 상기 가공홈을 구비하는 반도체 웨이퍼에 플라즈마를 조사하여, 반도체 웨이퍼에 있어서의 가공홈의 위치를 절단하는 것,
을 포함하는 반도체 칩의 제조 방법에 있어서, 보호막의 형성에 이용된다.
반도체 웨이퍼의 가공 후의 수세에 의한 보호막의 제거가 용이한 점이나, 플라즈마 조사에 대한 보호막의 충분한 내구성의 점에서, 보호막의 막두께는, 전형적으로는, 1μm 이상 100μm 이하가 바람직하고, 10μm 이상 100μm 이하가 보다 바람직하고, 30μm 이상 100μm 이하가 더욱 바람직하다.
수용성 수지(A)는, 열중량 측정에 있어서, 500℃ 까지 승온시킨 경우에 80 중량% 이상의 중량 감소율을 나타낸다.
요컨대, 수용성 수지(A)는, 500℃ 정도로 가열될 때에, 그 대부분이 분해되어 소실된다.
이하, 보호막 형성제가 포함하는, 필수, 또는 임의의 성분에 대하여 설명한다.
<수용성 수지(A)>
수용성 수지(A)는, 보호막 형성제를 사용하여 형성되는 보호막의 기재이다. 수용성 수지의 종류는, 물 등의 용제에 용해시켜 도포·건조시켜 막을 형성할 수 있고, 또한 열중량 측정에 있어서, 500℃ 까지 승온시킨 경우에 80 중량% 이상의 중량 감소율을 나타내는 수지이면 특별히 제한되지 않는다.
수용성이란, 25℃의 물 100g에 대하여, 용질(수용성 수지)이 0.5g 이상 용해되는 것을 말한다.
상기한 바와 같이, 수용성 수지(A)는, 열중량 측정에 있어서, 500℃까지 승온한 경우에 80 중량% 이상의 중량 감소율을 나타내는 수지이다. 500℃까지 승온한 경우의 중량 감소율은 90 중량% 이상이 바람직하고, 95 중량% 이상이 보다 바람직하다.
500℃까지 승온한 경우의 중량 감소율이 상기한 범위 내인 수용성 수지(A)를 포함하는 보호막 형성제를 이용하는 경우, 보호막 중에서 레이저광의 에너지에 의한 수용성 수지(A)의 분해가 양호하게 진행되기 때문에, 레이저광의 조사에 의해 보호막에 있어서 양호하게 개구된 가공홈을 형성하기 쉽다.
수용성 수지(A)에 대해, 열중량 측정에 있어서, 350℃ 까지 승온시킨 경우의 중량 감소율은 10 중량% 이상이 바람직하고, 15 중량% 이상이 보다 바람직하다.
이러한 수용성 수지(A)를 사용하는 경우, 레이저광에 의해 부여되는 에너지량이 적더라도, 수용성 수지(A)가 양호하게 분해되기 쉽고, 저출력의 레이저를 조사하는 경우에도, 보호막에 있어서 양호하게 개구된 가공홈을 형성하기 쉽다.
중량 감소율을 구하기 위한 열중량 측정은, 일반적인 열중량 측정 방법에 따라 행할 수 있다.
수용성 수지(A)에 대해, 중량 감소율을 조정하는 방법은 특별히 한정되지 않는다. 일반적으로는, 동종의 수지이면, 평균 분자량이 작을수록, 수용성 수지(A)의 중량 감소율이 높다.
레이저 광이 조사되었을 때의 분해성과 성막성의 양립의 관점에서, 수용성 수지(A)의 중량 평균 분자량은, 15,000 이상 300,000 이하가 바람직하고, 20,000 이상 200,000 이하가 보다 바람직하다.
수용성 수지(A)의 종류의 구체예로서는, 비닐계 수지, 셀룰로오스계 수지, 폴리에틸렌옥사이드, 폴리글리세린 및 수용성 나일론 등을 들 수 있다.
비닐계 수지로서는, 비닐기를 갖는 단량체의 단독 중합체, 또는 공중합체이며, 수용성의 수지이면 특별히 한정되지 않는다. 비닐계 수지로서는, 폴리비닐알코올, 폴리비닐아세탈(아세트산비닐 공중합체도 포함함), 폴리비닐피롤리돈, 폴리아크릴아미드, 폴리(N-알킬아크릴아미드), 폴리알릴아민, 폴리(N-알킬알릴아민), 부분 아미드화 폴리알릴아민, 폴리(디알릴아민), 알릴아민·디알릴아민 공중합체, 폴리아크릴산, 폴리비닐알코올폴리아크릴산 블록 공중합체, 및 폴리비닐알코올폴리아크릴산 에스테르 블록 공중합체를 들 수 있다.
셀룰로오스계 수지로서는, 수용성의 셀룰로오스 유도체이면 특별히 한정되지 않는다. 셀룰로오스계 수지로서는, 메틸셀룰로오스, 에틸셀룰로오스 및 하이드록시프로필셀룰로오스 등을 들 수 있다.
이들은, 1종 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
상기의 수용성 수지(A)의 구체예 중에서는, 보호막의 열 흘러내림에 의한 가공홈의 형상 악화 등이 발생하기 어려운 점에서, 비닐계 수지, 및 셀룰로오스계 수지가 바람직하고, 폴리비닐피롤리돈, 및 하이드록시프로필셀룰로오스가 보다 바람직하다.
반도체 웨이퍼 표면에 형성되는 보호막은, 통상, 플라즈마 다이싱 가공 후에 수세에 의해 제거된다. 이 때문에, 보호막의 수세성의 점에서, 반도체 웨이퍼 표면과의 친화성이 낮은 수용성 수지가 바람직하다. 반도체 웨이퍼 표면과의 친화성이 낮은 수용성 수지로는, 극성기로서 에테르 결합, 수산기, 아미드 결합만을 갖는 수지, 예를 들어 폴리비닐알코올, 폴리에틸렌글리콜, 폴리비닐피롤리돈, 및 하이드록시프로필셀룰로오스가 바람직하다.
보호막에 대해 레이저광을 조사하여 가공홈을 형성할 때의 개구 불량이나, 보호막의 열 흘러내림에 의한 가공홈의 형상 악화 등이 발생하기 어려운 점에서, 보호막 형성제에 있어서의 수용성 수지(A)의 질량과 흡광제(B)의 질량의 총량에 대한 수용성 수지(A)의 질량의 비율은 60 질량% 이상 99 질량% 이하가 바람직하고, 80 질량% 이상 95 질량% 이하가 보다 바람직하다.
<흡광제(B)>
보호막 형성제는, 보호막에 레이저광의 에너지를 효율적으로 흡수시키고, 보호막의 열분해를 촉진시킬 목적으로, 흡광제(B)를 포함한다.
흡광제(B)로서는, 종래부터, 반도체 웨이퍼의 다이싱 가공에 있어서, 레이저광이 조사되는 보호막에 배합되어 있고, 레이저광의 흡수능을 갖는 재료이면 특별히 한정되지 않는다.
흡광제(B)로서는, 예를 들면, 수용성 염료, 수용성 색소, 및 수용성 자외선 흡수제 등을 사용할 수 있다. 이들은 모두 수용성이며, 보호막 중에 균일하게 존재시키는 데 있어서 유리하다. 또한, 이들은 반도체 웨이퍼 표면에 대하여 높은 친화성을 나타낸다. 이 때문에, 이들 흡광제(B)를 포함하는 보호막 형성제를 이용하면, 반도체 웨이퍼 표면에 대하여 접착성이 높은 보호막을 형성하기 쉽다.
수용성의 흡광제(B)를 사용하는 경우, 보호막 형성제의 보존 안정성이 높고, 보호막 형성제의 보존 중에 보호막 형성제의 상분리나 흡광제(B)의 침강 등의 문제를 발생시키는 일이 없기 때문에 보호막 형성제의 양호한 도포성을 장기간 유지하기 쉬운 점에서도 유리하다.
또한, 안료 등의 수불용성의 흡광제를 사용할 수도 있다. 수불용성의 흡광제를 사용하는 경우, 보호막 형성제의 사용에 치명적인 지장이 발생하는 것은 아니지만, 보호막의 레이저 흡수능에 편차가 발생하거나, 보존 안정성이나 도포성이 우수한 보호막 형성제를 얻기 어렵거나, 균일한 두께의 보호막을 형성하기 어렵거나 하는 경우가 있다.
수용성 염료의 구체예로서는, 모노아조 염료, 폴리아조 염료, 금속 착염 아조 염료, 피라졸론아조 염료, 스틸벤아조 염료, 티아졸아조 염료 등의 아조 염료; 안트라퀴논 유도체, 안트론 유도체 등의 안트라퀴논 염료; 인디고이드 유도체, 티오인디고이드 유도체 등의 인디고이드 염료; 프탈로시아닌 염료; 디페닐메탄 염료, 트리페닐메탄 염료, 크산텐 염료, 아크리딘 염료 등의 카르보늄 염료; 아진 염료, 옥사진 염료, 티아진 염료 등의 퀴논이민 염료; 시아닌 염료, 아조메틴 염료 등의 메틴 염료; 퀴놀린 염료; 니트로소 염료; 벤조퀴논 및 나프토퀴논 염료; 나프탈이미드 염료; 페리논 염료; 및 그 밖의 염료 등 중에서, 수용성의 염료가 선택된다.
수용성의 색소로서는, 예를 들면 식용 적색 2호, 식용 적색 40호, 식용 적색 102호, 식용 적색 104호, 식용 적색 105호, 식용 적색 106호, 식용 황색 NY, 식용 황색 4호 타트라진, 식용 황색 5호, 식용 황색 5호, 선셋 옐로우 FCF, 식용 오렌지색 AM, 식용 주색 NO. 1, 식용 주색 NO. 4, 식용 주색 NO. 101, 식용 청색 1호, 식용 청색 2호, 식용 녹색 3호, 식용 멜론색 B, 및 식용 달걀색 No. 3 등의 식품 첨가용 색소가 환경 부하가 낮은 점 등에서 바람직하다.
수용성 자외선 흡수제로는, 예를 들어 4,4'-디카르복시벤조페논, 벤조페논-4-카르복실산, 2-카르복시안트라퀴논, 1,2-나프탈렌디카르복실산, 1,8-나프탈렌디카르복실산, 2,3-나프탈렌디카르복실산, 2,6-나프탈렌디카르복실산, 2,7-나프탈렌디카르복실산, 4-아미노신남산, 3-아미노신남산, 2-아미노신남산, 시나핀산(3,5-디메톡시-4-하이드록시신남산), 페룰산, 카페인산, 비페닐-4-술폰산, 2,6-안트라퀴논디술폰산, 2,7-안트라퀴논디술폰산, 커큐민, 및 테트라하이드록시벤조페논 등의 유기산류 ; 이들 유기산류의 소다염, 칼륨염, 암모늄염, 및 제 4 급 암모늄염 ; EAB-F(4,4'-비스(디에틸아미노)벤조페논)등의 수용성 아민류를 들 수 있다.
이들 중에서도, 4-아미노신남산, 3-아미노신남산, 2-아미노신남산, 및 페룰산이 바람직하고, 4-아미노신남산, 및 페룰산이 보다 바람직하고, 4-아미노신남산이 특히 바람직하다.
보호막에 대하여 레이저광을 조사하여 가공홈을 형성할 때의 개구 불량이나, 보호막의 열 흘러내림에 의한 가공홈의 형상 악화 등이 생기기 어려운 점에서, 보호막 형성제에 있어서의 수용성 수지(A)의 질량과 흡광제(B)의 질량의 총량에 대한 흡광제(B)의 질량의 비율은 1 질량% 이상 40 질량% 이하가 바람직하고, 5 질량% 이상 20 질량% 이하가 보다 바람직하다.
<기타 첨가제>
보호막 형성제는, 수용성 수지(A)및 흡광제(B)이외에도, 본 발명의 목적을 저해하지 않는 한에 있어서, 다른 배합제를 포함하고 있어도 된다. 다른 배합제로서는, 예를 들어 방부제 및 계면 활성제 등을 사용할 수 있다.
방부제로서는 벤조산, 부틸파라벤, 에틸파라벤, 메틸파라벤, 프로필파라벤, 벤조산나트륨, 프로피온산나트륨, 염화벤잘코늄, 염화벤제토늄, 벤질알코올, 염화세틸피리디늄, 클로로부탄올, 페놀, 페닐에틸알코올, 2-페녹시에탄올, 질산페닐 제2수은, 티멜로살, 메타크레졸, 라우릴디메틸아민옥사이드 또는 이들의 조합을 사용할 수 있다.
보호막 형성제의 방부의 관점뿐만 아니라, 반도체 웨이퍼 세정 후의 폐액의 처리의 부하 저감의 관점에서도, 방부제를 사용하는 것이 바람직하다. 반도체 웨이퍼의 세정을 위해 대량의 세정수가 사용되는 것이 일반적이다. 그러나, 전술한 보호막 형성제를 이용하는 프로세스에서는, 보호막 형성제에 포함되는 수용성 수지(A)에 기인하는, 폐액 중에서의 잡균의 번식이 우려된다. 그 때문에, 전술한 보호막 형성제를 이용하는 프로세스에서 유래하는 폐액은, 보호막 형성제를 사용하지 않는 프로세스에서 유래하는 폐액과는 별도로 처리되는 것이 바람직하다. 그러나, 보호막 형성제에 방부제를 함유시키는 경우, 수용성 수지(A)에 기인하는 잡균의 번식이 억제되기 때문에, 보호막 형성제를 사용하는 프로세스에서 유래하는 폐액과, 보호막 형성제를 사용하지 않는 프로세스에서 유래하는 폐액을, 동일하게 처리할 수 있다. 이 때문에, 폐수 처리 공정의 부하를 줄일 수 있다.
계면활성제는, 예를 들면, 보호막 형성제 제조시의 소포성, 보호막 형성제의 안정성, 및 보호막 형성제의 도포성 등을 높이기 위해서 사용된다. 특히 보호막 형성제 제조시의 소포성의 점에서 계면활성제를 사용하는 것이 바람직하다.
일반적으로 보호막은 보호막 형성제를 스핀 코트함으로써 형성된다. 그러나, 보호막을 형성할 때에 기포에 기인하는 요철이 발생하는 경우가 있다. 이러한 요철의 발생을 억제하기 위해서, 계면활성제 등의 소포제를 사용하는 것이 바람직하다.
계면활성제로서는, 수용성의 계면활성제를 바람직하게 사용할 수 있다. 계면활성제로서는, 비이온계 계면활성제, 양이온계 계면활성제, 음이온계 계면활성제, 및 양성 계면활성제 중 어느 것도 사용할 수 있다. 계면활성제는 실리콘계여도 된다. 세정성의 점에서 비이온계 계면활성제가 바람직하다.
<용매(S)>
보호막 형성제는, 통상, 수용성 수지(A)나 흡광제(B)를 용해시키기 위해서, 용매(S)를 포함한다. 용매(S)로서는, 통상 물이 사용된다.
보호막 형성제는, 본 발명의 목적을 저해하지 않는 범위에서, 용매(S)로서 물과 함께 유기 용제를 함유하고 있어도 된다.
보호막 형성제가 포함할 수 있는 유기 용제의 예로서는, 메틸알코올, 에틸알코올, 알킬렌글리콜, 알킬렌글리콜모노알킬에테르, 알킬렌글리콜모노알킬에테르아세테이트 등을 들 수 있다.
알킬렌글리콜로서는, 에틸렌글리콜 및 프로필렌글리콜 등을 들 수 있다. 알킬렌글리콜모노알킬에테르로서는, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노메틸에테르 및 프로필렌글리콜모노에틸에테르 등을 들 수 있다. 알킬렌글리콜모노알킬에테르아세테이트로서는, 에틸렌글리콜모노메틸에테르아세테이트, 에틸렌글리콜모노에틸에테르아세테이트, 프로필렌글리콜모노메틸에테르아세테이트, 및 프로필렌글리콜모노에틸에테르아세테이트 등을 들 수 있다.
보호막 형성제는, 2종 이상의 유기 용제를 조합하여 포함하고 있어도 된다.
보호막 형성제가 용매(S)로서 물과 유기 용제를 포함하는 경우, 용매(S)에 있어서의 유기 용매의 농도는, 예를 들어 50질량% 이하여도 되고, 30질량% 이하여도 되고, 20질량% 이하여도 된다.
보호막 형성제의 고형분 농도는, 본 발명의 목적을 저해하지 않는 범위에서 특별히 한정되지 않는다. 고형분 농도는, 예를 들면, 5질량% 이상 60질량% 이하가 바람직하고, 10질량% 이상 50질량% 이하가 보다 바람직하다.
<<반도체 칩의 제조 방법>>
반도체 칩의 제조 방법은, 플라즈마 다이싱에 의해 반도체 웨이퍼를 절단하는 것을 포함하는 방법이다.
보다 구체적으로는, 반도체 칩의 제조 방법은,
반도체 웨이퍼 상에, 전술한 보호막 형성제를 도포하여 보호막을 형성하는 것과,
반도체 웨이퍼 상에 있어서의 보호막을 포함하는 1 이상의 층의 소정의 위치에 레이저광을 조사하여, 반도체 웨이퍼의 표면이 노출되고, 또한 반도체 칩의 형상에 따른 패턴의 가공홈을 형성하는 것과,
보호막과, 가공홈을 구비하는 반도체 웨이퍼에 플라즈마를 조사하여, 반도체 웨이퍼에 있어서의 가공홈의 위치를 절단하는 것,
을 포함하는 방법이다.
이하, 보호막을 형성하는 것에 대해서「보호막 형성 공정」이라고도 기재하고, 가공홈을 형성하는 것에 대해서「가공홈 형성 공정」이라고도 기재하고, 반도체 웨이퍼에 있어서의 스트리트의 위치를 절단하는 것을「절단 공정」이라고도 기재한다.
<보호막 형성 공정>
보호막 형성 공정에서는, 반도체 웨이퍼 상에, 전술한 보호막 형성제를 도포하여 보호막이 형성된다.
반도체 웨이퍼의 가공면의 형상은, 반도체 웨이퍼에 대하여 원하는 가공을 실시할 수 있는 한에 있어서 특별히 한정되지 않는다. 전형적으로는, 반도체 웨이퍼의 가공면은, 다수의 요철을 갖고 있다. 그리고, 스트리트에 상당하는 영역에 오목부가 형성되어 있다.
반도체 웨이퍼의 가공면에서는, 반도체 칩에 상당하는 복수의 영역이, 스트리트에 의해 구획된다.
가공 후의 수세에 의한 보호막의 제거가 용이한 점이나, 플라즈마 조사에 대한 보호막의 충분한 내구성의 점에서, 보호막의 막두께는, 전형적으로는, 1μm 이상 100μm 이하가 바람직하고, 10μm 이상 100μm 이하가 보다 바람직하다. 30μm 이상 100μm 이하가 더욱 바람직하다.
이하에, 도면을 참조하면서, 격자상의 스트리트로 구획된 복수의 반도체 칩을 구비하는 반도체 웨이퍼에 대해, 전술한 보호막 형성제를 사용하여 다이싱 가공을 실시하는 반도체 칩의 제조 방법에 관해, 반도체 칩의 제조 방법의 바람직한 일 양태로서 설명한다.
도 1에는, 가공 대상의 반도체 웨이퍼의 사시도를 나타낸다. 도 2에는, 도 1에 나타내는 반도체 웨이퍼의 주요부 확대 단면도를 나타낸다. 도 1 및 도 2에 나타내는 반도체 웨이퍼(2)에서는, 실리콘 등의 반도체 기판(20)의 표면(20a) 상에, 절연막과 회로를 형성하는 기능막이 적층된 적층체(21)가 형성되어 있다. 적층체(21)에 있어서는, 복수의 IC, LSI 등의 반도체 칩(22)이 매트릭스 형상으로 형성되어 있다.
여기서, 반도체 칩(22)의, 형상 및 사이즈는 특별히 한정되지 않고, 반도체 칩(22)의 설계에 따라서, 적절히 설정될 수 있다.
각 반도체 칩(22)은, 격자형으로 형성된 스트리트(23)에 의해 구획되어 있다. 또한, 나타내는 실시형태에 있어서는, 적층체(21)로서 사용되는 절연막은, SiO2 막, 또는 SiOF, BSG(SiOB)등의 무기물계의 막이나, 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막(Low-k 막)으로 이루어진다.
상기의 적층체(21)의 표면이, 가공면인 표면(2a)에 해당한다. 상기 표면(2a) 상에, 전술한 보호막 형성제를 이용하여, 보호막이 형성된다.
보호막 형성 공정에서는, 예를 들어 스핀 코터에 의해 반도체 웨이퍼(2)의 표면(2a)에 보호막 형성재를 도포하여 보호막이 형성된다. 또한, 보호막 형성제의 도포 방법은, 원하는 막 두께의 보호막을 형성할 수 있는 한 특별히 한정되지 않는다.
이어서, 표면(2a)을 피복하는 액상의 보호막 형성재를 건조시킨다. 이에 의해, 도 3에 나타낸 바와 같이 반도체 웨이퍼(2) 상의 표면(2a)에 보호막(24)이 형성된다.
이와 같이 하여 반도체 웨이퍼(2)의 표면(2a)에 보호막(24)이 형성된 후, 반도체 웨이퍼(2)의 이면에, 도 4에 나타내는 바와 같이, 환상의 프레임(5)에 장착된 보호 테이프(6)가 첩착된다.
<가공홈 형성 공정>
가공홈 형성 공정에서는, 반도체 웨이퍼(2) 상에 있어서의 보호막(24)을 포함하는 1 이상의 층의 소정의 위치에 레이저 광을 조사하여, 반도체 기판(20)의 표면(20a)이 노출되고, 또한 반도체 칩(22)의 형상에 따른 패턴의 가공홈이 형성된다.
구체적으로는, 반도체 웨이퍼(2) 상의 표면(2a)(스트리트(23))에, 보호막(24)을 통하여 레이저광이 조사된다. 이 레이저광의 조사는, 도 5에 나타낸 바와 같이 레이저광 조사 수단(72)을 사용하여 실시된다.
레이저는 강도의 점에서 파장 100nm 이상 400nm 이하인 자외선 레이저가 바람직하다. 또한, 파장 266nm, 355nm 등의 YVO4 레이저 및 YAG 레이저가 바람직하다.
가공홈 형성 공정에 있어서의 상기 레이저광 조사는, 예를 들어 이하의 가공 조건에서 행해진다. 또한, 집광 스폿 직경은 가공홈(25)의 폭을 감안하여, 적절히 선택된다.
레이저 광원: YVO4 레이저 또는 YAG 레이저
　　　 파장: 355nm
　　　 반복 주파수: 50kHz 이상 100kHz 이하
　　　 출력: 0.3W 이상 4.0W 이하
　　　 가공 이송 속도: 1mm/초 이상 800mm/초 이하
전술한 가공홈 형성 공정을 실시함으로써, 도 6에 나타낸 바와 같이, 반도체 웨이퍼(2)에서의 스트리트(23)를 구비하는 적층체(21)에 있어서, 스트리트(23)를 따라 가공홈(25)이 형성된다.
전술한 바와 같이 정해진 스트리트(23)를 따라 레이저광의 조사를 실행했다면, 척테이블(71)에 유지되어 있는 반도체 웨이퍼(2)를 화살표 Y로 나타내는 방향으로 스트리트의 간격만큼 산출 이동시키고, 다시 레이저광의 조사를 수행한다.
이와 같이 하여 소정 방향으로 연장되는 모든 스트리트(23)에 대해서 레이저광의 조사와 산출 이동을 수행한 후, 척 테이블(71)에 유지되어 있는 반도체 웨이퍼(2)를 90도 회전운동시켜, 상기 소정 방향에 대하여 직각으로 연장되는 각 스트리트(23)를 따라, 상기와 마찬가지로 레이저광의 조사와 산출 이동을 실행한다. 이와 같이 하여, 반도체 웨이퍼(2) 상의 적층체(21)에 형성되어 있는 모든 스트리트(23)를 따라, 가공홈(25)을 형성할 수 있다.
<절단 공정>
절단 공정에서는, 도 7에 나타내는 바와 같이, 보호막(24)과, 가공홈(25)을 구비하는 반도체 웨이퍼(2)에 플라즈마가 조사된다. 그렇게 함으로써, 도 8에 나타낸 바와 같이 반도체 웨이퍼(2)에 있어서의 가공홈(25)의 위치가 절단된다.
구체적으로는, 보호막(24)으로 피복된 반도체 웨이퍼(2)에 있어서, 상기와 같이, 가공홈(25)을 형성한 후, 보호막(24)과, 가공홈(25)으로부터 노출되는 반도체 기판(20)의 표면(20a)에 대해 플라즈마 조사를 실시함으로써, 반도체 웨이퍼(2)가 반도체 칩(22)의 형상에 따라 절단되고, 반도체 웨이퍼(2)가 반도체 칩(22)으로 분할된다.
플라즈마 조사 조건에 대해서는, 가공홈(25)의 위치에 있어서의 반도체 웨이퍼(2)의 절단을 양호하게 실시할 수 있으면 특별히 한정되지 않는다. 플라즈마 조사 조건은, 반도체 웨이퍼(2)의 재질이나 플라즈마 종류 등을 감안하여, 반도체 기판에 대한 플라즈마 에칭의 일반적인 조건의 범위 내에서 적절히 설정된다.
플라즈마 조사에 있어서 플라즈마를 생성시키기 위해서 이용되는 가스로서는, 반도체 웨이퍼(2)의 재질에 따라 적절히 선택된다. 전형적으로는, 플라즈마의 생성에는 SF6 가스가 사용된다.
또, 소위 BOSCH 프로세스에 따라, C4F6 또는 C4F8 가스 등의 공급에 의한 측벽 보호와, 플라즈마 조사에 의한 반도체 웨이퍼(2)의 에칭을 교대로 실시함으로써, 반도체 웨이퍼(2)의 절단을 실시해도 된다. BOSCH 프로세스에 의하면, 고애스펙트비로의 에칭이 가능하고, 반도체 웨이퍼(2)가 두꺼운 경우에도, 반도체 웨이퍼(2)의 절단이 용이하다.
다음에, 도 9에 나타내는 바와 같이, 반도체 칩(22)의 표면을 피복하는 보호막(24)이 제거된다. 전술한 바와 같이 보호막(24)은, 수용성 수지(A)를 포함하는 보호막 형성제를 이용하여 형성되어 있기 때문에, 물(혹은 온수)에 의해 보호막(24)을 씻어낼 수 있다.
이상, 반도체 웨이퍼의 플라즈마 다이싱에 의한 반도체 칩의 제조 방법을 실시형태에 기초하여 설명하였다. 본 발명에 관련된 보호막 형성제와, 반도체 칩의 제조 방법은, 반도체 웨이퍼를, 플라즈마 다이싱에 의해 분할하여 반도체 칩을 제조하는 방법이면, 다양한 반도체 칩의 제조 방법에 대하여 적용할 수 있다.
실시예
이하, 실시예 및 비교예에 의해, 본 발명을 구체적으로 설명한다. 본 발명은 이하의 실시예에 전혀 한정되지 않는다.
<수용성 수지(A)>
실시예 및 비교예에 있어서, 하기의 WSR1∼WSR5 를 수용성 수지로서 사용하였다. 표 1에, 하기의 방법으로 측정된, 열중량 측정에 있어서, 500℃ 또는 350℃ 까지 승온시킨 경우의 각 수용성 수지의 중량 감소율을 기재한다.
열중량 측정은, TG/DTA 장치(시차열-열중량 동시 측정 장치,(주)히타치 하이테크 사이언스 제조, TG/DTA6200R)를 사용하여, 이하의 조건에서 행하였다.
측정 온도: 40℃∼500℃
승온 속도: 10℃/분
분위기: 공기(유량 200NmL/분)
WSR1: 하이드록시프로필셀룰로오스(HPC-SSL(닛폰소다 제조))
WSR2: 하이드록시프로필셀룰로오스(HPC-ＳＬ(닛폰소다 제조))
WSR3: 폴리비닐피롤리돈(PVP K15(도쿄 가세이 제조))
WSR4: 수용성 나일론(AQ 나일론 A-90(도레이 제조))
WSR5: 폴리비닐피롤리돈(피츠콜 K-90(다이이치고교세이야쿠 제조))
<흡광제(B)>
실시예 및 비교예에서, 하기의 LB1 및 LB2를 흡광제로서 사용하였다.
LA1: 페룰산
LA2:4-아미노신남산
<유기 용제>
실시예 및 비교예에 있어서, 용매(S)중의 유기 용제로서 프로필렌글리콜모노메틸에테르(PGME)를 사용하였다.
<실시예 1∼12 및 비교예 1∼3>
표 1에 기재된 종류의 수용성 수지(A)와, 표 1에 기재된 종류의 흡광제(B)를, 표 1에 기재된 고형분 농도가 되도록, 표 1에 기재된 조성의 용매(S)에 균일하게 용해시켜, 각 실시예, 및 각 비교예의 보호막 형성제를 얻었다.
얻어진 보호막 형성제를 사용하여, 이하의 방법에 따라, 보호막에 대한 레이저 가공을 실시하여, 보호막의 원하는 위치에, 원하는 형상의 라인상의 가공홈을 형성할 수 있었는지의 여부를 확인하였다.
먼저, Si 기판 상에 스핀 코트법에 의해 보호막 형성제를 도포하였다. 도포 후에 도포막을 70℃에서 5분간 건조시켜, 막두께 30μm의 보호막이 형성되었다.
이어서, 보호막에, 이하의 조건으로 레이저 가공을 실시하고, 보호막을 제거하여 가공홈을 형성하였다.
<레이저 가공 조건>
레이저 파장: 335nm
디포커스: -0.4μm
출력: 0.3W
펄스 주파수: 100kHz
가공 속도: 100mm/s
패스 수: 3
형성된 가공홈을 현미경에 의해 관찰하고, 이하의 기준에 따라 가공홈 형성의 평가를 실시하였다.
○: 홈 바닥의 기판 표면이 완전히 노출되었다
×: 홈 바닥의 기판 표면이 완전히 노출되어 있지 않다(잔류물이 남아 있다)
상기 시험의 결과, 열중량 측정에 있어서, 500℃ 까지 승온시킨 경우의 중량 감소율이 80 중량% 이상인 수용성 수지를 사용한 각 실시예의 보호막 형성제를 사용하는 경우, 보호막의 원하는 위치에, 원하는 형상의 라인상의 가공홈을 형성할 수 있었다.
한편, 열중량 측정에 있어서, 500℃ 까지 승온시킨 경우의 중량 감소율이 80 중량% 미만인 수용성 수지를 사용한 각 비교예의 보호막 형성제를 사용하는 경우, 보호막의 원하는 위치에, 원하는 형상의 라인상의 가공홈을 형성할 수 없었다.
또한, 실시예 3, 실시예 11 및 실시예 12의 보호막 형성제를 사용하는 경우, 약간 개구부의 형상이 악화되어 있었다.
Figure pct00001
2: 반도체 웨이퍼
20: 기판
21: 적층체
22: 반도체 칩
23 : 스트리트
24: 보호막
25 : 레이저 가공홈
26: 절삭홈
3: 스핀 코터
5 : 환상의 프레임
6: 보호 테이프
7 : 레이저 가공 장치
71 : 레이저 가공 장치의 척 테이블
72 : 레이저광 조사 수단

Claims (8)

  1. 수용성 수지(A)와, 흡광제(B)와, 용매(S)를 포함하고,
    상기 수용성 수지(A)의 열중량 측정에 있어서, 500℃까지 승온한 경우의 중량 감소율이 80 중량% 이상인, 플라즈마 다이싱용 보호막 형성제.
  2. 제 1 항에 있어서,
    상기 수용성 수지(A)의 질량과, 상기 흡광제(B)의 질량의 총량에 대한, 상기 흡광제(B)의 질량의 비율이 1 질량% 이상 40 질량% 이하인, 보호막 형성제.
  3. 제 2 항에 있어서,
    상기 수용성 수지(A)의 질량과, 상기 흡광제(B)의 질량의 총량에 대한, 상기 흡광제(B)의 질량의 비율이 5 질량% 이상 20 질량% 이하인, 보호막 형성제.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수용성 수지(A)의 열중량 측정에 있어서, 350℃까지 승온한 경우의 중량 감소율이 10 중량% 이상인, 보호막 형성제.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수용성 수지(A)가 비닐계 수지 및 셀룰로오스계 수지로 이루어지는 군에서 선택되는 1종 이상인, 보호막 형성제.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    막두께가 5μm 이상 50μm 이하인 보호막의 형성에 사용되는, 보호막 형성제.
  7. 플라즈마 다이싱에 의해 반도체 웨이퍼를 절단하는 반도체 칩의 제조 방법으로서,
    상기 반도체 웨이퍼 상에, 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 보호막 형성제를 도포하여 보호막을 형성하는 것과,
    상기 반도체 웨이퍼 상에 있어서의 상기 보호막을 포함하는 1 이상의 층의 소정의 위치에 레이저광을 조사하여, 상기 반도체 웨이퍼의 표면이 노출되고, 또한 반도체 칩의 형상에 따른 패턴의 가공홈을 형성하는 것과,
    상기 보호막과, 상기 가공홈을 구비하는 상기 반도체 웨이퍼에 플라즈마를 조사하여, 상기 반도체 웨이퍼에 있어서의 상기 가공홈의 위치를 절단하는 것,
    을 포함하는, 반도체 칩의 제조 방법.
  8. 제 7 항에 있어서,
    상기 보호막의 막 두께가 5μm 이상 50μm 이하인, 반도체 칩의 제조 방법.
KR1020217014622A 2018-11-15 2019-09-12 플라즈마 다이싱용 보호막 형성제, 및 반도체 칩의 제조 방법 KR20210090633A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018214715 2018-11-15
JPJP-P-2018-214715 2018-11-15
PCT/JP2019/035966 WO2020100403A1 (ja) 2018-11-15 2019-09-12 プラズマダイシング用保護膜形成剤、及び半導体チップの製造方法

Publications (1)

Publication Number Publication Date
KR20210090633A true KR20210090633A (ko) 2021-07-20

Family

ID=70731794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217014622A KR20210090633A (ko) 2018-11-15 2019-09-12 플라즈마 다이싱용 보호막 형성제, 및 반도체 칩의 제조 방법

Country Status (7)

Country Link
US (1) US11929284B2 (ko)
EP (1) EP3882959A4 (ko)
JP (1) JP7017648B2 (ko)
KR (1) KR20210090633A (ko)
CN (1) CN113039628A (ko)
TW (1) TW202020074A (ko)
WO (1) WO2020100403A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022153858A1 (ko) * 2021-01-14 2022-07-21
KR20220117146A (ko) 2021-02-16 2022-08-23 도오꾜오까고오교 가부시끼가이샤 반도체 칩의 제조 방법, 및 보호막 형성제
JP2022163441A (ja) * 2021-04-14 2022-10-26 大船企業日本株式会社 プリント基板におけるレーザー加工による切り抜き部あるいは切り欠き部の形成方法
WO2023164546A1 (en) * 2022-02-25 2023-08-31 Applied Materials, Inc. Inkjet inks for deposition and removal in a laser dicing process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347270A (en) * 1976-10-12 1978-04-27 Nec Home Electronics Ltd Semiconductor waver protecting film
JP3538653B2 (ja) * 1995-03-31 2004-06-14 コニカミノルタホールディングス株式会社 記録媒体及び画像記録方法
JP2005191039A (ja) 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005189527A (ja) 2003-12-25 2005-07-14 Taiyo Ink Mfg Ltd 感光性ペースト組成物
JP4282518B2 (ja) 2004-03-22 2009-06-24 東京応化工業株式会社 感光性絶縁ペースト組成物、およびそれを用いた感光性フィルム
JP4571850B2 (ja) * 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
CN102077326B (zh) * 2008-05-29 2014-04-16 东友Fine-Chem股份有限公司 用于晶片切割的保护膜组合物
KR101539762B1 (ko) * 2008-05-29 2015-07-27 동우 화인켐 주식회사 웨이퍼 다이싱용 보호막 조성물
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US20100264566A1 (en) * 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates
KR101600088B1 (ko) * 2009-10-08 2016-03-07 동우 화인켐 주식회사 레이저 다이싱용 보호막 조성물
JP2011143615A (ja) 2010-01-14 2011-07-28 Asahi Kasei E-Materials Corp ３次元形状を有する構造体の製造方法及び３次元形状を有する構造体
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
JP2015134373A (ja) * 2013-12-20 2015-07-27 日化精工株式会社 レーザー加工用保護膜剤
JP6184341B2 (ja) * 2014-02-18 2017-08-23 三菱電機株式会社 半導体基板の切断方法
CN105489472B (zh) 2014-09-16 2019-03-15 长春石油化学股份有限公司 前切割保护液及使用此保护液的晶片加工方法
JP6242776B2 (ja) 2014-09-26 2017-12-06 富士フイルム株式会社 保護膜組成物、半導体装置の製造方法およびレーザーダイシング方法
JP6522998B2 (ja) * 2015-03-13 2019-05-29 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
JP6738591B2 (ja) 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP2016191813A (ja) 2015-03-31 2016-11-10 東京応化工業株式会社 ドライエッチング用感光性樹脂組成物、及びドライエッチング用レジストパターンの製造方法
JP6614696B2 (ja) 2015-08-26 2019-12-04 株式会社ディスコ 保護膜形成用樹脂剤及びレーザ加工方法
EP3376527A4 (en) * 2015-11-09 2019-05-08 Furukawa Electric Co., Ltd. INTEGRATED MASK SURFACE PROTECTION FILM
JP6533149B2 (ja) * 2015-11-18 2019-06-19 日本酢ビ・ポバール株式会社 半導体レーザーダイシング用保護剤及びそれを用いた半導体の製造方法
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
JP6689154B2 (ja) 2016-07-26 2020-04-28 株式会社ディスコ デバイスウエーハの加工方法
JP6913427B2 (ja) * 2016-10-06 2021-08-04 株式会社きもと レーザーダイシング用補助シート
CN108687441A (zh) * 2017-03-30 2018-10-23 东京应化工业株式会社 切割用保护膜剂
JP2018174310A (ja) 2017-03-30 2018-11-08 東京応化工業株式会社 ダイシング用保護膜剤
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
EP3421525B1 (en) * 2017-06-26 2021-11-10 Essilor International Methods for preparing functional optical films
JP6718174B2 (ja) * 2017-07-03 2020-07-08 日化精工株式会社 レーザー加工用保護膜剤
JP7142323B2 (ja) 2018-06-05 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7233019B2 (ja) 2018-06-05 2023-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7161369B2 (ja) 2018-10-23 2022-10-26 日本酢ビ・ポバール株式会社 保護膜形成用組成物
JP7161370B2 (ja) 2018-10-23 2022-10-26 日本酢ビ・ポバール株式会社 保護膜形成用組成物
JP7161371B2 (ja) 2018-10-23 2022-10-26 日本酢ビ・ポバール株式会社 保護膜形成用組成物
JPWO2021131472A1 (ko) * 2019-12-24 2021-07-01
JP2022179889A (ja) * 2021-05-24 2022-12-06 株式会社ディスコ レーザー加工用保護膜剤及び被加工物の加工方法
JP2023041313A (ja) * 2021-09-13 2023-03-24 株式会社ディスコ 保護膜剤及び被加工物の加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク

Also Published As

Publication number Publication date
TW202020074A (zh) 2020-06-01
WO2020100403A1 (ja) 2020-05-22
CN113039628A (zh) 2021-06-25
EP3882959A1 (en) 2021-09-22
US20220020643A1 (en) 2022-01-20
EP3882959A4 (en) 2022-08-17
US11929284B2 (en) 2024-03-12
JPWO2020100403A1 (ja) 2021-09-02
JP7017648B2 (ja) 2022-02-08

Similar Documents

Publication Publication Date Title
KR20210090633A (ko) 플라즈마 다이싱용 보호막 형성제, 및 반도체 칩의 제조 방법
KR101147720B1 (ko) 레이저 다이싱용 보호막제 및 상기 보호막제를 사용한웨이퍼의 가공방법
JP7412915B2 (ja) 保護膜形成剤、及び半導体チップの製造方法
TWI551658B (zh) 用以形成保護層的溶液與其製造方法與使用方法
TWI638870B (zh) 用以形成作為皮秒雷射加工之保護層的溶液與其製造方法
WO2021131472A1 (ja) 保護膜形成剤、及び半導体チップの製造方法
EP4266352A1 (en) Protective film formation agent, and production method for semiconductor chip
TW202239514A (zh) 半導體晶片之製造方法及保護膜形成劑
JP2022125002A (ja) 半導体チップの製造方法、及び保護膜形成剤
KR20210056264A (ko) 보호막 형성제, 반도체 칩의 제조 방법, 및 (메트)아크릴 수지의 제조 방법
JP2023046873A (ja) 保護膜の形成方法、半導体チップの製造方法及び塗布液の調製方法
WO2024034345A1 (ja) 保護膜形成剤、及び半導体チップの製造方法
JP7507952B1 (ja) ダイシング用保護膜組成物、ウエハの製造方法、及びウエハの加工方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal