KR20200067576A - 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치 - Google Patents

표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치 Download PDF

Info

Publication number
KR20200067576A
KR20200067576A KR1020180154584A KR20180154584A KR20200067576A KR 20200067576 A KR20200067576 A KR 20200067576A KR 1020180154584 A KR1020180154584 A KR 1020180154584A KR 20180154584 A KR20180154584 A KR 20180154584A KR 20200067576 A KR20200067576 A KR 20200067576A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
hole
display area
disposed
Prior art date
Application number
KR1020180154584A
Other languages
English (en)
Other versions
KR102642791B1 (ko
Inventor
김가경
안재한
박귀복
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180154584A priority Critical patent/KR102642791B1/ko
Priority to US16/688,451 priority patent/US11355728B2/en
Priority to CN201911143504.8A priority patent/CN111276507B/zh
Publication of KR20200067576A publication Critical patent/KR20200067576A/ko
Application granted granted Critical
Publication of KR102642791B1 publication Critical patent/KR102642791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원은 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치에 관한 것이다. 본 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 표시 영역, 비 표시 영역, 관통-홀, 내부 댐 그리고 요철 패턴을 포함한다. 표시 영역은, 기판 위에서 영상을 표시하는 발광 소자 및 발광 소자를 구동하는 구동 소자를 구비한 화소가 다수 개 배치된다. 비표시 영역은, 기판 위에서 표시 영역을 둘러싼다. 관통-홀은, 표시 영역 내에 배치되며, 기판, 발광 소자 및 구동 소자를 구비하지 않는다. 내부 댐은, 관통-홀을 둘러싼다. 요철 패턴은, 관통-홀과 내부 댐 사이에서 관통-홀을 둘러싼다.

Description

표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치{ELECTROLUMINESENCE DISPLAY HAVING A THROUGH-HOLE IN DISPLAY AREA}
본 출원은 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치에 관한 것이다. 특히, 본 출원은 카메라 홀과 같이 기판을 관통하여 빛을 수광하는 장치를 배치하거나, 기판을 관통하는 부가 장치를 삽입할 수 있는 관통-홀이 표시 영역 내에 배치된 전계 발광 표시장치에 관한 것이다.
표시장치들 중에서 전계 발광 표시장치는 자체 발광형으로서, 시야각, 대조비 등이 우수하며, 별도의 백 라이트가 필요하지 않아 경량 박형이 가능하며, 소비 전력이 유리한 장점이 있다. 특히, 전계 발광 표시장치 중 유기발광 표시장치는 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 제조 비용이 저렴한 장점이 있다.
전계 발광 표시장치는 다수 개의 전계 발광 다이오드를 포함한다. 전계 발광 다이오드는, 애노드 전극, 애노드 전극 상에 형성되는 발광층, 그리고 발광층 위에 형성되는 캐소드 전극을 포함한다. 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면, 애노드 전극에서는 정공이 캐소드 전극에서는 전자가 각각 발광층으로 이동된다. 발광층에서 정공과 전자가 결합할 때, 여기 과정에서 여기자(exiton)가 형성되고, 여기자로부터의 에너지로 인해 빛이 발생한다. 전계 발광 표시장치는, 뱅크에 의해 개별적으로 구분되는 다수 개의 전계 발광 다이오드의 발광층에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다.
전계 발광 표시장치는 초박형화가 가능하고, 유연성이 우수하여 다양한 분야에서 다양한 제품으로 응용되고 있다. 하지만, 전계 발광 표시장치는 수분 및 산소에 취약한 단점이 있다. 이러한 문제점으로 인하여, 전계 발광 표시장치가 다양한 분야에 응용되고, 다양한 형태의 표시장치로 개발되기 위해서는 외부에서 수분 및 산소의 침투를 차단할 수 있는 방안이 매우 중요하다.
본 출원은 카메라 홀과 같이 기판을 관통하여 빛을 수광할 수 있는 부가 장치를 배치하거나, 기판을 관통하여 부속품을 설치하기 위한 관통-홀이 영상을 표시하는 영역 내에 배치됨으로써, 표시 영역의 면적을 극대화한 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다. 또한, 본 출원은 관통-홀이 표시 영역 내에 구비되더라도, 관통-홀 주변에 배치된 표시 소자의 발광 소자에 수분 침투를 차단하는 구조를 갖는 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다.
본 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 표시 영역, 비 표시 영역, 관통-홀, 내부 댐 그리고 요철 패턴을 포함한다. 표시 영역은, 기판 위에서 영상을 표시하는 발광 소자 및 발광 소자를 구동하는 구동 소자를 구비한 화소가 다수 개 배치된다. 비표시 영역은, 기판 위에서 표시 영역을 둘러싼다. 관통-홀은, 표시 영역 내에 배치되며, 기판, 발광 소자 및 구동 소자를 구비하지 않는다. 내부 댐은, 관통-홀을 둘러싼다. 요철 패턴은, 관통-홀과 내부 댐 사이에서 관통-홀을 둘러싼다.
일례로, 발광 소자는, 화소 전극, 발광층 및 공통 전극을 포함한다. 화소 전극은, 구동 소자에 연결되어 있다. 발광층은 표시 영역에 공통으로 도포되며, 화소 전극 위에 적층된다. 공통 전극은 발광층 위에 적층된다.
일례로, 요철 패턴은, 두 개의 요부와 하나의 철부를 포함한다. 요부는, 관통-홀과 내부 댐 사이에서 기판의 상부 표면을 노출하며 인접하여 배치된다. 철부는, 두 개의 요부 사이에 배치된다.
일례로, 요철 패턴은, 바닥면, 상부면 및 측벽을 포함한다. 바닥면은, 요부에 의해 노출된 기판의 상부 표면으로 정의된다. 상부면은, 철부의 최상층 표면에 정의된다. 측벽은, 바닥면과 상부면을 연결한다. 발광 소자의 발광층은, 측벽을 제외한 바닥면 및 상부면에 적층된다.
일례로, 요철 패턴의 측벽은, 돌출 표면과 함몰 표면이 연속된 톱니 표면을 갖는다.
일례로, 발광층은, 돌출 표면과 상기 함몰 표면 사이의 단차부에서 단선된 구조를 갖는다.
일례로, 발광 소자는, 기판 위에 적층된 버퍼막, 버퍼막 위에 적층된 게이트 절연막, 게이트 절연막 위에 적층된 중간 절연막, 및 중간 절연막 위에 적층된 평탄화 막 위에 배치된다. 요철 패턴은, 바닥면과 측벽을 포함한다. 바닥면은, 관통-홀과 내부 댐 사이에서, 버퍼막, 게이트 절연막, 중간 절연막, 및 평탄화 막을 관통하여 노출된 기판의 상부 표면이다. 측벽은, 바닥면과 평탄화 막의 상부 표면을 연결한다. 발광층은, 측벽을 제외하고 평탄화 막의 상부 표면과 바닥면에 적층된다.
일례로, 측벽은, 버퍼막, 게이트 절연막, 중간 절연막, 및 평탄화 막의 식각율 차이에 의해 교대로 연속하는 돌출 표면과 함몰 표면을 구비한다. 발광층은, 돌출 표면과 함몰 표면 사이의 단차부에서 단선된 구조를 갖는다.
일례로, 관통-홀에 대응하여 배치된 카메라를 더 포함한다.
일례로, 버퍼막, 박막 트랜지스터 층, 평탄화 막, 화소 구동 전극 및 뱅크를 더 포함한다. 버퍼막은, 기판 위에 적층된다. 박막 트랜지스터 층은 버퍼막 위에 형성된다. 평탄화막은, 박막 트랜지스터 층을 덮는다. 화소 구동 전극은, 박막 트랜지스터 층 내에 배치된 박막 트랜지스터와 연결되고 평탄화 막 위에 배치된다. 뱅크는, 화소 구동 전극에서 발광 영역을 정의한다. 요철 패턴은, 두 개의 요부와 하나의 철부를 포함한다. 요부는, 뱅크, 평탄화 막, 박막 트랜지스터 층 및 버퍼막을 제거하여 기판의 상부 표면을 노출하며 일정 거리 이격하여 배치된다. 철부는, 두 개의 요부 사이가 떨어진 일정 거리에 상응하는 폭을 갖는다.
일례로, 요철 패턴은, 바닥면, 상부면 및 측벽을 포함한다. 바닥면은, 요부에 의해 노출된 기판의 상부 표면으로 정의된다. 상부면은, 철부의 최상층 표면에 정의된다. 측벽은, 바닥면과 상부면을 연결한다. 발광 소자의 발광층은, 측벽을 제외한 바닥면 및 상부면에 적층된다.
일례로, 측벽은, 뱅크, 평탄화 막, 박막 트랜지스터 층 및 버퍼막들이 서로 다른 정도로 식각된 톱니 표면을 갖는다.
일례로, 외부 댐, 발광층, 공통 전극 및 봉지층을 더 포함한다. 외부 댐은, 비 표시 영역에 배치되고 표시 영역을 둘러싼다. 발광층은, 외부 댐과 관통-홀 사이의 뱅크 위에서 화소들, 내부 댐 및 요철 패턴을 덮는다. 공통 전극은, 발광층 위에 적층된다. 봉지층은, 공통 전극을 덮는다.
일례로, 관통-홀은, 기판, 버퍼막, 박막 트랜지스터 층, 평탄화 막, 발광층, 공통 전극 및 봉지층이 구비되지 않는다. 관통-홀의 측면에는, 발광층이 노출된다.
일례로, 봉지층은, 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함한다. 유기 봉지층은, 제1 무기 봉지층 위에 도포된다. 제2 무기 봉지층은, 유기 봉지층의 상부 표면에 적층된다. 유기 봉지층은, 내측댐의 내측 표면 일부와 접촉한다. 관통-홀과 내측댐 사이에서는, 제1 무기 봉지층과 제2 무기 봉지층이 면 접촉한다.
본 출원에 따른 전계 발광 표시장치는, 표시 영역 내에 관통-홀을 구비하므로, 비 표시 영역이 차지하는 면적 비율이 최소화되고, 표시 영역의 면적 비율이 극대화된다. 본 출원에 의한 전계 발광 표시장치는, 관통-홀 주변에 다수 개의 요철 패턴을 구비함으로써, 발광층의 연속성을 부분적으로 단절하여, 외부에서 수분이 발광 소자 내부로 침투하는 것을 방지한다. 본 출원에 따른 전계 발광 표시장치는, 표시 영역 내에 표시 패널을 관통하는 구멍을 구비함으로써, 응용성이 매우 높고, 다양한 제품에 적용할 수 있다. 본 출원에 따른 전계 발광 표시장치는, 표시 영역 내에 표시 패널을 관통하는 구멍을 형성하더라도, 외부로부터의 수분 및 이물질이 표시 소자로 침투 및 전파되는 것을 차단함으로써, 안정성이 보장되며, 제품의 수명을 확보할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원에 의한 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치를 나타내는 평면도이다.
도 2는 본 출원에 의한 전계 발광 표시장치에서 표시 영역 내에 배치된 관통-홀의 구조를 나타낸 평면 확대도이다.
도 3은 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 관통-홀이 배치된 부분의 구조를 나타내는 것으로 도 1의 절취선 I-I을 따라 도시한 단면도이다.
도 4는 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 일측변의 구조를 나타내는 것으로 도 1의 절취선 II-II'을 따라 도시한 단면도이다.
도 5a는 본 출원의 일예에서, 요철 패턴을 형성한 직후의 요철 패턴의 구조를 나타내는 단면 확대도이다.
도 5b는 본 출원의 일예에서, 요철 패턴을 형성하고 발광 소자를 형성한 후의 요철 패턴의 구조를 나타내는 단면 확대도이다.
도 6은 본 출원의 다른 실시 예에 의한 전계 발광 표시장치의 표시 영역에 배치된 관통-홀 및 요철 패턴의 구조를 나타내는 평면도이다.
도 7은 본 출원의 일 실시 예에 의한 관통-홀을 구비한 전계 발광 표시장치에 카메라를 배치한 경우를 나타내는 단면 확대도이다.
도 8은 본 출원의 다른 실시 예에 의한 관통-홀을 구비한 전계 발광 표시장치를 이용한 시계를 나타내는 도면이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 폴더블 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
이하, 도면들을 참조하여 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에 대해 상세히 설명한다. 도 1은 본 출원에 의한 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치를 나타내는 평면도이다. 도 1을 참조하면, 본 출원에 의한 전계 발광 표시장치는 기판(SUB), 화소(P), 공통 전원 라인(CPL), 외부 댐(DMO), 구동부(PP, 200, 300) 및 관통-홀(TH)을 포함한다.
기판(SUB)은 베이스 기판(또는 베이스 층)으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 표시장치의 특성상 기판(SUB)은 투명한 것이 바람직하다. 하지만, 경우에 따라서, 예를 들어, 상부 발광형과 같은 경우, 불투명한 재질로 기판(SUB)을 사용할 수도 있다.
일 예에 따른 기판(SUB)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률반경으로 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 기판(SUB)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부(notch portion)를 포함할 수 있다.
일 예에 따른 기판(SUB)은 표시 영역(AA)과 비표시 영역(IA)으로 구분될 수 있다. 표시 영역(AA)은 기판(SUB)의 중간 대부분에 마련되는 것으로, 영상을 표시하는 영역으로 정의될 수 있다. 일 예에 따른 표시 영역(AA)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경을 가지도록 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 표시 영역(AA)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부를 포함할 수 있다.
비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판(SUB)의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 영역 또는 주변 영역으로 정의될 수 있다. 일 예에 따른 비표시 영역(IA)은 기판(SUB)의 제1 가장자리에 마련된 제1 비표시 영역(IA1), 제1 비표시 영역(IA1)과 나란한 기판(SUB)의 제2 가장자리에 마련된 제2 비표시 영역(IA2), 기판(SUB)의 제3 가장자리에 마련된 제3 비표시 영역(IA3), 및 제3 비표시 영역과 나란한 기판(SUB)의 제4 가장자리에 마련된 제4 비표시 영역(IA4)을 포함할 수 있다. 예를 들어, 제1 비표시 영역(IA1)은 기판(SUB)의 상측(또는 하측) 가장자리 영역, 제2 비표시 영역(IA2)은 기판(SUB)의 하측(또는 상측) 가장자리 영역, 제3 비표시 영역(IA3)은 기판(SUB)의 좌측(또는 우측) 가장자리 영역, 그리고 제4 비표시 영역(IA4)은 기판(SUB)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.
화소(P)는 기판(SUB)의 표시 영역(AA) 상에 배치되어 있다. 일 예에 따른 화소(P)는 복수 개가 매트릭스 방식의 배열을 이루고 기판(SUB)의 표시 영역(AA) 내에 배치될 수 있다. 화소(P)는 스캔 배선(SL), 데이터 배선(DL), 화소 구동 전원 배선(PL)에 의해 정의된 영역에 하나씩 배치될 수 있다.
스캔 배선(SL)은 제1 방향(X)을 따라 길게 연장되고 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제1 방향(X)과 나란하면서 제2 방향(Y)을 따라 서로 이격된 복수 개의 스캔 배선(SL)을 포함한다. 여기서, 제1 방향(X)은 기판(SUB)의 가로 방향으로 정의될 수 있고, 제2 방향(Y)은 기판(SUB)의 세로 방향으로 정의될 수 있으나, 반드시 이에 한정되지 않고 그 반대로 정의될 수도 있다.
데이터 배선(DL)은 제2 방향(Y)을 따라 길게 연장되고 제1 방향(X)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제2 방향(Y)과 나란하면서 제1 방향(X)을 따라 서로 이격된 복수 개의 데이터 배선(DL)을 포함한다.
화소 구동 전원 배선(PL)은 데이터 배선(DL)과 나란하도록 기판(SUB) 상에 배치될 수 있다. 기판(SUB)의 표시 영역(AA)은 데이터 배선(DL)과 나란한 복수의 화소 구동 전원 배선(PL)을 포함한다. 선택적으로, 화소 구동 전원 배선(PL)은 스캔 배선(SL)과 나란하도록 배치될 수도 있다.
하나의 단위 화소는 적색 서브 화소, 녹색 서브 화소, 및 청색 서브 화소를 포함할 수 있으며, 나아가 하나의 단위 화소는 백색 서브 화소를 더 포함할 수 있다. 일 예에 따른 화소(P)는 표시 영역(AA) 상에 스트라이프(stripe) 구조를 가지도록 배치될 수 있다. 스트라이프 구조는 동일 색상의 서브 화소들이 하나의 행 혹은 열에 연속하여 배치되며, 서로 다른 색상의 서브 화소들이 교대로 배치된 구조를 말한다. 예를 들어, 적색 서브 화소들이 첫번째 열을 이루고, 녹색 서브 화소들이 두번째 열을 이루며, 청색 서브 화소들이 세번째 열을 이루도록 배치되며, 적색열, 녹색열 및 청색열이 반복해서 배치될 수 있다.
다른 예에 따른 화소(P)는 표시 영역(AA) 상에 펜타일(pentile) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 평면적으로 다각 형태로 배치된 적어도 하나의 적색 서브 화소, 적어도 2개의 녹색 서브 화소, 및 적어도 하나의 청색 서브 화소들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 하나의 단위 화소는 하나의 적색 서브 화소, 2개의 녹색 서브 화소, 및 하나의 청색 서브 화소가 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 서브 화소는 상대적으로 가장 큰 크기의 개구 영역(또는 발광 영역)을 가질 수 있으며, 녹색 서브 화소는 상대적으로 가장 작은 크기의 개구 영역을 가질 수 있다.
화소(P)는 인접한 스캔 배선(SL)과 데이터 배선(DL) 및 화소 구동 전원 배선(PL)에 전기적으로 연결된 화소 회로(PC), 및 화소 회로(PC)에 전기적으로 연결된 발광 소자(ED)를 포함할 수 있다.
화소 회로(PC)는 인접한 적어도 하나의 스캔 배선(SL)으로부터 공급되는 스캔 신호에 응답하여 인접한 데이터 배선(DL)으로부터 공급되는 데이터 전압을 기반으로 화소 구동 전원 배선(PL)으로부터 발광 소자(ED)에 흐르는 전류(Ied)를 제어한다.
일 예에 따른 화소 회로(PC)는 적어도 2개의 박막 트랜지스터 및 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터, 데이터 배선(DL)으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터에 공급하는 스위칭 박막 트랜지스터, 및 구동 박막 트랜지스터의 게이트-소스 전압을 저장하는 커패시터를 포함할 수 있다.
다른 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 각각의 동작(또는 기능)에 따라 전류 공급 회로와 데이터 공급 회로 및 보상 회로를 포함할 수 있다. 여기서, 전류 공급 회로는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터를 포함할 수 있다. 데이터 공급 회로는 적어도 하나의 스캔 신호에 응답하여 데이터 배선(DL)으로부터 공급되는 데이터 전압을 전류 공급 회로에 공급하는 적어도 하나의 스위칭 박막 트랜지스터를 포함할 수 있다. 보상 회로는 적어도 하나의 스캔 신호에 응답하여 구동 박막 트랜지스터의 특성 값(임계 전압 및/또는 이동도) 변화를 보상하는 적어도 하나의 보상 박막 트랜지스터를 포함할 수 있다.
발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류(Ied)에 의해 발광하여 데이터 전류(Ied)에 해당하는 휘도의 광을 방출한다. 이 경우, 데이터 전류(Ied)는 화소 구동 전원 배선(PL)으로부터 구동 박막 트랜지스터와 발광 소자(ED)를 통해 공통 전원 배선(CPL)으로 흐를 수 있다.
일 예에 따른 발광 소자(ED)는 무기발광 다이오드 또는 유기발광 다이오드를 포함할 수 있다. 예를 들어, 발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 화소 구동 전극(AE)(또는 제1 전극 혹은 애노드), 화소 구동 전극 상에 형성된 발광층(EL), 및 발광층에 전기적으로 연결된 공통 전극(또는 제2 전극 혹은 캐소드)(CE)을 포함할 수 있다.
공통 전원 배선(CPL)은 기판(SUB)의 비표시 영역(IA) 상에 배치되고 표시 영역(AA) 상에 배치된 공통 전극(CE)과 전기적으로 연결된다. 일 예에 따른 공통 전원 배선(CPL)은 일정한 배선 폭을 가지면서 기판(SUB)의 표시 영역(IA)에 인접한 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(SUB)의 제1 비표시 영역(IA1)에 인접한 표시 영역(AA)의 일부를 제외한 나머지 부분을 둘러싼다. 공통 전원 배선(CPL)의 일단은 제1 비표시 영역(IA1)의 일측 상에 배치되고, 공통 전원 배선(CPL)의 타단은 제1 비표시 영역(IA1)의 타측 상에 배치될 수 있다. 그리고, 공통 전원 배선(CPL)의 일단과 타단 사이는 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 둘러싸도록 배치될 수 있다. 이에 따라, 일 예에 따른 공통 전원 배선(CPL)은 평면적으로 기판(SUB)의 제1 비표시 영역(IA1)에 해당하는 일측이 개구된 '∩'자 형태를 가질 수 있다.
도 1에서 나타내지 않았으나, 본 출원에 의한 전계 발광 표시장치는 발광 소자(ED)를 보호하기 위한 봉지층을 더 포함할 수 있다. 봉지층은 기판(SUB) 상에 형성되어 표시 영역(AA) 및 공통 전원 배선(CPL)의 상부면과 측면을 둘러싸도록 형성할 수 있다. 한편, 봉지층은, 제1 비 표시 영역(IA1)에서는, 공통 전원 배선(CPL)의 일단과 타단을 노출할 수 있다. 봉지층은 산소 또는 수분이 표시 영역(AA) 내에 마련된 발광 소자(ED)로 침투하는 것을 방지할 수 있다. 일 예에 따른 봉지층은 적어도 하나의 무기막을 포함할 수 있다. 다른 예에 따른 봉지층은 복수의 무기막 그리고 복수의 무기막 사이에 개재된 유기막을 포함할 수 있다.
본 출원의 일 예에 따른 구동부는 패드부(PP), 게이트 구동 회로(200) 및 구동 집적 회로(300)를 포함할 수 있다.
패드부(PP)는 기판(SUB)의 비표시 영역(IA)에 마련된 복수의 패드를 포함할 수 있다. 일 예에 따른 패드부(PP)는 기판(SUB)의 제1 비표시 영역(IA1)에 마련된 복수의 공통 전원 공급 패드, 복수의 데이터 입력 패드, 복수의 전원 공급 패드 및 복수의 제어 신호 입력 패드 등을 포함할 수 있다.
게이트 구동 회로(200)는 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 마련되어 표시 영역(AA)에 마련된 스캔 배선들(SL)과 일대일로 연결된다. 게이트 구동 회로(200)는 화소(P)의 제조 공정, 즉 박막 트랜지스터의 제조 공정과 함께 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 집적 회로로 형성될 수 있다. 이러한 게이트 구동 회로(200)는 구동 집적 회로(300)로부터 공급되는 게이트 제어 신호를 기반으로 스캔 신호를 생성하여 정해진 순서에 따라 출력함으로써 복수의 스캔 배선(SL) 각각을 정해진 순서에 따라 구동한다. 일 예에 따른 게이트 구동 회로(200)는 쉬프트 레지스터를 포함할 수 있다.
외부 댐(DMO)은 기판(SUB)의 제1 비 표시 영역(IA1), 제2 비 표시 영역(IA2), 제3 비 표시 영역(IA3) 및 제4 비 표시 영역(IA4)에 마련되어 표시 영역(AA) 주변을 둘러싸는 폐곡선 구조를 가질 수 있다. 일례로, 외부 댐(DMO)은 공통 전원 배선(CPL)의 외측에 배치됨으로서 기판(SUB) 위에서 최 외각부에 위치할 수 있다. 패드부(PP)와 구동 집적 회로(300)는 외부 댐(DMO)의 외측 영역에 배치되는 것이 바람직하다.
도 1에서는 외부 댐(DMO)이 최외곽에 배치된 경우를 도시하였지만, 이에 국한하는 것은 아니다. 다른 예로, 외부 댐(DMO)은 공통 전원 배선(CPL)과 게이트 구동 회로(200) 사이에 배치될 수 있다. 또 다른 예로, 외부 댐(DMO)은 표시 영역(AA)과 게이트 구동 회로(300) 사이에 배치될 수 있다.
구동 집적 회로(300)는 칩 실장(또는 본딩) 공정을 통해 기판(SUB)의 제1 비표시 영역(IA1)에 정의된 칩 실장 영역에 실장된다. 구동 집적 회로(300)의 입력 단자들은 패드부(PP)에 직접 연결됨으로써, 표시 영역(AA)에 마련된 복수의 데이터 배선(DL)과 복수의 화소 구동 전원 배선(PL)에 전기적으로 연결된다. 구동 집적 회로(300)는 패드부(PP)를 통해 디스플레이 구동 회로부(또는 호스트 회로)로부터 입력되는 각종 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 회로(200)의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 형태의 화소 데이터 전압으로 변환하여 해당하는 데이터 배선(DL)에 공급한다.
관통-홀(TH)은 표시 장치를 물리적으로 관통한다. 일례로, 관통-홀(TH)은 표시 장치를 구성하는 표시 패널만을 관통하도록 형성할 수 있다. 이 경우, 표시 패널의 상부 표면에 합착되는 편광판이나 커버 글래스는 관통되지 않고 관통-홀(TH)을 덮는 구조를 가질 수 있다. 카메라 홀이나 광 센서 홀과 같이, 빛을 투과하도록 하기 위한 관통-홀(TH)을 구비하는 경우, 관통-홀(TH)은 표시 패널만 관통하고, 편광판이나 커버 글래스는 관통하지 않을 수 있다. 다른 예로, 표시 장치 전체를 관통하는 부가 장치를 설치하고자 하는 경우에는, 표시 패널 및 그 상부에 합착되는 광학 필름 그리고 커버 글래스도 관통하는 관통-홀(TH)을 구비할 수 있다.
관통-홀(TH)에는 표시 소자가 배치될 수 없기 때문에 비 표시 영역(IA)에 배치될 수 있다. 이 경우, 관통-홀(TH)의 자체 면적뿐 아니라, 관통-홀(TH)의 폭이나 너비에 대응하는 표시 영역(AA)의 폭이나 너비 면적이 감소되므로, 표시 패널에서 표시 영역(AA)이 차지하는 면적 비율이 줄어든다. 본 출원에서는 관통-홀(TH)이 표시 영역(AA)에 배치되는 특징이 있다. 따라서, 표시 영역(AA) 내부에서 관통-홀(TH)과 관련된 면적에만 표시 소자가 배치되지 않고, 관통-홀(TH) 주변에 표시 소자가 배치됨으로써, 표시 패널에서 표시 영역(AA)이 차지하는 면적 비율을 극대화할 수 있다.
이하, 도 2를 더 참조하여 본 출원의 주요 특징인 관통-홀의 구조적 특징에 대해 더 상세히 설명한다. 도 2는 본 출원에 의한 전계 발광 표시장치에서 표시 영역 내에 배치된 관통-홀의 구조를 나타낸 평면 확대도이다.
도 2를 참조하면, 표시 영역(AA) 내에 관통-홀(TH)이 배치되어 있다. 관통-홀(TH) 주변에는 화소(P)들이 배치되어 있다. 화소(P)들 중에서 관통-홀(TH)과 가장 가까이 배치된 화소(P)들을 인접 화소(P')로 정의할 수 있다. 인접 화소(P')들과 관통-홀(TH) 사이는 홀 경계부(THB)로 정의할 수 있다. 관통-홀(TH) 주변에 배치된 인접 화소(P')들은 모두 다른 화소(P)들과 마찬가지로 정상적으로 영상 정보를 표시하는 화소들이다.
홀 경계부(THB)에는 내부 댐(DMI)과 요철 패턴(PAT)이 배치되어 있다. 특히, 내부 댐(DMI)은 관통-홀(TH)과 인접 화소(P') 사이에 배치된다. 내부 댐(DMI)은 관통-홀(TH)의 형상에 대응하면서 관통-홀(TH)을 둘러싸는 폐곡선 형상을 갖는다. 내부 댐(DMI)은 관통-홀(TH)과 서로 다른 폐곡선 형상을 가질 수도 있지만, 동일한 형상을 갖되 크기가 다른 폐곡선 형상을 가질 수 있다. 일례로, 내부 댐(DMI)과 관통-홀(TH)이 동심원 형상을 갖고 일정 간격 이격하여 배치될 수 있다.
관통-홀(TH)과 내부 댐(DMI) 사이에는 요철 패턴(PAT)이 배치될 수 있다. 요철 패턴(PAT) 역시 관통-홀(TH)의 형상에 대응하면서 관통-홀(TH)을 둘러싸는 폐곡선 형상을 갖는다. 요철 패턴(PAT)은 관통-홀(TH)과 서로 다른 폐곡선 형상을 가질 수도 있지만, 동일한 형상을 갖되 크기가 다른 폐곡선 형상을 가질 수 있다. 일례로, 도 2에 도시한 바와 같이, 요철 패턴(PAT)과 관통-홀(TH)이 동심원 형상을 갖고 일정 간격 이격하여 배치될 수 있다.
이하, 도 3 및 4를 더 참조하여, 본 출원의 바람직한 실시 예에 따른 표시 영역에 관통-홀을 구비한 전계 발광 표시장치의 단면 구조를 설명한다. 도 3은 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 관통-홀이 배치된 부분의 구조를 나타내는 것으로 도 1의 절취선 I-I을 따라 도시한 단면도이다. 도 4는 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 일측변의 구조를 나타내는 것으로 도 1의 절취선 II-II'을 따라 도시한 단면도이다.
도 3 및 4를 참조하면, 본 출원의 바람직한 실시 예에 따른 전계 발광 표시장치는 기판(SUB), 버퍼막(BUF), 화소 어레이층(120), 스페이서(SP), 봉지층(130) 및 관통-홀(TH)을 포함할 수 있다.
기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함할 수 있다. 기판(SUB)은 베이스 층으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 일 예에 따른 기판(SUB)은 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다. 기판(SUB)은 플렉서블(flexible) 기판 혹은 강성(rigid) 기판일 수 있다. 예를 들어, 유리 재질의 플렉서블 기판(SUB)은 100마이크로미터 이하의 두께를 갖는 박형 유리 기판이거나, 기판 식각 공정에 의해 100마이크로미터 이하의 두께를 가지도록 식각된 유리 기판일 수 있다.
기판(SUB)의 상부 표면 상에는 버퍼막(BUF)이 기판(SUB)의 전체 표면을 덮도록 도포되어 있다. 버퍼막(BUF)은 투습에 취약한 기판(SUB)을 통해서 화소 어레이 층(120)으로 침투하는 수분을 차단하기 위하여, 기판(SUB)의 상부 표면 상에 형성된다. 일 예에 따른 버퍼막(BUF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BUF)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(BUF)은 유기 버퍼막과 무기 버퍼막이 적어도 2개 이상 적층된 구조를 가질 수도 있다. 또한, 필요에 따라서는 버퍼막(BUF)은 생략될 수도 있다.
화소 어레이 층(120)은 버퍼막(BUF) 위에 적층된다. 화소 어레이 층(120)은 박막 트랜지스터 층, 평탄화 층(PLN), 뱅크(BN), 스페이서(SP) 및 발광 소자(ED)를 포함할 수 있다.
박막 트랜지스터 층은 기판(SUB)의 표시 영역(AA)에 정의된 복수의 화소(P) 및 기판(SUB)의 제4 비표시 영역(IA4)에 정의된 게이트 구동 회로(200)에 각각 마련된다.
일 예에 따른 박막 트랜지스터 층은 박막 트랜지스터(T), 게이트 절연막(GI) 및 층간 절연막(ILD)을 포함한다. 여기서, 도 3 및 4에 도시된 박막 트랜지스터(T)는 발광 소자(ED)에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.
박막 트랜지스터(T)는 기판(SUB) 또는 버퍼막(BUF) 상에 형성된 반도체 층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 도 3 및 4에서 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 구조를 도시하였으나, 반드시 이에 한정되지 않는다. 다른 예로, 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 구조 또는 게이트 전극(G)이 반도체 층(A)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조를 가질 수 있다.
반도체 층(A)은 기판(SUB) 또는 버퍼막(BUF) 상에 형성될 수 있다. 반도체 층(A)은 실리콘계 반도체 물질, 산화물계 반도체 물질, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 구조 또는 복층 구조를 가질 수 있다. 버퍼막(BUF)과 기판(SUB) 사이에는 반도체 층(A)으로 입사되는 외부광을 차단하기 위한 차광층이 추가로 형성될 수 있다.
게이트 절연막(GI)은 반도체 층(A)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 전극(G)은 반도체 층(A)과 중첩되도록 게이트 절연막(GI) 상에 형성될 수 있다. 게이트 전극(G)은 스캔 배선(SL)과 함께 형성될 수 있다. 일 예에 따른 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI) 상에 평탄면을 제공한다.
소스 전극(S)과 드레인 전극(D)은 게이트 전극(G)을 사이에 두고 반도체 층(A)과 중첩되도록 층간 절연막(ILD) 상에 형성될 수 있다. 소스 전극(S)과 드레인 전극(D)은 데이터 배선(DL)과 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL)과 함께 형성될 수 있다. 즉, 소스 전극(S), 드레인 전극(D), 데이터 배선(DL), 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL) 각각은 소스 드레인 전극 물질에 대한 패터닝 공정에 의해 동시에 형성된다.
소스 전극(S)과 드레인 전극(D) 각각은 층간 절연막(ILD)과 게이트 절연막(GI)을 관통하는 전극 컨택홀을 통해 반도체 층(A)에 접속될 수 있다. 소스 전극(S)과 드레인 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 여기서, 도 2에 도시된 박막 트랜지스터(T)의 소스 전극(S)은 화소 구동 전원 배선(PL)과 전기적으로 연결될 수 있다.
이와 같이, 기판(SUB)의 화소(P)에 마련된 박막 트랜지스터(T)는 화소 회로(PC)를 구성한다. 또한, 기판(SUB)의 제4 비표시 영역(IA4)에 배치된 게이트 구동 회로(200)는 화소(P)에 마련된 박막 트랜지스터(T)와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.
평탄화 층(PLN)은 박막 트랜지스터 층을 덮도록 기판(SUB) 전체에 형성된다. 평탄화 층(PLN)은 박막 트랜지스터 층 상에 평탄면을 제공한다. 일 예에 따른 평탄화 층(PLN)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
다른 예에 따른 평탄화 층(PLN)은 화소(P)에 마련된 구동 박막 트랜지스터의 드레인 전극(D)을 노출시키기 위한 화소 컨택홀(PH)을 포함할 수 있다.
뱅크(BN)(혹은, 뱅크 패턴)는 평탄화층(PLN) 상에 배치되어 표시 영역(AA)의 화소(P) 내에 개구 영역(또는 발광 영역)을 정의한다. 이러한 뱅크(BN)은 화소 정의막으로 표현될 수도 있다.
발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함한다. 화소 구동 전극(AE)은 평탄화 층(PLN) 상에 형성되고 평탄화 층(PLN)에 마련된 화소 컨택홀(PH)을 통해 구동 박막 트랜지스터의 드레인 전극(D)에 전기적으로 연결된다. 이 경우, 화소(P)의 개구 영역과 중첩되는 화소 구동 전극(AE)의 중간 부분을 제외한 나머지 가장자리 부분은 뱅크(BN)에 의해 덮일 수 있다. 뱅크(BN)은 화소 구동 전극(AE)의 가장자리 부분을 덮음으로써 화소(P)의 개구 영역을 정의할 수 있다.
일 예에 따른 화소 구동 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 화소 구동 전극(AE)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다.
발광층(EL)은 화소 구동 전극(AE)과 뱅크(BN)를 덮도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 일 예에 따른 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다. 여기서, 제1 발광부는 제1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제1 광의 보색 관계를 갖는 제2 광을 방출하는 발광부를 포함할 수 있다.
다른 예에 따른 발광층(EL)은 화소(P)에 설정된 색상과 대응되는 컬러 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 예를 들어, 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.
추가적으로, 일 예에 따른 발광 소자(ED)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
공통 전극(CE)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 공통 전극(CE)은 각 화소(P)에 마련된 발광층(EL)과 공통적으로 연결되도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다.
일 예에 따른 공통 전극(CE)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 공통 전극(CE)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자(ED)에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가적으로, 공통 전극(CE) 상에는 발광 소자(ED)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.
스페이서(SP)는 표시 영역(AA) 내에서 비개구 영역 즉, 발광 소자(ED)가 배치되지 않은 영역에 산포하여 배치될 수 있다. 스페이서(SP)는 발광층(EL)을 증착하는 과정에서 스크린 마스크와 기판이 서로 직접 접촉하지 않도록 하기 위한 것일 수 있다. 스페이서(SP)는 뱅크(BN) 위에 배치되며, 발광층(EL)과 공통 전극(CE)이 표시 영역(AA) 내측에 배치된 스페이서(SP)를 타고 넘어가도록 도포될 수 있다.
경우에 따라서, 발광층(EL) 및/또는 공통 전극(CE)은 스페이서(SP)를 타고 넘어가지 않을 수 있다. 스페이서(SP)는 표시 영역(AA) 내부에서 뱅크(BN)의 일부에만 배치되어 있으므로, 공통 전극(CE)이 스페이서(SP)를 타고 넘어가지 않더라도, 공통 전극(CE)은 표시 영역(AA) 전체를 덮으며 연결된 구조를 갖는다.
봉지층(130)은 화소 어레이층(120)의 상면과 측면을 모두 둘러싸도록 형성된다. 봉지층(130)은 산소 또는 수분이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 한다.
일 예에 따른 봉지층(130)은 제1 무기 봉지층(PAS1), 제1 무기 봉지층(PAS1) 상의 유기 봉지층(PCL) 및 유기 봉지층(PCL) 상의 제2 무기 봉지층(PAS2)을 포함할 수 있다. 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 수분이나 산소의 침투를 차단하는 역할을 한다. 일 예에 따른 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기물로 이루어질 수 있다. 이러한 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 화학 기상 증착 공정 또는 원자층 증착 공정에 의해 형성될 수 있다.
유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)에 의해 밀봉된(갖혀 있는) 구조를 갖는다. 유기 봉지층(PCL)은 제조 공정 중 발생할 수 있는 이물들(particles)을 흡착 및/또는 차단할 수 있도록 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2) 대비 상대적으로 두꺼운 두께로 형성될 수 있다. 유기 봉지층(PCL)은 실리콘옥시카본(SiOCz) 아크릴 또는 에폭시 계열의 레진(Resin) 등의 유기물로 이루어질 수 있다. 유기 봉지층(PCL)은 코팅 공정, 예를 들어 잉크젯 코팅 공정 또는 슬릿 코팅 공정에 의해 형성될 수 있다.
본 출원의 일 예에 따른 전계 발광 표시장치는 댐 구조물을 더 포함할 수 있다. 댐 구조물은 표시 영역(AA)의 외측에 배치된 외부 댐(DMO)과 표시 영역(AA)의 내부에 배치된 내부 댐(DMI)을 포함한다. 외부 댐(DMO)은, 유기 봉지층(PCL)이 표시 영역(AA) 외부로 흘러 넘침을 방지할 수 있도록 기판(SUB)의 비표시 영역(IA)에 배치된다. 내부 댐(DMI)은 표시 영역(AA) 내부에서 관통-홀(TH)을 둘러싸도록 배치되어, 유기 봉지층(PCL)이 표시 영역(AA)에서 관통-홀(TH)로 흘러 넘침을 방지한다. 내부 댐(DMI)은, 관통-홀(TH) 외부 댐(DMO)은 도 4에만 도시되어 있고, 내부 댐(DMI)은 도 3에만 도시되어 있다.
일 예에 따른 외부 댐(DMO)은 표시 영역(AA)의 외측에 배치될 수 있다. 더 상세히는, 외부 댐(DMO)은 표시 영역(AA) 외측에 배치된 게이트 구동 회로(200) 및 게이트 구동 회로(200) 외측에 배치된 공통 전원 배선(CPL)의 외측에 배치될 수 있다. 경우에 따라서, 외부 댐(DMO)은 공통 전원 배선(CPL)의 외측부와 중첩되도록 배치될 수 있다. 이 경우, 게이트 구동 회로(200) 및 공통 전원 배선(CPL)이 배치되는 비 표시 영역(IA)의 폭을 줄여 베젤(Bezel) 폭을 줄일 수 있다.
본 출원의 바람직한 실시 예에 의한 댐 구조물은, 내부 댐(DMI)과 외부 댐(DMO)을 모두 포함하여, 기판(SUB)에 수직하게 형성된 3중층 구조를 가질 수 있다. 예를 들어, 댐 구조물은 평탄화 막(PLN)으로 형성한 제1 층, 뱅크(BN)으로 형성한 제2 층, 그리고 스페이서(SP)로 형성한 제3 층을 포함할 수 있다. 본 출원의 전체 설명에서, "댐 구조물"이라 함은 내부 댐(DMI)과 외부 댐(DMO)을 모두 의미한다.
제1 층은 평탄화 막(PLN)을 패턴 사다리꼴 형상의 단면 구조를 가질 수 있다. 제2 층은 제1 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 제3 층은 제2 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 유기 봉지층(PCL)의 두께가 얇아서 유기 봉지층(PCL)의 퍼짐성을 제어하기가 용이한 경우에는 댐 구조물의 높이가 높지 않아도 충분할 수 있다. 이 경우에는 제3 층은 생략될 수 있다.
댐 구조물은 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2)에 의해 모두 덮인다. 댐 구조물은 유기 봉지층(PCL)을 내측 공간에 가두기 위한 것으로, 댐 구조물은 유기 봉지층(PCL)에 의해 덮이지 않는다. 유기 봉지층(PCL)은 댐 구조물의 내측 벽면 일부와 접촉할 수 있다. 예를 들어, 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물의 제1 층 높이 보다 높고 제2 층 높이 보다 낮을 수 있다. 또는 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물의 제2 층 높이보다 높고 제3 층의 높이보다 낮을 수 있다.
유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물의 전체 높이보다 낮게 도포되는 것이 바람직하다. 그 결과, 댐 구조물의 상부 표면과 외측 측벽에서는 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)이 서로 면 접촉을 이루는 구조를 갖는다. 예를 들어, 유기 봉지층(PCL)은 외부 댐(DMO) 및 내부 댐(DMI)의 내측 측벽 안쪽으로 도포 영역이 제한된다. 따라서, 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은, 외부 댐(DMO) 및 내부 댐(DMI)의 내측 측벽의 상부 일부에서 상면을 타고 넘어 외측 측벽에 이르기까지 서로 면 접촉을 이루는 구조를 갖는다.
다시 도 2 및 도 3을 참조하여, 본 출원의 실시 예에 의한 내부 댐(DMI)의 구조를 좀 더 상세히 설명한다. 본 출원의 일 예에 따른 내부 댐(DMI)은 표시 영역(AA)의 내부에서 관통-홀(TH)과 그 주변을 둘러싸는 인접 화소(P') 사이에 배치된다. 따라서, 외부 댐(DMO)과는 달리, 내부 댐(DMI) 위에는 발광 소자(ED)의 일부 구성들이 적층될 수 있다. 예를 들어, 발광층(EL) 및 공통 전극(CE)이 내부 댐(DMI)을 타고 넘는 형상으로 적층될 수 있다.
내부 댐(DMI)은 정 테이퍼 형상을 가질 수 있다. 내부 댐(DMI)이 정 테이퍼 형상을 갖는 경우, 관통-홀(TH) 주변에서 유기 봉지층(PCL)이 유실되는 것을 방지할 수 있으나, 발광층(EL)이 관통-홀(TH)의 측면에서 노출되어 수분 침투에 취약할 수 있다. 이를 방지하기 위해, 내부 댐(DMI)은 역 테이퍼 형상을 가질 수 있다. 역 테이퍼 형상을 갖는 경우, 내부 댐(DMI)의 하단부에서 발광층(EL)이 단선된 구조를 가질 수 있다. 이 경우, 발광층(EL)의 관통-홀(TH)에서 노출된 부분을 통해 침투되는 수분이 관통-홀(TH) 주변에 배치된 인접 화소(P') 내부로 전파되는 것을 방지할 수 있다.
표시 영역(AA)의 표시 면적 비율을 최대한 확보하기 위해서는, 내부 댐(DMI)은 관통-홀(TH)과 매우 가깝게 배치하는 것이 바람직하다. 따라서, 역 테이퍼 형상의 내부 댐(DMI)만으로는 수분 침투를 완전히 차단할 수 없다. 본 출원에서는 내부 댐(DMI)의 형상이 정 테이퍼 형상 또는 역 테이퍼 형상을 갖든지 관계 없이 관통-홀(TH)의 측면에서 노출된 발광층(EL)을 통해 침투하는 수분이 인접 화소(P')로 전달되는 것을 완전히 차단할 수 있는 요철(요철(凹凸)) 패턴(PAT)을 더 구비한다.
이하, 도 2 및 도 3 그리고 도 5a 및 5b를 더 참조하여, 본 출원에 의한 요철 패턴에 대해 더 상세히 설명한다. 도 5a는 본 출원의 일 예에서, 요철 패턴을 형성한 직후의 요철 패턴의 구조를 나타내는 단면 확대도이다. 도 5b는 본 출원의 일 예에서, 요철 패턴을 형성하고 발광 소자를 형성한 후의 요철 패턴의 구조를 나타내는 단면 확대도이다.
요철(凹凸) 패턴(PAT)은 관통-홀(TH)의 형상에 대응하는 폐곡선 형상을 갖는다. 예를 들어, 관통-홀(TH)이 원형인 경우, 요철 패턴(PAT)도 원형일 수 있다. 또는 관통-홀(TH)의 형상과 상관 없이, 관통-홀(TH)을 둘러싸는 타원형일 수 있다. 다른 예로 관통-홀(TH)이 사각형, 육각형 혹은 팔각형과 같은 다각형의 형상을 갖는 경우, 요철 패턴(PAT)은 관통-홀(TH)을 둘러싸는 다각형, 원형 또는 타원형 중 어느 한 형상을 가질 수 있다. 이하에서는 편의상, 관통-홀(TH)이 원형이며, 요철 패턴(PAT)이 관통-홀(TH)과 동심원을 가지면서 관통-홀(TH)을 둘러싸는 원형인 경우로 설명한다.
요철 패턴(PAT)은 내부 댐(DMI)과 관통-홀(TH) 사이에 배치되는 것이 바람직하다. 단면 구조를 보면, 요철 패턴(PAT)은 기판(SUB) 위에 적층된 버퍼막(BUF) 및 화소 어레이 층(120)을 일정 폭만큼 제거한 우물 또는 트랜치 형상을 가질 수 있다. 더 상세히는, 기판(SUB) 위에 버퍼막(BUF)을 적층하고, 버퍼막(BUF) 위에 화소 어레이층(120)을 형성하고, 화소 구동 전극(AE)을 적층하고, 발광 영역을 정의하는 뱅크(BN)를 패턴한 후, 화소 어레이층(120)과 버퍼막(BUF)을 함께 식각하여 요철 패턴(PAT)을 형성할 수 있다.
요철 패턴(PAT)은 요부(凹部)(2000)와 철부(凸部)(1000)를 구비한다. 하나의 철부(1000)의 일측과 타측 각각에 요부(2000)가 하나씩 연결 배치되어 있다. 즉, 두 개의 요부(2000) 사이에 하나의 철부(1000)가 배치되어 하나의 요철 패턴(PAT)를 구성할 수 있다. 경우에 따라서, 철부(1000)만을 요철 패턴(PAT)으로 정의할 수도 있다. 여기서는, 도 3 및 도 5a에서 점선으로 표시한 사각형 영역에 포함된, 철부(1000), 철부(1000)의 내측과 외측에 형성된 요부(2000), 그리고, 요부(2000) 주변의 일부 영역을 요철 패턴(PAT)으로 정의한다.
요철 패턴(PAT)은, 내부 댐(DMI)과 관통-홀(TH) 사이에서 일정 거리 이격하여 형성된 두 개의 요부(2000), 그리고 두 개의 요부(2000)가 이격된 일정 거리를 폭으로 하는 하나의 철부(1000)를 구비한다. 요부(2000)는, 기판(SUB) 위에 적층된, 뱅크(BN), 평탄화 막(PLN), 박막 트랜지스터 층에 포함된 중간 절연막(ILD)과 게이트 절연막(GI), 그리고 버퍼막(BUF)을 제거하여 기판(SUB)의 상부 표면을 노출한다.
요철 패턴(PAT)은 바닥면(BS), 상부면(US) 그리고 바닥면(BS)과 상부면(US)을 연결하는 측벽(SW)을 포함한다. 바닥면(BS)은 버퍼막(BUF)과 화소 어레이층(120)을 관통하는 요부(2000)에 의해 노출된 기판(SUB)의 표면으로 정의될 수 있다. 상부면(US)은 요철 패턴(PAT)이 형성되는 상태에서 기판(SUB)의 최상층 표면으로 정의될 수 있다. 예를 들어, 뱅크(BN)를 패턴한 후 노출된 평탄화 막(PLN)에 요철 패턴(PAT)을 형성할 경우, 평탄화 막(PLN)의 상부 표면이 상부면(US)으로 정의될 수 있다. 측벽(SW)은 바닥면(BS)과 상부면(US)을 연결하는 요철 패턴(PAT)의 측면으로 정의될 수 있다.
철부(1000)는 상부면(US)과 두 개의 측벽(SW)들을 포함한다. 요부(2000)는 두 개의 측벽(SW) 및 하나의 바닥면(BS)을 포함한다. 철부(1000)는 내부 댐(DMI)과 관통-홀(TH) 사이에서 기판(SUB) 위에 적층된 버퍼막(BUF), 게이트 절연막(GI), 중간 절연막(ILD) 및 평탄화 막(PLN)을 식각하여 요부(2000)를 형성함으로써, 완성된다.
요철 패턴(PAT)의 측벽(SW)은 서로 다른 성질 특히, 특정 식각액에 대해 서로 다른 식각 비율을 갖는 박막층들을 식각하는 과정에서 식각율의 차이에 의해 매끄럽지 못하고, 울퉁불퉁한 톱니 표면을 갖는다. 예를 들어, 요철 패턴(PAT)은 평탄화 막(PLN), 중간 절연막(ILD), 게이트 절연막(GI) 및 버퍼막(BUF)을 동시에 식각하여 형성할 수 있다. 평탄화 막(PLN), 중간 절연막(ILD), 게이트 절연막(GI) 및 버퍼막(BUF)은 물성이 서로 다르므로, 동일한 식각액에 대해 서로 다른 식각율을 가질 수 있다. 그 결과, 어느 것은 더 식각되고 다른 것은 덜 식각될 수 있다. 예를 들어, 중간 절연막(ILD)는 평탄화 막(PLN)보다 더 식각될 수 있고, 게이트 절연막(GI)은 중간 절연막(ILD)보다 덜 식각될 수 있다. 또한, 버퍼막(BUF)은 게이트 절연막(GI)보다 더 식각될 수 있다. 그 결과, 도 5a에 도시한 바와 같이, 측벽(SW)은 돌출 표면과 함몰 표면이 연속되어 형성된 지그재그(zigzag) 혹은 울퉁불퉁한 톱니 표면을 갖는다.
요철 패턴(PAT)을 형성한 후에, 발광층(EL)이 도포된다. 발광층(EL)은 요철 패턴(PAT)의 바닥면(BS) 그리고, 요철 패턴(PAT)의 상부면(US)에 적층된다. 요철 패턴(PAT)의 측벽(SW)이 톱니 표면을 가짐으로 인해, 요철 패턴(PAT)의 측벽(SW)에는 발광층(EL)이 연속해서 도포되지 않고, 도 5b와 같이, 단선된 구조를 갖는다.
예를 들어, 도 5b에 도시한 바와 같이, 평탄화 막(PLN) 위에 발광층(EL)을 도포하면, 평탄화 막(PLN) 위에는 발광층(EL)이 도포된다. 하지만, 측벽(SW)에는 도포되지 않는다. 반면에, 바닥면(BS)에는 도포된다. 바닥면(BS)에서도 식각이 덜되어 요부(2000) 내측으로 돌출된 식각 단면을 갖는 평탄화 막(PLN) 혹은 게이트 절연막(GI)에 의해 개방된 영역에만 잔여 발광층(ELD)이 도포된 형상을 갖는다. 발광층(EL)은 측벽(SW)에 형성된 돌출 표면과 함몰 표면 사이의 단차부에 의해 단선되어 연속성이 끊어진다.
그 결과, 관통-홀(TH)의 측면에 노출된 발광층(EL)으로 수분이 침투하더라도, 요철 패턴(PAT)에 의해 관통-홀(TH) 주변에 배치된 인접 화소(P')들로 수분이 전파되는 것을 완전히 차단할 수 있다.
발광층(EL) 위에는 공통 전극(CE)이 적층된다. 공통 전극(CE)은 요철 패턴(PAT)의 상부면(US) 및 바닥면(BS) 위에 적층된다. 경우에 따라서, 공통 전극(CE)은 요철 패턴(PAT)의 측벽(SW)에 도포된다. 하지만, 요철 패턴(PAT)의 측벽(SW)이 요철 표면을 가지므로, 측벽(SW)을 완전히 덮지는 못하고, 요부(2000)의 내부 공간에서 발광층(EL)을 덮는 형상을 갖는다.
예를 들어, 도 5b에 도시한 바와 같이, 공통 전극(CE)은 평탄화 막(PLN)의 상부 표면 위에 적층된다. 또한, 요철 패턴(PAT)의 측벽(SW)의 상부에 해당하는 평탄화 막(PLN)의 측벽(SW)에 도포될 수 있다. 하지만, 식각율의 차이로 인해 돌출 표면과 함몰 표면이 연속된 울퉁불퉁한 측벽(SW)을 완전히 덮지는 못할 수 있다. 바닥면(BS)에서 잔여 발광층(ELD)을 덮으며, 측벽(SW)의 일부를 덮는 잔여 공통전극(CED)이 도포될 수 있다.
이어서, 공통 전극(CE) 위에는 봉지층(130)이 적층된다. 봉지층(130)의 제1 무기 봉지층(PAS1)이 먼저 적층된다. 제1 무기 봉지층 (PAS1)은 요철 패턴(PAT)의 상부면(US) 및 바닥면(BS) 위에 적층된다. 또한, 요철 패턴(PAT)의 측벽(SW)에도 도포될 수 있다. 제1 무기 봉지층(PAS1)은 요부(2000)의 내부를 거의 메우는 형상을 가질 수 있다. 예를 들어, 도 5b에서 도시한 바와 같이, 평탄화 막(PLN)의 상부 표면 위에서는 발광층(EL) 및 공통 전극(CE) 위에 적층된다. 또한, 요철 패턴(PAT)의 측벽(SW)에도 적층된다. 측벽(SW)의 톱니 표면이 공통 전극(CE) 및 잔여 공통 전극(CED)에 의해 어느 정도 완화되어 있으므로, 제1 무기 봉지층(PAS1)은 측벽(SW)을 덮으면서 요철 패턴(PAT)의 형상을 따라 적층된다.
제1 무기 봉지층(PAS1) 위에는 유기 봉지층(PCL)이 도포된다. 유기 봉지층(PCL)은 내부 댐(DMI)과 외부 댐(DMO) 사이의 공간에만 도포되므로, 요철 패턴(PAT)에는 적층되지 않는다. 예를 들어, 도 3에 도시한 바와 같이, 유기 봉지층(PCL)은 내부 댐(DMI)의 내측 표면 일부까지만 도포된다. 또한, 도 4에 도시한 바와 같이 유기 봉지층(PCL)은 외부 댐(DMI)의 내측 표면 일부 까지만 도포된다. 따라서, 내부 댐(DMI)과 관통-홀(TH) 사이에 배치된 요철 패턴(PAT)에는 유기 봉지층(PCL)이 도포되지 않는다.
유기 봉지층(PCL) 위에는 제2 무기 봉지층(PAS2)이 적층된다. 내부 댐(DMI)과 관통-홀(TH) 사이에는 유기 봉지층(PCL)이 도포되지 않으므로, 요철 패턴(PAT) 위에서는 제2 무기 봉지층(PAS2)이 제1 무기 봉지층(PAS1)과 직접 접촉하면서 적층된다. 경우에 따라서, 도 5b에 도시한 바와 같이, 제2 무기 봉지층(PAS2)은 요철 패턴(PAT)의 요부(2000)를 완전히 덮도록 도포될 수 있다.
본 출원에 의한 요철 패턴(PAT)에 포함된 철부(1000)는 그 단면 형상이 정 테이퍼 형상 혹은 역 테이퍼 형상을 가질 수 있다. 요철 패턴(PAT)의 측벽(SW)이 톱니 표면을 갖기 때문에, 발광층(EL)이 측벽(SW)에서 연속되어 도포되지 않는다. 따라서, 발광층(EL)의 연속성을 단절하기 위해 철부(1000)가 반드시 역 테이퍼 형상을 가질 필요는 없다. 철부(1000)의 형상은 요부(2000)를 형성하는 식각 공정의 특성에 의해 결정될 수 있다. 본 출원에서는 철부(1000)의 형상에 제약이 없으므로, 요부(2000)를 형성하는 공정도 특별한 제약 없이 용이하게 실시할 수 있다. 측벽(SW)의 톱니 표면은 적층된 절연층의 종류가 다르고, 식각액을 각 절연층에 대해 서로 다른 식각율을 갖는 물질을 선택하여 얻을 수 있다.
이하, 도 6을 참조하여 본 출원의 다른 실시 예에 의한 전계 발광 표시장치를 설명한다. 도 6은 본 출원의 다른 실시 예에 의한 전계 발광 표시장치의 표시 영역에 배치된 관통-홀 및 요철 패턴의 구조를 나타내는 평면도이다. 도 6에 도시하지 않았으나, 아래의 설명에 도시한 도면 부호는 도 1 내지 도 4에서 대응하는 도면에 대한 설명이다.
도 6을 참조하면, 기판(SUB)의 표시 영역에는 관통-홀(TH)이 형성되어 있다. 일례로, 관통-홀(TH)은 원 형상을 가질 수 있다. 관통-홀(TH)의 주변에는 내부 댐(DMI)이 형성되어 있다. 내부 댐(DMI)은 관통-홀(TH)과 동심을 갖고 반지름이 더 큰 원 형상을 가질 수 있다. 내부 댐(DMI)은 제1 내부 댐(DMI1) 및 제2 내부 댐(DMI2)을 포함할 수 있다. 제1 내부 댐(DMI1)은 관통-홀(TH)과 가까이 배치되고, 제2 내부 댐(DMI2)은 제1 내부 댐(DMI1)과 동심을 갖되 큰 원 형상을 가질 수 있다.
제1 내부 댐(DMI1)과 관통-홀(TH) 사이에는 요철 패턴(PAT)이 배치되어 있다. 요철 패턴(PAT)은 관통-홀(TH) 및 제1 내부 댐(DMI1)과 동심을 가지며, 관통-홀(TH)보다는 크고 제1 내부 댐(DMI1)보다는 작은 반지름을 갖는 원 형상을 가질 수 있다. 요철 패턴(PAT)은, 세 개의 요부들과 요부들 사이에 배치된 두 개의 철부를 포함할 수 있다.
다른 예로, 요철 패턴(PAT)은 더 많은 개수의 철부를 갖도록 형성할 수 있다. 철부(1000)의 개수가 지나치게 많으면 홀 경계부(THB)의 면적이 넓어진다. 이 경우, 관통-홀(TH)이 차지하는 면적이 커지고, 표시 기능을 저해할 수 있다. 따라서, 철부(1000)의 개수는 5개 이내인 것이 바람직하다. 즉, 철부(1000)는 홀 경계부(THB) 내에서 1개 내지 5개가 일정 간격으로 연속하여 배치된다. 요부(2000)는 철부(1000)들 사이에 하나씩 배치된다. 철부(1000)들이 이격된 간격이 요부(2000)의 폭에 해당한다.
이와 같이, 본 출원에 의한 전계 발광 표시장치에서는, 표시 영역 내에 관통-홀(TH)이 형성되고, 관통-홀(TH)을 둘러싸는 내부 댐(DMI)이 형성되어 있으며, 관통-홀(TH)과 내부 댐(DMI) 사이에 요철 패턴(PAT)을 구비한다. 요철 패턴(PAT)은 화소 어레이 층(120)을 구성하는 절연층들을 식각한 다수 개의 요부(100)를 포함한다. 특히, 요부(100)의 측벽(SW)은 절연층들의 식각율 차이로 인해 톱니 표면을 갖는다. 요철 패턴(PAT) 위에 적층된 발광층(EL)은 요부 및 철부의 구조 그리고 톱니 표면을 갖는 측벽(SW)에 의해 연속성이 단절된다. 또한, 연속성이 단절된 발광층(EL)은 공통 전극(CE), 제1 무기 봉지층(PAS1) 및 제2 무기 봉지층(PAS2)에 완전히 덮이는 구조를 갖는다. 그 결과, 관통-홀(TH)의 측면에 노출된 발광층(EL)을 통해 수분이 침투하더라도, 요철 패턴(PAT) 및 요철 패턴(PAT)을 덮는 제1 무기 봉지층(PAS1)에 의해 수분이 화소(P)로 전파되는 것을 완전 차단할 수 있다.
본 출원에 의한 전계 발광 표시장치는 표시 영역 내부에 표시 패널을 관통하는 관통-홀(TH)을 구비한다. 관통-홀(TH)에는 표시 기능을 위한 소자들 및 기판(SUB) 자체도 제거된 구조를 갖는다. 따라서, 관통-홀에 대응하여 다양한 구성품을 설치 또는 추가할 수 있다.
도 7에 도시한 바와 같이, 관통-홀(TH)에 대응하여 카메라(CM) 혹은 광센서를 배치할 수 있다. 도 7은 본 출원의 일 실시 예에 의한 관통-홀을 구비한 전계 발광 표시장치에 카메라를 배치한 경우를 나타내는 단면 확대도이다.
카메라(CM)의 경우, 표시 패널의 배면에 위치하며, 관통-홀(TH)의 중심과 카메라(CM) 렌즈(LE)의 중심이 일치하도록 배치할 수 있다. 카메라(CM)를 표시 패널의 배면에 배치하는 경우, 관통-홀(TH)이 완전한 구멍의 형상을 가지지 않을 수 있다. 예를 들어, 도 7과 같이, 본 출원에 의한 전계 발광 표시장치에서 봉지층(130)의 상부 표면에 광학 접착제(AP)를 매개로 하여 커버 글래스(CG)를 더 합착할 수 있다. 이 경우, 관통-홀(TH)은 표시 장치에서 카메라(CM)와 대향하는 면에서만 개방되며, 사용자가 관측하는 상면에서는 커버 글래스(CG)에 의해 막힌 구조를 가질 수 있다. 카메라(CM)의 앞면에는 커버 글래스(CG)를 제외하고, 관통-홀(TH)에 의해 표시 패널의 대부분의 구성 요소들이 제거된 상태이므로, 광학적으로 장애를 받지 않고, 촬영 성능을 확보할 수 있다.
다른 실시 예로, 도 8에 도시한 바와 같이, 관통-홀(TH) 내부에 삽입되는 구동 축을 더 구비할 수 있다. 예를 들어, 시계에 본 출원에 의한 관통-홀을 구비한 전계 발광 표시장치를 적용할 수 있다. 도 8은 본 출원의 다른 실시 예에 의한 관통-홀을 구비한 전계 발광 표시장치를 이용한 시계를 나타내는 도면이다.
본 출원에 의한 관통-홀을 구비한 전계 발광 표시장치는 시계 형태를 가질 수 있다. 관통-홀(TH)을 구비한 전계 발광 표시장치는 시계판의 문자나 숫자 혹은 다양한 배경 사진들을 표현할 수 있다. 표시 장치의 배면에는 시계 구동부(M)가 배치될 수 있다. 시계 구동부(M)에는 시계 바늘(NE)을 구동하는 구동축(AX)을 구비한다. 구동축(AX)은 관통-홀(TH)을 통해 표시 장치의 앞면까지 돌출된다. 표시 장치의 앞면으로 돌출된 구동축(AX)에는 시계 바늘(NE)이 장착될 수 있다. 시계 바늘(NE)에는 관통-홀(TH)을 통과한 구동축(AX)에 장착된 시침, 분침 및 초침을 포함할 수 있다.
이와 같은 본 출원의 바람직한 실시 예들에 따른 전계 표시 장치는 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 스마트 폰(smart phone), 이동 통신 단말기, 모바일 폰, 태블릿 PC(personal computer), 스마트 와치(smart watch), 와치 폰(watch phone), 또는 웨어러블 기기(wearable device) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 냉장고, 전자 레인지, 세탁기, 카메라 등의 다양한 제품에 적용될 수 있다.
상술한 본 출원의 다양한 실시 예들에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
SUB: 기판 T: 박막 트랜지스터
PLN: 평탄화 층 BN: 뱅크 패턴
SP: 스페이서 DM: 댐 구조물
DMI: 내부 댐 DMO: 외부 댐
TH: 관통-홀 HTR: 홀-트랜치
200: 게이트 구동 회로 300: 구동 집적 회로
120: 화소 어레이층 130: 봉지층
ED: 발광 소자 AE: 화소 구동 전극
EL: 발광층 CE: 공통 전극
CPL: 공통 전원 라인

Claims (15)

  1. 기판 위에서 영상을 표시하는 발광 소자 및 상기 발광 소자를 구동하는 구동 소자를 구비한 화소가 다수 개 배치된 표시 영역;
    상기 기판 위에서 상기 표시 영역을 둘러싸는 비표시 영역;
    상기 표시 영역 내에 배치되며, 상기 기판, 상기 발광 소자 및 상기 구동 소자를 구비하지 않는 관통-홀;
    상기 관통-홀을 둘러싸는 내부 댐; 그리고
    상기 관통-홀과 상기 내부 댐 사이에서 상기 관통-홀을 둘러싸는 요철 패턴을 포함하는 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 발광 소자는,
    상기 구동 소자에 연결된 화소 전극;
    상기 표시 영역에 공통으로 도포되며, 상기 화소 전극 위에 적층된 발광층; 그리고
    상기 발광층 위에 적층된 공통 전극을 포함하는 전계 발광 표시장치.
  3. 제 2 항에 있어서,
    상기 요철 패턴은,
    상기 관통-홀과 상기 내부 댐 사이에서 상기 기판의 상부 표면을 노출하며 인접하여 배치된 두 개의 요부; 그리고
    상기 두 개의 요부 사이에 배치된 철부를 포함하는 전계 발광 표시장치.
  4. 제 3 항에 있어서,
    상기 요철 패턴은,
    상기 요부에 의해 노출된 상기 기판의 상부 표면으로 정의된 바닥면;
    상기 철부의 최상층 표면에 정의된 상부면; 그리고
    상기 바닥면과 상기 상부면을 연결하는 측벽을 포함하고,
    상기 발광 소자의 발광층은,
    상기 측벽을 제외한 상기 바닥면 및 상기 상부면에 적층된 전계 발광 표시장치.
  5. 제 4 항에 있어서,
    상기 요철 패턴의 상기 측벽은,
    돌출 표면과 함몰 표면이 연속된 톱니 표면을 갖는 전계 발광 표시장치.
  6. 제 5 항에 있어서,
    상기 발광층은,
    상기 돌출 표면과 상기 함몰 표면 사이의 단차부에서 단선된 구조를 갖는 전계 발광 표시장치.
  7. 제 2 항에 있어서,
    상기 발광 소자는,
    상기 기판 위에 적층된 버퍼막, 상기 버퍼막 위에 적층된 게이트 절연막, 상기 게이트 절연막 위에 적층된 중간 절연막, 및 상기 중간 절연막 위에 적층된 평탄화 막 위에 배치되며,
    상기 요철 패턴은,
    상기 관통-홀과 상기 내부 댐 사이에서, 상기 버퍼막, 상기 게이트 절연막, 상기 중간 절연막, 및 상기 평탄화 막을 관통하여 노출된 상기 기판의 상부 표면인 바닥면; 그리고
    상기 바닥면과 상기 평탄화 막의 상부 표면을 연결하는 측벽을 포함하고,
    상기 발광층은,
    상기 측벽을 제외하고 상기 평탄화 막의 상기 상부 표면과 상기 바닥면에 적층된 전계 발광 표시장치.
  8. 제 7 항에 있어서,
    상기 측벽은,
    상기 버퍼막, 상기 게이트 절연막, 상기 중간 절연막, 및 상기 평탄화 막의 식각율 차이에 의해 교대로 연속하는 돌출 표면과 함몰 표면을 구비하고,
    상기 발광층은,
    상기 돌출 표면과 상기 함몰 표면 사이의 단차부에서 단선된 구조를 갖는 전계 발광 표시장치 전계 발광 표시장치.
  9. 제 1 항에 있어서,
    상기 관통-홀에 대응하여 배치된 카메라를 더 포함하는 전계 발광 표시장치.
  10. 제 1 항에 있어서,
    상기 기판 위에 적층된 버퍼막;
    상기 버퍼막 위에 형성된 박막 트랜지스터 층;
    상기 박막 트랜지스터 층을 덮는 평탄화 막;
    상기 박막 트랜지스터 층 내에 배치된 박막 트랜지스터와 연결되고 상기 평탄화 막 위에 배치된 화소 구동 전극; 그리고
    상기 화소 구동 전극에서 발광 영역을 정의하는 뱅크를 더 포함하고,
    상기 요철 패턴은,
    상기 뱅크, 상기 평탄화 막, 상기 박막 트랜지스터 층 및 상기 버퍼막을 제거하여 상기 기판의 상부 표면을 노출하며 일정 거리 이격하여 배치된 두 개의 요부; 그리고
    상기 두 개의 요부 사이에서 상기 일정 거리에 상응하는 폭을 갖는 철부를 포함하는 전계 발광 표시장치.
  11. 제 10 항에 있어서,
    상기 요철 패턴은,
    상기 요부에 의해 노출된 상기 기판의 상부 표면으로 정의된 바닥면;
    상기 철부의 최상층 표면에 정의된 상부면; 그리고
    상기 바닥면과 상기 상부면을 연결하는 측벽을 포함하고,
    상기 발광 소자의 발광층은 상기 측벽을 제외한 상기 바닥면 및 상기 상부면에 적층된 전계 발광 표시장치.
  12. 제 11 항에 있어서,
    상기 측벽은,
    상기 뱅크, 상기 평탄화 막, 상기 박막 트랜지스터 층 및 상기 버퍼막들이 서로 다르게 식각된 톱니 표면을 갖는 전계 발광 표시장치.
  13. 제 10 항에 있어서,
    상기 비 표시 영역에 배치되고 상기 표시 영역을 둘러싸는 외부 댐;
    상기 외부 댐과 상기 관통-홀 사이의 상기 뱅크 위에서 상기 화소들, 상기 내부 댐 및 상기 요철 패턴을 덮는 발광층;
    상기 발광층 위에 적층된 공통 전극;
    상기 공통 전극을 덮는 봉지층을 더 포함하는 전계 발광 표시장치.
  14. 제 13 항에 있어서,
    상기 관통-홀은,
    상기 기판, 상기 버퍼막, 상기 박막 트랜지스터 층, 상기 평탄화 막, 상기 발광층, 상기 공통 전극 및 상기 봉지층이 구비되지 않으며,
    상기 관통-홀의 측면에는 상기 발광층이 노출된 전계 발광 표시장치.
  15. 제 14 항에 있어서,
    상기 봉지층은,
    제1 무기 봉지층;
    상기 제1 무기 봉지층 위에 도포된 유기 봉지층;
    상기 유기 봉지층의 상부 표면에 적층된 제2 무기 봉지층을 포함하며,
    상기 유기 봉지층은 상기 내측댐의 내측 표면 일부와 접촉하고,
    상기 관통-홀과 상기 내측댐 사이에서는 상기 제1 무기 봉지층과 상기 제2 무기 봉지층이 면 접촉하는 전계 발광 표시장치.
KR1020180154584A 2018-12-04 2018-12-04 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치 KR102642791B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180154584A KR102642791B1 (ko) 2018-12-04 2018-12-04 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
US16/688,451 US11355728B2 (en) 2018-12-04 2019-11-19 Electroluminesence display having through-hole in display area
CN201911143504.8A CN111276507B (zh) 2018-12-04 2019-11-20 在显示区域具有通孔的电致发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154584A KR102642791B1 (ko) 2018-12-04 2018-12-04 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20200067576A true KR20200067576A (ko) 2020-06-12
KR102642791B1 KR102642791B1 (ko) 2024-02-29

Family

ID=70850611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154584A KR102642791B1 (ko) 2018-12-04 2018-12-04 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치

Country Status (3)

Country Link
US (1) US11355728B2 (ko)
KR (1) KR102642791B1 (ko)
CN (1) CN111276507B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816071A (zh) * 2020-07-03 2020-10-23 武汉华星光电半导体显示技术有限公司 显示面板
US11785798B2 (en) 2020-10-27 2023-10-10 Samsung Display Co., Ltd. Display with dam surrounding opening
US11849625B2 (en) 2020-11-26 2023-12-19 Lg Display Co., Ltd. Display apparatus

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200067284A (ko) 2018-12-03 2020-06-12 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109950296B (zh) * 2019-04-10 2021-12-28 京东方科技集团股份有限公司 柔性显示面板及其制作方法
KR20200144627A (ko) * 2019-06-18 2020-12-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN110444576B (zh) * 2019-08-14 2022-01-18 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
KR20210055128A (ko) * 2019-11-06 2021-05-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210078129A (ko) * 2019-12-18 2021-06-28 엘지디스플레이 주식회사 표시 장치
KR20210086284A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치
KR20210103614A (ko) * 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시 장치
CN111430566A (zh) * 2020-03-30 2020-07-17 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
KR20210130329A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN111584725A (zh) * 2020-05-15 2020-08-25 武汉华星光电半导体显示技术有限公司 Oled的面板及其制造方法
KR20220001940A (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 터치 스크린 일체형 발광 표시 장치
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11600800B2 (en) * 2020-07-31 2023-03-07 Innolux Corporation Electronic device having a curved profile interface corresponding to a recess
KR20220026663A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20220033611A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220035646A (ko) * 2020-09-14 2022-03-22 엘지디스플레이 주식회사 표시 장치
KR20220056284A (ko) * 2020-10-27 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20220063790A (ko) * 2020-11-09 2022-05-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112420945B (zh) * 2020-11-11 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR20220072947A (ko) 2020-11-25 2022-06-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN112531003B (zh) * 2020-12-01 2023-04-25 武汉天马微电子有限公司 一种显示面板、显示面板的制备方法和显示装置
JP2023551768A (ja) * 2020-12-02 2023-12-13 京東方科技集團股▲ふん▼有限公司 表示パネルおよび表示装置
CN112542092B (zh) * 2020-12-08 2023-05-26 合肥维信诺科技有限公司 显示面板和显示装置
CN115298829B (zh) * 2021-01-05 2023-12-08 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
WO2022172411A1 (ja) * 2021-02-12 2022-08-18 シャープ株式会社 表示装置
CN113066834B (zh) * 2021-03-19 2024-03-26 合肥鑫晟光电科技有限公司 显示装置、显示面板及其制造方法
KR20230100397A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015632A (ko) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20170115177A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치
KR20180062155A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 표시장치와 그의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4380340A2 (en) * 2016-04-29 2024-06-05 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
CN107452894B (zh) * 2017-07-31 2020-02-18 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置
CN107808896B (zh) * 2017-10-27 2021-02-02 上海天马微电子有限公司 一种显示面板、显示面板的制作方法及显示装置
CN108666347B (zh) * 2018-04-26 2021-07-30 上海天马微电子有限公司 显示面板及其制造方法、显示装置
KR102583898B1 (ko) * 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102465374B1 (ko) * 2018-09-12 2022-11-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20200041420A (ko) * 2018-10-11 2020-04-22 삼성디스플레이 주식회사 표시 패널

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015632A (ko) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20170115177A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치
KR20180062155A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 표시장치와 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816071A (zh) * 2020-07-03 2020-10-23 武汉华星光电半导体显示技术有限公司 显示面板
US11785798B2 (en) 2020-10-27 2023-10-10 Samsung Display Co., Ltd. Display with dam surrounding opening
US11849625B2 (en) 2020-11-26 2023-12-19 Lg Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US20200176520A1 (en) 2020-06-04
CN111276507A (zh) 2020-06-12
CN111276507B (zh) 2024-04-02
US11355728B2 (en) 2022-06-07
KR102642791B1 (ko) 2024-02-29

Similar Documents

Publication Publication Date Title
KR102642791B1 (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR102663324B1 (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR20200082582A (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
US11322570B2 (en) Display device with through-hole
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
KR20200072928A (ko) 부분 투명 표시장치
KR20230108249A (ko) 터치 스크린 일체형 발광 표시 장치
KR20200072745A (ko) 전계발광 표시장치 및 그를 포함한 개인 몰입형 표시장치
KR102666703B1 (ko) 전계 발광 표시장치
KR102602171B1 (ko) 전계 발광 표시장치
KR102640017B1 (ko) 협-베젤 전계 발광 표시장치
KR102660306B1 (ko) 폴더블 전계 발광 표시장치
KR102589905B1 (ko) 협 베젤 플렉서블 전계 발광 표시장치 및 그 제조 방법
KR102633505B1 (ko) 협-베젤 전계 발광 표시장치
KR20220090032A (ko) 전계 발광 표시장치
KR20200072740A (ko) 전계발광 표시장치 및 그를 포함한 개인 몰입형 표시장치
KR20230094647A (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR102574813B1 (ko) 플렉서블 전계 발광 표시장치
KR20200078091A (ko) 플렉서블 전계 발광 표시장치
KR20220070769A (ko) 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant