KR20200046121A - 납땜 이음 및 납땜 이음의 형성 방법 - Google Patents

납땜 이음 및 납땜 이음의 형성 방법 Download PDF

Info

Publication number
KR20200046121A
KR20200046121A KR1020207011616A KR20207011616A KR20200046121A KR 20200046121 A KR20200046121 A KR 20200046121A KR 1020207011616 A KR1020207011616 A KR 1020207011616A KR 20207011616 A KR20207011616 A KR 20207011616A KR 20200046121 A KR20200046121 A KR 20200046121A
Authority
KR
South Korea
Prior art keywords
layer
intermetallic compound
solder alloy
solder
substrate
Prior art date
Application number
KR1020207011616A
Other languages
English (en)
Other versions
KR102133765B1 (ko
Inventor
미노루 우에시마
요시에 다치바나
Original Assignee
센주긴조쿠고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센주긴조쿠고교 가부시키가이샤 filed Critical 센주긴조쿠고교 가부시키가이샤
Publication of KR20200046121A publication Critical patent/KR20200046121A/ko
Application granted granted Critical
Publication of KR102133765B1 publication Critical patent/KR102133765B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B5/00—Joining sheets or plates, e.g. panels, to one another or to strips or bars parallel to them
    • F16B5/08—Joining sheets or plates, e.g. panels, to one another or to strips or bars parallel to them by means of welds or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/206—Cleaning
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

납땜 이음의 형성 시에 있어서의 백 메탈과 땜납 합금의 박리가 억제됨과 함께, 땜납 합금의 비습윤, 용융 땜납의 비산, 및 칩 깨짐에 의한 전자 부품의 파손을 억제함으로써, 신뢰성이 우수한 납땜 이음, 및 납땜 이음의 형성 방법을 제공한다. 납땜 이음은, 백 메탈을 구비하는 전자 부품과 기판이 땜납 합금으로 접합되어 있다. 땜납 합금은, 질량％로, Ag: 2 내지 4％, Cu: 0.6 내지 2％, Sb: 9.0 내지 12％, Ni: 0.005 내지 1％, 및 잔부가 Sn으로 이루어지는 합금 조성을 갖는 땜납 합금층, Sn-Sb 금속간 화합물상, 백 메탈측 금속간 화합물층, 기판측 금속간 화합물층을 구비한다. Sn-Sb 금속간 화합물상과 백 메탈측 금속간 화합물층 사이, 및 Sn-Sb 금속간 화합물상과 기판측 금속간 화합물층 사이의 적어도 한쪽에 땜납 합금층이 개재된다.

Description

납땜 이음 및 납땜 이음의 형성 방법
본 발명은, 전자 부품의 백 메탈의 박리를 억제하는 납땜 이음, 및 납땜 이음의 형성 방법에 관한 것이다.
근년, 전자 기기는, 고집적화, 대용량화, 고속화가 요구되고 있다. 이 요구에 대응하기 위해서, QFP(Quad Flat Package)로 대표되는 반도체 패키지를 사용하여 반도체 칩 레벨에서의 고집적화, 고기능화가 도모되고 있다. QFP의 제조에서는, 실리콘 웨이퍼로부터 잘라낸 실리콘 칩을 리드 프레임에 다이 본딩하는 패키징 프로세스가 채용되고 있다.
QFP에서는, 이 패키징 프로세스에 의해, 실리콘 칩과 리드 프레임이 땜납 합금으로 다이 본딩되어 납땜 이음이 형성된다. 실리콘 칩에는, 땜납과의 습윤성을 개선해서 밀착 강도를 향상시키기 위해서, Ni층 등의 백 메탈이 형성되어 있다. 단, 땜납을 용융할 때의 열에 의해 Ni가 Si에 확산해서 반도체 칩의 기능이 저하되기 때문에, 실리콘 칩과 Ni층 사이에 Ti층 등의 배리어층이 형성되어 있다. 이와 같이, 백 메탈층이 다층이 되면, 백 메탈 층간의 박리나, 백 메탈과 땜납 합금의 박리가 발생하는 경우가 있다. 그래서, 이들 박리를 억제하기 위해서, 백 메탈층에 관하여 다양한 검토가 이루어져 있다.
특허문헌 1에는, 보이드의 발생을 억제함과 함께 땜납 합금의 습윤성을 개선시켜 양호한 접합 특성을 얻기 위해서, 실리콘 칩에는, Cr이나 V를 포함하는 층과 Ni층으로 구성되는 제1 금속 피막과, Sn이나 Sb를 포함하는 제2 금속 피막(금속층)을 구비하고, 실리콘 칩과 기판을 접합하는 땜납 합금으로서, Sn을 주성분으로 하고, Sb를 10중량％ 이상 함유하는 합금을 사용하는 것이 개시되어 있다.
또한, 특허문헌 2에는, 금속간 화합물의 생성에 의한 계면의 파괴를 방지하기 위해서, 실리콘 칩에 Cr이나 Ti 등의 금속층(배리어층)을 마련하고, 배리어층과 Sn 및 Sb를 주성분으로 하는 납재가 직접 고착된 접착 구조를 갖는 반도체 장치가 제안되어 있다. 또한, 특허문헌 2에는, 땜납 합금과의 밀착 강도를 향상시키기 위해서 배리어층과 땜납 합금 사이에 Ni층이나 Ag층 등의 중간층을 마련하였다고 해도, 이 중간상이 소실되어 Sn과의 금속간 화합물상이 생성되지 않아, 금속간 화합물상의 생성과 선택적인 파괴가 발생하지 않는 것이 기재되어 있다.
이와 같이, 종래의 다이 본딩에서는, Sn-Sb계 땜납 합금을 사용한 것에 더하여, 백 메탈에 관한 다양한 검토가 이루어져 있다. 이들 검토에 있어서 Sn-Sb 합금을 사용한 것은, 이 합금의 액상선 온도가 높아, 다이 본딩에 사용한 땜납 합금이 프린트 기판 등에 실장될 때 용융되지 않도록 하기 위해서이다. 단, Sb의 다량 첨가에 의해 땜납 합금의 액상선 온도가 향상되었다고 해도, 실리콘 칩을 프린트 기판에 실장할 때, 가열 온도가 땜납 합금의 액상선 온도 부근의 온도역에 도달하기 때문에, 땜납 합금이 연질화하여, 납땜 이음의 저항값이 변화되는 경우가 있다.
그래서, 예를 들어 특허문헌 3에는, 다이 본드 후의 전극부 접합에 있어서, 내열 피로 성능을 향상시킴으로써 가열 시의 저항 변화를 억제하기 위해서, Sn 중에서, Fe 및 Ni 중 적어도 1종을 0.005 내지 5.0질량％, 또한 Ag: 0.1 내지 20질량％ 및 Cu: 0.005 내지 9질량％ 중 적어도 1종을 함유함과 함께, Sb를 0.1 내지 15질량％ 함유하는 땜납 합금을 사용하는 기술이 개시되어 있다.
일본 특허 공개 제2001-196393호 공보 일본 특허 공개 평6-244226호 공보 일본 특허 공개 제2001-144111호 공보
그러나, 특허문헌 1 및 특허문헌 2에 기재된 바와 같이 액상선 온도가 높은 Sn-Sb계 땜납 합금을 사용하였다고 해도, Ni층이 배리어층에 적층되어 있으면, 땜납 합금의 용융 시에 Ni가 땜납 합금에 확산해서 소실되는 경우가 있다. 이 경우에는, 배리어층과 땜납 합금이 접함으로써, 땜납 합금이 배리어층에 젖기 어렵기 때문에, 배리어층과 땜납 합금의 계면에서 박리가 발생하는 경우가 있다. 그리고, 이것은 다이 본딩 시에 일어날 수 있는 문제점이다. 한편, 특허문헌 3에 기재된 발명은, 다이 본드 후의 전극부 접합에 있어서 가열 시의 저항 변화를 억제하는 것을 목적으로 하고 있다. 따라서, 특허문헌 1 및 2에 기재된 발명과 특허문헌 3에 기재된 발명은, 애당초 과제의 발생 시기가 상이하기 때문에, 다이 본딩 시에서의 상기 박리의 발생을 방지할 수 없다.
또한, 특허문헌 1 및 2에 기재된 발명에서는, 전술한 바와 같이, 백 메탈과 땜납 합금의 습윤성을 개선하여, 악영향을 미치는 금속간 화합물상의 생성을 억제하기 위해서 실리콘 칩의 백 메탈을 적층 구조로 하고 있다. 그러나, 각각의 층의 선팽창 계수가 상이하기 때문에, 땜납 합금을 용융해서 응고할 때 각 층간에 응력이 발생해서 계면이 박리할 가능성이 있다. 박리 에어리어의 면적이 작은 경우에는, 그 박리 에어리어에 응력이 집중하고, 그 박리 에어리어가 각 층의 크랙 기점으로 되어, 실리콘 칩으로까지 전파되어 실리콘 칩이 파괴되는 경우가 있다. 특히 특허문헌 2에서는, 0.6㎛의 Ni층이 다이 본딩 시에 소실되는 것이 기재되어 있으며, 이 경우, 배리어층과 땜납 합금의 계면에서 박리가 발생하는 경우가 있다. 이것은, 특허문헌 2의 기재와 같이 Ni가 소실하면 땜납 합금과 Ti가 접합하게 되지만, 땜납 합금의 Ti에 대한 습윤성이 매우 나빠, Ti가 땜납 합금을 튕겨내기 때문이다. Ti의 습윤성이 나쁜 이유는 이하와 같다. Sn-Ti 합금의 제작 조건은, 가열 온도가 1200℃ 이상이고, 또한 불활성 가스 분위기하에서 수 시간의 가열이 필요하다. 이 때문에, 통상의 납땜 조건인 400℃ 이하의 가열 온도, 또한 30분 이내의 단시간 가열에서는 Sn과 Ti를 완전히 적시는 것은 곤란하다.
또한 가령 Ni층이 부분적으로 남았다고 해도, Ti가 노출되어 있게 된다. 이때, 땜납 합금이 Ti에 젖기 어렵기 때문에 보이드가 증가한다고 생각된다.
여기서, 특허문헌 2에 기재되어 있는 Ni층의 소실이 Ni, Ti, 및 Sn 이외의 기체나 원자를 전혀 포함하지 않는 이상적인 환경하에서 행해지는 경우에는, Ni가 완전히 용해된 후에, Ti와 Sn이 양호한 습윤성을 발휘할 수 있다. 그러나, 현실적인 환경하에서는, Ni와 Ti의 계면에 어떠한 산화물이 형성되어 있으며, 진공 분위기라고 해도 다량의 산소 원자가 포함되어 있다. 또한 납땜 공정에서는 용융 땜납 중에 반드시 보이드가 형성되고, 그 보이드 중에는, 오염물이 되는 산소 원자나 다른 유기 성분이 포함되어 있다. Ti에 있어서 산소는 오염 가스가 된다. Ni층이 소실됨에 따라서, 오염 가스가 Ti와 접촉하고, 그 표면을 열화시키기 때문에, 점점 땜납 합금과의 습윤은 나빠져, 박리가 발생하기 쉬워진다.
일반적으로, 땜납 합금은 조성에 따라서 액상선 온도나 고상선 온도가 변화한다. 이 때문에, 납땜 시의 조건에 따라서는, 땜납 합금의 비습윤, 용융 땜납의 비산, 칩 깨짐이 발생하는 경우가 있다.
이것에 더하여, 전자 기기의 용도가 다양화함에 따라서 사용 환경도 열악화된다. 땜납 합금의 응고 시에 박리가 발생하지 않는 경우라도, 한난차가 심한 환경에서는 응력에 의한 반복 변형이 원인으로 박리가 발생한다. 비습윤 에어리어나 박리 에어리어가 국소적인 경우에는, 전술한 바와 같이 박리 에어리어가 크랙의 기점이 되어 실리콘 칩에 크랙이 발생하는 경우가 있다. 보이드가 현저하게 팽창하는 경우나, 비습윤 에어리어 및 박리 에어리어의 면적이 큰 경우에는, 실리콘 칩과 땜납 합금의 계면에서의 방열성이 현저하게 저하되어, 반도체 장치가 발화하는등의 중대한 사태를 초래하게 된다.
이와 같이, 전자 기기의 고집적화, 대용량화, 고속화나, 적용 범위의 광역화에 의한 사용 환경의 열악화는, 전자 부품에 큰 부하를 주게 된다. 실리콘 칩의 박리에 기인하는 크랙의 억제나 높은 방열성을 나타내기 위해서는, 부가적인 검토가 필요하다. 구체적으로는, 백 메탈의 일부인 Ni층이 소실되지 않도록 하기 위한 검토가 필요하다.
본 발명의 과제는, 납땜 이음의 형성 시에 있어서의 백 메탈과 땜납 합금의 박리가 억제됨과 함께, 땜납 합금의 비습윤, 용융 땜납의 비산 및 칩 깨짐에 의한 전자 부품의 파손을 억제함으로써, 신뢰성이 우수한 납땜 이음 및 납땜 이음의 형성 방법을 제공하는 것이다.
본 발명자는, 우선은, Ni의 확산 및 응고 시의 응력 외에 백 메탈과 땜납 합금의 박리의 원인에 대하여 조사하였다. 종래에는, 박리 원인의 조사는, 전술한 바와 같이 백 메탈층에 착안하여 행해져 왔지만, 이들 과제를 해결하는 데는 이르지 못했다. 이에 반하여, 본 발명자는, 백 메탈층이 아니라 땜납 합금의 조직에 기인하는 것에 착안하였다. 또한, 다이 본딩에서의 땜납 합금의 용융이나 연질화를 피해야만 하기 때문에, 본 발명자들은, Sn-Sb계 땜납 합금 중에서도, 특히, Sn, Ag, Cu, Sb 및 Ni를 동시에 함유하는 땜납 합금을 사용할 필요가 있다고 생각하였다.
그래서, 본 발명자는, Sn-Ag-Cu-Sb-Ni 땜납 합금을 사용한 납땜 이음에 착안하여, 박리한 샘플을 상세히 조사한 결과, 백 메탈과 땜납 합금의 박리가, Ni의 확산이나 응고 시의 응력에 더하여, 땜납 합금의 조직도 기인한다는 지견을 얻었다. 또한, 박리하는 개소를 단면 관찰한바, 백 메탈과 땜납 합금의 계면에는 금속간 화합물층이 형성되어 있으며, 이 금속간 화합물층과 백 메탈의 계면이 박리하고 있다는 지견도 얻어졌다. 이것은 이하와 같이 추정된다.
다이 본딩으로 형성된 납땜 이음에는, 백 메탈과 땜납 합금의 접합 계면이며, 또한 땜납 합금 중에 금속간 화합물층이 형성된다. 또한, 이와 동시에, 기판과 땜납 합금의 접합 계면이며, 또한 땜납 합금 중에 금속간 화합물층이 형성된다. 그리고, 땜납 합금 중에 있어서, Sn-Sb 금속간 화합물상이 양 금속간 화합물층에 접할 정도로 조대화한 경우, 백 메탈과 기판은, 부분적으로 금속간 화합물층 및 Sn-Sb 금속간 화합물상만을 개재하여 접합되어 있게 된다. 이러한 부분에서는 접합 계면에 가해지는 응력을 완화시키는 것이 곤란해져, 백 메탈과 금속간 화합물층 사이에서 박리한다.
본 발명자는, 상술한 바와 같이 추정한 결과, 땜납 합금 중의 Sn-Sb 금속간 화합물상에 있어서, 납땜 이음의 판 두께 방향의 입경을 제어함으로써, 백 메탈과 땜납 합금의 박리를 억제할 수 있다고 생각하였다. 단, 금속간 화합물층은 평탄하지 않기 때문에, Sn-Sb 금속간 화합물상의 입경이 극단적으로 작은 경우를 제외하고, Sn-Sb 금속간 화합물상이 양 금속간 화합물층에 접하는 일이 없다고 단언할 수는 없다.
그래서, 본 발명자들은, 땜납 합금을 구성하는 조직 중에서, 양 계면에 형성된 금속간 화합물층 및 Sn-Sb 금속간 화합물상을 제외한 부분을 땜납 합금층으로 했을 때, 응력 완화 작용을 발현하는 땜납 합금층을 제어하는 것에 착안하여, 더욱 검토를 거듭하였다. 그 결과, 땜납 합금층이 적어도 한쪽의 금속간 화합물층과 Sn-Sb 금속간 화합물상 사이에 개재되면, 접합 계면에 가해진 응력이 땜납 합금층에 의해 완화되기 때문에, 박리를 억제할 수 있다는 지견이 얻어져, 본 발명을 완성하였다. 바꿔 말하면, Sn-Sb 금속간 화합물이 땜납 합금층을 관통하지 않으면 박리를 억제할 수 있는 것이다.
그리고, 본 발명자는, 이러한 조대한 Sn-Sb 금속간 화합물상의 생성 원인이 제조 공정에 있다고 상정하고, 각 공정을 상세히 조사하였다. 그 결과, 땜납 합금을 냉각시키는 공정에 원인이 있다는 지견이 얻어졌다. 일반적으로, 결정상의 입경은 냉각 속도가 느릴수록 조대화되는 것이 알려져 있다. 종래의 납땜 이음의 형성에서는, 단순히 냉각 속도에 착안하고 있는 데 불과한 예는 다수 존재한다. 또한, 종래 착안되어 온 냉각 속도는 냉각을 개시하고 나서 실온까지의 냉각 속도를 나타낸다. 이에 반하여, 본 발명자는, 종래 착안되어 있던 온도역에서의 냉각 속도만을 관리하였다고 해도 Sn-Sb 금속간 화합물상의 조대화를 억제할 수 없다고 생각하였다. 왜냐하면, 가열 공정으로부터 냉각 공정으로 이행할 때 온도 관리를 할 수 없는 시간대가 있고, Sn-Sb 금속간 화합물상이 이미 조대화되어 버렸다고 생각했기 때문이다.
여기서, Sn-Sb계 땜납 합금은, 냉각 시에 이하와 같은 상의 석출 과정을 거친다. 우선, 냉각 온도가 SnSb상의 석출 개시 온도를 하회하면, 액상 및 SnSb상의 2상이 공존한다. 그리고, 본 발명에서는, Ag를 함유하는 Sn-Ag-Cu-Sb-Ni 땜납 합금을 사용하기 때문에, 냉각 온도가 230℃를 하회하면, 나머지 90％에 가까운 액상으로부터, SnSb상, Sn상 및 SnAg상과 SnCu상의 4상이 공존한다.
그래서, 본 발명자는, Sn-Ag-Cu-Sb-Ni 땜납 합금의 냉각 시에 있어서의 상의 석출 과정에 착안하였다. 그 결과, Sn-Sb 금속간 화합물상의 석출이 개시되는 온도로부터 Sn-Sb계 금속간 화합물상의 석출이 종료하는 230℃까지의 냉각 시간을 제어함으로써, Sn-Sb 금속간 화합물상의 조대화를 억제할 수 있다는 지견을 얻었다. 또한, 이것에 수반하여, 땜납 합금층이 적어도 한쪽의 금속간 화합물층과 Sn-Sb 금속간 화합물상 사이에 개재된다는 지견이 얻어졌다.
또한, 본 발명자들은, 박리의 한 요인인 Ni층 소실이, 피크 온도와 유지 시간에 기인한다고 생각하였다. 피크 온도와 유지 시간의 제어는, 땜납 합금의 퍼짐이나 Ni가 소실하지 않을 정도의 확산에 의해 박리의 발생을 억제하기 위해서 필요하다. 그래서, 가열 조건에 추가하여 가열 분위기의 감압 조건도 상세히 조사한 결과, 우연히도 가열 온도, 가열 유지 시간, 가열 시의 피크 온도, 및 감압 조건이 소정의 범위 내에서 Ni층이 잔존해서 백 메탈과 금속간 화합물층의 박리가 억제된다는 지견이 얻어졌다.
또한, 가열 온도, 가열 유지 시간, 가열 시의 피크 온도, 및 감압 조건이 소정의 범위 내에서는, Ni가 잔존함으로써 박리를 억제하는 것에 더하여, 땜납 합금의 비습윤, 용융 땜납의 비산, 및 칩 깨짐도 억제할 수 있다는 지견이 얻어졌다.
이들 지견에 의해 얻어진 본 발명은 다음과 같다.
(1) 백 메탈을 구비하는 전자 부품과 기판이 땜납 합금으로 접합된 납땜 이음이며, 땜납 합금은, 질량％로, Ag: 2 내지 4％, Cu: 0.6 내지 2％, Sb: 9.0 내지 12％, Ni: 0.005 내지 1％, 및 잔부가 Sn으로 이루어지는 합금 조성을 갖는 땜납 합금층, Sn-Sb 금속간 화합물상, 백 메탈과 땜납 합금의 계면에 형성된 백 메탈측 금속간 화합물층, 및 기판과 땜납 합금의 계면에 형성된 기판측 금속간 화합물층을 구비하고, Sn-Sb 금속간 화합물상과 백 메탈측 금속간 화합물층 사이, 및 Sn-Sb 금속간 화합물상과 기판측 금속간 화합물층 사이 중 적어도 한쪽에 땜납 합금층이 개재되는 것을 특징으로 하는 납땜 이음.
(2) Sn-Sb 금속간 화합물상은, 납땜 이음의 단면에 있어서, Sn-Sb 금속간 화합물상을 기판과 평행한 2개의 평행선 사이에 끼운, 2개의 평행선의 간격인 Sn-Sb 금속간 화합물상의 Feret 직경이 전자 부품의 백 메탈과 기판과의 평균 간격의 60％ 이하인, 청구항 1에 기재된 납땜 이음.
(3) 합금 조성은, 질량％로 Co: 0.2％ 이하 및 Fe: 0.1％ 이하 중 적어도 1종을 더 함유하는, 청구항 1 또는 2에 기재된 납땜 이음.
(4) 백 메탈과 기판과의 간격의 평균이 50 내지 400㎛인, 청구항 1 내지 3 중 어느 한 항에 기재된 납땜 이음.
(5) 백 메탈은, 전자 부품측부터 이 순으로 Ti, Cr 및 V 중 적어도 1종을 주성분으로 하는 배리어층, 그리고 Ni 및 Cu 중 적어도 1종을 주성분으로 하는 제1 금속층으로 구성되어 있는, 청구항 1 내지 4 중 어느 한 항에 기재된 납땜 이음.
(6) 전자 부품과 배리어층 사이에, Au 및 Al 중 적어도 1종을 주성분으로 하는 제2 금속층을 구비하는, 청구항 5에 기재된 납땜 이음.
(7) 제1 금속층과 땜납 합금 사이에, Au, Ag, Sn, Ni 및 Cu 중 적어도 1종을 주성분으로 하는 제3 금속층을 구비하는, 청구항 5 또는 6에 기재된 납땜 이음.
(8) 제3 금속층과 땜납 합금 사이에, Au, Ag, Ni 및 Sn 중 적어도 1종을 주성분으로 하는 제4 금속층을 구비하는, 청구항 7에 기재된 납땜 이음.
(9) 백 메탈을 구비하는 전자 부품과 기판을 땜납 합금으로 접합하는 청구항 1 내지 8 중 어느 한 항에 기재된 납땜 이음의 형성 방법이며, 전자 부품이 땜납 합금을 개재하여 적재된 기판을, 땜납 합금의 액상선 온도보다도 10℃ 이상 높은 가열 온도역의 온도로 가열하고, 가열 온도역에서의 유지 시간이 30초 내지 5분이며, 유지 시간에서의 피크 온도가 270 내지 330℃가 되도록 가열하는 가열 공정과, 기판의 가열 온도가 227℃에 도달하기 전에 가열 분위기를 100Pa 이하로 감압하거나 또는 기판의 가열 온도가 가열 온도역에 도달하고 나서 20초 이후에 감압을 개시하여 가열 분위기를 100Pa 이하로 감압하고, 감압을 개시하고 나서 가열 분위기를 0.8기압 이상의 기압역으로 되돌릴 때까지의 시간인 감압 시간이 30초 내지 4분인 감압 공정과, 가열 공정 후, Sn-Sb 금속간 화합물상의 석출 개시 온도 내지 230℃의 온도역을 5초 이상 2분 이내로 냉각시키는 냉각 공정을 구비하는 것을 특징으로 하는 납땜 이음의 형성 방법.
(10) 가열 공정은, 기판의 가열 온도가 227℃에 도달하기 전에, 150 내지 220℃의 온도역에서 2 내지 10분간 가열하는 예비 가열 공정을 구비하는, 청구항 9에 기재된 납땜 이음의 형성 방법.
(11) 감압 공정은, 냉각 공정을 개시하기 5초 내지 2분 전까지 가열 분위기를 0.8기압 이상의 압력으로 되돌리는, 청구항 9 또는 10에 기재된 납땜 이음의 형성 방법.
(12) 감압 공정은, 기판의 가열 온도가 가열 온도역에 도달하고 나서 20초 내지 3분 후에 개시하는, 청구항 9 내지 11 중 어느 한 항에 기재된 납땜 이음의 형성 방법.
(13) 감압 공정은, 감압 시간 내에 복수회 행해지는, 청구항 9 내지 12 중 어느 한 항에 기재된 납땜 이음의 형성 방법.
도 1은, 배리어층, 제1 내지 제4 금속층이 적층된 납땜 이음의 모식도로서, 도 1의 (a)는 전자 부품측부터 이 순으로 배리어층, 및 제1 금속층이 적층된 모식도이며, 도 1의 (b)는 전자 부품측부터 이 순으로 제2 금속층, 배리어층, 및 제1 금속층이 적층된 모식도이며, 도 1의 (c)는 전자 부품측부터 이 순으로 제2 금속층, 배리어층, 제1 금속층, 및 제3 금속층이 적층된 모식도이며, 도 1의 (d)는 전자 부품측부터 이 순으로 제2 금속층, 배리어층, 제1 금속층, 제3 금속층, 및 제4 금속층이 적층된 모식도이다.
도 2는, 본 발명에 따른 납땜 이음의 형성 방법을 나타내는 온도와 시간 및 분위기 압력과 시간의 프로파일의 일례이다.
도 3은, 납땜 이음의 단면 모식도로서, 도 3의 (a)는 발명예 1의 모식도이며, 도 3의 (b)는 발명예 8의 모식도이며, 도 3의 (c)는 발명예 9의 모식도이며, 도 3의 (d)는 발명예 10의 모식도이다.
도 4는, 발명예 1 및 비교예 1의 단면 SEM 사진으로서, 도 4의 (a) 및 도 4의 (b)는 발명예 1의 SEM 사진이며, 도 4의 (c) 및 도 4의 (d)는 비교예 1의 SEM 사진이다.
1. 납땜 이음
본 발명에 따른 납땜 이음은, 전자 부품과 기판이 땜납 합금으로 접합되어 있다. 전자 부품, 기판, 및 땜납 합금에 대하여 이하에 상세히 설명한다.
(1) 전자 부품
본 발명의 납땜 이음을 구성하는 전자 부품은, 예를 들어 웨이퍼에 저항, 트랜지스터, 콘덴서, 집적 회로 등의 반도체 소자를 형성하고, 웨이퍼로부터 각 반도체 소자의 구획을 잘라낸 칩이다. 웨이퍼로서는, Si, SiC, GaN을 들 수 있다. 전자 부품은, 반도체 패키지로서 기판에 탑재될 때, 땜납 합금으로 다이 본딩된다.
전자 부품에는, 땜납 합금과의 밀착 강도를 향상시키기 위해서, 적어도 땜납 합금과의 접합 계면측의 면에 백 메탈이 형성되어 있다. 전자 부품의 양면을 납땜하는 경우에는, 전자 부품의 양면에 백 메탈이 형성되어 있어도 된다.
본 발명의 백 메탈은, 전자 부품측부터 이 순으로 Ti, Cr 및 V 중 적어도 1종을 주성분으로 하는 배리어층, 그리고 Ni 및 Cu 중 적어도 1종을 주성분으로 하는 제1 금속층으로 구성되어 있는 것이 바람직하다. 이하, 백 메탈을 구성할 수 있는 배리어층, 제1 금속층 내지 제4 금속층에 대하여 상세히 설명한다.
(1-1) 배리어층
본 발명에서는, 제1 금속층을 구성하는 원소가 전자 부품측으로 확산하는 것을 억제하기 위해서, 전자 부품의 기판측의 면과 제1 금속층 사이에 Ti, Cr 및 V 중 적어도 1종을 주성분으로 하는 배리어층을 구비하는 것이 바람직하다. 배리어층의 막 두께는 특별히 한정되지 않지만, 확산을 억제하는 관점에서 0.01 내지 0.2㎛인 것이 바람직하다.
또한, 본 발명에 있어서, 배리어층의 주성분이 Ag여서는 안된다. Ag는 다이 본딩 시에 제1 금속층의 Ni나 Cu보다 빠르게 확산해서 배리어층이 소실되어 버리기 때문이다. 또한, Ag 중의 산소의 확산이 심해, 배리어층이 산화되어 박리의 원인으로 된다.
(1-2) 제1 금속층
본 발명에서는, 땜납 합금과의 습윤성을 개선시키기 위해서, Ni 및 Cu 중 적어도 1종을 주성분으로 하는 제1 금속층을 갖는 것이 바람직하다. 제1 금속층의 막 두께는, 바람직하게는 0.3 내지 1.7㎛이다. 이 막 두께는 다이 본딩에 의해 어느 정도 확산이 진행되고, 잔존한 제1 금속층의 막 두께이다. 다이 본딩 전의 제1 금속층의 막 두께는 0.5 내지 2㎛인 것이 바람직하다. 본 발명에 따른 납땜 이음은, 종래의 납땜 이음과는 달리, 전술한 바와 같이 납땜 이음의 형성 후에 있어서도 제1 금속층이 전술한 막 두께를 유지하기 때문에, 백 메탈과 땜납 합금의 박리를 억제할 수 있다.
또한, 제1 금속층이 땜납 합금과 접하는 경우에는, 제1 금속층이 Cu 단독이 아닌 것이 바람직하다.
(1-3) 제2 금속층
본 발명에서는, 전자 부품의 기판측의 면과 배리어층 사이에, Au 및 Al 중 적어도 1종을 주성분으로 하는 제2 금속층을 구비하는 것이 바람직하다. 이 위치에 제2 금속층을 구비하면, 전자 부품과 배리어층의 밀착 강도를 향상시킬 수 있다. 제2 금속층의 다이 본딩 후의 막 두께는 특별히 한정되지 않지만, 0.02 내지 1㎛인 것이 바람직하다.
(1-4) 제3 금속층
본 발명에서는, 제1 금속층과 땜납 합금의 금속간 화합물층 사이에, Au, Ag, Sn, Ni 및 Cu로 이루어지는 군 중 적어도 1종, 그리고 Ni 중 적어도 1종을 주성분으로 하는 제3 금속층을 구비하는 것이 바람직하다. 이 위치에 제3 금속층을 구비하면, 땜납 합금의 습윤성을 향상시킬 수 있다. 제3 금속층의 다이 본딩 후의 막 두께는 특별히 한정되지 않지만, Au는 0 내지 0.1㎛이며, Ag는 0 내지 2㎛이며, Sn은 0 내지 5㎛이며, Cu는 0 내지 5㎛인 것이 바람직하다. 제3 금속층은 다이 본딩 후에 소실되는 경우가 있다.
또한, 제1 금속층이 Ni를 함유하지 않는 경우이며, 제3 금속층과 땜납 합금이 접하는 경우에는, 배리어층의 노출을 피함으로써 백 메탈과 땜납 합금의 습윤성을 유지하기 위해서, 제3 금속층은 Ni를 함유하는 것이 바람직하다. Ni를 사용한 경우의 제3 금속층의 다이 본딩 후의 막 두께는 특별히 한정되지 않지만, 0.3 내지 1.7㎛이면 된다.
(1-5) 제4 금속층
본 발명에서는, 제3 금속층과 땜납 합금 사이에, Au, Ag, Ni 및 Sn 중 적어도 1종을 주성분으로 하는 제4 금속층을 구비하는 것이 바람직하다. 이 위치에 제4 금속층을 구비하면, 제3 금속층의 산화를 억제하여, 우수한 습윤성을 유지할 수 있다. 제4 금속층의 다이 본딩 후의 막 두께는 특별히 한정되지 않지만, Au는 0 내지 0.1㎛이며, Ag는 0 내지 2㎛이며, Sn은 0 내지 5㎛인 것이 바람직하다. 제4 금속층은 다이 본딩 후에 소실되는 경우가 있다. 제4 금속층의 주성분은, 제3 금속층이 Ag인 경우에 Au를 선택하고, 제3 금속층이 Cu인 경우에는 Ag, Sn 또는 Au를 선택할 수 있다.
또한, 제1 금속층 및 제3 금속층이 Ni를 함유하지 않는 경우에는, 배리어층의 노출을 피함으로써 백 메탈과 땜납 합금의 습윤성을 유지하기 위해서, 제4 금속층은 Ni를 함유하는 것이 바람직하다. Ni를 사용한 경우의 제3 금속층의 막 두께는 특별히 한정되지 않지만, 0.3 내지 1.7㎛이면 된다.
(1-6) 납땜 이음의 적층 구조
본 발명에 따른 납땜 이음의 적층 구조를 도 1을 이용하여 설명한다. 도 1은, 배리어층, 제1 내지 제4 금속층이 적층된 납땜 이음의 모식도이며, 도 1의 (a)는 전자 부품측부터 이 순으로 배리어층, 및 제1 금속층이 적층된 모식도이며, 도 1의 (b)는 전자 부품측부터 이 순으로 제2 금속층, 배리어층, 및 제1 금속층이 적층된 모식도이며, 도 1의 (c)는 전자 부품측부터 이 순으로 제2 금속층, 배리어층, 제1 금속층, 및 제3 금속층이 적층된 모식도이며, 도 1의 (d)는 전자 부품측부터 이 순으로 제2 금속층, 배리어층, 제1 금속층, 제3 금속층, 및 제4 금속층이 적층된 모식도이다. 도 1의 (a) 내지 도 1의 (d)에 도시한 바와 같이, 본 발명에 따른 납땜 이음에서는, 본 발명에 사용하는 땜납 합금과 젖기 어려운 Al은 제2 금속층에만 사용되는 경우가 있기 때문에, Al층과 땜납 합금이 접하는 일은 없다. 한편, 땜납 합금과 접합할 수 있는 제1 금속층, 제3 금속층, 및 제4 금속층은, 모두 땜납 합금과 접할 가능성이 있기 때문에 Al을 함유하지 않고, 상술한 바와 같이 본 발명에 사용하는 땜납 합금이 젖기 쉬운 구성 원소를 선택할 수 있다.
각 층의 형성 방법은 특별히 한정되지 않고, 증착법, 스퍼터링법, 도금 등을 적용하는 것이 가능하다.
상기 배리어층 그리고 제1 내지 제4 금속층에서는, 모두 주성분의 원소를 규정하고 있지만, 본 발명에 있어서의 「주성분」이란, 각 층의 50질량％ 이상을 나타낸다. 이들 층은, 단독의 원소로 이루어지는 것이 보다 바람직하다. 주성분 이외에 불가피적 불순물이 함유되어 있어도 된다. 불가피적 불순물을 함유하는 경우라도, 전술한 효과에 영향을 미치는 일은 없다. 불가피적 불순물에는 백 메탈로부터 확산한 원소도 포함된다. 또한, 본 발명에서는 함유하지 않는 원소가 불가피적 불순물로서 함유되어도 전술한 효과에 영향을 미치는 일은 없다.
(2) 기판
본 발명의 납땜 이음을 구성하는 기판은, 고내열의 FR4 등의 유리 섬유 강화 에폭시계 프린트 기판이나 폴리이미드계의 기판, DBA(Direct Bonded Aluminum)나 DBC(Direct Bonded Copper) 등의 세라믹스 기판, Cu 등의 메탈 기판, Cu 리드 프레임 등을 나타낸다. 기판에는 땜납 합금을 개재하여 전자 부품이 탑재된다. 기판 자체에는 금속 도금이 실시되어 있어도 된다. 금속 도금은 기판의 양면에 형성되어 있어도 되며, 또한 다층이어도 된다.
전자 부품의 백 메탈과 기판과의 간격의 평균은 특별히 제한되지 않지만, 실제로 형성 가능한 간격으로서, 통상 50 내지 400㎛이다.
본 발명에 있어서, 전자 부품의 백 메탈과 기판과의 간격의 평균은, 전자 부품의 4코너에 있어서, 기판의 상면으로부터 전자 부품의 상면까지의 높이를 예를 들어 초점 현미경이나 레이저 변위계로 측정하고, 각 높이의 가산 평균과 백 메탈을 포함하는 전자 부품의 높이의 차를 산출함으로써 구할 수 있다.
(3) 땜납 합금
본 명세서에 있어서, 땜납 합금 조성에 관한 「％」는, 특별히 지정하지 않는 한 「질량％」이다. 본 발명에 따른 납땜 이음을 구성하는 땜납 합금은, 이하의 원소로 구성되어 있다.
(3-1) Ag: 2 내지 4％
Ag는 신뢰성을 향상시키는 원소이다. Ag가 2％ 미만이면, 응고 시의 응력을 완화시킬 수 없다. Ag의 하한은 2％ 이상이고, 바람직하게는 2.5％ 이상이며, 특히 바람직하게는 2.9％ 이상이다.
한편, Ag가 4％를 초과하면, Ag3Sn 등의 조대한 금속간 화합물상이 국소적으로 생성되어 박리의 원인으로 된다. 이 Ag3Sn 금속간 화합물상의 생성은, Sn-Sb계 금속간 화합물상과는 달리, 프로파일로 컨트롤하는 것은 매우 곤란하다. Ag의 상한은 4％ 이하이고, 바람직하게는 3.5％ 이하이며, 특히 바람직하게는 3.1％ 이하이다.
(3-2) Cu: 0.6 내지 2％
Cu는, 땜납 합금의 융점을 조정함과 함께, 배리어층에 제1 금속층을 갖는 경우에 Ni층의 확산을 제어하여, 백 메탈의 박리를 억제하는 원소이다. Cu가 0.6％ 미만이면, Ni의 확산이 진행되어 박리가 발생하는 경우가 있다. Cu의 하한값은 0.6％ 이상이고, 바람직하게는 0.7％ 이상이며, 특히 바람직하게는 0.95％ 이상이다.
한편, Cu가 2％를 초과하면, 땜납 합금의 융점이 현저하게 상승하여, 다이 본딩 시에 전자 부품의 실리콘 칩 위에 형성된 IC 등의 성능이 열화되는 경우가 있다. Cu의 상한은 2％ 이하이고, 바람직하게는 1.5％ 이하이며, 특히 바람직하게는 1.05％ 이하이다.
(3-3) Sb: 9.0 내지 12％
Sb는 Sn-Sb 금속간 화합물상의 입경을 제어함과 함께 신뢰성을 향상시키는 원소이다. Sb가 9.0％ 미만이면, Sn 중의 Sb 농도가 높아지지 않아 땜납 합금의 신뢰성이 떨어진다. 이 때문에, Sb 함유량은 Sn-Sb 금속간 화합물상이 석출될 정도의 양이 필요하다. Sb의 하한은 9.0％ 이상이며, 바람직하게는 10.0％ 이상이다.
한편, Sb가 12％를 초과하면, Sn-Sb 금속간 화합물상의 입경이 조대화하기 쉬워져, 박리의 원인으로 된다. Sb의 상한은 12％ 이하이고, 바람직하게는 11％ 이하이며, 특히 바람직하게는 10.5％ 이하이다.
(3-4) Ni: 0.005 내지 1％
Ni는, 땜납 합금의 융점을 조정함과 함께, 백 메탈에 Ni층을 갖는 경우에, Ni층의 확산을 억제해서 땜납 합금과의 밀착 강도를 향상시켜 박리를 억제하는 원소이다. Ni가 0.005％ 미만이면, 전자 부품과의 밀착 강도가 저하되어 박리가 발생하는 경우가 있다. Ni의 하한은 0.005％ 이상이고, 바람직하게는 0.010％ 이상이며, 특히 바람직하게는 0.015％ 이상이다.
한편, Ni가 1％를 초과하면, 땜납 합금의 융점이 과도하게 높아져서, 다이 본딩 시에 반도체 소자에 열적 손상을 주는 경우가 있다. Ni의 상한은 1％ 이하이고, 바람직하게는 0.1％ 이하이며, 특히 바람직하게는 0.025％ 이하이다.
(3-5) Co: 0.2％ 이하 및 Fe: 0.1％ 이하 중 적어도 1종
이들 원소는, Ni의 용해를 억제하기 때문에, 백 메탈의 박리를 억제할 수 있는 임의 원소이다. 이들 원소가 상한 이하이면, 땜납 합금의 융점이 과도하게 높아지지 않아, 다이 본딩 시에 반도체 소자에 열적 손상을 주는 일이 없다. Co의 상한은, 바람직하게는 0.2％ 이하이고, 보다 바람직하게는 0.1％ 이하이다. Fe의 상한은, 바람직하게는 0.1％ 이하이고, 보다 바람직하게는 0.05％ 이하이다.
한편, 이들 원소의 첨가 효과를 발휘하기 위해서, Co의 하한은, 바람직하게는 0.005％ 이상이고, 보다 바람직하게는 0.01％ 이상이다. Fe 하한은, 바람직하게는 0.005％ 이상이고, 보다 바람직하게는 0.01％ 이상이다.
(3-6) 잔부가 Sn
본 발명의 납땜 이음을 구성하는 땜납 합금의 잔부는 Sn이다. 전술한 원소외에 불가피적 불순물을 함유해도 된다. 불가피적 불순물을 함유하는 경우라도, 전술한 효과에 영향을 미치는 일은 없다. 본 발명에서는, 불가피적 불순물에는 백 메탈로부터 확산한 원소도 포함된다. 또한, 후술하는 바와 같이, 본 발명에서는 함유하지 않는 원소가 불가피적 불순물로서 함유되어도 전술한 효과에 영향을 미치는 일은 없다.
(3-7) 합금 조직
본 발명에 따른 납땜 이음을 구성하는 땜납 합금은, 백 메탈측 금속간 화합물층, 기판측 금속간 화합물층, Sn-Sb 금속간 화합물상, 및 땜납 합금층을 갖는다. 이하에 이들에 대하여 상세히 설명한다.
(3-7-1) 백 메탈측 금속간 화합물층
본 발명의 땜납 합금은 Sn 및 Cu를 함유하기 때문에, 백 메탈과 땜납 합금의 계면에는, Cu6Sn5이나 Cu3Sn 등의 백 메탈측 금속간 화합물층이 형성된다. 또한, 백 메탈에 있어서, 땜납 합금과 접하는 금속층이 Ni를 함유하는 경우에는, (Cu, Ni)6Sn5, (Cu, Ni)3Sn 등의 백 메탈측 금속간 화합물층도 형성된다.
본 발명에 있어서의 백 메탈측 금속간 화합물층은, 백 메탈과 땜납 합금의 계면에 형성된 「일련의 금속간 화합물층」이며, 구성 원소가 동일하여도 「일련의 금속간 화합물층」으로부터 유리되어 있는 「유리 금속간 화합물상」은 포함하지 않는다. 즉, 「일련의 금속간 화합물층」과 「유리 금속간 화합물상」 사이에 후술하는 땜납 합금층이 개재되어 있는 경우에는, 「유리 금속간 화합물상」은 「일련의 금속간 화합물층」에는 해당하지 않는다. 땜납 합금층이 개재되어 있으면, 가령 Sn-Sb 금속간 화합물이 「유리 금속간 화합물상」과 접하고 있다고 해도, 땜납 합금층이 개재됨으로써 접합 계면에 가해지는 응력을 완화시킬 수 있기 때문이다.
(3-7-2) 기판측 금속간 화합물층
본 발명에 따른 납땜 이음은, 기판과 땜납 합금의 계면에, Cu6Sn5나 Cu3Sn 등의 기판측 금속간 화합물층이 형성된다. 또한, 기판에 Ni 도금이 형성되어 있을 때는, (Cu, Ni)6Sn5, (Cu, Ni)3Sn 등의 기판측 금속간 화합물층도 형성된다.
본 발명에 있어서의 기판측 금속간 화합물층은, 백 메탈측 금속간 화합물층과 마찬가지로, 기판과 땜납 합금의 계면에 형성된 「일련의 금속간 화합물층」이며, 구성 원소가 동일하여도 「일련의 금속간 화합물층」으로부터 유리되어 있는 「유리 금속간 화합물상」은 포함하지 않는다. 땜납 합금층이 개재되어 있으면, 가령 Sn-Sb 금속간 화합물이 「유리 금속간 화합물상」과 접하고 있었다고 해도, 땜납 합금층이 개재됨으로써 접합 계면에 가해지는 응력을 완화할 수 있기 때문이다.
(3-7-3) Sn-Sb 금속간 화합물상
본 발명의 Sn-Sb 금속간 화합물은, Sn-Sb 금속간 화합물상과 백 메탈측 금속간 화합물층 사이, 및 Sn-Sb 금속간 화합물상과 기판측 금속간 화합물층 사이의 적어도 한쪽에 땜납 합금층이 개재될 필요가 있다.
본 발명에 따른 납땜 이음은, Sb의 함유량이 9.0％ 이상이나 함유하는 땜납 합금을 채용하기 때문에, Sn-Sb 금속간 화합물상이 조대화하기 쉽다. Sn-Sb계 금속간 화합물상은, 백 메탈측 금속간 화합물층과 기판측 금속간 화합물층 사이에 있는 땜납 합금을 국소적으로 관통할 정도로 조대화하는 경우, 양 금속간 화합물층에 접하게 된다. 이 경우, Sn-Sb 금속간 화합물상은, 고강도이며 변형되지 않기 때문에, 주변의 응력을 완화시킬 수 없다. 또한, 상기 양 금속간 화합물층은 땜납 합금보다 단단하고, 마찬가지로 응력을 완화할 수 없다. 이 결과, 백 메탈로부터 기판까지 사이에서 응력을 완화시킬 수 있는 개소가 없어져, 백 메탈과 땜납 합금의 금속간 화합물층의 계면에서 박리가 발생한다. 이 박리는, 전자 부품의 탈락이나 도통 불량의 원인으로 된다.
본 발명에 있어서, Sn-Sb 금속간 화합물상의 입경은 작은 편이 바람직하다. 본 발명에서는, 납땜 이음의 단면에 있어서, Sn-Sb 금속간 화합물상을 기판과 평행한 2개의 평행선 사이에 끼운, 2개의 평행선의 간격인 Sn-Sb 금속간 화합물상의 직경을 Feret 직경으로 하였다. 이 Feret 직경은, 전자 부품의 백 메탈과 기판과의 평균 간격의 60％ 이하인 것이 바람직하고, 50％ 미만인 것이 보다 바람직하며, 33.3％ 이하인 것이 더욱 바람직하다.
Sn-Sb 금속간 화합물상의 Feret 직경은, 전자 부품의 백 메탈과 기판과의 간격에 의존하지만, 10 내지 350㎛ 이하인 것이 바람직하고, 10 내지 150㎛ 이하인 것이 보다 바람직하며, 15 내지 30㎛가 더욱 바람직하다.
본 발명에 있어서, Sn-Sb 금속간 화합물상의 입경은, 현미경으로 150 내지 1000배로 관찰하고, 눈으로 보아 큰 쪽부터 2 내지 5개의 입자를 추출하여, 사진을 촬영하고, 추출된 2 내지 5개의 입자의 Feret 직경을 계측하여, 추출된 2 내지 5개의 입자 중 최댓값을 Feret 직경으로 하였다. 본 발명에 있어서, Feret 직경이란, 입자를 사이에 끼운 2개의 평행 접선간의 거리로 정의되는 정방향 접선 직경이다(분체공학회 편저 「입자 계측 기술」닛칸 고교 심분사, P7(1994)). 본 발명에서는, 기판과 평행한 2개의 평행선 사이에 Sn-Sb 금속간 화합물상을 끼운, 2개의 평행선간의 거리를 Feret 직경으로 하였다.
또한, 본 발명에서는, Sn-Sb 금속간 화합물상은 하나의 결정립 혹은 복수의 결정립이 연결되어 있어도 된다. 복수의 결정립이 연결되어 있는 경우에는, 연결되어 있는 1군을 Sn-Sb 금속간 화합물상으로 한다. 마찬가지로, 복수의 결정립이 연결되어 있는 경우의 Feret 직경은, 연결되어 있는 1군의 결정립에서의 직경이다. 또한, 본 발명에 있어서의 「Sn-Sb 금속간 화합물상」이란, SnSb상을 나타낸다. 또한, 금속간 화합물층은 평탄하지 않기 때문에, 양 금속간 화합물층의 최단 간격이 Feret 직경보다 작은 경우라도, Sn-Sb 금속간 화합물상이 양 금속간 화합물층과 접하지 않는 경우도 충분히 있을 수 있다.
(3-7-4) 땜납 합금층
본 발명에 있어서, 땜납 합금층이란, 땜납 합금으로부터, 백 메탈측 금속간 화합물층, 기판측 금속간 화합물층 및 Sn-Sb 금속간 화합물상을 제외한 부분을 나타낸다. 또한, 전술한 「유리 금속간 화합물상」이 존재하는 경우에는, 「유리 금속간 화합물상」도 땜납 합금층으로부터 제외된다.
본 발명에 있어서의 땜납 합금층은 이들보다 경도가 낮고, 접합 계면에 가해지는 응력을 완화시킬 수 있다. 즉, 본 발명에 있어서의 땜납 합금층은 본 발명에 따른 납땜 이음의 완충재로서의 기능을 갖는다.
땜납 합금층에는, 이들 금속간 화합물층이나 Sn-Sb 금속간 화합물상과 동등 이상의 경도를 갖는 Ag3Sn 등의 결정상이 포함되는 경우가 있다. 그러나, 그 정출량은 얼마 되지 않기 때문에, 본 발명의 효과에 영향을 미치는 것은 아니다.
Sn-Sb 금속간 화합물상과 백 메탈측 금속간 화합물층 사이, 및 Sn-Sb 금속간 화합물상과 기판측 금속간 화합물층 사이의 적어도 한쪽에 개재되는 땜납 합금층의 막 두께는, 상기 효과를 발휘하는 관점에서, 바람직하게는 1㎛ 이상이며, 보다 바람직하게는 5㎛ 이상이다.
2. 납땜 이음의 형성 방법
본 발명에 따른 납땜 이음의 형성 방법은, 백 메탈을 구비하는 전자 부품과 기판을 땜납 합금으로 접합하는 방법이다. 이하, 각 공정에 대하여 상세히 설명한다.
(1) 가열 공정
본 발명의 가열 공정은, 전자 부품이 상기 땜납 합금을 개재하여 적재된 기판을, 땜납 합금의 액상선 온도보다도 10℃ 이상 높은 가열 온도역의 온도로 가열하고, 가열 온도역에서의 유지 시간이 30초 내지 5분이며, 유지 시간에서의 피크 온도가 270 내지 330℃가 되도록 가열한다.
(1-1) 가열 조건
본 발명에 따른 납땜 이음의 형성 방법에서는, 기판에, 땜납 합금, 전자 부품의 순으로 적재한다. 전자 부품을 적재하는 방향은, 전자 부품의 백 메탈과 땜납 합금이 맞닿는 방향이다. 전자 부품의 양면에 백 메탈을 구비하는 경우에는, 전자 부품의 기능 등에 따라서 적합한 면을 선택한다.
본 발명의 가열 공정에서는, 기판을 땜납 합금의 액상선 온도보다도 10℃ 이상 높은 가열 온도역의 온도로 가열할 필요가 있다. 가열 온도가 이 온도역의 범위 내이면, 땜납 합금이 반용융 상태로부터 용융 상태로 되어, 용융 땜납이 전자 부품의 백 메탈 및 기판 전극으로 충분히 퍼지기 때문이다.
본 발명에서는, 땜납 합금과 접하는 층이 될 수 있는 제1 금속층, 제3 금속층 및 제4 금속층의 소실을 방지하기 위해서, 전술한 가열 온도역에서의 유지 시간을 30초 내지 5분간으로 할 필요가 있다. 하한이 30초 미만이면 습윤성이 악화된다. 하한은, 바람직하게는 1분 이상이며, 보다 바람직하게는 2분 이상이다. 한편, 상한이 5분을 초과하면, 제1 금속층이 소실되어, 땜납 합금의 백 메탈측 금속간 화합물층과 백 메탈과의 계면에서 박리할 우려가 있다. 상한은, 바람직하게는 4.5분 이하이다.
다음으로, 땜납 합금과 전자 부품이 탑재된 기판을 가열로에서 가열한다. 가열 시의 피크 온도는 270 내지 330℃의 온도역이다. 본 발명의 피크 온도는, Sn-Sb 금속간 화합물상의 용해를 촉진시켜, 양호한 습윤성을 발휘시키기 위해서 270℃ 이상으로 할 필요가 있다. 액상선 온도는 땜납 합금 조성에 의해 변동되기 때문에, 땜납 합금의 액상선 온도에 따라서 피크 온도를 상기 온도역의 범위에서 조정한다. 한편, 피크 온도가 너무 높으면 전자 부품이 열적 손상을 받고, 또한, 제1 금속층 등의 확산이 빨라져서 제1 금속층 등이 소실되는 경우가 있다. 또한, 이 때문에, 상한을 330℃ 이하로 한다.
(1-3) 기타 조건
본 발명의 가열 공정에서는, 승온 속도는 0.5 내지 5℃/s인 것이 바람직하다. 이 범위이면, 보이드의 발생을 충분히 억제하여, 습윤성을 개선할 수 있다.
또한, 가열 공정 이후의 공정에서의 분위기는, 플럭스 또는 플럭스를 포함하는 땜납 제품을 사용하는 경우에는, 대기, 질소, 불활성 가스, 수소, 포름산, 기타 환원 가스의 분위기로 하는 것이 바람직하다. 플럭스를 사용하지 않고, 땜납 합금만을 공급하는 경우에는, 수소, 포름산 등의 환원 가스와 질소 등의 불활성 가스의 혼합 가스의 분위기로 하는 것이 바람직하다. 또한, 후술하는 바와 같이, 감압 공정에서 가열 분위기를 0.8MPa 이상의 기압으로 되돌릴 때, 대기 이외의 분위기 가스를 도입해서 상기 기압으로 되돌리는 것이 바람직하다.
(1-4) 예비 가열 공정
본 발명의 가열 공정에서는, 기판을 균일하게 가열하고, 기판 위의 산화물을 청정화하고, 플럭스 또는 플럭스를 포함하는 땜납 제품을 기판에 공급하는 경우에는, 유기 용제를 제거하기 위해서, 기판의 가열 온도가 227℃에 도달하기 전에, 150 내지 220℃의 온도역에서 2 내지 10분간 가열하는 예비 가열 공정을 마련해도 된다.
(1-5) 땜납 합금의 사용 형태
또한, 본 발명에서는, 플럭스나 전술한 땜납 합금을 함유하는 페이스트를 사용해도 된다. 플럭스나 페이스트에 사용하는 땜납 합금 이외의 성분은 특별히 한정되지 않고 종래의 것을 사용해도 된다.
본 발명에 있어서의 땜납 합금의 형상은 볼, 리본, 워셔, 펠릿, 와이어, 칩 등의 프리폼이면, 특별히 형상은 한정되지 않는다.
(2) 감압 공정
본 발명의 감압 공정은, 기판의 가열 온도가 227℃에 도달하기 전에 가열 분위기를 100Pa 이하로 감압하거나, 또는 기판의 가열 온도가 가열 온도역에 도달하고 나서 20초 이후에 감압을 개시해서 가열 분위기를 100Pa 이하로 감압하고, 감압을 개시하고 나서 가열 분위기를 0.8기압 이상의 기압역으로 되돌릴 때까지의 시간인 감압 시간을 30초 내지 4분으로 할 필요가 있다.
본 발명에서는, 땜납 합금의 반용융 상태에서의 급격한 기압 변화를 방지하기 위해서, 100Pa 이하로 감압하는 타이밍을 2종류 중 어느 것으로 행할 수 있다. 양자에 대하여 상세히 설명한다.
(2-1) 기판의 가열 온도가 227℃에 도달하기 전에 가열 분위기를 100Pa 이하로 감압한다
이 조건에서 감압을 행하면, 땜납 합금이 반용융 상태에서 감압하는 것으로 되지 않고, 땜납 합금이 용융 개시하기 전에 감압한 상태로 되기 때문에, 땜납 합금의 비산을 억제하여, 실장 불량을 저감시킬 수 있다. 한편, 기판의 가열 온도가 227℃에 도달한 후에 가열 분위기를 100Pa 이하로 감압하게 되면, 땜납 합금이 반용융 상태에서 급격한 기압 변화가 일어나, 땜납 합금이 비산되어버린다.
227℃로 한 것은, 특히 본 발명에서 사용하는 땜납 합금의 고상선 온도 혹은 그에 가까운 온도이기 때문이다.
본 발명에서는, 가열 분위기압을 100Pa 이하로 감압하면 충분하다. 바람직하게는 50Pa 이하이고, 보다 바람직하게는 10Pa 이하이다.
(2-2) 기판의 가열 온도가 가열 온도역에 도달하고 나서 20초 이후에 감압을 개시해서 가열 분위기를 100Pa 이하로 감압한다
땜납 합금이 용융 상태에서 젖기 완료 전에 감압을 개시하면, 급격한 기압 차에 의해 보이드가 팽창해버리기 때문에, 땜납 합금 자체의 본래 습윤성을 발휘할 수 없어, 비습윤이 발생되어버린다. 이 때문에, 적어도 전술한 가열 온도역에 도달해 20초 이상 경과한 후에 감압 공정을 개시할 필요가 있다. 감압 개시 시간은, 가열 온도역에 도달하고 나서 20초 내지 3분 후인 것이 바람직하고, 가열 온도역에 도달하고 나서 1분 내지 2분 후에 행하는 것이 특히 바람직하다. 이 범위이면 비습윤을 억제할 수 있다.
본 발명의 감압 공정에서는, 냉각 공정을 개시하기 5초 내지 2분 전까지 0.8기압 이상의 압력으로 되돌리는 것이 바람직하다. 보이드가 발생하기 쉬운 시간대는 제1 금속층의 막 두께, 가열 온도, 승온 속도, 가열 분위기 등, 다양한 요인에 의해 변동하지만, 대략 냉각을 개시하기 5초에서 2분 전까지 최후의 감압 처리를 행함으로써, 감압 시에 팽창한 보이드를 수축시켜, 디웨팅(dewetting)하기 전에 보이드부에 땜납을 충전해서 비습윤을 억제할 수 있다. 0.8기압 이상의 압력으로 되돌리는 시간은, 냉각 공정을 개시하기 10초 내지 1분 전인 것이 바람직하다.
감압 후로 되돌리는 압력의 하한은, 보이드부에 충전되는 땜납량의 부족을 방지해서 비습윤을 억제하는 관점에서, 0.8기압 이상이고, 보다 바람직하게는, 0.9기압 이상이며, 특히 바람직하게는 1기압 이상이다. 상한은 특별히 한정되지 않지만, 3기압 이하이면 된다.
(2-3) 감압 시간
본 발명에서는, 땜납 합금의 용융 시에 있어서 보이드의 발생을 억제해 땜납 합금 자체의 우수한 습윤성이 발휘됨과 함께 제1 금속층의 소실도 억제하도록 하기 위해서, 감압을 개시하고 나서 가열 분위기를 0.8기압 이상의 기압역으로 되돌릴 때까지의 시간인 감압 시간이 30초 내지 4분이다. 감압 시간이 30초 미만이면, 감압 시에 보이드가 팽창해서 보이드 중의 가스나 활성을 상실한 플럭스 성분이 잔류하고, 거의 땜납 접합부로부터 배출되는 일이 없기 때문에, 0.8기압 이상으로 되돌려도 보이드 저감 효과는 크게 기대할 수 없다. 또한, 땜납 합금이 용융 상태에서 젖기 완료 전에 감압하면, 수축하려고 하는 보이드가 확장되어버리기 때문에, 땜납 합금 자체의 본래 습윤성을 발휘할 수 없어, 오히려 보이드가 잔류되어 비습윤이 발생해버린다. 이 때문에, 적어도 땜납 합금의 액상 온도보다도 10℃ 이상 높은 온도에 도달해 30초 이상 경과 후에 감압 공정을 개시할 필요가 있다.
한편, 감압 시간이 4분을 초과하면, 감압 시에 확장한 보이드와 접하는 전극부에 얇게 남은 용융 땜납이 반응층의 성장과 함께 소비되어, 부분적인 반응층이 보이드 중에 노출되고, 소위 디웨팅 현상이 다이 본드 접합부인 전자 부품의 백 메탈과 땜납 합금의 계면, 땜납 합금과 기판 전극의 계면에서 발생한다. 한번 디웨팅을 일으킨 전극은, 매우 습윤성이 나빠, 감압 시에 땜납 합금이 다시 젖는 일이 없어, 비습윤이 발생해버린다. 또한, 장시간의 감압은 용융 시간이 길어지게 하기 때문에, 제1 금속층이 소실되는 경우가 있다.
또한, 본 발명의 감압 공정에서는, 기판을 0.8기압 이상의 압력과 감압의 환경하에 반복해서 노출시킴으로써, 용융 땜납이 유동되어, 비습윤 부분에 대해서 물리적으로 땜납을 퍼지게 할 수 있다. 이 때문에, 본 발명에서는, 감압 공정을 4분이내에 복수회 행하는 것이 바람직하다. 감압 시간 등을 고려하면, 2 내지 3회가 바람직하다. 예를 들어, 2회 감압하는 프로파일은 이하의 타이밍에 행해도 된다. 1회째는, 가열 공정에 있어서 230℃에 도달하기 전에 가열 분위기가 100Pa 이하로 되도록 감압을 개시하고, 액상선 온도에서 일단 감압을 종료해서 압력을 되돌린다. 2회째는, 피크 온도에 도달하고 나서 20초 내지 3분 후에 감압을 재개하고, 냉각 공정을 개시하기 5초 내지 2분 전까지 압력을 되돌린다.
본 발명의 감압 공정에서는, 로터리 펌프를 사용한 간이적인 감압 수단으로 충분하다.
(4) 냉각 공정
본 발명의 냉각 공정은, 가열 유지 공정 후, Sn-Sb 금속간 화합물상의 석출 개시 온도 내지 230℃의 온도역을 5초 이상 2분 이내로 냉각시킨다.
본 발명에서는, 땜납 합금의 응고 시에 있어서의 냉각 컨트롤을 행함으로써, 땜납 합금 중의 Sn-Sb계 금속간 화합물상의 조대화를 억제할 수 있다. 본 발명에서 사용하는 Ag 및 Cu를 함유하는 Sn-Sb계 땜납 합금에서는, 230℃를 하회하면, SnSb상, Sn상 및 SnAg상, SnCu상의 4상이 정출한다. 본 발명에서는, Sn-Sb 금속간 화합물상의 생성 온도역인 Sn-Sb 금속간 화합물상의 석출 개시 온도 내지 230℃의 온도역에서의 냉각 속도를 컨트롤함으로써 Sn-Sb계 금속간 화합물상의 조대화를 억제하여, 백 메탈과 땜납 합금의 박리를 억제할 수 있다. 또한, 이것에 수반하여, 땜납 합금층이 적어도 한쪽의 금속간 화합물층과 Sn-Sb 금속간 화합물상 사이에 개재하도록 합금 조직을 제어할 수 있다. 따라서, 본 발명에서는, Sn-Sb 금속간 화합물상의 석출 개시 온도 내지 230℃의 냉각 속도를 제어하면 되며, 바람직하게는 270 내지 230℃의 냉각 속도를 제어하면 된다.
또한, 냉각 시간은 Sn-Sb 금속간 화합물상의 조대화를 억제하는 관점에서, 상기 온도역에서의 냉각 시간을 5초 이상 2분 이내로 하면 된다. 냉각 시간이 5초 미만이면, 기판 위에 있어서의 냉각의 편차가 커지고, 또한 열충격이 가해지기 때문에, Si칩에 불균일한 응력이 발생하여, Si칩 파괴에 이른다. 냉각 시간의 하한은, 바람직하게는 10초 이상이며, 보다 바람직하게는 30초 이상이다. 한편, 냉각 시간이 2분을 초과하면 Sn-Sb계 금속간 화합물상이 조대화하기 때문에 박리의 원인으로 된다. 냉각 시간의 상한은, 바람직하게는 1.5분 이하이고, 보다 바람직하게는 1분 이하이다.
실시예
1. 발명예 1
(1) 납땜 이음의 형성
발명예 1의 납땜 이음의 형성 방법, 및 각 평가 항목의 평가 방법을 이하에 설명한다.
판 두께가 100㎛인 Sn-3Ag-1Cu-10Sb-0.02Ni 땜납 합금(액상선 온도: 256℃)의 프리폼을, Ni 도금이 실시된 Cu제 리드 프레임(기판)에 탑재하였다. 그 후, 5mm×5mm×200㎛t이며 실리콘 칩의 기판 접합면측에 백 메탈을 구비하는 IC칩(전자 부품)을 땜납 합금 위에 탑재하였다. 백 메탈은, 배리어층으로서 막 두께가 0.05㎛인 Ti층, 제1 금속층으로서 막 두께가 1㎛인 Ni층을 순차 적층한 것이다. 탑재의 방향은, 이 백 메탈을 구비하는 IC칩에 있어서, Ni층이 땜납 합금의 프리폼과 맞닿는 방향으로 하였다. 땜납 합금의 프리폼 및 IC칩을 탑재한 기판을 가열로에 도입하고, 표 1에 나타내는 조건에서 가열 및 냉각을 행하고, 다이 본딩을 행하였다. 표 1의 발명예 1에 나타내는 조건은, 도 2에 도시한 온도 프로파일이 된다.
가열 분위기에는 포름산과 질소의 혼합 가스를 사용하였다. 기판을 가열로에 도입하여, 기판 온도가 270℃에 도달해 1분 후에, 로터리 펌프로 10Pa까지 감압하고, 감압을 개시하고 나서 100초가 경과하기 직전에 상기 혼합 가스를 도입해서 벤트를 행하고, 감압을 개시하고 나서 100초가 경과할 때까지 대기압으로 되돌렸다. 벤트 종료 후 10초가 경과한 후, 270℃에서 230℃까지의 냉각 시간이 60초가 되도록 가열로를 냉각시켜, 발명예 1의 납땜 이음을 형성하였다.
(2) 평가
형성된 납땜 이음에 대하여, 실리콘 칩의 백 메탈에 대하여 「Ni층의 잔존」, 「SnSb상의 관통」, 및 「박리」, 「비습윤」, 「비산」, 「칩 파괴」를 확인하기 위해 이하의 관찰을 행하였다.
실리콘 칩의 백 메탈의 단면을, 니혼덴시 가부시키가이샤제 JSM-6610LV를 사용하여 300배 및 10000배의 배율로 SEM의 모니터로 콘트라스트의 차이로부터 각 상을 분류하고, SnSb상(Sn-Sb 금속간 화합물상), Ni층, Ti층, Si 및 접합 계면에 형성된 금속간 화합물층(전자 부품과 땜납 합금의 계면에 형성된 백 메탈측 금속간 화합물, 기판과 땜납 합금의 계면에 형성된 기판측 금속간 화합물)을 정량 분석 및 금속학적 지견에 기초하여, 동정하였다.
·「Ni층의 잔존」, 「SnSb상의 관통」, 「박리」, 「비습윤」, 「비산」, 「칩 파괴」
실리콘 칩의 백 메탈의 단면에 대하여, SEM의 모니터상에서 10000배로 확대하고, 임의의 10군데에 대하여, Ni층의 잔존을 확인하였다. 또한, SEM으로 촬영된 화상으로부터, SnSb상이 땜납 합금을 관통하고 있는지 여부를 확인하였다. 그리고, Ni층이 소실되어 있는 경우에는 Ti층과 땜납 합금의 박리의 유무를 확인하였다. 또한, Ni층이 잔존하고 있는 경우에는, Ni층과 땜납 합금의 비습윤의 유무를 확인하였다.
「Ni층의 잔존」에 대해서는, Ni층이 잔존하고 있는 경우에는 「○」, 잔존 하지 않은 경우에는 「×」로 하였다.
「SnSb상의 관통」에 대해서는, SnSb상이 땜납 합금층을 관통하지 않고, 백 메탈측 금속간 화합물층, 또는 기판측 금속간 화합물층과 접하거나, 혹은 어느 금속간 화합물층과 접하지 않은 경우에는 「없음」, SnSb상이 땜납 합금층을 관통하고, 양 금속간 화합물과 접하는 경우에는, 「있음」으로 하였다.
「박리」에 대해서는, Ti층과 땜납 합금의 박리가 어느 개소에서도 확인할 수 없는 경우에는 「없음」, 어느 개소에 박리가 있는 경우에는 「있음」으로 하였다.
「비습윤」에 대해서는, Ni층과 땜납 합금 사이에 간극이 없고 비습윤이 발생하지 않은 경우에는 「없음」, 어느 개소에 간극이 있고 비습윤이 발생한 경우에는 「있음」으로 하였다.
「비산」의 유무에 대해서는, 얻어진 납땜 이음의 기판 주변에 땜납이 비산 하지 않은 경우에는 「없음」, 땜납이 비산한 경우에는 「있음」으로 하였다.
「칩 파괴」에 대해서는, 형성된 납땜 이음의 외관을 눈으로 보아, 실리콘 칩의 파괴의 유무를 관찰하였다. 실리콘 칩이 파괴되지 않은 경우에는 「없음」, 어느 개소에서 실리콘 칩이 파괴된 경우에는 「있음」으로 하였다.
2. 발명예 2 내지 24, 비교예 1 내지 12
이들도 발명예 1과 마찬가지로 평가가 행해졌다. 또한, 납땜 이음의 적층 상태가 명확해지도록, 도 3에 납땜 이음의 단면 모식도를 기재하였다. 도 3의 (a)는 발명예 1의 모식도이며, 도 3의 (b)는 발명예 8의 모식도이며, 도 3의 (c)는 발명예 9의 모식도이며, 도 3의 (d)는 발명예 10의 모식도이다.
결과를 표 1에 나타낸다.
Figure pct00001
표 1에서 알 수 있는 바와 같이, 발명예에서는 Ni층이 잔존하고, SnSb상의 관통이 없으며, 백 메탈과 땜납 합금의 박리, 비습윤, 비산, 및 칩 깨짐의 어느 것도 보이지 않았다.
한편, 비교예 1은, 가열 시간이 길고 가열 시의 피크 온도도 높기 때문에 Ni층이 소실되어, 박리가 발생하였다. 또한, 냉각 시간이 길기 때문에 SnSb상이 땜납 합금층을 관통하였다. 이 때문에, 백 메탈과 백 메탈측 금속간 화합물층의 박리가 보였다.
비교예 2는, 가열 시의 피크 온도가 낮기 때문에 비습윤의 양상을 보였다.
비교예 3은, 가열 시의 피크 온도가 높기 때문에, Ni층이 소실되어 박리가 보였다.
비교예 4는, 가열 시의 유지 시간이 짧기 때문에 비습윤이 발생하였다.
비교예 5는, 가열 시의 유지 시간이 길기 때문에 비습윤의 양상을 보였다.
비교예 6은, 가열 온도가 270℃에 도달하기 전의 266℃에서 감압을 개시하였기 때문에 습윤이 불충분하였다.
비교예 7은, 가열 온도가 227℃에 도달한 후에 230℃에서 감압을 개시하였기 때문에, 땜납이 비산하였다.
비교예 8은, 감압 시간이 짧기 때문에 비습윤의 양상을 보였다.
비교예 9는, 감압 시간이 너무 길기 때문에, Ni층이 소실되어 박리가 발생하였다.
비교예 10은, 벤트 후의 압력이 낮기 때문에 비습윤의 양상을 보였다.
비교예 11은, 냉각 시간이 짧기 때문에, 급랭에 의해 응고 수축이 커서, Si칩 파괴가 발생하였다.
비교예 12는, 냉각 시간이 길기 때문에 SnSb상이 땜납 합금층을 관통해서 박리가 발생하였다.
이들을 입증하기 위해서, 도 4에 단면 SEM 사진을 도시했다. 도 4는, 발명예 1 및 비교예 1의 단면 SEM 사진이며, 도 4의 (a) 및 도 4의 (b)는 발명예 1의 SEM 사진이며, 도 4의 (c) 및 도 4의 (d)는 비교예 1의 SEM 사진이다. 도 4의 (b) 및 도 4의 (d)는, 각각 도 4의 (a) 및 도 4의 (c)의 흰 사각 부분을 확대한 것이다. 또한, 도 4의 (a)에 있어서, 1점 파선으로 둘러싸인 영역은 SnSb상인 것을 나타낸다. 도 4의 (c)에 있어서, 1점 파선, 백 메탈측 금속간 화합물상 및 기판측 금속간 화합물상으로 둘러싸인 영역은 SnSb상인 것을 나타낸다.
도 4의 (a) 및 도 4의 (b)로부터 밝혀진 바와 같이, 발명예 1에 따른 납땜 이음에서는, SnSb상이 어느 금속간 화합물층에만 접하고, 또한 백 메탈의 Ni층이 잔존하며, 백 메탈과 백 메탈측 금속간 화합물층의 박리는 보이지 않았다. 한편, 도 4의 (c) 및 도 4의 (d)에서는, 땜납 합금층을 관통하는 Sn-Sb상이 존재하고, 백 메탈의 Ni층이 소실됨과 함께 백 메탈과 금속간 화합물층의 박리가 보였다. 또한, 도 4의 (a)에는, 백 메탈측 금속간 화합물층과 동일한 조성이면서, 백 메탈과 땜납 합금의 계면에 형성된 일련의 백 메탈측 금속간 화합물층으로부터 유리하고 있는 유리 금속간 화합물상이 보였다. 이 유리 금속간 화합물상은 백 메탈측 금속간 화합물층이라고 간주되지는 않는다.
상기 발명예와 비교예의 전자 부품 백 메탈과 기판의 리드 프레임과의 평균 간격은, 전자 부품의 4코너에 있어서, 기판의 상면으로부터 전자 부품의 상면까지의 높이를 초점 현미경으로 측정하고, 각 높이의 가산 평균과 백 메탈을 포함하는 전자 부품의 높이의 차를 산출함으로써 구하였다.
리드 프레임과 백 메탈의 평균 간격은, 발명예 1과 비교예 1에서는 모두 약90㎛였다. 비교예의 SnSb상의 Feret 직경은 최대 82㎛였다. 발명예의 SnSb상의 Feret 직경은 최대 30㎛이며, 리드 프레임과 실리콘 칩 간격의 평균보다 작다는 사실을 알게 되었다. 또한, 발명예의 Feret 직경은 리드 프레임과 백 메탈의 평균 간격의 33.3％ 이하인 데 비하여, 비교예의 Feret 직경은 리드 프레임과 백 메탈의 평균 간격의 91％ 이상이었다.
또한, 도 4의 (a)에서 관찰되는 백 메탈측 금속간 화합물층과 기판측 금속간 화합물층의 최단 간격은 25㎛ 정도였다. 이러한 점에서, 발명예 1의 납땜 이음은, 양 금속간 화합물층의 최단 간격이 Feret 직경보다 작다는 사실도 밝혀졌다. 그리고, 이러한 상황에서도, SnSb상이 땜납 합금층을 관통하지 않으면, 효과가 발휘된다는 사실도 밝혀졌다.
11, 21, 31, 41, 51, 61, 71, 81: 전자 부품(실리콘 칩)
12, 22, 32, 42, 52, 62, 72, 82: 기판
13, 23, 33, 43, 53, 63, 73, 83: 땜납 합금
14, 24, 34, 44, 54, 64, 74, 84: 배리어층
15, 25, 35, 45, 55, 65, 75, 85: 제1 금속층
26, 36, 46, 66, 86: 제2 금속층
37, 47, 77, 87: 제3 금속층
48, 88: 제4 금속층
19, 29, 39, 49, 59, 69, 79, 89: 백 메탈

Claims (13)

  1. 백 메탈을 구비하는 전자 부품과 기판이 땜납 합금으로 접합된 납땜 이음이며,
    상기 땜납 합금은, 질량％로, Ag: 2 내지 4％, Cu: 0.6 내지 2％, Sb: 9.0 내지 12％, Ni: 0.005 내지 1％ 및 잔부가 Sn으로 이루어지는 합금 조성이 갖는 땜납 합금층, Sn-Sb 금속간 화합물상, 상기 백 메탈과 상기 땜납 합금의 계면에 형성된 백 메탈측 금속간 화합물층, 및 상기 기판과 상기 땜납 합금의 계면에 형성된 기판측 금속간 화합물층을 구비하고,
    상기 Sn-Sb 금속간 화합물상과 상기 백 메탈측 금속간 화합물층 사이, 및 상기 Sn-Sb 금속간 화합물상과 상기 기판측 금속간 화합물층 사이의 적어도 한쪽에 상기 땜납 합금층이 개재되는 것을 특징으로 하는 납땜 이음.
  2. 제1항에 있어서,
    상기 Sn-Sb 금속간 화합물상은, 상기 납땜 이음의 단면에 있어서, 상기 Sn-Sb 금속간 화합물상을 상기 기판과 평행한 2개의 평행선 사이에 끼운, 상기 2개의 평행선의 간격인 상기 Sn-Sb 금속간 화합물상의 Feret 직경이 상기 전자 부품의 백 메탈과 상기 기판과의 평균 간격의 60％ 이하인 납땜 이음.
  3. 제1항 또는 제2항에 있어서,
    상기 합금 조성은, 질량％로 Co: 0.2％ 이하 및 Fe: 0.1％ 이하 중 적어도 1종을 더 함유하는 납땜 이음.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 백 메탈과 상기 기판과의 간격의 평균이 50 내지 400㎛인 납땜 이음.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 백 메탈은, 상기 전자 부품측부터 이 순으로 Ti, Cr 및 V 중 적어도 1종을 주성분으로 하는 배리어층, 그리고 Ni 및 Cu 중 적어도 1종을 주성분으로 하는 제1 금속층으로 구성되어 있는 납땜 이음.
  6. 제5항에 있어서,
    상기 전자 부품과 상기 배리어층 사이에, Au 및 Al 중 적어도 1종을 주성분으로 하는 제2 금속층을 구비하는 납땜 이음.
  7. 제5항 또는 제6항에 있어서,
    상기 제1 금속층과 상기 땜납 합금 사이에, Au, Ag, Sn, Ni 및 Cu 중 적어도 1종을 주성분으로 하는 제3 금속층을 구비하는 납땜 이음.
  8. 제7항에 있어서,
    상기 제3 금속층과 상기 땜납 합금 사이에, Au, Ag, Ni 및 Sn 중 적어도 1종을 주성분으로 하는 제4 금속층을 구비하는 납땜 이음.
  9. 백 메탈을 구비하는 전자 부품과 기판을 땜납 합금으로 접합하는 제1항 내지 제8항 중 어느 한 항에 기재된 납땜 이음의 형성 방법이며,
    상기 전자 부품이 상기 땜납 합금을 개재하여 적재된 상기 기판을, 상기 땜납 합금의 액상선 온도보다도 10℃ 이상 높은 가열 온도역의 온도로 가열하고, 상기 가열 온도역에서의 유지 시간이 30초 내지 5분이며, 상기 유지 시간에서의 피크 온도가 270 내지 330℃가 되도록 가열하는 가열 공정과,
    상기 기판의 가열 온도가 227℃에 도달하기 전에 가열 분위기를 100Pa 이하로 감압하거나, 또는 상기 기판의 가열 온도가 상기 가열 온도역에 도달하고 나서 20초 이후에 감압을 개시해서 가열 분위기를 100Pa 이하로 감압하고, 상기 감압을 개시하고 나서 상기 가열 분위기를 0.8기압 이상의 기압역으로 되돌릴 때까지의 시간인 감압 시간이 30초 내지 4분인 감압 공정과,
    상기 가열 공정 후, 상기 Sn-Sb 금속간 화합물상의 석출 개시 온도 내지 230℃의 온도역을 5초 이상 2분 이내로 냉각시키는 냉각 공정
    을 구비하는 것을 특징으로 하는 납땜 이음의 형성 방법.
  10. 제9항에 있어서,
    상기 가열 공정은, 상기 기판의 가열 온도가 227℃에 도달하기 전에, 150 내지 220℃의 온도역에서 2 내지 10분간 가열하는 예비 가열 공정을 구비하는 납땜 이음의 형성 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 감압 공정은, 상기 냉각 공정을 개시하기 5초 내지 2분 전까지 상기 가열 분위기를 0.8기압 이상의 압력으로 되돌리는 납땜 이음의 형성 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 감압 공정은, 상기 기판의 가열 온도가 상기 가열 온도역에 도달하고 나서 20초 내지 3분 후에 개시하는 납땜 이음의 형성 방법.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 감압 공정은, 상기 감압 시간 내에 복수회 행해지는 납땜 이음의 형성 방법.
KR1020207011616A 2017-10-31 2018-10-30 납땜 이음 및 납땜 이음의 형성 방법 KR102133765B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-211000 2017-10-31
JP2017211000 2017-10-31
PCT/JP2018/040250 WO2019088068A1 (ja) 2017-10-31 2018-10-30 はんだ継手、およびはんだ継手の形成方法

Publications (2)

Publication Number Publication Date
KR20200046121A true KR20200046121A (ko) 2020-05-06
KR102133765B1 KR102133765B1 (ko) 2020-07-14

Family

ID=66331937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011616A KR102133765B1 (ko) 2017-10-31 2018-10-30 납땜 이음 및 납땜 이음의 형성 방법

Country Status (9)

Country Link
US (1) US10968932B2 (ko)
EP (1) EP3706161A4 (ko)
JP (1) JP6643749B2 (ko)
KR (1) KR102133765B1 (ko)
CN (1) CN111344844B (ko)
MY (1) MY190755A (ko)
PH (1) PH12020550504A1 (ko)
TW (1) TWI703645B (ko)
WO (1) WO2019088068A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102596758B1 (ko) * 2018-10-24 2023-11-03 삼성전자주식회사 반도체 패키지
JPWO2023053901A1 (ko) * 2021-09-30 2023-04-06
CN116529020A (zh) * 2021-11-30 2023-08-01 株式会社田村制作所 软钎料合金、钎焊接合材料、焊膏及半导体封装体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244226A (ja) 1993-02-19 1994-09-02 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001144111A (ja) 1999-11-12 2001-05-25 Tanaka Electronics Ind Co Ltd 半導体装置の製造方法
JP2001196393A (ja) 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2010047139A1 (ja) * 2008-10-24 2010-04-29 三菱電機株式会社 はんだ合金および半導体装置
WO2015152387A1 (ja) * 2014-04-02 2015-10-08 千住金属工業株式会社 Ｌｅｄ用はんだ合金およびｌｅｄモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809806B2 (ja) 2002-03-29 2006-08-16 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2005205418A (ja) 2004-01-20 2005-08-04 Denso Corp 接合構造体の製造方法
JP4882229B2 (ja) 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP2007053268A (ja) 2005-08-19 2007-03-01 Toyota Motor Corp 接合構造体の製造方法、ハンダ接合方法及びハンダ接合装置
JP5031677B2 (ja) 2008-06-18 2012-09-19 シャープ株式会社 接合構造体の製造方法
CN101380701B (zh) 2008-10-31 2010-11-03 河南科技大学 一种高温无铅软钎料及制备方法
JP2013004894A (ja) 2011-06-21 2013-01-07 Panasonic Corp 半導体接合構造体及びその製造方法
TWI476878B (zh) * 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
JP2015077601A (ja) * 2013-04-02 2015-04-23 千住金属工業株式会社 鉛フリーはんだ合金
CN105103279B (zh) * 2013-05-10 2018-03-23 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6365919B2 (ja) 2013-09-27 2018-08-01 富士電機株式会社 半導体装置の製造方法
JP2015173215A (ja) 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びその製造方法
CN105609434B (zh) * 2015-12-25 2018-03-27 通富微电子股份有限公司 晶圆片级芯片封装凸点的返工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244226A (ja) 1993-02-19 1994-09-02 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001144111A (ja) 1999-11-12 2001-05-25 Tanaka Electronics Ind Co Ltd 半導体装置の製造方法
JP2001196393A (ja) 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2010047139A1 (ja) * 2008-10-24 2010-04-29 三菱電機株式会社 はんだ合金および半導体装置
WO2015152387A1 (ja) * 2014-04-02 2015-10-08 千住金属工業株式会社 Ｌｅｄ用はんだ合金およびｌｅｄモジュール

Also Published As

Publication number Publication date
TWI703645B (zh) 2020-09-01
EP3706161A4 (en) 2021-03-10
MY190755A (en) 2022-05-12
US10968932B2 (en) 2021-04-06
EP3706161A1 (en) 2020-09-09
KR102133765B1 (ko) 2020-07-14
US20200284282A1 (en) 2020-09-10
CN111344844B (zh) 2021-02-12
JP6643749B2 (ja) 2020-02-12
TW201923913A (zh) 2019-06-16
CN111344844A (zh) 2020-06-26
PH12020550504A1 (en) 2021-03-22
JPWO2019088068A1 (ja) 2020-04-02
WO2019088068A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
TWI587316B (zh) High temperature lead free solder alloy
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP5598592B2 (ja) パワーモジュール
WO2017217145A1 (ja) はんだ接合部
KR102133765B1 (ko) 납땜 이음 및 납땜 이음의 형성 방법
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP5991103B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
JP5938390B2 (ja) パワーモジュール
JP3796181B2 (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
TWI725664B (zh) 焊料合金、焊料膏、焊料預形體及焊料接頭
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP4876719B2 (ja) パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール
JP6528559B2 (ja) セラミックス／アルミニウム接合体の製造方法、パワーモジュール用基板の製造方法、及び、セラミックス／アルミニウム接合体、パワーモジュール用基板
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP4910789B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
JP6299442B2 (ja) パワーモジュール
JP2017147285A (ja) ＰｂフリーＺｎ−Ａｌ系合金はんだと金属母材とのクラッド材によって接合された接合体
JP6887184B1 (ja) 積層体および積層体の製造方法
JP2007110016A (ja) 半導体装置およびその製造方法
JP2017124426A (ja) Ｃｕ系基材とＺｎ−Ａｌ系合金はんだとのクラッド材によって接合された接合体
JP2018149554A (ja) ＰｂフリーＢｉ系はんだ合金、該はんだ合金を用いた電子部品、および電子部品実装基板

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant