CN116529020A - 软钎料合金、钎焊接合材料、焊膏及半导体封装体 - Google Patents
软钎料合金、钎焊接合材料、焊膏及半导体封装体 Download PDFInfo
- Publication number
- CN116529020A CN116529020A CN202280003070.5A CN202280003070A CN116529020A CN 116529020 A CN116529020 A CN 116529020A CN 202280003070 A CN202280003070 A CN 202280003070A CN 116529020 A CN116529020 A CN 116529020A
- Authority
- CN
- China
- Prior art keywords
- solder
- mass
- semiconductor element
- bonding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0233—Sheets, foils
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0244—Powders, particles or spheres; Preforms made therefrom
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0244—Powders, particles or spheres; Preforms made therefrom
- B23K35/025—Pastes, creams, slurries
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C13/00—Alloys based on tin
- C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Die Bonding (AREA)
Abstract
本发明提供一种可抑制在钎焊接合部与半导体元件的界面中两者发生剥离的软钎料合金、钎焊接合材料、焊膏及半导体封装体。本发明的软钎料合金包含1.1质量%以上且8质量%以下的Cu、6质量%以上且20质量%以下的Sb、0.01质量%以上且0.5质量%以下的Ni、0.001质量%以上且1质量%以下的Co,余量由Sn组成。
Description
技术领域
本发明涉及软钎料合金、钎焊接合材料、焊膏及半导体封装体。
背景技术
电子设备中所使用的半导体封装体(Semiconductor package,是指将半导体元件封装而成的电子部件),例如通过下述方法制作:使用接合材将半导体元件(SemiconductorElement,例如半导体芯片)接合(芯片接合)于基板上,再以模制树脂(mold resin)等将已进行引线接合等的元件成型,从而制作。
半导体封装体中会产生各种不良情形,作为其发生的主因之一,可举出如半导体元件与基板的接合不良。该接合不良的原因大多在于接合材料。作为抑制这种接合不良的接合材料,已有人提出了例如以下专利文献1至3所公开的钎焊接合材料。
专利文献1中,以抑制因半导体元件反复放热导致的钎焊部的导热率降低与由此所引起的钎焊部劣化为目的,公开了一种可抑制高温下导热率降低的软钎焊材料,具体公开了一种软钎焊材料,其含有超过5.0质量%且10.0质量%以下的Sb、2.0~4.0质量%的Ag及0.1~0.4质量%的Ni,余量由Sn及不可避免的杂质组成。
专利文献2中,以抑制因半导体元件反复放热而在钎焊部内产生的裂缝与由此引起的钎焊部与基板的剥离为目的,公开了一种钎焊接合部,其包含由软钎焊材料熔融而成的钎焊接合层与至少一者为Cu或Cu合金构件的被接合体,该软钎焊材料含有超过5.0质量%且10.0质量%以下的Sb、2.0~4.0质量%的Ag及0.01~1.0质量%的Ni、且余量由Sn及不可避免的杂质组成,其中前述钎焊接合层,在与前述Cu或Cu合金构件的界面,具备含有(Cu、Ni)6(Sn、Sb)5的第一组织与含有(Ni、Cu)3(Sn、Sb)4的第二组织。
专利文献3中,以抑制因半导体元件反复放热导致的钎焊部的导热率降低与由此引起的钎焊部劣化为目的,公开了一种半导体装置,其具备半导体元件及软钎焊材料熔融而成的接合层,前述软钎焊材料含有超过5.0质量%且10.0质量%以下的Sb、2.0~4.0质量%的Ag及0.1~0.4质量%的Ni、且余量由Sn及不可避免的杂质组成。
现有技术文献
专利文献
专利文献1:日本专利第6516013号公报
专利文献2:日本专利第6642865号公报
专利文献3:日本专利第6773143号公报
发明内容
发明要解决的问题
此外,半导体元件,尤其是功率半导体元件的背面电极上,一般而言,从半导体元件侧依次成膜为由Ti及Ni等所形成的薄膜。此Ni膜是为了功率半导体元件与接合材料(尤其是钎焊接合材料)的接合而成膜的。
另外,钎焊接合材料大多使用含Sn者。
因此,在功率半导体元件与基板进行钎焊接合时,上述Ni膜与钎焊接合材料所包含的Sn会析出Ni-Sn金属间化合物。此Ni-Sn金属间化合物存在于钎焊接合部与功率半导体元件的界面、能提升两者的接合强度。
此处,功率半导体元件、例如Si元件(Silicon ellement,例如Silicon Chip)在其工作时本身放热而成为高温。另外,由Si元件所产生的热,通过钎焊接合部、基板及功率半导体封装体内的散热基板等而释放至外部,因此未工作时的Si元件处于冷却状态。
因此,会对与反复放热及冷却的Si元件相接的钎焊接合部反复施加热负荷。并且,该反复的热负荷会促进存在于钎焊接合部与Si元件的界面的Ni-Sn金属间化合物、上述Ni膜扩散至钎焊接合部内。
如上所述,上述Ni膜及Ni-Sn金属间化合物有助于提升Si元件与钎焊接合部的接合强度。因此,如果这些扩散至钎焊接合部内,则两者的接合强度降低。另外,若该扩散持续进行,则对于两者接合有利的组成(成分)会消失,因而具有在该界面引起剥离的担心。此剥离现象与功率半导体封装体(本说明书中是指使用功率半导体元件的半导体封装体)的可靠度降低尤其相关。
另外,近年来处理更高电压及更大电流的功率半导体封装体的需求逐渐增加。因此,更高性能且可处理更高电压及更大电流的功率半导体元件、例如SiC元件、GaN元件及Ga2O3元件等(以下称为“下一代功率半导体元件”)的使用也有增加的倾向。
下一代功率半导体元件,其耐热性优于Si元件,其工作温度也高。因此,使用下一代功率半导体元件的功率半导体封装体中,施加于钎焊接合部的热也进一步上升。因此,在此情况下更容易发生上述Ni膜及Ni-Sn金属间化合物对于钎焊接合部内的扩散,以及以此为原因的上述剥离现象。
然而,针对这样的现象,上述专利文献1至3中既没有公开也没有启示。
本发明的目的在于解决上述课题,并提供一种可抑制钎焊接合部与半导体元件的界面中两者发生剥离的软钎料合金、钎焊接合材料、焊膏及半导体封装体。
用于解决问题的方案
本发明的软钎料合金包含1.1质量%以上且8质量%以下的Cu、6质量%以上且20质量%以下的Sb、0.01质量%以上且0.5质量%以下的Ni、0.001质量%以上且1质量%以下的Co,余量由Sn组成。
前述软钎料合金的Cu含量(质量%)及Ni含量(质量%)优选满足下式(A)。
Ni含量/(Cu含量+Ni含量)<0.10···(A)
前述软钎料合金优选还包含0.1质量%以上且小于3质量%的Ag。
前述软钎料合金优选以总计0.003质量%以上且0.5质量%以下还包含Al、Ti、Si、Fe及Ge中的至少任一者。
本发明的钎焊接合材料使用上述软钎料合金。
另外,本发明的焊膏包含由上述软钎料合金所构成的粉末与助焊剂。
另外,本发明的半导体封装体具有基板、半导体元件以及将该基板及半导体元件接合的接合部,其中,前述接合部是使用上述钎焊接合材料所形成的。
另外,本发明的半导体封装体具有基板、半导体元件以及将该基板及半导体元件接合的接合部,其中,前述接合部是使用上述焊膏所形成的。
上述半导体封装体优选为功率半导体封装体。
发明的效果
本发明的软钎料合金、钎焊接合材料、焊膏及半导体封装体可抑制在钎焊接合部与半导体元件的界面中两者发生剥离。
附图说明
图1是示出本实施方式的半导体封装体的概略剖面图。
图2是示出在制作实施例及比较例的各试验中所使用的试验用接合体时的回流焊温度条件的温度分布。
图3是使用超声波显微镜拍摄实施例及比较例的各试验用接合体所得的图像的一例,(a)表示从Si芯片侧拍摄到的接合界面图像(图像A),(b)表示从基板侧拍摄到的接合界面图像(图像B)。
具体实施方式
以下详细说明本发明的软钎料合金、钎焊接合材料、焊膏及半导体封装体的一实施方式。另外,本发明当然不限于这些实施方式。
1.软钎料合金
本实施方式的软钎料合金包含1.1质量%以上且8质量%以下的Cu、6质量%以上且20质量%以下的Sb、0.01质量%以上且0.5质量%以下的Ni、0.001质量%以上且1质量%以下的Co,余量由Sn组成。
本实施方式的软钎料合金通过包含1.1质量%以上且8质量%以下的Cu,从而可在所形成的钎焊接合部内析出与Sn、Ni及Co的金属间化合物,例如Cu6Sn5金属间化合物、(Cu、Ni)6Sn5金属间化合物、(Cu、Co)6Sn5金属间化合物及(Cu、Co、Ni)6Sn5金属间化合物等。
这些金属间化合物当中,(Cu、Ni)6Sn5金属间化合物、(Cu、Co)6Sn5金属间化合物及(Cu、Co、Ni)6Sn5金属间化合物(以下统一将这些称为“Cu、Ni、Co系金属间化合物”),在钎焊接合时容易在半导体元件与钎焊接合部的界面及其附近析出,推论这些金属间化合物能有助于抑制半导体元件与钎焊接合部的界面的剥离现象。
也即,如上所述,在半导体元件(尤其是功率半导体元件)的背面电极上成膜的Ni膜,因为反复受到来自于半导体元件的热负荷而容易扩散至钎焊接合部内。在半导体元件与基板进行钎焊接合时,因为上述Ni膜与软钎料合金所包含的Sn而析出的Ni-Sn金属间化合物也同样。
另外,根据半导体元件的种类,在上述Ni膜上也进一步存在由Ag、Au所构成的薄膜。然而,Ag、Au均为容易扩散至钎焊接合部内的元素,故因为这些薄膜的存在而难以抑制上述Ni膜的扩散。
另一方面,上述Ni膜有助于半导体元件与钎焊接合部的接合强度。也即,相较于Ni膜,在半导体元件侧成膜的Ti膜不易与软钎料合金所包含的Sn析出金属间化合物。因此,为了使半导体元件与钎焊接合部的接合变得容易而成膜为上述Ni膜。
因此,随着上述Ni膜、Ni-Sn金属间化合物扩散至钎焊接合部内,半导体元件与钎焊接合部的接合强度进一步降低。并且,最终会在半导体元件与钎焊接合部的界面发生剥离现象。
另外,上述Ti膜,根据半导体元件的制作条件,也可能在钎焊接合时成为氧化状态(TiO2膜)。TiO2膜,相较于Ti膜更难析出与Sn的金属间化合物。因此在此情况下更容易发生上述剥离现象。
然而,本实施方式的软钎料合金,如上所述,在所形成的钎焊接合部内析出Cu、Ni、Co系金属间化合物来代替Ni-Sn金属间化合物。这些金属间化合物,在钎焊接合时容易在半导体元件与钎焊接合部的界面及其附近析出,而且具有微细的结构。因此推论其抑制上述Ni膜对于钎焊接合部内的扩散。并且,由此推论可实现抑制半导体元件与钎焊接合部的界面的剥离现象。
另外,上述半导体元件反复放热与冷却,会对与半导体元件相接的钎焊接合部施加反复的冷热负荷。该冷热负荷会引起钎焊接合部的热疲劳、冷热疲劳,并且会在钎焊接合部产生应力。该应力成为钎焊接合部内产生裂缝的原因。另外,反复产生的应力会促进已产生的裂缝的发展,最终(以此裂缝为原因)引发半导体元件的剥离。该裂缝容易在使用功率半导体,尤其是下一代功率半导体元件的情况(例如200℃以上的高温工作环境下)下产生。
然而,本实施方式的软钎料合金,如上所述,会在钎焊接合部内析出Cu6Sn5金属间化合物。
该金属间化合物有助于提升钎焊接合部的强度,本实施方式的软钎料合金,可平衡良好地在钎焊接合部内析出该金属间化合物。因此,本实施方式的软钎料合金,即使在高温工作环境下也可抑制钎焊接合部内产生的裂缝以及其发展,且也可抑制以此为原因而发生的半导体元件的剥离现象。另外,如上所述,Cu、Ni、Co系金属间化合物具有微细结构,因此也可有助于实现该效果。
另外,如上所述,下一代功率半导体元件的放热量、放热温度高于以往的功率半导体。因此也更容易发生上述Ni膜等扩散至钎焊接合部内,而且钎焊接合部内也更容易产生裂缝。
然而,本实施方式的软钎料合金,如上所述,可在形成的钎焊接合部内平衡良好地析出Cu、Ni、Co系金属间化合物、Cu6Sn5金属间化合物。因此,使用下一代功率半导体元件的情况下,可抑制上述Ni膜扩散至钎焊接合部内及因此所导致的下一代功率半导体元件与钎焊接合部在界面发生剥离的现象。另外,也可抑制上述钎焊接合部内产生裂缝与因其发展所导致的下一代功率半导体元件的剥离现象。
优选的Cu含量为1.5质量%以上且7质量%以下、2质量%以上且6.5质量%以下。进一步优选的Cu含量为3质量%以上且6质量%以下、3质量%以上且4质量%以下。通过使Cu含量在该范围内,更有助于抑制上述Ni膜扩散至钎焊接合部内,而且可更提升钎焊接合部的强度。
另外,本实施方式的软钎料合金通过包含6质量%以上且20质量%以下的Sb,可提升钎焊接合部内的Sb的固溶强化,并且在该钎焊接合部内析出SbSn金属间化合物(例如,Sb2Sn3金属间化合物)。由此提升钎焊接合部的强度,可抑制上述钎焊接合部内产生裂缝,尤其可抑制在高温工作环境下产生的裂缝与因其发展导致的半导体元件发生的剥离。
优选的Sb含量为6质量%以上且15质量%以下、7质量%以上且15质量%以下、7质量%以上且14质量%以下。进一步优选的Sb含量为8质量%以上且13质量%以下、9质量%以上且12质量%以下、10质量%以上且11质量%以下。通过使Sb含量在该范围内,可更提升钎焊接合部内的上述Sb的固溶强化,而且可平衡良好地析出上述金属间化合物,更提升钎焊接合部的强度。
另外,本实施方式的软钎料合金通过包含0.01质量%以上且0.5质量%以下的Ni,如上所述,可在钎焊接合部内析出与Sn、Cu、Co的金属间化合物,例如可析出(Cu、Ni)6Sn5金属间化合物及(Cu、Co、Ni)6Sn5金属间化合物。这些金属间化合物如上所述,推论其有助于抑制半导体元件与钎焊接合部在界面发生剥离的现象。另外,因为这些金属间化合物具有微细的结构,因此也有助于抑制钎焊接合部内产生的裂缝发展的效果。
优选的Ni含量为0.02质量%以上且0.4质量%以下、0.025质量%以上且0.35质量%以下、0.03质量%以上且0.3质量%以下。进一步优选的Ni含量为0.035质量%以上且0.2质量%以下。通过使Ni含量在该范围内,可更抑制上述Ni膜扩散至钎焊接合部内。
另外,本实施方式的软钎料合金通过含有0.001质量%以上且1质量%以下的Co,如上所述,可在钎焊接合部内析出与Sn、Ni、Cu的金属间化合物,例如可析出(Cu、Co)6Sn5金属间化合物及(Cu、Co、Ni)6Sn5金属间化合物。
这些金属间化合物,如上所述,推论其有助于抑制半导体元件与钎焊接合部的界面的剥离现象。另外,因为这些金属间化合物具有微细结构,也有助于抑制钎焊接合部内产生的裂缝发展的效果。
优选的Co含量为0.002质量%以上且0.9质量%以下、0.003质量%以上且0.8质量%以下、0.004质量%以上且0.8质量%以下。进一步优选的Co含量为0.005质量%以上且0.6质量%以下。特别优选的Co含量为0.006质量%以上且0.5质量%以下、0.007质量%以上且0.4质量%以下、0.007质量%以上且0.3质量%以下。通过使Co含量在该范围内,可更抑制上述Ni膜扩散至钎焊接合部内。
如此,本实施方式的软钎料合金通过在包含Sn的软钎料合金中添加规定量的Cu、Ni及Co,可在钎焊接合部内析出Cu、Ni、Co系金属间化合物。
并且,推论通过这些金属间化合物的析出及其平衡可实现抑制上述Ni膜扩散至钎焊接合部内。
另外,这些金属间化合物具有微细结构。因此认为通过这些金属间化合物的析出平衡,即使在钎焊接合部内产生裂缝的情况下,也可抑制其发展。
另外,本实施方式的软钎料合金通过在含Sn的软钎料合金中添加规定量的Cu及Sb,可在钎焊接合部内析出Cu6Sn5金属间化合物及SbSn金属间化合物作为Sn、Cu、Sb的金属间化合物。
并且,推论通过这些金属间化合物的析出及其平衡可实现抑制上述钎焊接合部产生裂缝的效果。
如此,本实施方式的软钎料合金可实现抑制半导体元件与钎焊接合部在界面发生剥离的现象,以及抑制钎焊接合部内产生裂缝与因其发展所导致的半导体元件的剥离现象。
另外,本实施方式的软钎料合金,如上所述,钎焊接合部具有良好的强度,因此也可抑制因钎焊接合部与半导体元件的界面中产生的应力导致半导体元件本身产生裂缝。
因此,本实施方式的软钎料合金可理想地用于半导体元件、尤其是包括下一代功率半导体元件的功率半导体元件与基板的接合。
另外,本实施方式的软钎料合金也可理想地用于半导体元件与基板的接合以外的用途,也即被接合材料(软钎料)彼此的接合。作为该用途,可列举例如:半导体封装体内的基板与散热基板的接合,基板(电子电路基板)与电子部件(特别是具有高耐热性的电子部件)的接合等。
另外,本实施方式的软钎料合金的Cu含量(质量%)及Ni含量(质量%)优选满足下式(A)。
Ni含量/(Cu含量+Ni含量)<0.10···(A)
本实施方式的软钎料合金在该范围内含有Cu及Ni的情况,可进一步抑制上述Ni膜扩散至钎焊接合部内。另外,此情况下,可更提升抑制钎焊接合部内产生裂缝与因其发展导致半导体元件剥离的效果。
另外,本实施方式的软钎料合金的Cu含量(质量%)及Ni含量(质量%)进一步优选满足下式(A’)。
0.03<Ni含量/(Cu含量+Ni含量)<0.09···(A’)
另外,针对上述式(A)及(A’)算出至小数第3位并且四舍五入。
另外,本实施方式的软钎料合金可还包含0.1质量%以上且小于3质量%的Ag。此情况下,可在钎焊接合部内析出Ag3Sn金属间化合物,可减少钎焊接合部内的残余应力。另外,由此可提升钎焊接合部的机械强度。
另外,将这种软钎料合金用于焊膏的情况,可提升抑制其产生空隙的效果。
优选的Ag含量为0.2质量%以上且2.9质量%以下、0.2质量%以上且2.5质量%以下、0.2质量%以上且2质量%以下。进一步优选的Ag含量为0.5质量%以上且1.5质量%以下。通过使Ag含量在该范围内,可更提升钎焊接合部的机械强度。
另外,本实施方式的软钎料合金中可还含有Al、Ti、Si、Fe及Ge中的至少任一种,也即可含有这些之中的1种元素或多种元素。此情况下,可更提升钎焊接合部的强度。
Al、Ti、Si、Fe及Ge中的至少任一种的总含量优选为0.003质量%以上且0.5质量%以下,进一步优选为0.005质量%以上且0.3质量%以下。通过使这些总含量在该范围内,可更提升钎焊接合部的强度。
另外,本实施方式的软钎料合金,其余量由Sn组成。另外,该软钎料合金中当然包含不可避免的杂质。
2.钎焊接合材料
本实施方式的钎焊接合材料是使用上述实施方式的软钎料合金而成者,可列举例如下述者。
·预成型焊料(Solder preform)
作为预成型焊料,只要为片状就对其形状无限定。例如,可使用盘状、角状、带状等者。另外,在制作前述预成型焊料时,可使用例如用压延机对于由上述实施方式的软钎料合金所构成的铸锭进行压延的方法等公知的制作方法。
前述预成型焊料的形状、尺寸及厚度可因应使用的基板、半导体元件等的种类等适当调整。其优选的厚度为10μm以上且500μm以下,进一步优选的厚度为30μm以上且300μm以下。
另外,也可将后述助焊剂涂布于前述预成型焊料的表面以进行钎焊接合。另外,也可在预成型焊料的表面上以有机酸等进行助焊剂预涂以进行钎焊接合。进而,该预成型焊料,例如也可使用还原性气氛的甲酸回流焊、氢回流焊等进行钎焊接合。
·具有钎焊接合层的接合材料
作为具有钎焊接合层的接合材料,可列举例如:具有以下结构的接合材料。
也即,具有前述钎焊接合层的接合材料,例如具有强化层与软钎料层。该软钎料层使用热轧方法等层叠于前述强化层的上表面及下表面。前述软钎料层是使用上述实施方式的软钎料合金所形成的。
另外,前述强化层具有芯基材。该芯基材由例如CuMo、Mo等所构成。另外,也可因应需求在该芯基材的两面设置金属层。作为该金属层,可为例如由Ni、Sn、Cu、Au及Ag中的至少任一种所构成的层、或具有由这些合金元素来源的金属间化合物的层、或它们的组合。前述金属层可通过例如镀覆处理等形成。
·焊膏
以下的3.中详述本实施方式的焊膏。
另外,除了本实施方式的钎焊接合材料、预成型焊料及后述焊膏以外,只要可用于半导体元件与基板的接合、尤其是功率半导体元件与基板的接合,则可为任何方式。
本实施方式的钎焊接合材料,由于使用上述实施方式的软钎料合金,因此可抑制上述Ni膜扩散至钎焊接合部内,而且可抑制钎焊接合部内产生裂缝与其发展。因此,本实施方式的钎焊接合材料可抑制半导体元件与钎焊接合部在界面发生剥离的现象、以钎焊接合部内的裂缝发展为原因的半导体元件的剥离现象,以及两者发生的剥离现象。
另外,本实施方式的钎焊接合材料,由于钎焊接合部具有良好的强度,也可抑制钎焊接合部与半导体元件的界面中产生的应力导致的半导体元件本身产生裂缝。
因此,本实施方式的钎焊接合材料可理想地应用于半导体元件、尤其是包括下一代功率半导体元件的功率半导体元件与基板的接合。
另外,本实施方式的钎焊接合材料也可理想地应用于半导体元件与基板的接合以外的用途,也即被接合材料(软钎料)彼此的接合。作为该用途,可列举例如:半导体封装体内的基板与散热基板的接合、基板(电子电路基板)与电子部件(尤其是具有高耐热性的电子部件)的接合等。
3.焊膏
本实施方式的焊膏,可通过例如将使上述实施方式的软钎料合金成为粉末状者(由软钎料合金所构成的粉末)与助焊剂混炼而形成糊状来制作。
由前述软钎料合金所构成的粉末可以用公知的方法使上述实施方式的软钎料合金成为粉末状而获得。由前述软钎料合金所构成的粉末的粒径(以动态光散射法测量)可为例如1μm以上且40μm以下。另外,也可使该粒径为5μm以上且35μm以下、10μm以上且30μm以下。
另外,作为前述助焊剂,可使用例如包含树脂、触变剂、活性剂和溶剂的助焊剂。
作为前述树脂,可列举例如:松香系树脂;丙烯酸、甲基丙烯酸、丙烯酸的各种酯、甲基丙烯酸的各种酯、巴豆酸、衣康酸、马来酸、马来酸酐、马来酸的酯、马来酸酐的酯、丙烯腈、甲基丙烯腈、丙烯酰胺、甲基丙烯酰胺、氯化乙烯、乙酸乙烯酯等至少1种单体聚合而成的丙烯酸类树脂;环氧树脂;酚醛树脂等。这些可单独使用或组合多种而使用。
作为前述松香系树脂,可列举例如:妥尔油松香、脂松香、木松香等松香类;氢化松香(部分氢化、完全氢化)、聚合松香、歧化松香、丙烯酸改性松香、马来酸改性松香、甲酰化松香等松香系改性树脂;以及它们的衍生物等。这些可单独或组合多种使用。
前述树脂的酸值可为例如10mgKOH/g以上且250mgKOH/g以下。另外,前述树脂的配混量,例如,相对于助焊剂总量可为10质量%以上且90质量%以下。
作为前述触变剂,可列举例如:氢化蓖麻油、双酰胺系触变剂(饱和脂肪酸双酰胺、不饱和脂肪酸双酰胺、芳香族双酰胺等)、二甲基二苄叉基山梨糖醇等。这些可单独或组合多种使用。前述触变剂的配混量,例如相对于助焊剂总量,可为3质量%以上且15质量%以下。
作为前述活性剂,可列举例如:有机酸、含卤素的化合物、胺系活性剂等。这些可单独或组合多种使用。
作为有机酸,可列举例如:单羧酸、二羧酸、其他有机酸。
作为单羧酸,可列举例如:丙酸、丁酸、戊酸、己酸、庚酸、癸酸、月桂酸、肉豆蔻酸、十五酸、十六酸、十七酸、硬脂酸、结核硬脂酸(tuberculostearic acid)、二十酸、二十二酸、二十四酸、乙醇酸(glycolic acid)等。
作为二羧酸,可列举例如:乙二酸、丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、辛二酸、壬二酸、癸二酸、十二烷二酸、二十烷二酸、富马酸、马来酸、酒石酸、二乙醇酸、1,4-环己烷二羧酸等。
作为其他有机酸,可列举例如:二聚酸、乙酰丙酸、乳酸、丙烯酸、苯甲酸、水杨酸、茴香酸、柠檬酸、吡啶甲酸、邻氨基苯甲酸等。
作为含卤素的化合物,可列举例如:非解离性的卤化物(非解离型活性剂)及解离性的卤化物(解离型活性剂)。
作为非解离型活性剂,可列举:以共价键键合有卤素原子的非盐系的有机化合物。该有机化合物也可为例如氯化物、溴化物、碘化物、氟化物之类的、共价键合有氯、溴、碘、氟的各种单独元素的化合物,而且也可为以共价键键合有2种以上不同卤素原子的化合物。另外,为了提升对于水性溶剂的溶解性,该有机化合物优选为例如如卤化醇那样具有羟基等极性基团。
作为胺系活性剂,可列举例如:胺类、胺盐类、氨基酸类、酰胺系化合物等。
前述活性剂的配混量,相对于助焊剂总量,可为5质量%以上且15质量%以下。另外,相对于助焊剂总量,也可使其配混量在7质量%以上且13质量%以下、或是9质量%以上且11质量%以下。
作为前述溶剂,可列举例如:醇系、丁基溶纤剂系、二醇醚系、酯系等。这些可单独或组合多种使用。
前述溶剂的配混量,相对于助焊剂总量,可为20质量%以上且50质量%以下。另外,相对于助焊剂总量,可使其配混量在20质量%以上且40质量%以下、或是35质量%以上且40质量%以下。
前述助焊剂中可配混抗氧化剂。作为该抗氧化剂,可列举例如:受阻酚系抗氧化剂、酚系抗氧化剂、双酚系抗氧化剂、聚合物型抗氧化剂等。这些当中,特别优选使用受阻酚系抗氧化剂。
前述抗氧化剂的种类不限于这些,而且其配混量也未特别限定。其一般的配混量,相对于助焊剂总量为0.5质量%至5质量%左右。
前述助焊剂中也可更添加消光剂、消泡剂等添加剂。该添加剂的配混量,相对于助焊剂总量,可为10质量%以下,而且也可为5质量%以下。
制作本实施方式的焊膏的情况中,前述软钎料合金所构成的粉末与助焊剂的配混比(质量%),以软钎料合金所构成的粉末:助焊剂的比计,可为65:35至95:5。另外,例如,也可使其配混比为85:15至93:7、或是87:13至92:8。
使用本实施方式的焊膏将半导体元件与基板接合的情况下,可抑制上述半导体元件与钎焊接合部在界面发生剥离的现象、钎焊接合部内的裂缝与因其发展导致的半导体元件的剥离现象、及两者的剥离现象的发生。另外,本实施方式的焊膏可抑制钎焊接合部内产生空隙,因此可提供可靠度更高的钎焊接合部。
另外,如上所述,本实施方式的焊膏也可理想地用于半导体元件与基板的接合以外的用途。
·半导体封装体
使用图1说明使用本实施方式的软钎料合金、钎焊接合材料及焊膏制作的半导体封装体的一例。
半导体封装体10具有基板100、接合部11、半导体元件200、线300、引线框架400、钎焊部500、Cu基体基板600、框体700及模制树脂800。半导体元件200的背面电极上,从半导体元件200侧依次成膜为Ti膜及Ni膜(图中未显示)。
接合部11使用本实施方式的钎焊接合材料(包含焊膏)所形成。接合部11将基板100与半导体元件200接合,其夹持于基板100与半导体元件200之间。
基板100优选使用例如Cu基体基板、两面具有Cu层的DBC(Direct Bonded Copper)基板、两面具有Al层的DBA(Direct Bonded Aluminum)基板。
半导体元件200的种类并未特别限定。另外,作为半导体元件200,也可使用功率半导体元件(例如芯片状的Si元件)、下一代功率半导体元件。
线300将半导体元件200表面上形成的电极(图中未显示)与引线框架400电连接。
钎焊部500将Cu基体基板600与基板100接合。钎焊部500也可使用本实施方式的钎焊接合材料形成。
Cu基体基板600具有散热性,发挥作为散热基板的功能。
另外,半导体封装体10由框体700覆盖,内部填充有模制树脂800。
半导体封装体10例如以以下述方法制作。
即,将本实施方式的钎焊接合材料载置(焊膏的情况则为涂布)于基板100上,并在其上配置半导体元件200,施加规定载重并使用回流焊装置将它们接合。之后,使用线300将半导体元件200与引线框架400接合。然后,在将安装有半导体元件200的基板100与Cu基体基板600进行钎焊接合后,以框体700覆盖它们。之后,在其内部填充模制树脂800并使其固化,由此制作半导体封装体10。
半导体封装体10内的接合部11,如上所述,使用上述实施方式的钎焊接合材料形成。因此,即使在高温下对于接合部11施加负荷的情况,也可抑制半导体元件200的Ni膜扩散至接合部11内。另外,接合部11因为具有良好的强度,可抑制在其内部产生裂缝。
因此,接合部11可抑制在与半导体元件200的界面发生剥离、接合部11内的裂缝与因其发展而导致的半导体元件200发生剥离、以及两者的剥离现象。
另外,使用上述实施方式的焊膏形成接合部11的情况,可抑制接合部11内产生空隙,因此可形成可靠度更高的接合部11。
另外,使用上述实施方式的钎焊接合材料形成钎焊部500的情况,钎焊部500具有良好的强度,因此可抑制其内部产生裂缝。因此,钎焊部500可长期且效率良好地将从基板100传来的热(来自半导体元件200的放热)释放至Cu基体基板600,可进一步提高半导体封装体10的可靠度。
另外,使用上述实施方式的焊膏形成钎焊部500的情况,可抑制钎焊部500内产生空隙,因此可进一步提升上述散热性。
另外,半导体封装体10为功率半导体封装体的情况也同样。
另外,半导体封装体10不限于上述型态,可在不妨碍其效果的范围内进行各种变更。
·基板与半导体元件的接合方法
如此,上述软钎料合金可用于将基板与半导体元件接合的方法。即,本实施方式包含以下的软钎料合金的使用方法。
一种将基板与半导体元件接合的软钎料合金的使用方法,该软钎料合金包含1.1质量%以上且8质量%以下的Cu、6质量%以上且20质量%以下的Sb、0.01质量%以上且0.5质量%以下的Ni、0.001质量%以上且1质量%以下的Co,且余量由Sn组成。
进而,上述钎焊接合材料(包含焊膏)可用于将基板与半导体元件接合的方法。
[实施例]
以下举出实施例及比较例详述本发明。另外,本发明不限于这些实施例。
A.预成型焊料
使用表1记载的各软钎料合金制作各预成型焊料(6mm×6mm,厚度60μm)。
另外,表1记载的各软钎料合金的Ni/(Cu+Ni)的值依照下式算出,四舍五入至小数第3位。
Ni含量(质量%)/(Cu含量(质量%)+Ni含量(质量%))
[表1]
Sn | Cu | Sb | Ni | Co | Ag | 其他 | Ni/(Cu+Ni) | |
实施例1 | 余量 | 1.1 | 10 | 0.01 | 0.004 | 0.01 | ||
实施例2 | 余量 | 1.1 | 10 | 0.02 | 0.004 | 0.02 | ||
实施例3 | 余量 | 1.1 | 10 | 0.02 | 0.004 | 0.1 | 0.02 | |
实施例4 | 余量 | 1.1 | 10 | 0.02 | 0.004 | 1.5 | 0.02 | |
实施例5 | 余量 | 1.1 | 10 | 0.035 | 0.001 | 2.9 | 0.03 | |
实施例6 | 余量 | 3 | 10 | 0.2 | 0.004 | 0.1 | 0.06 | |
实施例7 | 余量 | 5 | 10 | 0.4 | 0.004 | 0.1 | 0.07 | |
实施例8 | 余量 | 8 | 10 | 0.4 | 0.007 | 0.1 | 0.05 | |
实施例9 | 余量 | 8 | 10 | 0.5 | 0.007 | 0.1 | 0.06 | |
实施例10 | 余量 | 3 | 10 | 0.2 | 0.001 | 0.1 | 0.06 | |
实施例11 | 余量 | 3 | 10 | 0.2 | 0.1 | 0.1 | 0.06 | |
实施例12 | 余量 | 3 | 10 | 0.2 | 0.2 | 0.1 | 0.06 | |
实施例13 | 余量 | 3 | 10 | 0.2 | 0.3 | 0.1 | 0.06 | |
实施例14 | 余量 | 3 | 10 | 0.2 | 1 | 0.1 | 0.06 | |
实施例15 | 余量 | 5 | 6 | 0.2 | 0.005 | 0.1 | 0.04 | |
实施例16 | 余量 | 5 | 15 | 0.2 | 0.005 | 0.1 | 0.04 | |
实施例17 | 余量 | 5 | 20 | 0.2 | 0.005 | 0.1 | 0.04 | |
实施例18 | 余量 | 3 | 10 | 0.2 | 0.004 | 0.1 | Al:0.05 | 0.06 |
实施例19 | 余量 | 3 | 10 | 0.2 | 0.004 | 0.1 | Ti:0.05 | 0.06 |
实施例20 | 余量 | 3 | 10 | 0.2 | 0.004 | 0.1 | Si:0.05 | 0.06 |
实施例21 | 余量 | 3 | 10 | 0.2 | 0.004 | 0.1 | Fe:0.05 | 0.06 |
实施例22 | 余量 | 3 | 10 | 0.2 | 0.004 | 0.1 | Ge:0.05 | 0.06 |
实施例23 | 余量 | 1.1 | 10 | 0.15 | 0.004 | 0.12 | ||
比较例1 | 余量 | 0.5 | 3.0 | - | ||||
比较例2 | 余量 | 5 | - | |||||
比较例3 | 余量 | 10 | - | |||||
比较例4 | 余量 | 1.1 | 10 | 0.02 | 0.004 | 3.0 | 0.02 | |
比较例5 | 余量 | 1.1 | 10 | 0.02 | 0.004 | 5.0 | 0.02 | |
比较例6 | 余量 | 0.8 | 10 | 0.2 | 0.004 | 0.20 | ||
比较例7 | 余量 | 1 | 10 | 0.2 | 0.004 | 0.17 | ||
比较例8 | 余量 | 9 | 10 | 0.2 | 0.004 | 0.02 | ||
比较例9 | 余量 | 1.1 | 10 | 0.02 | 0.02 | |||
比较例10 | 余量 | 1.1 | 10 | 0.05 | 1.1 | 0.04 | ||
比较例11 | 余量 | 5 | 5 | 0.2 | 0.004 | 0.04 | ||
比较例12 | 余量 | 5 | 21 | 0.2 | 0.004 | 0.04 |
(1)Ni侵蚀确认试验
准备以下的用具。
·Si芯片(尺寸:5mm□,厚度:0.3mm,在接合面侧上依序层叠有Ti成膜(0.1μm)与Ni成膜(0.5μm))
·基板(电镀Ni的Cu板,尺寸:20mm□,厚度:1mm,镀Ni的厚度:5μm)
在前述基板上(中央部)载置了涂布助焊剂(产品名称:EC-19S-8,株式会社田村制作所制)并使其干燥而成的各预成型焊料。然后,在各预成型焊料上(中央部)分别载置前述Si芯片。
然后,在以下述条件下将这些进行回流焊,制作具有前述基板、前述Si芯片及将这些接合的接合部的各试验用接合体。
·回流焊条件
使装配载重条件为30g,使用回流焊装置(产品名称:SMT Scope SK-5000,山阳精工株式会社制),根据图2所示的温度分布条件(峰值温度:350℃)进行回流焊。
另外,回流焊中,在氧浓度100ppm的气氛下及大气压下开始加热,回流焊温度到达240℃的时刻开始抽真空,将回流焊装置内的压力减压至100Pa,维持此状态。然后在回流焊温度到达350℃后,维持温度30秒后解除减压,使回流焊装置内的压力回到大气压并进行冷却。将回流焊装置内的压力随着温度分布的变化(以虚线表示)一并显示于图2。
并且,针对各试验用接合体,使用超声波显微镜(产品名称:C-SAM Gen6,NordsonAdvanced Technology公司制),取得从前述Si芯片侧拍摄的接合界面图像(图像A,参照图3的(a))。
并且,在图像A中,可重复观察到前述Si芯片与前述接合部的区域A中,以下述方法算出两者接合而成的区域的面积(面积X)。
即,算出区域A的面积(面积Y)与区域A中的未接合部分(图3的(a)所示的区域A内显示白色的部分)的面积(面积Z),从面积Y中减去面积Z,将所得的值作为面积X。
并且,以算出的面积X除以面积Y,将所得的值作为接合率1。
接着,针对各试验用接合体,使用送风定温恒温器(产品名称:DKN402,YamatoScientific株式会社制),于210℃加热500小时。然后针对加热后的各试验用接合体,以与上述相同的方法算出接合率(接合率2)。
将接合率1与接合率2的差值即未接合部分的增加率作为Ni侵蚀率,根据以下基准进行评价。将结果显示于表2。
◎:Ni侵蚀率小于5%
○:Ni侵蚀率为5%以上且小于10%
△:Ni侵蚀率为10%以上且小于20%
×:Ni侵蚀率为20%以上
(2)剥离发生确认试验
以与上述(1)Ni侵蚀确认试验相同的方法,制作各试验用接合体。然后,针对各试验用接合体,使用超声波显微镜(产品名称:C-SAM Gen6,Nordson Advanced Technology公司制),取得从前述Si芯片侧拍摄到的接合界面图像(图像A,参照图3的(a))与从前述基板侧拍摄到的接合界面图像(图像B,参照图3的(b))。
然后,以下述方法算出在图像A中可重复观察到前述Si芯片与前述接合部的区域A中两者接合的区域的面积、与在图像B中可重复观察到前述接合部与前述基板的区域B中两者接合的区域的面积的总计值(面积X’)。
即,算出区域A的面积及区域B的面积的总计值(面积Y’)以及区域A及区域B中未接合部分(图3的(a)的区域A内及图3的(b)的区域B内显示白色的部分)的面积的总计值(积Z’),从面积Y’中减去面积Z’,将所得到的值设为面积X’。
然后,以算出的面积X’除以面积Y’,将所得到的值设为接合率1’。
接着,使用条件设定为-40℃(15分钟)至200℃(15分钟)的冷热冲击试验装置(产品名称:ES-76LMS,Hitachi Appliances株式会社制),将前述各试验用接合体暴露于重复冷热冲击循环500次的环境下后将其取出。针对该冷热冲击循环后的前述各试验用接合体,以与上述相同的方法算出接合率(接合率2’)。
将接合率1’与接合率2’的差值即未接合部分的增加率作为剥离率,根据以下基准进行评价。将结果显示于表2。
○:剥离率小于10%
△:剥离率为10%以上且小于20%
×:剥离率为20%以上
(3)Si芯片龟裂确认试验
针对上述(2)剥离发生确认试验中进行冷热冲击循环后的各试验用接合体,使用超声波显微镜(产品名称:C-SAM Gen6,Nordson Advanced Technology公司制)观察其表面,确认Si芯片中是否产生龟裂。将其结果(有无龟裂)显示于表2。
〇:无龟裂
×:有龟裂
B.焊膏
调整以下各成分,得到助焊剂。
树脂:KE-604(丙烯酸改性氢化松香荒川化学工业株式会社制)50质量%
活性剂:辛二酸2质量%、丙二酸0.5质量%、二溴丁二醇1质量%
溶剂:二乙二醇单己醚(DEH)38.5质量%
触变剂:HIMAKOU(12-羟基硬脂酸三甘油酯,KF Trading株式会社制)5质量%
添加剂:Irganox 245(受阻酚系抗氧化剂BASF JAPAN株式会社制)3质量%
将11.0质量%的前述助焊剂与89.0质量%的表1记载的各软钎料合金的粉末(粉末粒径20μm至38μm混合,制作实施例及比较例的各焊膏。
(4)空隙产生确认试验
准备与上述(1)Ni侵蚀确认试验中所使用者相同的用具与金属掩模(开口部:3.5mm×3.5mm,厚度:0.2mm)。
使用前述金属掩模在基板上(中央部)印刷各焊膏。接着在印刷完成的各焊膏的表面(中央)上分别载置前述Si芯片。
以与上述(1)Ni侵蚀确认试验相同的条件将这些进行回流焊,制作具有前述基板、前述Si芯片、以及将这些接合的接合部的各试验用接合体。.
然后,从上表面(前述Si芯片侧)以X光检查装置(产品名称:XD7600NT Diamond,Nordson公司制)观察前述各试验用接合体的表面状态,测量前述各试验用接合体的前述Si芯片与接合部重复的区域的面积及接合部中产生的空隙面积。
然后,针对前述各试验用接合体,根据下式算出空隙面积率。将结果显示于表2。
接合部产生的空隙的总面积/前述Si芯片与接合部重复的区域的面积×100(%)
另外,本实施例中,针对空隙面积率成为5%以上者,将其评价判断为×。
[表2]
由以上可知,使用实施例的预成型焊料所形成的接合部,即使在高温负荷的情况下,也可抑制Si芯片的Ni膜扩散至接合部内。另外可知,这样的接合部具有良好的强度,因此可抑制其内部产生裂缝。
因此可知,实施例的预成型焊料,可抑制Si芯片与接合部在界面发生剥离、接合部内的裂缝与以其发展为原因而导致的Si芯片发生剥离、及两者的剥离现象。
另外可知,本实施例的焊膏可抑制使用其所形成的接合部内产生空隙,因此可提供可靠度更高的接合部。
另一方面,使用了虽包含Cu、Sb、Ni、Co及Sn但各合金元素含量在规定范围外的软钎料合金的比较例的预成型焊料及焊膏的情况下,上述试验结果的至少任一项成为×。
因此本发明的软钎料合金、钎焊接合体、焊膏适合用于半导体封装体,尤其是功率半导体封装体。
另外,本实施例中,使用Si芯片作为半导体元件而进行各试验。然而,上述各试验条件中,虽然对于含Si芯片的试验用接合体施加200℃这样的高温,但是呈现良好的结果。因此,由该结果明确得知,即使在实施例中使用下一代功率半导体元件代替Si芯片的情况下,也可发挥相同的效果。
附图标记说明
10 半导体封装体
100 基板
200 半导体元件
300 线
400 引线框架
500 钎焊部
600 Cu基体基板
700 框体
800 模制树脂
Claims (8)
1.一种软钎料合金,其包含1.1质量%以上且8质量%以下的Cu、6质量%以上且20质量%以下的Sb、0.01质量%以上且0.5质量%以下的Ni、0.001质量%以上且1质量%以下的Co,余量由Sn组成。
2.根据权利要求1所述的软钎料合金,其中Cu含量(质量%)及Ni含量(质量%)满足下式(A):
Ni含量/(Cu含量+Ni含量)<0.10···(A)。
3.根据权利要求1或权利要求2所述的软钎料合金,其还包含0.1质量%以上且小于3质量%的Ag。
4.根据权利要求1至权利要求3中任一项所述的软钎料合金,其以总计0.003质量%以上且0.5质量%以下还包含Al、Ti、Si、Fe及Ge中的至少任一者。
5.一种钎焊接合材料,其使用权利要求1至权利要求4中任一项所述的软钎料合金。
6.一种焊膏,其包含由权利要求1至权利要求4中任一项所述的软钎料合金所构成的粉末与助焊剂。
7.一种半导体封装体,其具有基板、半导体元件及将该基板及半导体元件接合的接合部,其中,
所述接合部是使用权利要求5所述的钎焊接合材料所形成的。
8.一种半导体封装体,其具有基板、半导体元件及将该基板及半导体元件接合的接合部,其中,
所述接合部是使用权利要求6所述的焊膏所形成的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021194984A JP7079889B1 (ja) | 2021-11-30 | 2021-11-30 | はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージ |
JP2021-194984 | 2021-11-30 | ||
PCT/JP2022/008701 WO2023100383A1 (ja) | 2021-11-30 | 2022-03-01 | はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116529020A true CN116529020A (zh) | 2023-08-01 |
Family
ID=86500583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280003070.5A Pending CN116529020A (zh) | 2021-11-30 | 2022-03-01 | 软钎料合金、钎焊接合材料、焊膏及半导体封装体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230166363A1 (zh) |
EP (1) | EP4212278A4 (zh) |
CN (1) | CN116529020A (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106001978B (zh) * | 2015-03-24 | 2020-02-07 | 株式会社田村制作所 | 无铅软钎料合金、电子电路基板和电子控制装置 |
JP6275178B2 (ja) * | 2016-03-22 | 2018-02-07 | 株式会社タムラ製作所 | 鉛フリーはんだ合金、電子回路基板および電子制御装置 |
US10456872B2 (en) * | 2017-09-08 | 2019-10-29 | Tamura Corporation | Lead-free solder alloy, electronic circuit substrate, and electronic device |
JP6292342B1 (ja) * | 2017-09-20 | 2018-03-14 | 千住金属工業株式会社 | Cu管及び/又はFe管接合用はんだ合金、プリフォームはんだ、やに入りはんだおよびはんだ継手 |
KR102133765B1 (ko) * | 2017-10-31 | 2020-07-14 | 센주긴조쿠고교 가부시키가이샤 | 납땜 이음 및 납땜 이음의 형성 방법 |
-
2022
- 2022-03-01 CN CN202280003070.5A patent/CN116529020A/zh active Pending
- 2022-03-01 EP EP22758416.6A patent/EP4212278A4/en active Pending
- 2022-09-09 US US17/941,020 patent/US20230166363A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230166363A1 (en) | 2023-06-01 |
EP4212278A1 (en) | 2023-07-19 |
EP4212278A4 (en) | 2023-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8182923B2 (en) | Conductive paste and mounting structure using the same | |
JP6319643B2 (ja) | セラミックス−銅接合体およびその製造方法 | |
US11724341B2 (en) | Lead-free solder alloy, solder joining material, electronic circuit mounting substrate, and electronic control device | |
JP6296370B2 (ja) | アジピン酸、シュウ酸およびアミン成分を有するはんだペースト | |
JP6731037B2 (ja) | 鉛フリーはんだ合金、はんだ接合用材料、電子回路実装基板及び電子制御装置 | |
WO2023100383A1 (ja) | はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージ | |
TWI767059B (zh) | 無鉛焊料合金、電子電路基板及電子控制裝置 | |
JP3752064B2 (ja) | 半田材料及びそれを用いた電子部品 | |
JP6585554B2 (ja) | 鉛フリーはんだ合金、電子回路基板及び電子制御装置 | |
CN116529020A (zh) | 软钎料合金、钎焊接合材料、焊膏及半导体封装体 | |
JP7133739B1 (ja) | 接合部、電子回路基板及び半導体パッケージ | |
JP2014072398A (ja) | 半導体装置及びその製造方法 | |
WO2021045131A1 (ja) | はんだペースト及びはんだ接合体 | |
JP7462751B2 (ja) | はんだペースト | |
JP2023081231A (ja) | はんだ合金、はんだ接合材、ソルダペースト及び接合構造体 | |
JP7241716B2 (ja) | 鉛フリーはんだ合金、はんだ接合用材料、電子回路実装基板及び電子制御装置 | |
JP6420936B1 (ja) | 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 | |
WO2021261502A1 (ja) | フラックス、ソルダペースト、電子回路実装基板及び電子制御装置 | |
JP6856963B2 (ja) | プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体 | |
JP2019195849A (ja) | 鉛フリーはんだ合金、電子回路基板及び電子制御装置 | |
JP6803107B1 (ja) | プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体 | |
JP7474797B2 (ja) | はんだ合金 | |
WO2022210271A1 (ja) | はんだ合金 | |
CN116833616A (zh) | 无铅软钎料合金、焊膏、电子电路安装基板和电子控制装置 | |
JP2022129960A (ja) | フラックス、ソルダペースト、及び、接合構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |