JP7079889B1 - はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージ - Google Patents

Abstract

【課題】 はんだ接合部と半導体素子との界面における両者の剥離を抑制し得るはんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージの提供。【解決手段】Ｃｕを１．１質量％以上８質量％以下と、Ｓｂを６質量％以上２０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上１質量％以下とを含み、残部がＳｎからなる、はんだ合金。【選択図】図１

Description

本発明は、はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージに関する。

電子機器に用いられる半導体パッケージは、接合材を用いて基板上に半導体素子を接合（ダイボンディング）し、更にこれにワイヤボンディング等を行ったものをモールド樹脂等でモールドすることにより作製される。

半導体パッケージに生じる不具合は様々あり、その発生要因の１つとして、半導体素子と基板との接合不良が挙げられる。この接合不良は、接合材を原因とするものが多い。このような接合不良を抑制する接合材として、例えば、以下の特許文献１から３に開示されるはんだ接合材が提案されている。

特許文献１には、半導体素子の繰り返しの発熱によるはんだ部の熱伝導率の低下と、これを起因とするはんだ部の劣化を抑制することを目的として、高温での熱伝導率の低下を抑制し得るはんだ材、具体的には、Ｓｂを、５．０質量％を超えて１０．０質量％以下と、Ａｇを２．０～４．０質量％と、Ｎｉを、０．１～０．４質量％含有し、残部は、Ｓｎ及び不可避不純物からなるはんだ材が開示されている。

特許文献２には、半導体素子の繰り返しの発熱によって生じるはんだ部内のクラックと、これを起因とするはんだ部と基板との剥離を抑制することを目的として、Ｓｂを、５．０質量％を超えて１０．０質量％以下と、Ａｇを２．０～４．０質量％と、Ｎｉを、０．０１～１．０質量％含有し、残部は、Ｓｎ及び不可避不純物からなるはんだ材が溶融されたはんだ接合層と、少なくとも一方がＣｕもしくはＣｕ合金部材である被接合体とを含むはんだ接合部であって、前記はんだ接合層が、前記ＣｕもしくはＣｕ合金部材との界面に、（Ｃｕ，Ｎｉ）_６（Ｓｎ，Ｓｂ）_５を含む第１組織と、（Ｎｉ，Ｃｕ）_３（Ｓｎ，Ｓｂ）_４を含む第２組織とを備えるはんだ接合部が開示されている。

特許文献３には、半導体素子の繰り返しの発熱によるはんだ部の熱伝導率の低下と、これを起因とするはんだ部の劣化を抑制することを目的として、半導体素子と、はんだ材が溶融された接合層を備える半導体装置であって、前記はんだ材が、Ｓｂを、５．０質量％を超えて１０．０質量％以下と、Ａｇを２．０～４．０質量％と、Ｎｉを、０．１～０．４質量％含有し、残部は、Ｓｎ及び不可避不純物からなる半導体装置が開示されている。

特許第６５１６０１３号公報 特許第６６４２８６５号公報 特許第６７７３１４３号公報

ところで、半導体素子、特に、パワー半導体素子の裏面電極には、一般的に、半導体素子側から順にＴｉ及びＮｉ等による薄膜が成膜されている。このＮｉ膜は、パワー半導体素子と接合材（特に、はんだ接合材）との接合のために成膜される。
また、はんだ接合材は、Ｓｎを含むものが多く用いられている。
そのため、パワー半導体素子と基板とのはんだ接合時に、上記Ｎｉ膜と、はんだ接合材に含まれるＳｎとは、Ｎｉ－Ｓｎ金属間化合物を析出し得る。このＮｉ－Ｓｎ金属間化合物は、はんだ接合部とパワー半導体素子との界面に存在し、両者の接合強度を向上させ得る。

ここで、パワー半導体素子、例えば、Ｓｉ素子は、その動作時に自己発熱して高温になる。また、Ｓｉ素子から生じた熱は、はんだ接合部、基板及びパワー半導体パッケージに接する放熱基板を通じて外部に放出されるため、動作時にないＳｉ素子は、冷却状態にある。
そのため、発熱と冷却を繰り返すＳｉ素子に接するはんだ接合部には、繰り返しの熱負荷がかかることとなる。そして、この繰り返しの熱負荷は、はんだ接合部とＳｉ素子との界面に存在するＮｉ－Ｓｎ金属間化合物や、上記Ｎｉ膜の、はんだ接合部内への拡散を促進させる。

上述の通り、上記Ｎｉ膜及びＮｉ－Ｓｎ金属間化合物は、Ｓｉ素子とはんだ接合部との接合強度の向上に寄与する。そのため、これらがはんだ接合部内に拡散すると、両者の接合強度は低下する。また、この拡散が続くと、両者の接合に寄与する組成（成分）が消失することとなるため、その界面にて剥離を引き起こす虞がある。この剥離現象は、パワー半導体パッケージ（本明細書においては、パワー半導体素子を用いる半導体パッケージを意味する。）の信頼性低下にも繋がる。

なお、近年は、更に高い電圧及び大きな電流を扱えるパワー半導体パッケージの需要が増えている。そのため、更に高性能であって更に高い電圧及び大きな電流を扱うことのできるパワー半導体素子、例えばＳｉＣ素子、ＧａＮ素子及びＧａ_２Ｏ_３素子等（以下、「次世代パワー半導体素子」という。）の使用も増加傾向にある。
次世代パワー半導体素子は、Ｓｉ素子よりも耐熱性に優れており、その動作温度も高い。そのため、次世代パワー半導体素子を使用するパワー半導体パッケージにおいては、はんだ接合部に加わる熱も更に上昇する。従って、この場合、上記Ｎｉ膜及びＮｉ－Ｓｎ金属間化合物のはんだ接合部内への拡散と、これを原因とする上記剥離現象は、更に生じ易くなる。

しかし、このような現象については、上記特許文献１から３には、開示も示唆もない。

本発明の目的は、上記課題を解決するものであり、はんだ接合部と半導体素子との界面における両者の剥離を抑制し得るはんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージを提供することである。

本発明のはんだ合金は、Ｃｕを１．１質量％以上８質量％以下と、Ｓｂを６質量％以上２０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上１質量％以下とを含み、残部がＳｎからなる。

前記はんだ合金のＣｕ及びＮｉの含有量は、下記式（Ａ）を満たすことが好ましい。
Ｎｉ／（Ｃｕ＋Ｎｉ）＜０．１ … （Ａ）

前記はんだ合金は、更に０．１質量％以上３質量％未満のＡｇを含むことが好ましい。

前記はんだ合金は、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを合計で０．００３質量％以上０．５質量％以下含むことが好ましい。

本発明のはんだ接合材は、上記はんだ合金を用いる。

また、本発明のソルダペーストは、上記はんだ合金からなる粉末と、フラックスとを含む。

また、本発明の半導体パッケージは、基板と、半導体素子と、当該基板及び半導体素子とを接合する接合部とを有する半導体パッケージであって、前記接合部は、上記はんだ接合材を用いて形成されたものである。

また、本発明の半導体パッケージは、基板と、半導体素子と、当該基板及び半導体素子とを接合する接合部とを有する半導体パッケージであって、前記接合部は、上記ソルダペーストを用いて形成されたものである。

上記半導体パッケージは、パワー半導体パッケージであることが好ましい。

本発明のはんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージは、はんだ接合部と半導体素子との界面における両者の剥離を抑制することができる。

本実施形態に係る半導体パッケージを表わす概略断面図。 実施例及び比較例に係る各試験に用いる試験用接合体の作製時における、リフロー温度条件を表す温度プロファイル。 実施例及び比較例に係る各試験用接合体を超音波顕微鏡を用いて撮影した画像の一例であり、（ａ）はＳｉチップ側から撮影した接合界面画像（画像Ａ）を、（ｂ）は基板側から撮影した接合界面画像（画像Ｂ）を表わす。

以下、本発明のはんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージの一実施形態について詳細に説明する。なお、本発明がこれらの実施形態に限定されないことは、もとよりである。

１．はんだ合金
本発明のはんだ合金は、Ｃｕを１．１質量％以上８質量％以下と、Ｓｂを６質量％以上２０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上１質量％以下とを含み、残部がＳｎからなる。

本実施形態のはんだ合金は、Ｃｕを１．１質量％以上８質量％以下含むことにより、形成されるはんだ接合部内にＳｎ、Ｎｉ及びＣｏとの金属間化合物、例えば、Ｃｕ_６Ｓｎ_５金属間化合物、（Ｃｕ，Ｎｉ）_６Ｓｎ_５金属間化合物、（Ｃｕ，Ｃｏ）_６Ｓｎ_５金属間化合物及び（Ｃｕ，Ｃｏ，Ｎｉ）_６Ｓｎ_５金属間化合物等を析出させることができる。

これらの金属間化合物のうち、（Ｃｕ，Ｎｉ）_６Ｓｎ_５金属間化合物、（Ｃｕ，Ｃｏ）_６Ｓｎ_５金属間化合物及び（Ｃｕ，Ｃｏ，Ｎｉ）_６Ｓｎ_５金属間化合物（以下、これらを纏めて「Ｃｕ、Ｎｉ、Ｃｏ系金属間化合物」という。）は、はんだ接合時に、半導体素子とはんだ接合部との界面及びその付近に析出し易く、これらの金属間化合物が、半導体素子とはんだ接合部との界面における剥離現象の抑制に寄与し得ると推察される。

即ち、上述のように、半導体素子、特にパワー半導体素子の裏面電極に成膜されるＮｉ膜は、パワー半導体素子から繰り返し受ける熱負荷により、はんだ接合部内に拡散し易くなる。半導体素子と基板とのはんだ接合時に、上記Ｎｉ膜とはんだ合金に含まれるＳｎにより析出されるＮｉ－Ｓｎ金属間化合物も同様である。
なお、パワー半導体素子の種類によっては、上記Ｎｉ膜上に、更にＡｇやＡｕからなる薄膜を成膜されるものも存在する。しかし、Ａｇ、Ａｕとも、はんだ接合部内に拡散し易い元素であることから、これらの薄膜の存在によって上記Ｎｉ膜の拡散を抑制することは難しい。

一方、上記Ｎｉ膜は、パワー半導体素子とはんだ接合部との接合強度に寄与するものである。即ち、Ｎｉ膜よりもパワー半導体素子側に成膜されるＴｉ膜は、はんだ合金に含まれるＳｎとは金属間化合物を析出し難い。そのため、パワー半導体素子とはんだ接合部との接合を容易にするために、上記Ｎｉ膜が成膜される。

従って、上記Ｎｉ膜やＮｉ－Ｓｎ金属間化合物がはんだ接合部内に拡散すればするほど、パワー半導体素子とはんだ接合部との接合強度は一層低下する。そして、最終的には、パワー半導体素子とはんだ接合部との界面において、剥離現象が生じ得る。
なお、上記Ｔｉ膜は、パワー半導体素子の作製条件によっては酸化状態（ＴｉＯ_２膜）となっているものもある。ＴｉＯ_２膜は、Ｔｉ膜よりも更にＳｎとの金属間化合物を析出し難い。そのため、この場合、上記剥離現象は更に生じ易くなる。

しかし、本実施形態のはんだ合金は、上述の通り、形成されるはんだ接合部内に、Ｎｉ－Ｓｎ金属間化合物に代わって、Ｃｕ、Ｎｉ、Ｃｏ系金属間化合物を析出する。これらの金属間化合物は、はんだ接合時に半導体素子とはんだ接合部との界面及びその付近に析出し易く、また、微細な構造を有する。そのため、上記Ｎｉ膜のはんだ接合部内への拡散が抑制されるものと推察される。そして、これにより、半導体素子とはんだ接合部との界面における剥離現象の抑制を実現し得ると推察される。

また、上述するパワー半導体素子の発熱と冷却の繰り返しは、パワー半導体素子に接するはんだ接合部に繰り返しの冷熱負荷をかける。この冷熱負荷は、はんだ接合部の熱疲労、冷熱疲労を引き起こすと共に、はんだ接合部に応力を生じさせる。この応力は、はんだ接合部内のクラック発生の原因となる。また、繰り返し生じる応力は、発生したクラックの進展を促進させ、最終的に、パワー半導体素子の剥離を引き起こす。このクラックは、特に２００℃以上の高温動作環境下において生じ易い。
しかし、本実施形態のはんだ合金は、上述の通り、はんだ接合部内にＣｕ_６Ｓｎ_５金属間化合物を析出させる。
この金属間化合物は、はんだ接合部の強度向上に寄与するものであり、本実施形態のはんだ合金は、この金属間化合物をバランスよくはんだ接合部内に析出させることができる。そのため、本実施形態のはんだ合金は、高温動作環境下においても、はんだ接合部内のクラック発生とその進展を抑制でき、これを原因とする半導体素子の剥離現象の発生を抑制することもできる。また、上述の通り、Ｃｕ、Ｎｉ、Ｃｏ系金属間化合物は微細な構造を有するため、この効果の実現にも寄与することができる。

なお、上述の通り、次世代パワー半導体素子の発熱量や温度は、パワー半導体よりも更に高い。そのため、上述するＮｉ膜等のはんだ接合部内への拡散も更に生じ易くなり、また、はんだ接合部内のクラックも更に生じ易くなる。
しかし、本実施形態のはんだ合金は、上述の通り、形成されるはんだ接合部内にＣｕ、Ｎｉ、Ｃｏ系金属間化合物やＣｕ_６Ｓｎ_５金属間化合物をバランスよく析出し得る。そのため、次世代パワー半導体素子を使用する場合においても、上記Ｎｉ膜のはんだ接合部内への拡散と、これによる半導体素子とはんだ接合部との界面における剥離現象を抑制し得る。また、上記はんだ接合部内のクラック発生と、その進展による半導体素子の剥離現象も抑制し得る。

好ましいＣｕの含有量は、１．５質量％以上７質量％以下、２質量％以上６．５質量％以下である。更に好ましいＣｕの含有量は、３質量％以上６質量％以下、３質量％以上４質量％以下である。Ｃｕの含有量をこの範囲とすることで、上記Ｎｉ膜のはんだ接合部内への拡散抑制に更に寄与でき、また、はんだ接合部の強度を更に向上させることができる。

また、本実施形態のはんだ合金は、Ｓｂを６質量％以上２０質量％以下含むことにより、はんだ接合部内におけるＳｂの固溶強化を向上させるとともに、当該はんだ接合部内にＳｂＳｎ金属間化合物（例えば、Ｓｂ_２Ｓｎ_３金属間化合物）を析出させることができる。これにより、はんだ接合部の強度を向上させ、上述するはんだ接合部内でのクラック発生、特に高温動作環境下におけるクラック発生と、その進展による半導体素子の剥離の発生を抑制することができる。

好ましいＳｂの含有量は、６質量％以上１５質量％以下、７質量％以上１５質量％以下、７質量％以上１４質量％以下である。更に好ましいＳｂの含有量は、８質量％以上１３質量％以下、９質量％以上１２質量％以下、１０質量％以上１１質量％以下である。Ｓｂの含有量をこの範囲とすることで、はんだ接合部内の上記Ｓｂの固溶強化を更に向上させ、また、上記金属間化合物をバランスよく析出させることができ、はんだ接合部の強度を更に向上させることができる。

また、本実施形態のはんだ合金は、Ｎｉを０．０１質量％以上０．５質量％以下含むことにより、上述のように、はんだ接合部内にＳｎ、Ｃｕ、Ｃｏとの金属間化合物、例えば、（Ｃｕ，Ｎｉ）_６Ｓｎ_５金属間化合物及び（Ｃｕ，Ｃｏ，Ｎｉ）_６Ｓｎ_５金属間化合物を析出させることができる。これらの金属間化合物は、上述するように、半導体素子とはんだ接合部との界面における剥離現象の抑制に寄与し得ると推察される。また、これらの金属間化合物は微細な構造を有するため、はんだ接合部内に発生するクラックの進展抑制効果にも寄与し得る。

好ましいＮｉの含有量は、０．０２質量％以上０．４質量％以下、０．０２５質量％以上０．３５質量％以下、０．０３質量％以上０．３質量％以下である。更に好ましいＮｉの含有量は、０．０３５質量％以上０．２質量％以下である。Ｎｉの含有量をこの範囲とすることで、上記Ｎｉ膜のはんだ接合部内への拡散を更に抑制することができる。

また、本実施形態のはんだ合金は、Ｃｏを０．００１質量％以上１質量％以下含むことにより、上述のように、はんだ接合部内にＳｎ、Ｎｉ、Ｃｕとの金属間化合物、例えば、（Ｃｕ，Ｃｏ）_６Ｓｎ_５金属間化合物及び（Ｃｕ，Ｃｏ，Ｎｉ）_６Ｓｎ_５金属間化合物を析出させることができる。
これらの金属間化合物は、上述するように、半導体素子とはんだ接合部との界面における剥離現象の抑制に寄与し得ると推察される。また、これらの金属間化合物は微細な構造を有するため、はんだ接合部内に発生するクラック進展の抑制効果にも寄与し得る。

好ましいＣｏの含有量は、０．００２質量％以上０．９質量％以下、０．００３質量％以上０．８質量％以下、０．００４質量％以上０．８質量％以下である。更に好ましいＣｏの含有量は、０．００５質量％以上０．６質量％以下である。特に好ましいＣｏの含有量は、０．００６質量％以上０．５質量％以下、０．００７質量％以上０．４質量％以下、０．００７質量％以上０．３質量％以下である。Ｃｏの含有量をこの範囲とすることで、上記Ｎｉ膜のはんだ接合部内への拡散を更に抑制することができる。

このように、本実施形態のはんだ合金は、Ｓｎを含むはんだ合金にＣｕ、Ｎｉ及びＣｏを所定量添加することにより、はんだ接合部内にＣｕ、Ｎｉ、Ｃｏ系金属間化合物を析出させることができる。
そして、上記Ｎｉ膜のはんだ接合部内への拡散抑制は、これらの金属間化合物の析出及びそのバランスによって実現し得るものと推察される。
また、これらの金属間化合物は、微細な構造を有する。そのため、これらの金属間化合物の析出バランスにより、はんだ接合部内にクラックが発生した場合においても、その進展を抑制し得ると考えられる。

また、本実施形態のはんだ合金は、Ｓｎを含むはんだ合金に、Ｃｕ及びＳｂを所定量添加することにより、はんだ接合部内にＳｎ、Ｃｕ、Ｓｂの金属間化合物として、Ｃｕ_６Ｓｎ_５金属間化合物及びＳｂＳｎ金属間化合物を析出させることができる。
そして、上述するはんだ接合部のクラック発生抑制効果は、これらの金属間化合物の析出及びそのバランスによって実現し得るものと推察される。

このように、本実施形態のはんだ合金は、半導体素子とはんだ接合部との界面における剥離現象の抑制と、はんだ接合部内に発生するクラックとその進展による半導体素子の剥離現象の抑制とを実現し得る。
また、本実施形態のはんだ合金は、上述のようにはんだ接合部が良好な強度を有するため、はんだ接合部と半導体素子との界面において生じる応力を起因とする半導体素子自体のクラック発生も抑制することができる。

従って、本実施形態のはんだ合金は、半導体素子、特に次世代パワー半導体素子を含むパワー半導体素子と基板との接合に好適に用いることができる。
なお、本実施形態のはんだ合金は、半導体素子と基板との接合以外の用途、即ち、被接合材同士の（はんだ）接合にも好適に用いることができる。この用途としては、例えば、半導体パッケージ内の基板と放熱基板との接合や、基板（電子回路基板）と電子部品（特に、高い耐熱性を有する電子部品）との接合等が挙げられる。

また、本実施形態のはんだ合金のＣｕ及びＮｉの含有量は、下記式（Ａ）を満たすことが好ましい。
Ｎｉ／（Ｃｕ＋Ｎｉ）＜０．１ … （Ａ）
本実施形態のはんだ合金が、この範囲でＣｕ及びＮｉを含有する場合、上記Ｎｉ膜のはんだ接合部内への拡散を更に抑制することができる。また、この場合、はんだ接合部内に発生するクラックとその進展による半導体素子の剥離抑制効果を更に向上し得る。
なお、本実施形態のはんだ合金のＣｕ及びＮｉの含有量は、下記式（Ａ’）を満たすことが更に好ましい。
０．０３＜Ｎｉ／（Ｃｕ＋Ｎｉ）＜０．０９ … （Ａ’）
なお、上記式（Ａ）及び（Ａ’）については、小数第３位を四捨五入して算出する。

また、本実施形態のはんだ合金は、更にＡｇを０．１質量％以上３質量％未満含むことができる。この場合、はんだ接合部内にＡｇ_３Ｓｎ金属間化合物を析出させ、はんだ接合部内の残留応力を低減させることができる。また、これにより、はんだ接合部の機械的強度を向上させることができる。
また、このようなはんだ合金をソルダぺーストに用いる場合、そのボイド発生抑制効果を向上させることができる。

好ましいＡｇの含有量は、０．２質量％以上２．９質量％以下、０．２質量％以上２．５質量％以下、０．２質量％以上２質量％以下である。更に好ましいＡｇの含有量は、０．５質量％以上１．５質量％以下である。Ａｇの含有量をこの範囲とすることで、はんだ接合部の機械的強度を更に向上させることができる。

また、本実施形態のはんだ合金には、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含有させることができる。この場合、はんだ接合部の強度を更に向上させることができる。
Ａｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかの合計含有量は、０．００３質量％以上０．５質量％以下であることが好ましく、０．００５質量％以上０．３質量％以下であることが更に好ましい。これらの合計含有量をこの範囲内とすることで、はんだ接合部の強度を更に向上させることができる。
なお、本実施形態のはんだ合金は、その残部がＳｎからなる。なお、当該はんだ合金には、当然ながら不可避不純物が含まれる。

２．はんだ接合材
本実施形態のはんだ接合材は、上述する実施形態のはんだ合金を用いたものであり、例えば、以下のものが挙げられる。

・ソルダプリフォーム
ソルダプリフォームとしては、シート状のものであればよく、その形状は問わない。例えば、ディスク状、角状、テープ状等のものを使用することができる。また、前記ソルダプリフォームの作製にあたっては、例えば、上述する実施形態のはんだ合金からなるインゴットを圧延機を用いて圧延する方法等、公知の作製方法を用いることができる。前記ソルダプリフォームの形状、大きさ及び厚みは、使用する基板、半導体素子等の種類等によって適宜調整し得る。好ましいその厚みは、１０μｍ以上５００μｍ以下であり、更に好ましいその厚みは、３０μｍ以上３００μｍ以下である。

また、前記ソルダプリフォームの表面に後述するフラックスを塗布してはんだ接合を行うこともできる。また、ソルダプリフォームの表面に有機酸等を予めフラックスコートしてはんだ接合を行うこともできる。更には、当該ソルダプリフォームは、例えば、還元性雰囲気のギ酸リフローや水素リフロー等を用いてはんだ接合を行うこともできる。

・はんだ接合層を有する接合材
はんだ接合層を有する接合材としては、例えば、以下の構造を有する接合材が挙げられる。
即ち、前記はんだ接合層を有する接合材は、例えば、強化層と、はんだ層とを有する。このはんだ層は、前記強化層の上面及び下面に熱間圧延方法等を用いて積層される。前記はんだ層は、上述する実施形態のはんだ合金を用いて形成される。
また、前記強化層は、コア基材を有する。このコア基材は、例えば、ＣｕＭｏ、Ｍｏ等からなる。なお、必要に応じ、当該コア基材の両面に金属層を設けてもよい。この金属層としては、例えば、Ｎｉ、Ｓｎ、Ｃｕ、Ａｕ及びＡｇの少なくともいずれかからなる層や、これらの合金元素由来の金属間化合物を有する層や、これらの組み合わせであってよい。前記金属層は、例えば、めっき処理等により形成される。

・ソルダペースト
本実施形態のソルダペーストについては、以下の３．にて詳述する。

なお、本実施形態のはんだ接合材は、ソルダプリフォーム、後述するソルダペースト以外にも、半導体素子、特に、パワー半導体素子と基板との接合に用いることができるものであれば、どのような態様であってもよい。

そして、本実施形態のはんだ接合材は、上述する実施形態のはんだ合金を用いるため、上述するＮｉ膜のはんだ接合部内への拡散を抑制することができ、また、はんだ接合部内のクラック発生とその進展を抑制することができる。そのため、本実施形態のはんだ接合材は、半導体素子とはんだ接合部との界面における剥離現象と、はんだ接合部内のクラック進展を原因とする半導体素子の剥離現象と、両方の剥離現象の発生を抑制することができる。
また、本実施形態のはんだ接合材は、はんだ接合部が良好な強度を有するため、はんだ接合部と半導体素子との界面において生じる応力を起因とする半導体素子自体のクラック発生も抑制することができる。

従って、本実施形態のはんだ接合材は、半導体素子、特に次世代パワー半導体素子を含むパワー半導体素子と基板との接合に好適に用いることができる。
なお、本実施形態のはんだ接合材は、半導体素子と基板との接合以外の用途、即ち、被接合材同士の（はんだ）接合にも好適に用いることができる。この用途としては、例えば、半導体パッケージ内の基板と放熱基板との接合や、基板（電子回路基板）と電子部品（特に高い耐熱性を有する電子部品）との接合等が挙げられる。

３．ソルダペースト
本実施形態のソルダペーストは、例えば、上述する実施形態のはんだ合金を粉末状にしたもの（はんだ合金からなる粉末）と、フラックスとを混練し、ペースト状にすることにより作製される。

前記はんだ合金からなる粉末は、上述する実施形態のはんだ合金を公知の方法で粉末状とすることにより得られる。前記はんだ合金からなる粉末の粒径（動的光散乱法により測定）は、例えば、１μｍ以上４０μｍ以下とすることができる。また、この粒径を５μｍ以上３５μｍ以下、１０μｍ以上３０μｍ以下としてもよい。

また前記フラックスとしては、例えば、樹脂と、チクソ剤と、活性剤と、溶剤とを含むフラックスが用いられる。

前記樹脂としては、例えば、ロジン系樹脂；アクリル酸、メタクリル酸、アクリル酸の各種エステル、メタクリル酸の各種エステル、クロトン酸、イタコン酸、マレイン酸、無水マレイン酸、マレイン酸のエステル、無水マレイン酸のエステル、アクリロニトリル、メタクリロニトリル、アクリルアミド、メタクリルアミド、塩化ビニル、酢酸ビニル等の少なくとも１種のモノマーを重合してなるアクリル樹脂；エポキシ樹脂；フェノール樹脂等が挙げられる。これらは、単独でまたは複数を組合せて用いることができる。

前記ロジン系樹脂としては、例えば、トール油ロジン、ガムロジン、ウッドロジン等のロジン類；水添ロジン（部分水添、完全水添）、重合ロジン、不均一化ロジン、アクリル酸変性ロジン、マレイン酸変性ロジン、ホルミル化ロジン等のロジン系変性樹脂；並びにこれらの誘導体等が挙げられる。これらは、単独でまたは複数を組合せて使用することができる。

前記樹脂の酸価は、例えば、１０ｍｇＫＯＨ／ｇ以上２５０ｍｇＫＯＨ／ｇ以下とすることができる。また、前記樹脂の配合量は、例えば、フラックス全量に対して１０質量％以上９０質量％以下とすることができる。

前記チクソ剤としては、例えば、硬化ひまし油、ビスアマイド系チクソ剤（飽和脂肪酸ビスアマイド、不飽和脂肪酸ビスアマイド、芳香族ビスアマイド等）、ジメチルジベンジリデンソルビトール等が挙げられる。これらは、単独でまたは複数を組合せて使用することができる。前記チクソ剤の配合量は、例えば、フラックス全量に対して３質量％以上１５質量％以下とすることができる。

前記活性剤としては、例えば、有機酸、ハロゲンを含む化合物、アミン系活性剤等が挙げられる。これらは、単独でまたは複数を組合せて使用することができる。

有機酸としては、例えば、モノカルボン酸、ジカルボン酸、その他の有機酸が挙げられる。

モノカルボン酸としては、例えば、プロピオン酸、酪酸、吉草酸、カプロン酸、エナント酸、カプリン酸、ラウリル酸、ミリスチン酸、ペンタデシル酸、パルミチン酸、マルガリン酸、ステアリン酸、ツベルクロステアリン酸、アラキジン酸、ベヘン酸、リグノセリン酸、グリコール酸等が挙げられる。

ジカルボン酸としては、例えば、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ドデカン二酸、エイコサン二酸、フマル酸、マレイン酸、酒石酸、ジグリコール酸、１，４－シクロヘキサンジカルボン酸等が挙げられる。

その他の有機酸としては、例えば、ダイマー酸、レブリン酸、乳酸、アクリル酸、安息香酸、サリチル酸、アニス酸、クエン酸、ピコリン酸、アントラニル酸等が挙げられる。

ハロゲンを含む化合物としては、例えば、非解離性のハロゲン化合物（非解離型活性剤）及び解離性のハロゲン化合物（解離型活性剤）が挙げられる。
非解離型活性剤としては、ハロゲン原子が共有結合により結合した非塩系の有機化合物が挙げられる。当該有機化合物は、例えば、塩素化物、臭素化物、ヨウ素化物、フッ化物のように塩素、臭素、ヨウ素、フッ素の各単独元素が共有結合した化合物でもよく、また２以上の異なるハロゲン原子が共有結合で結合した化合物でもよい。また当該有機化合物は、水性溶媒に対する溶解性を向上させるために、例えばハロゲン化アルコールのように水酸基等の極性基を有することが好ましい。

アミン系活性剤としては、例えば、アミン類、アミン塩類、アミノ酸類、アミド系化合物等が挙げられる。

前記活性剤の配合量は、フラックス全量に対して５質量％以上１５質量％以下とすることができる。また、その配合量を、フラックス全量に対して７質量％以上１３質量％以下や、９質量％以上１１質量％以下とすることもできる。

前記溶剤としては、例えば、アルコール系、ブチルセロソルブ系、グリコールエーテル系、エステル系等が挙げられる。これらは、単独でまたは複数を組合せて使用することができる。
前記溶剤の配合量は、フラックス全量に対して２０質量％以上５０質量％以下とすることができる。また、その配合量を、フラックス全量に対して２０質量％以上４０質量％以下や、３５質量％以上４０質量％以下とすることもできる。

前記フラックスには、酸化防止剤を配合することができる。この酸化防止剤としては、例えば、ヒンダードフェノール系酸化防止剤、フェノール系酸化防止剤、ビスフェノール系酸化防止剤、ポリマー型酸化防止剤等が挙げられる。これらの中でも特にヒンダードフェノール系酸化防止剤が、好ましく用いられる。
前記酸化防止剤の種類はこれらに限定されるものではなく、またその配合量も特に限定されるものではない。その一般的な配合量は、フラックス全量に対して０．５質量％から５質量％程度である。

前記フラックスには、更につや消し剤、消泡剤等の添加剤を加えてもよい。この添加剤の配合量は、フラックス全量に対して１０質量％以下とすることができ、また、５質量％以下とすることもできる。

本実施形態のソルダペーストを作製する場合の、前記はんだ合金からなる粉末とフラックスとの配合比（質量％）は、はんだ合金からなる粉末：フラックスの比で６５：３５から９５：５とすることができる。また、例えば、その配合比を、８５：１５から９３：７や、８７：１３から９２：８とすることもできる。

本実施形態のソルダペーストを用いて半導体素子と基板とを接合する場合、上述する半導体素子とはんだ接合部との界面における剥離現象と、はんだ接合部内のクラックとその進展による半導体素子の剥離現象と、両方の剥離現象の発生を抑制することができる。また、本実施形態のソルダペーストは、はんだ接合部内のボイド発生を抑制することができるため、更に信頼性の高いはんだ接合部を提供することができる。
また、上述の通り、本実施形態のソルダペーストは、半導体素子と基板の接合以外の用途にも、好適に用いることができる。

・半導体パッケージ
本実施形態のはんだ合金、はんだ接合材及びソルダペーストを用いて作製される半導体パッケージの一例を、図１を用いて説明する。
半導体パッケージ１０は、基板１００と、接合部１１と、半導体素子２００と、ワイヤ３００と、リードフレーム４００と、はんだ部５００と、Ｃｕベース基板６００と、筐体７００と、モールド樹脂８００とを有する。半導体素子２００の裏面電極には、半導体素子２００側から順にＴｉ膜及びＮｉ膜が成膜されている（図示せず）。
接合部１１は、本実施形態のはんだ接合材（ソルダペーストを含む。）を用いて形成される。接合部１１は、基板１００と半導体素子２００とを接合するものであって、基板１００と半導体素子２００とに挟着されている。
基板１００は、例えばＣｕ基板、両面にＣｕ層を有するＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板や、両面にＡｌ層を有するＤＢＡ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ａｌｕｍｉｎｕｍ）基板が好ましく用いられる。
半導体素子２００の種類は特に限定されない。また半導体素子２００として、Ｓｉ素子や次世代パワー半導体素子を使用してもよい。
ワイヤ３００は、半導体素子２００表面に形成された電極（図示せず）と、リードフレーム４００とを電気的に接続するものである。
はんだ部５００は、Ｃｕベース基板６００と基板１００とを接合するものである。はんだ部５００も、本実施形態のはんだ接合材を用いて形成することができる。
Ｃｕベース基板６００は、放熱性を有するものであり、放熱基板としての役割を果たす。
また半導体パッケージ１０は筐体７００で覆われており、内部にモールド樹脂８００が充填されている。

半導体パッケージ１０は、例えば以下の方法にて作製される。
即ち、基板１００上に本実施形態のはんだ接合材を載置（ソルダペーストの場合は、塗布）し、その上に半導体素子２００を配置し、所定の荷重をかけてリフロー装置を用いてこれらを接合する。その後、ワイヤ３００を用いて半導体素子２００とリードフレーム４００とを接合する。次いで、半導体素子２００が実装された基板１００とＣｕベース基板６００とをはんだ接合の上、筐体７００でこれらを覆う。その後、その内部にモールド樹脂８００を充填し、これを硬化させることにより、半導体パッケージ１０が作製される。

半導体パッケージ１０内の接合部１１は、上述の通り、上述する実施形態のはんだ接合材を用いて形成される。そのため、接合部１１に高い温度が負荷される場合においても、半導体素子２００のＮｉ膜の接合部１１内への拡散を抑制できる。また、接合部１１は、良好な強度を有するため、その内部でのクラックの発生を抑制することができる。
このため、接合部１１は、半導体素子２００との界面における剥離の発生と、接合部１１内におけるクラックとその進展を原因とした半導体素子２００の剥離の発生と、両方の剥離現象を抑制することができる。
また、接合部１１を上述する実施形態のソルダペーストを用いて形成する場合、接合部１１内でのボイド発生を抑制することができるため、更に信頼性の高い接合部１１とすることができる。

また、はんだ部５００を上述する実施形態のはんだ接合材を用いて形成する場合、はんだ部５００は、良好な強度を有するため、その内部でのクラックの発生を抑制することができる。このため、はんだ部５００は、基板１００から伝わる熱（半導体素子２００の発熱由来）を長時間且つ効率よくＣｕ基板６００に放出することができ、半導体パッケージ１０の信頼性を更に高めることができる。
また、はんだ部５００を上述する実施形態のソルダペーストを用いて形成する場合、はんだ部５００内でのボイド発生を抑制することができるため、上述する放熱性を更に向上することができる。
なお、半導体パッケージ１０がパワー半導体パッケージである場合も、同様である。

なお、半導体パッケージ１０は上記形態に限定されるものではなく、その効果を阻害しない範囲において種々の変更が可能である。

以下、実施例及び比較例を挙げて本発明を詳述する。なお、本発明はこれらの実施例に限定されるものではない。

Ａ．ソルダプリフォーム
表１に記載の各はんだ合金を用い、各ソルダプリフォーム（６ｍｍ×６ｍｍ、厚み６０μｍ）を作製した。
なお、表１に記載の各はんだ合金のＮｉ／（Ｎｉ＋Ｃｕ）の値は、小数第３位を四捨五入して算出した。

（１）Ｎｉ喰われ確認試験
以下の用具を用意した。
・Ｓｉチップ（サイズ：５ｍｍ□、厚み：０．３ｍｍ、接合面側にＴｉ成膜（０．１μｍ）とＮｉ成膜（０．５μｍ）が順次積層されているもの）
・基板（電解ＮｉメッキＣｕ板、サイズ：２０ｍｍ□、厚み：１ｍｍ、Ｎｉメッキの厚み：５μｍ）
前記基板上（中央部）に、フラックス（製品名：ＥＣ－１９Ｓ－８、（株）タムラ製作所製）を塗布乾燥した各ソルダプリフォームを載置した。そして、各ソルダプリフォーム上（中央部）に前記Ｓｉチップをそれぞれ載置した。
そして、これらを以下の条件下でリフローし、前記基板と、前記Ｓｉチップと、これらを接合する接合部を有する各試験用接合体を作製した。

・リフロー条件
マウント荷重条件を３０ｇとし、リフロー装置（製品名：ＳＭＴ Ｓｃｏｐｅ ＳＫ－５０００、山陽精工（株）製）を用いて、図２に示す温度プロファイル条件（ピーク温度：３５０℃）に基づき、リフローを行った。
なお、リフローにおいては、酸素濃度１００ｐｐｍの雰囲気下及び大気圧下で加熱を開始し、リフロー温度が２４０℃に到達した時点で真空引きを開始し、リフロー装置内の圧力を１００Ｐａまで減圧し、これを維持した。そしてリフロー温度が３５０℃に到達した後、３０秒間温度を維持した後に減圧を解除し、リフロー装置内の圧力を大気圧まで戻し冷却を行った。温度プロファイルに伴うリフロー装置内の圧力の変化（点線で表示）を併せて図２に示す。

そして、各試験用接合体について、超音波顕微鏡（製品名：Ｃ－ＳＡＭ Ｇｅｎ６、ノードソン・アドバンスト・テクノロジー社製）を用いて、前記Ｓｉチップ側から撮影した接合界面画像（画像Ａ、図３（ａ）参照）を取得した。
そして、画像Ａ上、前記Ｓｉチップと前記接合部が重複して見える領域Ａのうち、両者が接合している領域の面積（面積Ｘ）を以下の方法にて算出した。
即ち、領域Ａの面積（面積Ｙ）と、領域Ａにおける未接合部分（図３（ａ）に示す領域Ａ内で白色を示す部分）の面積（面積Ｚ）とを算出し、面積Ｙから面積Ｚを引いた値を面積Ｘとした。
そして、算出した面積Ｘを面積Ｙにて割った値を接合率１とした。

次いで、各試験用接合体について、送風定温恒温器（製品名：ＤＫＮ４０２、ヤマト科学（株）製）を用い、２１０℃で５００時間加熱した。そして加熱後の各試験用接合体について、上記と同様の方法で接合率（接合率２）を算出した。
接合率１と接合率２との差分、即ち未接合部分の増加率をＮｉ喰われ率として、以下の基準に基づき評価した。その結果を表２に示す。
◎：Ｎｉ喰われ率が５％未満
○：Ｎｉ喰われ率が５％以上１０％未満
△：Ｎｉ喰われ率が１０％以上２０％未満
×：Ｎｉ喰われ率が２０％以上

（２）剥離発生確認試験
上記（１）Ｎｉ喰われ確認試験と同様の方法にて、各試験用接合体を作製した。そして、各試験用接合体について、超音波顕微鏡（製品名：Ｃ－ＳＡＭ Ｇｅｎ６、ノードソン・アドバンスト・テクノロジー社製）を用いて、前記Ｓｉチップ側から撮影した接合界面画像（画像Ａ、図３（ａ）参照）と、前記基板側から撮影した接合界面画像（画像Ｂ、図３（ｂ）参照）とを取得した。
そして、画像Ａ上で前記Ｓｉチップと前記接合部とが重複して見える領域Ａのうち両者が接合している領域の面積と、画像Ｂ上で前記接合部と前記基板とが重複して見える領域Ｂのうち両者が接合している領域の面積との合計値（面積Ｘ’）を以下の方法にて算出した。
即ち、領域Ａの面積及び領域Ｂの面積の合計値（面積Ｙ’）と、領域Ａ及び領域Ｂにおける未接合部分（図３（ａ）の領域Ａ内及び図３（ｂ）の領域Ｂ内において白色を示す部分）の面積の合計値（面積Ｚ’）とを算出し、面積Ｙ’から面積Ｚ’を引いた値を面積Ｘ’とした。
そして、算出した面積Ｘ’を面積Ｙ’にて割った値を接合率１’とした。
次いで、－４０℃（１５分間）から２００℃（１５分間）の条件に設定した冷熱衝撃試験装置（製品名：ＥＳ－７６ＬＭＳ、日立アプライアンス（株）製）を用い、冷熱衝撃サイクルを５００サイクル繰り返す環境下に前記各試験用接合体を晒した後これを取り出した。この冷熱衝撃サイクル後の前記各試験用接合体について、上記と同様の方法で接合率（接合率２’）を算出した。
接合率１’と接合率２’との差分、即ち未接合部分の増加率を剥離率として、以下の基準に基づき評価した。その結果を表２に示す。
○：剥離率が１０％未満
△：剥離率が１０％以上２０％未満
×：剥離率が２０％以上

（３）Ｓｉチップ亀裂確認試験
上記（２）剥離発生確認試験で冷熱衝撃サイクルを行った後の各試験用接合体について、その表面を超音波顕微鏡（製品名：Ｃ－ＳＡＭ Ｇｅｎ６、ノードソン・アドバンスト・テクノロジー社製）を用いて観察し、Ｓｉチップに亀裂が生じているかどうかを確認した。その結果（亀裂の有無）を表２に示す。
〇：亀裂なし
×：亀裂あり

Ｂ．ソルダペースト
以下の各成分を調整し、フラックスを得た。
樹脂：ＫＥ－６０４（アクリル変性水添ロジン 荒川化学工業（株）製） ５０質量％
活性剤：スベリン酸 ２質量％、マロン酸 ０．５質量％、ジブロモブテンジオール １質量％
溶剤：ジエチレングリコールモノヘキシルエーテル（ＤＥＨ） ３８．５質量％
チクソ剤：ヒマコウ（１２－ヒドロキシステアリン酸トリグリセライド ケイエフ・トレーディング（株）製） ５質量％
添加剤：イルガノックス２４５（ヒンダードフェノール系酸化防止剤 ＢＡＳＦジャパン（株）製） ３質量％
前記フラックス１１．０質量％と、表１に記載の各はんだ合金の粉末（粉末粒径２０μｍから３８μｍ）８９．０質量％とを混合し、実施例及び比較例に係る各ソルダペーストを作製した。

（４）ボイド発生確認試験
上記（１）Ｎｉ喰われ確認試験で用いたものと同じ用具と、メタルマスク（開口部：３．５ｍｍ×３．５ｍｍ、厚み：０．２ｍｍ）とを用意した。
基板上（中央部）に、前記メタルマスクを用いて各ソルダペーストを印刷した。次いで印刷された各ソルダペーストの表面（中央）に前記Ｓｉチップをそれぞれ載置した。
これらを、上記（１）Ｎｉ喰われ確認試験と同じ条件でリフローし、前記基板と、前記Ｓｉチップと、これらを接合する接合部を有する各試験用接合体を作製した。

そして、前記各試験用接合体の表面状態を上面（前記Ｓｉチップ側）からＸ線検査装置（製品名：ＸＤ７６００ＮＴ Ｄｉａｍｏｎｄ、ノードソン社製）で観察し、前記各試験用接合体の前記Ｓｉチップと接合部とが重複する領域の面積及び接合部に発生したボイドの面積を計測した。
そして、前記各試験用接合体について、以下の式に基づき、ボイド面積率を算出した。その結果を表２に示す。
接合部に発生したボイドの総面積／前記Ｓｉチップと接合部とが重複する領域の面積×１００（％）
なお、本実施例では、ボイド面積率が５％以上となるものについては、その評価を×と判断する。

以上から、実施例に係るソルダプリフォームを用いて形成された接合部は、高い温度が負荷される場合においても、ＳｉチップのＮｉ膜の接合部内への拡散を抑制できることが分かる。また、このような接合部は、良好な強度を有するため、その内部でのクラックの発生を抑制することができることが分かる。
このため、実施例に係るソルダプリフォームは、Ｓｉチップと接合部との界面における剥離の発生と、接合部内におけるクラックとその進展を原因としたＳｉチップの剥離の発生と、両方の剥離現象を抑制することができることが分かる。
また、本実施例に係るソルダペーストは、これを用いて形成される接合部内のボイド発生を抑制することができるため、更に信頼性の高い接合部を提供することができることが分かる。

一方、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ及びＳｎを含むものの、各合金元素の含有量が所定の範囲外であるはんだ合金を用いた比較例のソルダプリフォーム及びソルダペーストの場合、上記試験結果の少なくともいずれかが×となっていることが分かる。

従って本発明のはんだ合金、はんだ接合体、ソルダペーストは、半導体パッケージ、特にパワー半導体パッケージに好適に用いられる。
なお、本実施例においては、半導体素子としてＳｉチップを用いて各試験を行っている。しかし上記各試験条件では、２００℃という高熱をＳｉチップを含む試験用接合体に負荷しているにもかかわらず良好な結果を示している。従ってこの結果から、実施例においてＳｉチップに替えて次世代パワー半導体素子を使用した場合においても、同様の効果を発揮し得ることは明らかである。

１０ … 半導体パッケージ
１００ … 基板
２００ … 半導体素子
３００ … ワイヤ
４００ … リードフレーム
５００ … はんだ部
６００ … Ｃｕベース基板
７００ … 筐体
８００ … モールド樹脂

Claims (6)

1. Ｃｕを１．１質量％以上８質量％以下と、Ｓｂを６質量％以上２０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上１質量％以下と、Ａｇを０．１質量％以上３質量％未満とを含み、残部がＳｎからなり、
   Ｃｕ及びＮｉの含有量は、下記式（Ａ）を満たす、はんだ合金。
   Ｎｉ／（Ｃｕ＋Ｎｉ）＜０．１ … （Ａ）
   上記式（Ａ）において、Ｎｉ、Ｃｕは、それぞれＮｉ及びＣｕの含有量（質量％）を表わす。
2. 更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを合計で０．００３質量％以上０．５質量％以下含む、請求項１に記載のはんだ合金。
3. 請求項１または請求項２に記載のはんだ合金を用いる、はんだ接合材。
4. 請求項１または請求項２に記載のはんだ合金からなる粉末と、フラックスとを含む、ソルダペースト。
5. 基板と、半導体素子と、当該基板及び半導体素子とを接合する接合部とを有する半導体パッケージであって、
   前記接合部は、請求項３に記載のはんだ接合材を用いて形成されたものである、半導体パッケージ。
6. 基板と、半導体素子と、当該基板及び半導体素子とを接合する接合部とを有する半導体パッケージであって、
   前記接合部は、請求項４に記載のソルダペーストを用いて形成されたものである、半導体パッケージ。

Images