JP7133739B1 - 接合部、電子回路基板及び半導体パッケージ - Google Patents
接合部、電子回路基板及び半導体パッケージ Download PDFInfo
- Publication number
- JP7133739B1 JP7133739B1 JP2022082674A JP2022082674A JP7133739B1 JP 7133739 B1 JP7133739 B1 JP 7133739B1 JP 2022082674 A JP2022082674 A JP 2022082674A JP 2022082674 A JP2022082674 A JP 2022082674A JP 7133739 B1 JP7133739 B1 JP 7133739B1
- Authority
- JP
- Japan
- Prior art keywords
- mass
- solder
- less
- joint
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
Description
また、はんだ接合材は、Snを含むものが多く用いられている。
そのため、パワー半導体素子と基板とのはんだ接合時に、上記Ni膜と、はんだ接合材に含まれるSnとは、Ni-Sn金属間化合物を析出し得る。このNi-Sn金属間化合物は、はんだ接合部とパワー半導体素子との界面に存在し、両者の接合強度を向上させ得る。
そのため、発熱と冷却を繰り返すSi素子に接するはんだ接合部には、繰り返しの熱負荷がかかることとなる。そして、この繰り返しの熱負荷は、はんだ接合部とSi素子との界面に存在するNi-Sn金属間化合物や、上記Ni膜の、はんだ接合部内への拡散を促進させる。
次世代パワー半導体素子は、Si素子よりも耐熱性に優れており、その動作温度も高い。そのため、次世代パワー半導体素子を使用するパワー半導体パッケージにおいては、はんだ接合部に加わる熱も更に上昇する。従って、この場合、上記Ni膜及びNi-Sn金属間化合物のはんだ接合部内への拡散と、これを原因とする上記剥離現象は、更に生じ易くなる。
Ni/(Cu+Ni)<0.1 … (A)
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。
本発明のはんだ合金は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下とを含み、残部がSnからなる。
なお、パワー半導体素子の種類によっては、上記Ni膜上に、更にAgやAuからなる薄膜を成膜されるものも存在する。しかし、Ag、Auとも、はんだ接合部内に拡散し易い元素であることから、これらの薄膜の存在によって上記Ni膜の拡散を抑制することは難しい。
なお、上記Ti膜は、パワー半導体素子の作製条件によっては酸化状態(TiO2膜)となっているものもある。TiO2膜は、Ti膜よりも更にSnとの金属間化合物を析出し難い。そのため、この場合、上記剥離現象は更に生じ易くなる。
しかし、本実施形態のはんだ合金は、上述の通り、はんだ接合部内にCu6Sn5金属間化合物を析出させる。
この金属間化合物は、はんだ接合部の強度向上に寄与するものであり、本実施形態のはんだ合金は、この金属間化合物をバランスよくはんだ接合部内に析出させることができる。そのため、本実施形態のはんだ合金は、高温動作環境下においても、はんだ接合部内のクラック発生とその進展を抑制でき、これを原因とする半導体素子の剥離現象の発生を抑制することもできる。また、上述の通り、Cu、Ni、Co系金属間化合物は微細な構造を有するため、この効果の実現にも寄与することができる。
しかし、本実施形態のはんだ合金は、上述の通り、形成されるはんだ接合部内にCu、Ni、Co系金属間化合物やCu6Sn5金属間化合物をバランスよく析出し得る。そのため、次世代パワー半導体素子を使用する場合においても、上記Ni膜のはんだ接合部内への拡散と、これによる半導体素子とはんだ接合部との界面における剥離現象を抑制し得る。また、上記はんだ接合部内のクラック発生と、その進展による半導体素子の剥離現象も抑制し得る。
これらの金属間化合物は、上述するように、半導体素子とはんだ接合部との界面における剥離現象の抑制に寄与し得ると推察される。また、これらの金属間化合物は微細な構造を有するため、はんだ接合部内に発生するクラック進展の抑制効果にも寄与し得る。
そして、上記Ni膜のはんだ接合部内への拡散抑制は、これらの金属間化合物の析出及びそのバランスによって実現し得るものと推察される。
また、これらの金属間化合物は、微細な構造を有する。そのため、これらの金属間化合物の析出バランスにより、はんだ接合部内にクラックが発生した場合においても、その進展を抑制し得ると考えられる。
そして、上述するはんだ接合部のクラック発生抑制効果は、これらの金属間化合物の析出及びそのバランスによって実現し得るものと推察される。
また、本実施形態のはんだ合金は、上述のようにはんだ接合部が良好な強度を有するため、はんだ接合部と半導体素子との界面において生じる応力を起因とする半導体素子自体のクラック発生も抑制することができる。
なお、本実施形態のはんだ合金は、半導体素子と基板との接合以外の用途、即ち、被接合材同士の(はんだ)接合にも好適に用いることができる。この用途としては、例えば、半導体パッケージ内の基板と放熱基板との接合や、基板(電子回路基板)と電子部品(特に、高い耐熱性を有する電子部品)との接合等が挙げられる。
Ni/(Cu+Ni)<0.1 … (A)
本実施形態のはんだ合金が、この範囲でCu及びNiを含有する場合、上記Ni膜のはんだ接合部内への拡散を更に抑制することができる。また、この場合、はんだ接合部内に発生するクラックとその進展による半導体素子の剥離抑制効果を更に向上し得る。
なお、本実施形態のはんだ合金のCu及びNiの含有量は、下記式(A’)を満たすことが更に好ましい。
0.03<Ni/(Cu+Ni)<0.09 … (A’)
なお、上記式(A)及び(A’)については、小数第3位を四捨五入して算出する。
また、このようなはんだ合金をソルダぺーストに用いる場合、そのボイド発生抑制効果を向上させることができる。
Al、Ti、Si、Fe及びGeの少なくともいずれかの合計含有量は、0.003質量%以上0.5質量%以下であることが好ましく、0.005質量%以上0.3質量%以下であることが更に好ましい。これらの合計含有量をこの範囲内とすることで、はんだ接合部の強度を更に向上させることができる。
なお、本実施形態のはんだ合金は、その残部がSnからなる。なお、当該はんだ合金には、当然ながら不可避不純物が含まれる。
本実施形態のはんだ接合材は、上述する実施形態のはんだ合金を用いたものであり、例えば、以下のものが挙げられる。
ソルダプリフォームとしては、シート状のものであればよく、その形状は問わない。例えば、ディスク状、角状、テープ状等のものを使用することができる。また、前記ソルダプリフォームの作製にあたっては、例えば、上述する実施形態のはんだ合金からなるインゴットを圧延機を用いて圧延する方法等、公知の作製方法を用いることができる。前記ソルダプリフォームの形状、大きさ及び厚みは、使用する基板、半導体素子等の種類等によって適宜調整し得る。好ましいその厚みは、10μm以上500μm以下であり、更に好ましいその厚みは、30μm以上300μm以下である。
はんだ接合層を有する接合材としては、例えば、以下の構造を有する接合材が挙げられる。
即ち、前記はんだ接合層を有する接合材は、例えば、強化層と、はんだ層とを有する。このはんだ層は、前記強化層の上面及び下面に熱間圧延方法等を用いて積層される。前記はんだ層は、上述する実施形態のはんだ合金を用いて形成される。
また、前記強化層は、コア基材を有する。このコア基材は、例えば、CuMo、Mo等からなる。なお、必要に応じ、当該コア基材の両面に金属層を設けてもよい。この金属層としては、例えば、Ni、Sn、Cu、Au及びAgの少なくともいずれかからなる層や、これらの合金元素由来の金属間化合物を有する層や、これらの組み合わせであってよい。前記金属層は、例えば、めっき処理等により形成される。
本実施形態のソルダペーストについては、以下の3.にて詳述する。
また、本実施形態のはんだ接合材は、はんだ接合部が良好な強度を有するため、はんだ接合部と半導体素子との界面において生じる応力を起因とする半導体素子自体のクラック発生も抑制することができる。
なお、本実施形態のはんだ接合材は、半導体素子と基板との接合以外の用途、即ち、被接合材同士の(はんだ)接合にも好適に用いることができる。この用途としては、例えば、半導体パッケージ内の基板と放熱基板との接合や、基板(電子回路基板)と電子部品(特に高い耐熱性を有する電子部品)との接合等が挙げられる。
本実施形態のソルダペーストは、例えば、上述する実施形態のはんだ合金を粉末状にしたもの(はんだ合金からなる粉末)と、フラックスとを混練し、ペースト状にすることにより作製される。
非解離型活性剤としては、ハロゲン原子が共有結合により結合した非塩系の有機化合物が挙げられる。当該有機化合物は、例えば、塩素化物、臭素化物、ヨウ素化物、フッ化物のように塩素、臭素、ヨウ素、フッ素の各単独元素が共有結合した化合物でもよく、また2以上の異なるハロゲン原子が共有結合で結合した化合物でもよい。また当該有機化合物は、水性溶媒に対する溶解性を向上させるために、例えばハロゲン化アルコールのように水酸基等の極性基を有することが好ましい。
前記溶剤の配合量は、フラックス全量に対して20質量%以上50質量%以下とすることができる。また、その配合量を、フラックス全量に対して20質量%以上40質量%以下や、35質量%以上40質量%以下とすることもできる。
前記酸化防止剤の種類はこれらに限定されるものではなく、またその配合量も特に限定されるものではない。その一般的な配合量は、フラックス全量に対して0.5質量%から5質量%程度である。
また、上述の通り、本実施形態のソルダペーストは、半導体素子と基板の接合以外の用途にも、好適に用いることができる。
本実施形態のはんだ合金、はんだ接合材及びソルダペーストを用いて作製される半導体パッケージの一例を、図1を用いて説明する。
半導体パッケージ10は、基板100と、接合部11と、半導体素子200と、ワイヤ300と、リードフレーム400と、はんだ部500と、Cuベース基板600と、筐体700と、モールド樹脂800とを有する。半導体素子200の裏面電極には、半導体素子200側から順にTi膜及びNi膜が成膜されている(図示せず)。
接合部11は、本実施形態のはんだ接合材(ソルダペーストを含む。)を用いて形成される。接合部11は、基板100と半導体素子200とを接合するものであって、基板100と半導体素子200とに挟着されている。
基板100は、例えばCu基板、両面にCu層を有するDBC(Direct Bonded Copper)基板や、両面にAl層を有するDBA(Direct Bonded Aluminum)基板が好ましく用いられる。
半導体素子200の種類は特に限定されない。また半導体素子200として、Si素子や次世代パワー半導体素子を使用してもよい。
ワイヤ300は、半導体素子200表面に形成された電極(図示せず)と、リードフレーム400とを電気的に接続するものである。
はんだ部500は、Cuベース基板600と基板100とを接合するものである。はんだ部500も、本実施形態のはんだ接合材を用いて形成することができる。
Cuベース基板600は、放熱性を有するものであり、放熱基板としての役割を果たす。
また半導体パッケージ10は筐体700で覆われており、内部にモールド樹脂800が充填されている。
即ち、基板100上に本実施形態のはんだ接合材を載置(ソルダペーストの場合は、塗布)し、その上に半導体素子200を配置し、所定の荷重をかけてリフロー装置を用いてこれらを接合する。その後、ワイヤ300を用いて半導体素子200とリードフレーム400とを接合する。次いで、半導体素子200が実装された基板100とCuベース基板600とをはんだ接合の上、筐体700でこれらを覆う。その後、その内部にモールド樹脂800を充填し、これを硬化させることにより、半導体パッケージ10が作製される。
このため、接合部11は、半導体素子200との界面における剥離の発生と、接合部11内におけるクラックとその進展を原因とした半導体素子200の剥離の発生と、両方の剥離現象を抑制することができる。
また、接合部11を上述する実施形態のソルダペーストを用いて形成する場合、接合部11内でのボイド発生を抑制することができるため、更に信頼性の高い接合部11とすることができる。
また、はんだ部500を上述する実施形態のソルダペーストを用いて形成する場合、はんだ部500内でのボイド発生を抑制することができるため、上述する放熱性を更に向上することができる。
なお、半導体パッケージ10がパワー半導体パッケージである場合も、同様である。
表1に記載の各はんだ合金を用い、各ソルダプリフォーム(6mm×6mm、厚み60μm)を作製した。
なお、表1に記載の各はんだ合金のNi/(Ni+Cu)の値は、小数第3位を四捨五入して算出した。
以下の用具を用意した。
・Siチップ(サイズ:5mm□、厚み:0.3mm、接合面側にTi成膜(0.1μm)とNi成膜(0.5μm)が順次積層されているもの)
・基板(電解NiメッキCu板、サイズ:20mm□、厚み:1mm、Niメッキの厚み:5μm)
前記基板上(中央部)に、フラックス(製品名:EC-19S-8、(株)タムラ製作所製)を塗布乾燥した各ソルダプリフォームを載置した。そして、各ソルダプリフォーム上(中央部)に前記Siチップをそれぞれ載置した。
そして、これらを以下の条件下でリフローし、前記基板と、前記Siチップと、これらを接合する接合部を有する各試験用接合体を作製した。
マウント荷重条件を30gとし、リフロー装置(製品名:SMT Scope SK-5000、山陽精工(株)製)を用いて、図2に示す温度プロファイル条件(ピーク温度:350℃)に基づき、リフローを行った。
なお、リフローにおいては、酸素濃度100ppmの雰囲気下及び大気圧下で加熱を開始し、リフロー温度が240℃に到達した時点で真空引きを開始し、リフロー装置内の圧力を100Paまで減圧し、これを維持した。そしてリフロー温度が350℃に到達した後、30秒間温度を維持した後に減圧を解除し、リフロー装置内の圧力を大気圧まで戻し冷却を行った。温度プロファイルに伴うリフロー装置内の圧力の変化(点線で表示)を併せて図2に示す。
そして、画像A上、前記Siチップと前記接合部が重複して見える領域Aのうち、両者が接合している領域の面積(面積X)を以下の方法にて算出した。
即ち、領域Aの面積(面積Y)と、領域Aにおける未接合部分(図3(a)に示す領域A内で白色を示す部分)の面積(面積Z)とを算出し、面積Yから面積Zを引いた値を面積Xとした。
そして、算出した面積Xを面積Yにて割った値を接合率1とした。
接合率1と接合率2との差分、即ち未接合部分の増加率をNi喰われ率として、以下の基準に基づき評価した。その結果を表2に示す。
◎:Ni喰われ率が5%未満
○:Ni喰われ率が5%以上10%未満
△:Ni喰われ率が10%以上20%未満
×:Ni喰われ率が20%以上
上記(1)Ni喰われ確認試験と同様の方法にて、各試験用接合体を作製した。そして、各試験用接合体について、超音波顕微鏡(製品名:C-SAM Gen6、ノードソン・アドバンスト・テクノロジー社製)を用いて、前記Siチップ側から撮影した接合界面画像(画像A、図3(a)参照)と、前記基板側から撮影した接合界面画像(画像B、図3(b)参照)とを取得した。
そして、画像A上で前記Siチップと前記接合部とが重複して見える領域Aのうち両者が接合している領域の面積と、画像B上で前記接合部と前記基板とが重複して見える領域Bのうち両者が接合している領域の面積との合計値(面積X’)を以下の方法にて算出した。
即ち、領域Aの面積及び領域Bの面積の合計値(面積Y’)と、領域A及び領域Bにおける未接合部分(図3(a)の領域A内及び図3(b)の領域B内において白色を示す部分)の面積の合計値(面積Z’)とを算出し、面積Y’から面積Z’を引いた値を面積X’とした。
そして、算出した面積X’を面積Y’にて割った値を接合率1’とした。
次いで、-40℃(15分間)から200℃(15分間)の条件に設定した冷熱衝撃試験装置(製品名:ES-76LMS、日立アプライアンス(株)製)を用い、冷熱衝撃サイクルを500サイクル繰り返す環境下に前記各試験用接合体を晒した後これを取り出した。この冷熱衝撃サイクル後の前記各試験用接合体について、上記と同様の方法で接合率(接合率2’)を算出した。
接合率1’と接合率2’との差分、即ち未接合部分の増加率を剥離率として、以下の基準に基づき評価した。その結果を表2に示す。
○:剥離率が10%未満
△:剥離率が10%以上20%未満
×:剥離率が20%以上
上記(2)剥離発生確認試験で冷熱衝撃サイクルを行った後の各試験用接合体について、その表面を超音波顕微鏡(製品名:C-SAM Gen6、ノードソン・アドバンスト・テクノロジー社製)を用いて観察し、Siチップに亀裂が生じているかどうかを確認した。その結果(亀裂の有無)を表2に示す。
〇:亀裂なし
×:亀裂あり
以下の各成分を調整し、フラックスを得た。
樹脂:KE-604(アクリル変性水添ロジン 荒川化学工業(株)製) 50質量%
活性剤:スベリン酸 2質量%、マロン酸 0.5質量%、ジブロモブテンジオール 1質量%
溶剤:ジエチレングリコールモノヘキシルエーテル(DEH) 38.5質量%
チクソ剤:ヒマコウ(12-ヒドロキシステアリン酸トリグリセライド ケイエフ・トレーディング(株)製) 5質量%
添加剤:イルガノックス245(ヒンダードフェノール系酸化防止剤 BASFジャパン(株)製) 3質量%
前記フラックス11.0質量%と、表1に記載の各はんだ合金の粉末(粉末粒径20μmから38μm)89.0質量%とを混合し、実施例及び比較例に係る各ソルダペーストを作製した。
上記(1)Ni喰われ確認試験で用いたものと同じ用具と、メタルマスク(開口部:3.5mm×3.5mm、厚み:0.2mm)とを用意した。
基板上(中央部)に、前記メタルマスクを用いて各ソルダペーストを印刷した。次いで印刷された各ソルダペーストの表面(中央)に前記Siチップをそれぞれ載置した。
これらを、上記(1)Ni喰われ確認試験と同じ条件でリフローし、前記基板と、前記Siチップと、これらを接合する接合部を有する各試験用接合体を作製した。
そして、前記各試験用接合体について、以下の式に基づき、ボイド面積率を算出した。その結果を表2に示す。
接合部に発生したボイドの総面積/前記Siチップと接合部とが重複する領域の面積×100(%)
なお、本実施例では、ボイド面積率が5%以上となるものについては、その評価を×と判断する。
このため、実施例に係るソルダプリフォームは、Siチップと接合部との界面における剥離の発生と、接合部内におけるクラックとその進展を原因としたSiチップの剥離の発生と、両方の剥離現象を抑制することができることが分かる。
また、本実施例に係るソルダペーストは、これを用いて形成される接合部内のボイド発生を抑制することができるため、更に信頼性の高い接合部を提供することができることが分かる。
なお、本実施例においては、半導体素子としてSiチップを用いて各試験を行っている。しかし上記各試験条件では、200℃という高熱をSiチップを含む試験用接合体に負荷しているにもかかわらず良好な結果を示している。従ってこの結果から、実施例においてSiチップに替えて次世代パワー半導体素子を使用した場合においても、同様の効果を発揮し得ることは明らかである。
100 … 基板
200 … 半導体素子
300 … ワイヤ
400 … リードフレーム
500 … はんだ部
600 … Cuベース基板
700 … 筐体
800 … モールド樹脂
Claims (12)
- はんだ合金を用いて形成された接合部であって、
前記はんだ合金は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たす、接合部。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - はんだ合金を用いるはんだ接合材を用いて形成された接合部であって、
前記はんだ合金は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たす、接合部。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - はんだ合金を用いるソルダペーストを用いて形成された接合部であって、
前記はんだ合金は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たす、接合部。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - 前記はんだ合金は、更にAl、Ti、Si、Fe及びGeの少なくともいずれかを合計で0.003質量%以上0.5質量%以下含む、請求項1から請求項3のいずれか1項に記載の接合部。
- 電子部品が接合された電子回路基板であって、
前記電子部品は、はんだ合金を用いて形成された接合部により前記電子回路基板に接合されており、
前記はんだ合金は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たす、電子回路基板。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - 電子部品が接合された電子回路基板であって、
前記電子部品は、はんだ合金を用いるはんだ接合材を用いて形成された接合部により前記電子回路基板に接合されており、
前記はんだ合金は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たす、電子回路基板。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - 電子部品が接合された電子回路基板であって、
前記電子部品は、はんだ合金を用いるソルダペーストを用いて形成された接合部により前記電子回路基板に接合されており、
前記はんだ合金は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たす、電子回路基板。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - 前記はんだ合金は、更にAl、Ti、Si、Fe及びGeの少なくともいずれかを合計で0.003質量%以上0.5質量%以下含む、請求項5から請求項7のいずれか1項に記載の電子回路基板。
- 基板と、半導体素子と、放熱基板と、前記基板及び前記半導体素子とを接合する接合部と、前記基板及び前記放熱基板とを接合するはんだ接合部とを有する半導体パッケージであって、
前記はんだ接合部は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たすはんだ合金を用いて形成されたものである、半導体パッケージ。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - 基板と、半導体素子と、放熱基板と、前記基板及び前記半導体素子とを接合する接合部と、前記基板及び前記放熱基板とを接合するはんだ接合部とを有する半導体パッケージであって、
前記はんだ接合部は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たすはんだ合金を用いるはんだ接合材を用いて形成されたものである、半導体パッケージ。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - 基板と、半導体素子と、放熱基板と、前記基板及び前記半導体素子とを接合する接合部と、前記基板及び前記放熱基板とを接合するはんだ接合部とを有する半導体パッケージであって、
前記はんだ接合部は、Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下と、Agを0.1質量%以上3質量%未満とを含み、残部がSnからなり、Cu及びNiの含有量は、下記式(A)を満たすはんだ合金を用いるソルダペーストを用いて形成されたものである、半導体パッケージ。
Ni/(Cu+Ni)<0.1 … (A)
上記式(A)において、Ni、Cuは、それぞれNi及びCuの含有量(質量%)を表わす。 - 前記はんだ合金は、更にAl、Ti、Si、Fe及びGeの少なくともいずれかを合計で0.003質量%以上0.5質量%以下含む、請求項9から請求項11のいずれか1項に記載の半導体パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022082674A JP7133739B1 (ja) | 2021-11-30 | 2022-05-20 | 接合部、電子回路基板及び半導体パッケージ |
JP2022132865A JP2023081279A (ja) | 2021-11-30 | 2022-08-23 | 接合部、電子回路基板及び半導体パッケージ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021194984A JP7079889B1 (ja) | 2021-11-30 | 2021-11-30 | はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージ |
JP2022082674A JP7133739B1 (ja) | 2021-11-30 | 2022-05-20 | 接合部、電子回路基板及び半導体パッケージ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021194984A Division JP7079889B1 (ja) | 2021-11-30 | 2021-11-30 | はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022132865A Division JP2023081279A (ja) | 2021-11-30 | 2022-08-23 | 接合部、電子回路基板及び半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7133739B1 true JP7133739B1 (ja) | 2022-09-08 |
JP2023081268A JP2023081268A (ja) | 2023-06-09 |
Family
ID=87846720
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022082674A Active JP7133739B1 (ja) | 2021-11-30 | 2022-05-20 | 接合部、電子回路基板及び半導体パッケージ |
JP2022132865A Pending JP2023081279A (ja) | 2021-11-30 | 2022-08-23 | 接合部、電子回路基板及び半導体パッケージ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022132865A Pending JP2023081279A (ja) | 2021-11-30 | 2022-08-23 | 接合部、電子回路基板及び半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7133739B1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018518368A (ja) * | 2015-05-05 | 2018-07-12 | インディウム コーポレーション | 過酷な環境での電子機器用途のための高信頼性無鉛はんだ合金 |
WO2018193760A1 (ja) * | 2017-04-18 | 2018-10-25 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
KR20190028985A (ko) * | 2017-09-11 | 2019-03-20 | 가부시키가이샤 다무라 세이사쿠쇼 | 납 프리 땜납 합금, 전자 회로 기판 및 전자 제어 장치 |
CN109500510A (zh) * | 2017-09-14 | 2019-03-22 | 株式会社田村制作所 | 无铅软钎料合金、电子电路基板和电子控制装置 |
WO2019058650A1 (ja) * | 2017-09-20 | 2019-03-28 | 千住金属工業株式会社 | Cu管及び/又はFe管接合用はんだ合金、プリフォームはんだ、やに入りはんだおよびはんだ継手 |
WO2019188756A1 (ja) * | 2018-03-30 | 2019-10-03 | 千住金属工業株式会社 | はんだペースト |
WO2020158660A1 (ja) * | 2019-01-28 | 2020-08-06 | 富士電機株式会社 | はんだ接合部 |
-
2022
- 2022-05-20 JP JP2022082674A patent/JP7133739B1/ja active Active
- 2022-08-23 JP JP2022132865A patent/JP2023081279A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018518368A (ja) * | 2015-05-05 | 2018-07-12 | インディウム コーポレーション | 過酷な環境での電子機器用途のための高信頼性無鉛はんだ合金 |
WO2018193760A1 (ja) * | 2017-04-18 | 2018-10-25 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
KR20190028985A (ko) * | 2017-09-11 | 2019-03-20 | 가부시키가이샤 다무라 세이사쿠쇼 | 납 프리 땜납 합금, 전자 회로 기판 및 전자 제어 장치 |
CN109500510A (zh) * | 2017-09-14 | 2019-03-22 | 株式会社田村制作所 | 无铅软钎料合金、电子电路基板和电子控制装置 |
WO2019058650A1 (ja) * | 2017-09-20 | 2019-03-28 | 千住金属工業株式会社 | Cu管及び/又はFe管接合用はんだ合金、プリフォームはんだ、やに入りはんだおよびはんだ継手 |
WO2019188756A1 (ja) * | 2018-03-30 | 2019-10-03 | 千住金属工業株式会社 | はんだペースト |
WO2020158660A1 (ja) * | 2019-01-28 | 2020-08-06 | 富士電機株式会社 | はんだ接合部 |
Also Published As
Publication number | Publication date |
---|---|
JP2023081279A (ja) | 2023-06-09 |
JP2023081268A (ja) | 2023-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8182923B2 (en) | Conductive paste and mounting structure using the same | |
JP5887331B2 (ja) | はんだ組成物 | |
JP6027426B2 (ja) | ソルダペースト及びはんだ付け実装方法 | |
JP6423840B2 (ja) | フラックス組成物及びソルダーペースト | |
US11724341B2 (en) | Lead-free solder alloy, solder joining material, electronic circuit mounting substrate, and electronic control device | |
WO2023100383A1 (ja) | はんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージ | |
JP6010926B2 (ja) | 接合材料、パワーモジュール及びパワーモジュールの製造方法 | |
JP6578393B2 (ja) | 鉛フリーはんだ合金、電子回路実装基板及び電子制御装置 | |
JP2020104169A (ja) | 鉛フリーはんだ合金、はんだ接合用材料、電子回路実装基板及び電子制御装置 | |
JP7133739B1 (ja) | 接合部、電子回路基板及び半導体パッケージ | |
WO2021045131A1 (ja) | はんだペースト及びはんだ接合体 | |
JP7241795B2 (ja) | 無残渣フラックス組成物及びソルダペースト | |
US20230166363A1 (en) | Solder alloy, solder bonding material, solder paste, and semiconductor package | |
JP2023081231A (ja) | はんだ合金、はんだ接合材、ソルダペースト及び接合構造体 | |
JP6917506B1 (ja) | フラックス、ソルダペースト、電子回路実装基板及び電子制御装置 | |
JP2018122322A (ja) | 鉛フリーはんだ合金、ソルダペースト、電子回路基板及び電子制御装置 | |
JP2014072398A (ja) | 半導体装置及びその製造方法 | |
JP6420936B1 (ja) | 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 | |
JP7474797B2 (ja) | はんだ合金 | |
WO2022210271A1 (ja) | はんだ合金 | |
JP6856963B2 (ja) | プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体 | |
JP2022129960A (ja) | フラックス、ソルダペースト、及び、接合構造体の製造方法 | |
JP6803107B1 (ja) | プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体 | |
JP7181964B2 (ja) | はんだ含有導電性組成物および電子基板の製造方法 | |
WO2023053901A1 (ja) | 接合材及び半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220526 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7133739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |