KR20190132436A - 웨이퍼 검사 장치 및 웨이퍼 검사 장치의 진단 방법 - Google Patents

웨이퍼 검사 장치 및 웨이퍼 검사 장치의 진단 방법 Download PDF

Info

Publication number
KR20190132436A
KR20190132436A KR1020197030916A KR20197030916A KR20190132436A KR 20190132436 A KR20190132436 A KR 20190132436A KR 1020197030916 A KR1020197030916 A KR 1020197030916A KR 20197030916 A KR20197030916 A KR 20197030916A KR 20190132436 A KR20190132436 A KR 20190132436A
Authority
KR
South Korea
Prior art keywords
tester
control unit
prober
diagnostic
wafer inspection
Prior art date
Application number
KR1020197030916A
Other languages
English (en)
Other versions
KR102305871B1 (ko
Inventor
신야 구레바야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190132436A publication Critical patent/KR20190132436A/ko
Application granted granted Critical
Publication of KR102305871B1 publication Critical patent/KR102305871B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

일 실시형태의 웨이퍼 검사 장치는, 웨이퍼에 형성된 반도체 디바이스에 전기 신호를 인가하는 테스터와, 상기 반도체 디바이스와 상기 테스터를 전기적으로 접속시키는 프로버와, 상기 테스터의 동작을 제어하는 테스터 제어부와, 상기 프로버의 동작을 제어하는 프로버 제어부를 갖고, 상기 테스터 상태를 진단하는 경우에, 상기 테스터 제어부 및 상기 프로버 제어부가 서로 통신을 행한다.

Description

웨이퍼 검사 장치 및 웨이퍼 검사 장치의 진단 방법
본 발명은, 웨이퍼 검사 장치 및 웨이퍼 검사 장치의 진단 방법에 관한 것이다.
종래부터, 웨이퍼에 형성된 반도체 디바이스에 전기 신호를 인가하기 위한 테스터와, 반도체 디바이스와 테스터를 프로브 카드를 통해서 전기적으로 접속하기 위한 프로버를 갖는 웨이퍼 검사 장치가 알려져 있다.
이와 같은 웨이퍼 검사 장치에서는, 예를 들면 장치의 기동 시나 메인터넌스 후에 프로브 카드 대신에 진단 보드를 테스트 헤드에 장착해서, 테스터 상태가 정상인지의 진단이 행해진다(예를 들면, 특허문헌 1 참조).
일본 특허공개 2005-308587호 공보
그러나, 진단 보드를 장착해서 진단을 행하는 경우, 작업자 등은 테스터를 조작해서 진단을 하기 위한 설정을 행하고, 프로버를 조작해서 진단 보드를 테스트 헤드에 장착하는 것과 같이, 테스터의 조작과 프로버의 조작을 교대로 행할 필요가 있다. 그 때문에, 수고와 공수(工數)가 들어 버림과 동시에 오(誤)조작이 생긴다는 과제가 발생되고 있었다.
본 발명은 상기를 감안하여 이루어진 것으로, 수고와 공수를 삭감하여, 오조작을 방지하는 것이 가능한 웨이퍼 검사 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 태양에 따른 웨이퍼 검사 장치는, 웨이퍼에 형성된 반도체 디바이스에 전기 신호를 인가하는 테스터와, 상기 반도체 디바이스와 상기 테스터를 전기적으로 접속시키는 프로버와, 상기 테스터의 동작을 제어하는 테스터 제어부와, 상기 프로버의 동작을 제어하는 프로버 제어부를 갖고, 상기 테스터 상태를 진단하는 경우에, 상기 테스터 제어부 및 상기 프로버 제어부가 서로 통신을 행한다.
개시된 웨이퍼 검사 장치에 의하면, 수고와 공수를 삭감하여, 오조작을 방지할 수 있다.
[도 1] 본 발명의 실시형태에 따른 웨이퍼 검사 장치의 일례를 나타내는 개략 단면도
[도 2] 도 1에 있어서의 일점 쇄선 A-A에 있어서 절단한 단면도
[도 3] 웨이퍼 검사 장치에 있어서의 테스터 제어부 및 프로버 제어부를 설명하기 위한 도면
[도 4] 본 발명의 실시형태에 따른 진단 처리의 흐름을 나타내는 시퀀스도
[도 5] 진단 처리에 있어서의 테스터의 동작을 나타내는 플로 차트
[도 6] 진단 처리에 있어서의 프로버의 동작을 나타내는 플로 차트
[도 7] 본 발명의 실시형태에 따른 프로브 카드 교환 처리의 흐름을 나타내는 시퀀스도
[도 8] 프로브 카드 교환 처리에 있어서의 테스터의 동작을 나타내는 플로 차트
[도 9] 프로브 카드 교환 처리에 있어서의 프로버의 동작을 나타내는 플로 차트
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조해서 설명한다. 한편, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 붙이는 것에 의해 중복된 설명을 생략한다.
〔웨이퍼 검사 장치〕
본 발명의 실시형태에 따른 웨이퍼 검사 장치에 대해서 설명한다. 도 1은, 본 발명의 실시형태에 따른 웨이퍼 검사 장치의 일례를 나타내는 개략 단면도이다. 도 2는, 도 1에 있어서의 일점 쇄선 A-A에 있어서 절단한 단면도이다.
도 1 및 도 2에 나타나는 바와 같이, 웨이퍼 검사 장치(10)는, 검사실(11)을 구비한다. 검사실(11)은, 웨이퍼(W)에 형성된 각 반도체 디바이스의 전기 특성의 검사를 행하는 검사 영역(12)과, 검사실(11)에 대한 웨이퍼(W)의 반출입을 행하는 반출입 영역(13)과, 검사 영역(12) 및 반출입 영역(13) 사이에 마련된 반송 영역(14)을 갖는다.
검사 영역(12)에는, 복수의 웨이퍼 검사용의 인터페이스로서의 테스터(15)가 배치된다. 구체적으로, 검사 영역(12)은 수평으로 배열된 복수의 테스터(15)로 이루어지는 테스터열의 다단 구조, 예를 들면 3단 구조를 갖고, 테스터열의 각각에 대응해서 1개의 테스터측 카메라(16)가 배치된다. 각 테스터측 카메라(16)는 대응하는 테스터열을 따라 수평으로 이동하여, 테스터열을 구성하는 각 테스터(15) 앞에 위치해서 후술하는 반송 스테이지(18)가 반송하는 웨이퍼(W) 등의 위치를 확인한다. 또한, 검사 영역(12)에는, 테스터(15)의 동작을 제어하는 테스터 제어부(100)가 배치된다.
반출입 영역(13)은, 복수의 수용 공간(17)으로 구획되어 있다. 각 수용 공간(17)에는, 복수의 웨이퍼(W)를 수용하는 용기인 FOUP를 받아들이는 포트(17a), 웨이퍼(W)의 위치 맞춤을 행하는 얼라이너(17b), 프로브 카드, 진단 보드 등이 반출입 되는 로더(17c)가 배치된다. 프로브 카드는, 웨이퍼(W)에 형성된 반도체 디바이스의 전기 특성의 검사에 이용되고, 반도체 디바이스의 전극부와 테스터를 전기적으로 접속하는 지그이다. 진단 보드는, 테스터(15)의 진단용 회로가 형성된 지그이다. 진단 보드는, 로더(17c)와는 상이한 전용의 포트(도시하지 않음)로부터 반출입 가능해도 된다. 또한, 수용 공간(17)에는, 포트(17a), 얼라이너(17b), 로더(17c), 반송 스테이지(18) 등을 포함하는 프로버(21)의 동작을 제어하는 프로버 제어부(200)가 배치된다.
반송 영역(14)에는, 반송 영역(14)뿐만 아니라 검사 영역(12)이나 반출입 영역(13)으로도 이동 가능한 반송 스테이지(18)가 배치된다. 반송 스테이지(18)는, 반출입 영역(13)의 포트(17a)로부터 웨이퍼(W)를 수취해서 각 테스터(15)에 반송함과 함께, 반도체 디바이스의 전기 특성의 검사가 종료된 웨이퍼(W)를 각 테스터(15)로부터 포트(17a)에 반송한다. 또한, 반송 스테이지(18)는, 반출입 영역(13)의 로더(17c)로부터 검사에 필요한 프로브 카드를 수취해서 각 테스터(15)에 반송함과 함께, 검사에 불필요한 프로브 카드를 각 테스터(15)로부터 로더(17c)에 반송한다. 나아가, 반송 스테이지(18)는, 반출입 영역(13)의 로더(17c) 또는 전용의 포트로부터 진단에 필요한 진단 보드를 수취해서 각 테스터(15)에 반송함과 함께, 진단에 불필요한 진단 보드를 각 테스터(15)로부터 로더(17c) 또는 전용의 포트에 반송한다. 한편, 프로브 카드 및/또는 진단 보드의 반송은, 반송 스테이지(18)와는 다른 반송 장치에 의해서 행해도 된다.
이와 같은 웨이퍼 검사 장치(10)에서는, 각 테스터(15)가 웨이퍼(W)의 각 반도체 디바이스에 전기 신호를 인가해서 전기 특성을 검사한다. 이때, 반송 스테이지(18)가 하나의 테스터(15)를 향하여 웨이퍼(W)를 반송하고 있는 동안에, 다른 테스터(15)는 다른 웨이퍼(W)의 각 반도체 디바이스의 전기 특성을 검사할 수 있다. 그 때문에, 웨이퍼(W)의 검사 효율을 향상시킬 수 있다.
다음으로, 웨이퍼 검사 장치(10)의 테스터 제어부(100) 및 프로버 제어부(200)에 대해서 설명한다. 도 3은, 도 1의 웨이퍼 검사 장치(10)의 테스터 제어부(100) 및 프로버 제어부(200)를 설명하기 위한 도면이다.
도 3에 나타나는 바와 같이, 웨이퍼 검사 장치(10)는, 테스터(15)와 프로버(21)를 갖는다. 테스터(15) 및 프로버(21)의 동작은, 각각 테스터 제어부(100) 및 프로버 제어부(200)에 의해서 제어된다.
테스터 제어부(100)는, 테스터(15)가 정상적으로 동작하고 있는지 여부 등, 테스터(15) 상태를 진단하는 진단 처리의 개시 조작을 접수하면, 프로버 제어부(200)와의 사이에서 서로 통신을 행해서 자동적으로 진단 처리를 실행한다. 또한, 테스터 제어부(100)는, 검사 대상(DUT: Device Under Test)의 검사 내용의 선택 및 검사 개시의 조작을 접수하면, 프로버 제어부(200)와의 사이에서 서로 통신을 행해서 자동적으로 프로브 카드 교환 처리를 실행한다. 한편, 진단 처리 및 프로브 카드 교환 처리의 상세에 대해서는 후술한다.
이와 같이, 본 발명의 실시형태에 따른 웨이퍼 검사 장치(10)는, 테스터 제어부(100)와 프로버 제어부(200)가 서로 통신을 행함으로써, 진단 처리 및/또는 프로브 카드 교환 처리를 행한다. 이에 의해, 진단 처리 및/또는 프로브 카드 교환 처리를 행할 때의 수고와 공수를 삭감하여, 오조작을 방지할 수 있다.
〔진단 처리〕
다음으로, 본 발명의 실시형태에 따른 웨이퍼 검사 장치(10)에 의한 진단 처리(진단 방법)에 대해서, 도 4에 기초해서 설명한다. 도 4는, 본 발명의 실시형태에 따른 진단 처리의 흐름을 나타내는 시퀀스도이다. 도 4에 있어서, 실선의 화살표는 테스터 제어부(100)와 프로버 제어부(200) 사이의 통신을 나타낸다.
진단 처리는, 예를 들면 장치의 기동 시나 메인터넌스 후에 프로브 카드 대신에 진단 보드를 테스터(15)의 테스트 헤드에 장착해서, 테스터(15) 상태를 진단하는 진단 처리이다.
작업자 등에 의한 진단 내용의 선택 및 진단 개시의 조작을 접수하면, 웨이퍼 검사 장치(10)에 의한 진단 처리가 실행된다. 웨이퍼 검사 장치(10)에 의한 진단 처리는, 테스터 제어부(100)와 프로버 제어부(200)가 서로 통신을 행하여, 자동적으로 실행된다.
최초로, 테스터(15)는, 진단 내용의 선택 및 진단 개시의 조작을 접수하면, 스텝(S101)에서, 프로버(21)에 대해서, 진단 개시 통지를 송신한다. 진단 개시 통지는, 예를 들면 선택된 진단 내용을 포함하고 있어도 된다.
프로버(21)는, 스텝(S101)의 진단 개시 통지를 수신하면, 스텝(S102)에서, 진단 내용에 대응하는 진단 보드를 테스터(15)에 반입(로드)한다. 그 후, 프로버(21)는, 스텝(S103)에서, 테스터(15)에 대해서, 진단 실행 가부 통지를 송신한다. 진단 실행 가부 통지는, 예를 들면 테스터(15)를 이용한 진단이 실행 가능한지 여부의 판정 결과를 포함하고 있어도 된다.
테스터(15)는, 스텝(S103)의 진단 실행 가부 통지를 수신하면, 스텝(S104)에서, 진단을 실행한다. 그 후, 테스터(15)는, 스텝(S105)에서, 프로버(21)에 대해서, 진단 종료 통지를 송신한다. 진단 종료 통지는, 예를 들면 진단이 실행되었는지 여부의 정보, 진단이 실행된 경우의 진단 결과를 포함하고 있어도 된다.
프로버(21)는, 스텝(S105)의 진단 종료 통지를 수신하면, 스텝(S106)에서, 테스터(15)로부터 진단 보드를 반출(언로드)한다. 그 후, 프로버(21)는, 스텝(S107)에서, 테스터(15)에 대해서, 언로드 종료 통지를 송신한다.
테스터(15)는, 스텝(S107)의 언로드 종료 통지를 수신하면, 스텝(S108)에서, 진단이 완료된 것을 표시하여, 진단 처리를 종료한다.
다음으로, 상기의 동작을 실현하기 위한 테스터(15)의 상세한 동작에 대해서, 도 5에 기초해서 설명한다. 도 5는, 진단 처리에 있어서의 테스터(15)의 동작을 나타내는 플로 차트이다. 본 플로 차트에 나타내는 처리는, 테스터 제어부(100)가 입력 신호나 프로그램에 따라, 테스터(15)의 각 부를 제어하는 것에 의해 실현된다. 테스터 제어부(100)는, 작업자 등에 의한 진단 내용의 선택 및 진단 개시의 조작을 접수했다고 판정한 경우, 도 5의 플로 차트를 개시한다.
스텝(S201)에서, 테스터 제어부(100)는, 프로버 제어부(200)에 대해서, 진단 개시 통지를 송신한다. 진단 개시 통지는, 예를 들면 선택된 진단 내용을 포함하고 있어도 된다. 본 스텝의 처리는, 도 4의 스텝(S101)에 상당한다.
스텝(S202)에서, 테스터 제어부(100)는, 프로버 제어부(200)로부터, 진단 실행 가부 통지를 수신했는지 여부를 판정한다. 진단 실행 가부 통지는, 예를 들면 테스터(15)를 이용한 진단이 실행 가능한지 여부의 판정 결과를 포함하고 있어도 된다. 테스터 제어부(100)는, 진단 실행 가부 통지를 수신했다고 판정한 경우, 처리를 스텝(S203)으로 이행하고, 수신하고 있지 않다고 판정한 경우, 다시 스텝(S202)을 반복한다.
스텝(S203)에서, 테스터 제어부(100)는, 스텝(S202)에서 수신한 진단 실행 가부 통지에 기초해서, 진단이 가능한지 여부를 확인한다. 테스터 제어부(100)는, 진단이 가능하다고 판정한 경우, 처리를 스텝(S204)으로 이행한다. 한편, 테스터 제어부(100)는, 진단이 가능하지 않다고 판정한 경우, 처리를 스텝(S206)으로 이행한다.
스텝(S204)에서, 테스터 제어부(100)는, 스텝(S201)에서 접수한 진단 내용의 진단을 실행한다. 본 스텝의 처리는, 도 4의 스텝(S104)에 상당한다.
스텝(S205)에서, 테스터 제어부(100)는, 스텝(S204)에서 실행한 진단이 종료되었는지 여부를 확인한다. 테스터 제어부(100)는, 진단이 종료되었다고 판정한 경우, 처리를 스텝(S206)으로 이행한다. 한편, 테스터 제어부(100)는, 진단이 종료되어 있지 않다고 판정한 경우, 다시 스텝(S205)을 반복한다.
스텝(S206)에서, 테스터 제어부(100)는, 프로버 제어부(200)에 대해서, 진단 종료 통지를 송신한다. 진단 종료 통지는, 예를 들면 진단이 실행되었는지 여부의 정보, 진단이 실행된 경우의 진단 결과를 포함하고 있어도 된다. 본 스텝의 처리는, 도 4의 스텝(S105)에 상당한다.
스텝(S207)에서, 테스터 제어부(100)는, 프로버 제어부(200)로부터, 언로드 종료 통지를 수신했는지 여부를 판정한다. 테스터 제어부(100)는, 언로드 종료 통지를 수신했다고 판정한 경우, 처리를 스텝(S208)으로 이행한다. 한편, 테스터 제어부(100)는, 언로드 종료 통지를 수신하고 있지 않다고 판정한 경우, 다시 스텝(S207)을 반복한다.
스텝(S208)에서, 테스터 제어부(100)는, 진단이 완료된 것을 표시하여, 본 플로 차트를 종료한다. 본 스텝의 처리는, 도 4의 스텝(S108)에 상당한다.
다음으로, 상기의 동작을 실현하기 위한 프로버(21)의 상세한 동작에 대해서, 도 6에 기초해서 설명한다. 도 6은, 진단 처리에 있어서의 프로버의 동작을 나타내는 플로 차트이다. 본 플로 차트에 나타내는 처리는, 프로버 제어부(200)가 입력 신호나 프로그램에 따라, 프로버(21)의 각 부를 제어하는 것에 의해 실현된다.
스텝(S301)에서, 프로버 제어부(200)는, 테스터 제어부(100)로부터, 진단 개시 통지를 수신했는지 여부를 판정한다. 프로버 제어부(200)는, 진단 개시 통지를 수신했다고 판정한 경우, 처리를 스텝(S302)으로 이행한다. 한편, 프로버 제어부(200)는, 진단 개시 통지를 수신하고 있지 않다고 판정한 경우, 다시 스텝(S301)을 반복한다.
스텝(S302)에서, 프로버 제어부(200)는, 테스터(15)에의 프로브 카드 등의 로드 상태를 확인하여, 테스터(15)에 의한 진단 실행이 가능한지 여부를 판정한다. 프로버 제어부(200)는, 진단 실행이 가능하다고 판정한 경우, 처리를 스텝(S303)으로 이행한다. 한편, 프로버 제어부(200)는, 진단 실행이 불가능하다고 판정한 경우, 처리를 스텝(S307)으로 이행한다. 구체적으로는, 프로버 제어부(200)는, 테스터(15)에 어떤 프로브 카드가 로드되어 있지만, 그 프로브 카드를 언로드하는 것이 가능한 경우, 테스터(15)로부터 프로브 카드를 언로드하고, 진단 실행이 가능하다고 판정한다. 또한, 프로버 제어부(200)는, 테스터(15)에 프로브 카드가 로드되어 있지 않은 경우, 진단 실행이 가능하다고 판정한다. 한편, 프로버 제어부(200)는, 테스터(15)에 어떤 프로브 카드가 로드되어 있고, 그 프로브 카드를 언로드할 수 없는 경우, 또는 다른 이유로 테스터(15)의 자기 진단을 할 수 없는 경우, 진단 실행이 불가능하다고 판정한다.
스텝(S303)에서, 프로버 제어부(200)는, 스텝(S301)에서 수신한 진단 개시 통지에 기초해서, 진단 내용을 확인한다.
스텝(S304)에서, 프로버 제어부(200)는, 스텝(S303)에서 확인한 진단 내용에 대응하는 진단 보드의 유무를 판정한다. 프로버 제어부(200)는, 진단 보드가 있다고 판정한 경우, 처리를 스텝(S305)으로 이행한다. 한편, 프로버 제어부(200)는, 진단 보드가 없다고 판정한 경우, 처리를 스텝(S307)으로 이행한다. 한편, 스텝(S303)에서 확인한 진단 내용이 진단 보드를 불요로 하는 것인 경우에는, 처리를 스텝(S305)으로 이행한다.
스텝(S305)에서, 프로버 제어부(200)는, 진단 내용에 대응하는 진단 보드를 테스터(15)에 로드한다. 한편, 스텝(S303)에서 확인한 진단 내용이 진단 보드를 불요로 하는 것인 경우에는, 진단 보드를 테스터(15)에 로드하지 않아도 된다. 본 스텝의 처리는, 도 4의 스텝(S102)에 상당한다.
스텝(S306)에서, 프로버 제어부(200)는, 테스터(15)에의 진단 보드의 로드가 종료되었는지 여부를 확인한다. 프로버 제어부(200)는, 테스터(15)에의 진단 보드의 로드가 종료되었다고 판정한 경우, 처리를 스텝(S307)으로 이행한다. 한편, 프로버 제어부(200)는, 테스터(15)에의 진단 보드의 로드가 종료되어 있지 않다고 판정한 경우, 다시 스텝(S306)을 반복한다.
스텝(S307)에서, 프로버 제어부(200)는, 테스터 제어부(100)에 대해서, 진단 실행 가부 통지를 송신한다. 진단 실행 가부 통지는, 예를 들면 테스터(15)를 이용한 진단이 실행 가능한지 여부의 판정 결과를 포함하고 있어도 된다. 본 스텝의 처리는, 도 4의 스텝(S103)에 상당한다.
스텝(S308)에서, 프로버 제어부(200)는, 테스터 제어부(100)로부터, 진단 종료 통지를 수신했는지 여부를 판정한다. 프로버 제어부(200)는, 진단 종료 통지를 수신했다고 판정한 경우, 처리를 스텝(S309)으로 이행한다. 한편, 프로버 제어부(200)는, 진단 종료 통지를 수신하고 있지 않다고 판정한 경우, 다시 스텝(S308)을 반복한다.
스텝(S309)에서, 프로버 제어부(200)는, 테스터(15)에 진단 보드가 있는지 여부를 확인한다. 프로버 제어부(200)는, 테스터(15)에 진단 보드가 있다고 판정한 경우, 처리를 스텝(S310)으로 이행한다. 한편, 프로버 제어부(200)는, 테스터(15)에 진단 보드가 없다고 판정한 경우, 처리를 스텝(S312)으로 이행한다.
스텝(S310)에서, 프로버 제어부(200)는, 테스터(15)로부터 진단 보드를 언로드한다. 본 스텝의 처리는, 도 4의 스텝(S106)에 상당한다.
스텝(S311)에서, 프로버 제어부(200)는, 진단 보드의 언로드가 종료되었는지 여부를 확인한다. 프로버 제어부(200)는, 진단 보드의 언로드가 종료되었다고 판정한 경우, 처리를 스텝(S312)으로 이행한다. 한편, 프로버 제어부(200)는, 진단 보드의 언로드가 종료되어 있지 않다고 판정한 경우, 다시 스텝(S311)을 반복한다.
스텝(S312)에서, 프로버 제어부(200)는, 테스터 제어부(100)에 대해서, 언로드 종료 통지를 송신하여, 본 플로 차트를 종료한다. 본 스텝의 처리는, 도 4의 스텝(S107)에 상당한다.
이상으로 설명한 바와 같이, 본 발명의 실시형태에 따른 웨이퍼 검사 장치(10)에서는, 테스터 제어부(100)와 프로버 제어부(200)가 서로 통신을 행하면서 일련의 진단 처리를 자동적으로 행한다. 이에 의해, 이하의 효과를 발휘할 수 있다.
일련의 조작을 테스터 제어부(100) 및 프로버 제어부(200)가 자동적으로 판단, 실행함으로써, 웨이퍼 검사 장치(10) 전체의 조작성이 향상되어, 작업자 등의 작업 순서를 삭감할 수 있다.
또한, 작업자 등은 한쪽 제어부에서의 1회의 조작만으로 웨이퍼 검사 장치(10)의 진단 처리를 실행할 수 있으므로, 테스터 제어부(100)와 프로버 제어부(200)를 교대로 조작할 필요가 없어져, 진단 시간을 단축할 수 있다.
또한, 작업자 등이 선택한 진단 내용에 따라 테스터 제어부(100) 및 프로버 제어부(200)가 자동적으로 판단, 실행되므로, 작업자 등에 의한 인위적인 조작 실수를 방지할 수 있다. 그 결과, 오조작에 의한 테스터(15)나 프로버(21)의 파괴, 웨이퍼(W)의 손상 등을 억제할 수 있다.
또한, 테스터 제어부(100)와 프로버 제어부(200)가 연계됨으로써, 양쪽의 제어부가 테스터(15)에 프로브 카드 및/또는 진단 보드가 로드되어 있는지 어떤지의 상태를 파악할 수 있으므로, 진단 실행이 불가한 상태에서의 오(誤)실행을 방지할 수 있다.
〔프로브 카드 교환 처리〕
다음으로, 본 발명의 실시형태에 따른 웨이퍼 검사 장치(10)에 의한 프로브 카드 교환 처리에 대해서, 도 7에 기초해서 설명한다. 도 7은, 본 발명의 실시형태에 따른 프로브 카드 교환 처리의 흐름을 나타내는 시퀀스도이다. 도 7에 있어서, 실선의 화살표는 테스터 제어부(100)와 프로버 제어부(200) 사이의 통신을 나타낸다.
프로브 카드 교환 처리는, 예를 들면 DUT의 변경에 수반하는 검사 내용의 변경이 있었을 때에 행해지는 처리이다. 작업자 등에 의한 검사 내용의 선택 및 검사 개시의 조작을 접수하면, 웨이퍼 검사 장치(10)에 의한 프로브 카드 교환 처리가 실행된다. 웨이퍼 검사 장치(10)에 의한 프로브 카드 교환 처리는, 테스터 제어부(100)와 프로버 제어부(200)가 서로 통신을 행하여, 자동적으로 실행된다.
최초로, 테스터(15)는, 검사 내용의 선택 및 검사 개시의 조작을 접수하면, 스텝(S501)에서, DUT의 품종 해석을 행한다. 그 후, 테스터(15)는, 스텝(S502)에서, 프로버(21)에 대해서, DUT 품종 정보 통지를 송신한다. DUT 품종 정보 통지는, 예를 들면 선택된 검사 내용에 필요한 프로브 카드의 종류의 정보를 포함하고 있어도 된다.
프로버(21)는, 스텝(S502)의 DUT 품종 정보 통지를 수신하면, 스텝(S503)에서, 품종 내용에 대응하는 프로브 카드를 테스터(15)에 로드한다. 그 후, 프로버(21)는, 스텝(S504)에서, 테스터(15)에 대해서, 로드 종료 통지를 송신한다. 로드 종료 통지는, 예를 들면 선택된 검사 내용에 필요한 프로브 카드가 테스터(15)에 로드되었는지 여부의 정보를 포함하고 있어도 된다.
테스터(15)는, 스텝(S504)의 로드 종료 통지를 수신하면, 스텝(S505)에서, 검사 준비가 완료된 것을 표시하여, 프로브 카드 교환 처리를 종료한다.
다음으로, 상기의 동작을 실현하기 위한 테스터(15)의 상세한 동작에 대해서, 도 8에 기초해서 설명한다. 도 8은, 프로브 카드 교환 처리에 있어서의 테스터(15)의 동작을 나타내는 플로 차트이다. 본 플로 차트에 나타내는 처리는, 테스터 제어부(100)가 입력 신호나 프로그램에 따라, 테스터(15)의 각 부를 제어하는 것에 의해 실현된다. 테스터 제어부(100)는, 작업자 등에 의한 검사 내용의 선택 및 검사 개시의 조작을 접수했다고 판정한 경우, 도 8의 플로 차트를 개시한다.
스텝(S601)에서, 테스터 제어부(100)는, DUT의 품종 해석을 행한다. 구체적으로는, 테스터 제어부(100)는, 선택된 검사 내용에 기초해서, 검사에 필요한 프로브 카드의 종류를 특정한다. 본 스텝의 처리는, 도 7의 스텝(S501)에 상당한다.
스텝(S602)에서, 테스터 제어부(100)는, 프로버 제어부(200)에 대해서, DUT 품종 정보 통지를 송신한다. DUT 품종 정보 통지는, 예를 들면 선택된 검사 내용에 필요한 프로브 카드의 종류의 정보를 포함하고 있어도 된다. 본 스텝의 처리는, 도 7의 스텝(S502)에 상당한다.
스텝(S603)에서, 테스터 제어부(100)는, 프로버 제어부(200)로부터, 로드 종료 통지를 수신했는지 여부를 판정한다. 테스터 제어부(100)는, 로드 종료 통지를 수신했다고 판정한 경우, 처리를 스텝(S604)으로 이행하고, 수신하고 있지 않다고 판정한 경우, 다시 스텝(S603)을 반복한다.
스텝(S604)에서, 테스터 제어부(100)는, DUT 검사의 준비가 완료된 것, 또는 DUT 검사에 필요한 프로브 카드가 존재하지 않는 것을 표시하여, 본 플로 차트를 종료한다. 본 스텝의 처리는, 도 7의 스텝(S505)에 상당한다.
다음으로, 상기의 동작을 실현하기 위한 프로버(21)의 상세한 동작에 대해서, 도 9에 기초해서 설명한다. 도 9는, 프로브 카드 교환 처리에 있어서의 프로버의 동작을 나타내는 플로 차트이다. 본 플로 차트에 나타내는 처리는, 프로버 제어부(200)가 입력 신호나 프로그램에 따라, 프로버(21)의 각 부를 제어하는 것에 의해 실현된다.
스텝(S701)에서, 프로버 제어부(200)는, 테스터 제어부(100)로부터, DUT 품종 정보 통지를 수신했는지 여부를 판정한다. 프로버 제어부(200)는, DUT 품종 정보 통지를 수신했다고 판정한 경우, 처리를 스텝(S702)으로 이행한다. 한편, 프로버 제어부(200)는, DUT 품종 정보 통지를 수신하고 있지 않다고 판정한 경우, 다시 스텝(S701)을 반복한다.
스텝(S702)에서, 프로버 제어부(200)는, DUT 품종 정보 통지에 기초해서, 선택된 검사 내용에 필요한 프로브 카드의 유무를 확인한다. 프로버 제어부(200)는, 선택된 검사 내용에 필요한 프로브 카드가 있다고 판정한 경우, 처리를 스텝(S703)으로 이행한다. 한편, 프로버 제어부(200)는, 선택된 검사 내용에 필요한 프로브 카드가 없다고 판정한 경우, 처리를 스텝(S705)으로 이행한다.
스텝(S703)에서, 프로버 제어부(200)는, 선택된 검사 내용에 필요한 프로브 카드를 테스터(15)에 로드한다. 본 스텝의 처리는, 도 7의 스텝(S503)에 상당한다.
스텝(S704)에서, 프로버 제어부(200)는, 테스터(15)에의 프로브 카드의 로드가 종료되었는지 여부를 확인한다. 프로버 제어부(200)는, 테스터(15)에의 프로브 카드의 로드가 종료되었다고 판정한 경우, 처리를 스텝(S705)으로 이행한다. 한편, 프로버 제어부(200)는, 테스터(15)에의 프로브 카드의 로드가 종료되어 있지 않다고 판정한 경우, 다시 스텝(S704)을 반복한다.
스텝(S705)에서, 프로버 제어부(200)는, 테스터 제어부(100)에 대해서, 로드 종료 통지를 송신하여, 본 플로 차트를 종료한다. 로드 종료 통지는, 예를 들면 선택된 검사 내용에 필요한 프로브 카드가 테스터(15)에 로드되었는지 여부의 정보를 포함하고 있어도 된다. 본 스텝의 처리는, 도 7의 스텝(S504)에 상당한다.
이상으로 설명한 바와 같이, 본 발명의 실시형태에 따른 웨이퍼 검사 장치(10)에서는, 테스터 제어부(100)와 프로버 제어부(200)가 서로 통신을 행하면서 일련의 프로브 카드 교환 처리를 자동적으로 행한다. 이에 의해, 이하의 효과를 발휘할 수 있다.
일련의 조작을 테스터 제어부(100) 및 프로버 제어부(200)가 자동적으로 판단, 실행함으로써, 웨이퍼 검사 장치(10) 전체의 조작성이 향상되어, 작업자 등의 작업 순서를 삭감할 수 있다.
또한, 작업자 등은 한쪽 제어부에서의 1회의 조작만으로 웨이퍼 검사 장치(10)의 프로브 카드 교환 처리를 실행할 수 있으므로, 테스터 제어부(100)와 프로버 제어부(200)를 교대로 조작할 필요가 없어져, 프로브 카드의 교환 시간을 단축할 수 있다.
또한, 작업자 등이 선택한 검사 내용에 따라 테스터 제어부(100) 및 프로버 제어부(200)가 자동적으로 판단, 실행되므로, 작업자 등에 의한 프로브 카드의 선택 실수 등의 인위적인 실수를 방지할 수 있다. 그 결과, 오조작에 의한 테스터(15)나 프로버(21)의 파괴, 웨이퍼(W)의 손상 등을 억제할 수 있다.
이상, 본 발명을 실시하기 위한 형태에 대해서 설명했지만, 상기 내용은, 발명의 내용을 한정하는 것은 아니고, 본 발명의 범위 내에서 여러 가지의 변형 및 개량이 가능하다.
상기의 실시형태에서는, 테스터 제어부(100)가 진단 처리를 행하는 조작을 접수하면, 진단 처리를 개시하는 경우를 예로 들어 설명했지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 프로버 제어부(200)가 진단 처리를 행하는 조작을 접수한 경우에, 진단 처리를 개시해도 된다. 이 경우, 도 4에 있어서의 스텝(S101)을 생략할 수 있다.
또한, 상기의 실시형태에서는, 테스터 제어부(100)가 프로브 카드 교환 처리를 행하는 조작을 접수하면, 프로브 카드 교환 처리를 개시하는 경우를 예로 들어 설명했지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 프로버 제어부(200)가 프로브 카드 교환 처리를 행하는 조작을 접수한 경우에, 프로브 카드 교환 처리를 개시해도 된다. 이 경우, 도 7에 있어서의 DUT의 품종 해석(스텝(S501))을 프로버 제어부(200)가 행할 수 있으면 된다. 또한, 스텝(S502)을 생략할 수 있다.
또한, 테스터 제어부(100)와 프로버 제어부(200)의 상위(上位)에, 이들 제어부와 통신 가능한 상위 컨트롤러 등의 제어 장치를 마련해도 된다. 이 경우, 작업자 등은, 제어 장치를 조작함으로써, 테스터 제어부(100) 및 프로버 제어부(200)에 대하여, 전술한 진단 처리나 프로브 카드 교환 처리를 실행시킬 수 있다. 또한, 제어 장치를, 예를 들면 웨이퍼 검사 장치(10)가 설치되어 있는 장소와 상이한 장소에 설치함으로써, 작업자 등은 원격 조작으로 진단 처리 및 프로브 카드 교환 처리를 실행시킬 수 있다.
본 국제 특허출원은, 2017년 3월 22일에 출원된 일본 특허출원 제2017-056523호에 기초하는 우선권을 주장하는 것이고, 당해 출원의 전체 내용을 본 국제 특허출원에 원용한다.
15: 테스터
21: 프로버
100: 테스터 제어부
200: 프로버 제어부
W: 웨이퍼

Claims (9)

  1. 웨이퍼에 형성된 반도체 디바이스에 전기 신호를 인가하는 테스터와,
    상기 반도체 디바이스와 상기 테스터를 전기적으로 접속시키는 프로버와,
    상기 테스터의 동작을 제어하는 테스터 제어부와,
    상기 프로버의 동작을 제어하는 프로버 제어부
    를 갖고,
    상기 테스터 제어부 및 상기 프로버 제어부는, 상기 테스터 상태를 진단하는 진단 처리를 실행할 때, 서로 통신을 행하는,
    웨이퍼 검사 장치.
  2. 제 1 항에 있어서,
    상기 테스터 제어부 및 상기 프로버 제어부는, 상기 테스터 제어부 및 상기 프로버 제어부 중 어느 하나가 상기 진단 처리의 개시 조작을 접수한 경우에, 상기 진단 처리를 실행하는,
    웨이퍼 검사 장치.
  3. 제 1 항에 있어서,
    상기 테스터 제어부 및 상기 프로버 제어부와 통신 가능한 제어 장치를 더 갖고,
    상기 테스터 제어부 및 상기 프로버 제어부는, 상기 제어 장치가 상기 진단 처리의 개시 조작을 접수한 경우에, 상기 진단 처리를 실행하는,
    웨이퍼 검사 장치.
  4. 제 1 항에 있어서,
    상기 진단 처리는, 상기 테스터에 진단 보드를 반입해서 행하는 처리인,
    웨이퍼 검사 장치.
  5. 제 1 항에 있어서,
    상기 테스터 제어부는, 상기 진단 처리의 개시 조작을 접수한 경우, 상기 프로버 제어부에 대하여, 상기 진단 처리의 내용을 통지하는,
    웨이퍼 검사 장치.
  6. 제 5 항에 있어서,
    상기 프로버 제어부는, 상기 테스터에 상기 진단 처리의 내용에 대응하는 진단 보드가 반입되어 있는 경우, 상기 테스터 제어부에 대하여, 상기 진단 처리가 실행 가능한 것을 통지하는,
    웨이퍼 검사 장치.
  7. 제 1 항에 있어서,
    상기 테스터 제어부는, 상기 진단 처리를 실행한 경우, 상기 프로버 제어부에 대하여, 상기 진단 처리가 종료된 것을 통지하는,
    웨이퍼 검사 장치.
  8. 웨이퍼에 형성된 반도체 디바이스에 전기 신호를 인가하는 테스터와,
    상기 반도체 디바이스와 상기 테스터를 전기적으로 접속시키는 프로버와,
    상기 테스터의 동작을 제어하는 테스터 제어부와,
    상기 프로버의 동작을 제어하는 프로버 제어부
    를 갖고,
    상기 테스터 제어부 및 상기 프로버 제어부는, 상기 반도체 디바이스와 상기 테스터를 전기적으로 접속할 때에 이용되는 프로브 카드를 교환할 때, 서로 통신을 행하는,
    웨이퍼 검사 장치.
  9. 웨이퍼에 형성된 반도체 디바이스에 전기 신호를 인가하는 테스터와, 상기 반도체 디바이스와 상기 테스터를 전기적으로 접속시키는 프로버를 갖는 웨이퍼 검사 장치의 진단 방법으로서,
    상기 테스터의 동작을 제어하는 테스터 제어부 및 상기 프로버의 동작을 제어하는 프로버 제어부가 서로 통신을 행하는 것에 의해서, 상기 테스터 상태를 진단하는,
    웨이퍼 검사 장치의 진단 방법.
KR1020197030916A 2017-03-22 2018-03-08 웨이퍼 검사 장치 및 웨이퍼 검사 장치의 진단 방법 KR102305871B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017056523A JP6804353B2 (ja) 2017-03-22 2017-03-22 ウエハ検査装置及びウエハ検査装置の診断方法
JPJP-P-2017-056523 2017-03-22
PCT/JP2018/009012 WO2018173777A1 (ja) 2017-03-22 2018-03-08 ウエハ検査装置及びウエハ検査装置の診断方法

Publications (2)

Publication Number Publication Date
KR20190132436A true KR20190132436A (ko) 2019-11-27
KR102305871B1 KR102305871B1 (ko) 2021-09-27

Family

ID=63586433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030916A KR102305871B1 (ko) 2017-03-22 2018-03-08 웨이퍼 검사 장치 및 웨이퍼 검사 장치의 진단 방법

Country Status (6)

Country Link
US (1) US20200088828A1 (ko)
JP (1) JP6804353B2 (ko)
KR (1) KR102305871B1 (ko)
CN (1) CN110446937A (ko)
TW (1) TWI763794B (ko)
WO (1) WO2018173777A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10815604B2 (en) 2013-07-03 2020-10-27 Samsung Electronics Co., Ltd. Automatic detergent supply apparatus and washing machine having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450153A (en) * 1987-08-19 1989-02-27 Nec Corp Service request system in gpib communication system
JPH08179893A (ja) * 1994-12-21 1996-07-12 Nec Eng Ltd 情報処理装置
JP2005308587A (ja) 2004-04-22 2005-11-04 Toyota Motor Corp パフォーマンスボードの診断ボードと診断方法と診断装置
JP2007235031A (ja) * 2006-03-03 2007-09-13 Advantest Corp 半導体試験装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124931A (en) * 1988-10-14 1992-06-23 Tokyo Electron Limited Method of inspecting electric characteristics of wafers and apparatus therefor
JPH02224260A (ja) * 1988-11-02 1990-09-06 Tokyo Electron Ltd 位置合わせ方法
JPH0547867A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 半導体チツプの試験方法
US5528158A (en) * 1994-04-11 1996-06-18 Xandex, Inc. Probe card changer system and method
JP3730340B2 (ja) * 1996-11-20 2006-01-05 株式会社アドバンテスト 半導体試験装置
JP2002181893A (ja) * 2000-12-11 2002-06-26 Mitsubishi Electric Corp 半導体装置の検査方法および検査装置
US7319341B1 (en) * 2003-08-28 2008-01-15 Altera Corporation Method of maintaining signal integrity across a capacitive coupled solder bump
US20060214679A1 (en) * 2005-03-28 2006-09-28 Formfactor, Inc. Active diagnostic interface for wafer probe applications
KR100805833B1 (ko) * 2006-01-24 2008-02-21 삼성전자주식회사 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
JP2007234645A (ja) * 2006-02-27 2007-09-13 Tokyo Seimitsu Co Ltd プローバ温度制御装置、及び、方法
JP5260172B2 (ja) * 2008-07-31 2013-08-14 東京エレクトロン株式会社 被検査体の検査方法及び被検査体の検査用プログラム
JP2011059021A (ja) * 2009-09-11 2011-03-24 Tokyo Electron Ltd 基板検査装置及び基板検査装置における位置合わせ方法
JP5517350B2 (ja) * 2010-06-15 2014-06-11 東京エレクトロン株式会社 載置台駆動装置
KR20120104812A (ko) * 2011-03-14 2012-09-24 삼성전자주식회사 반도체 디바이스 테스트 장치 및 방법
JP6271257B2 (ja) * 2014-01-08 2018-01-31 東京エレクトロン株式会社 基板検査装置及びプローブカード搬送方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450153A (en) * 1987-08-19 1989-02-27 Nec Corp Service request system in gpib communication system
JPH08179893A (ja) * 1994-12-21 1996-07-12 Nec Eng Ltd 情報処理装置
JP2005308587A (ja) 2004-04-22 2005-11-04 Toyota Motor Corp パフォーマンスボードの診断ボードと診断方法と診断装置
JP2007235031A (ja) * 2006-03-03 2007-09-13 Advantest Corp 半導体試験装置

Also Published As

Publication number Publication date
TWI763794B (zh) 2022-05-11
CN110446937A (zh) 2019-11-12
US20200088828A1 (en) 2020-03-19
JP6804353B2 (ja) 2020-12-23
KR102305871B1 (ko) 2021-09-27
JP2018159608A (ja) 2018-10-11
WO2018173777A1 (ja) 2018-09-27
TW201840994A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
KR100699866B1 (ko) 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법
EP2006697B1 (en) Control apparatus
JP2006242638A (ja) 半導体検査装置
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
US8947114B2 (en) Inspecting method and program for object to be inspected
US20100213950A1 (en) System in package batch test method and batch test system thereof
US20200174073A1 (en) Device inspection method
KR20070045971A (ko) Ｓｏｃ 테스터 시스템, ｓｏｃ 테스터 ｄｕｔ 로드 보드 및이를 사용하는 디바이스 테스트 방법
KR102294141B1 (ko) 검사 장치의 진단 방법 및 검사 시스템
KR102305871B1 (ko) 웨이퍼 검사 장치 및 웨이퍼 검사 장치의 진단 방법
TWI759545B (zh) 檢測系統及檢測方法
US11347214B2 (en) Inspection device, maintenance method, and program
KR102091943B1 (ko) Pba 검사장치
KR20140078170A (ko) 제이택 인터페이스 보드
KR100640590B1 (ko) 핸들러 원격 제어가 가능한 반도체 소자의 검사 시스템 및그 작동방법
JP2004333499A (ja) 半導体素子の検査方法
US8283940B2 (en) Probe device, processing device, and probe testing method
KR101222737B1 (ko) 내장형 기판의 경계 스캔 테스트 장치 및 그 방법
KR100669073B1 (ko) 패키지 옵션을 고려한 경계 스캔 방법
KR100835999B1 (ko) Ｉｃ 소팅 핸들러 및 그 제어방법
KR100481298B1 (ko) 반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법
KR19990085547A (ko) 리피트 페일 칩 검출 시스템 및 방법
JP2001174511A (ja) バウンダリ・スキャン・テスト方法
JP2018054324A (ja) スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant