KR102294141B1 - 검사 장치의 진단 방법 및 검사 시스템 - Google Patents

검사 장치의 진단 방법 및 검사 시스템 Download PDF

Info

Publication number
KR102294141B1
KR102294141B1 KR1020197030246A KR20197030246A KR102294141B1 KR 102294141 B1 KR102294141 B1 KR 102294141B1 KR 1020197030246 A KR1020197030246 A KR 1020197030246A KR 20197030246 A KR20197030246 A KR 20197030246A KR 102294141 B1 KR102294141 B1 KR 102294141B1
Authority
KR
South Korea
Prior art keywords
diagnostic
board
probe card
mounting
diagnostic board
Prior art date
Application number
KR1020197030246A
Other languages
English (en)
Other versions
KR20190131056A (ko
Inventor
마사노리 우에다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190131056A publication Critical patent/KR20190131056A/ko
Application granted granted Critical
Publication of KR102294141B1 publication Critical patent/KR102294141B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G01R31/69—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board of terminals at the end of a cable or a wire harness; of plugs; of sockets, e.g. wall sockets or power sockets in appliances
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

기판을 탑재하는 스테이지와, 기판에 형성된 복수의 디바이스에 프로브를 접촉시키는 프로브 카드를 장착하는 장착부와, 장착부에 장착된 프로브 카드를 거쳐서 기판에 형성된 복수의 디바이스에 전기적 신호를 부여하고, 디바이스의 전기 특성을 검사하는 테스터와, 테스터와 프로브 카드 사이에 설치되고, 테스터 및 프로브 카드에 각각 전기적으로 접속되는 복수의 커넥터를 갖고, 이것들을 접속하는 접속 부재를 구비하는 검사 장치에 있어서, 복수의 커넥터의 자기 진단을 행한다. 이때의 자기 진단 방법은, 프로브 카드 대신에 진단 기판을 장착하는 것과, 진단 기판을 장착한 후, 진단 기판과 접속 부재의 복수의 커넥터의 접촉을 안정화시키는 안정화 처리를 실시하는 것과, 안정화 처리 후, 복수의 커넥터의 진단을 행하는 것을 가진다.

Description

검사 장치의 진단 방법 및 검사 시스템
본 발명은, 피검사체의 전기적 특성을 검사하는 검사 장치의 진단 방법 및 검사 시스템에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서는, 반도체 웨이퍼(이하 간단히 웨이퍼라고 기재한다)에 있어서의 모든 프로세스가 종료한 단계에서, 웨이퍼에 형성되어 있는 복수의 반도체 디바이스(이하 간단히 디바이스라고 기재한다)의 전기적 검사가 행해지고, 이러한 검사에는, 프로버라고 불리는 검사 장치가 이용되고 있다. 프로버는 웨이퍼와 대향하는 프로브 카드를 구비하고, 프로브 카드는 판 형상의 기초부와, 기초부에 있어서 웨이퍼의 반도체 디바이스에 있어서의 각 전극과 대향하도록 배치되는 복수의 프로브를 구비한다(예를 들면, 특허문헌 1 참조).
프로버에 있어서는, 웨이퍼를 흡착 유지하는 스테이지를 이용해서 프로브 카드에 웨이퍼를 압압시키는 것에 의해, 프로브 카드의 각 프로브를 웨이퍼에 형성된 복수의 디바이스의 전극과 접촉시키고, 테스터로부터 프로브 카드의 프로브를 거쳐서 각 디바이스의 전극에 전기적 신호를 공급하고, 디바이스로부터의 전기 신호에서 테스터에 의해 디바이스의 다양한 전기 특성을 검사한다.
이러한 검사 장치에 이용되는 테스터는, 웨이퍼에 형성된 디바이스에 전기 신호를 부여하고, 전기 특성의 측정을 행하는 테스터 모듈 보드와, 프로브 카드와 테스터 모듈 보드간의 인터페이스의 일부로서 기능하는 테스터 메인 보드를 가지고 있고, 테스터 메인 보드와 프로브 카드 사이에는 인터페이스부가 되는 컨택트 블록이 설치되고, 컨택트 블록에는 테스터 메인 보드 및 프로브 카드에 각각 접속되는 복수의 커넥터를 가지고 있다.
이러한 검사 장치에 있어서는, 프로브 카드와 동일한 회로 구성을 가지고, 전기 경로가 닫힌 계(closed system)의 진단 기판을 프로브 카드 대신에 장착하고, 커넥터가 정상인가 아닌가를 자기 진단하는 기술이 알려져 있다(예를 들면 특허문헌 1, 2). 이 기술에 있어서는, 진단 기판에 의해 커넥터의 저항치가 측정되고, 규격보다 높은 저항의 커넥터가 존재하면 Fail이라고 진단된다. 이러한 자기 진단은, 검사 장치의 출하 전, 장치의 기동 시, 검사 개시 전, 로트 사이, 메인트넌스 시 등, 다양한 타이밍에 행해진다.
선행 기술 문헌
특허문헌
특허문헌 1: 일본 특허 공개 평8－306750호 공보　
특허문헌 2: 일본 특허 공개 평10－150082호 공보
그런데, 이러한 진단 기판에 의해 커넥터의 진단을 행하는 경우, 진단 기판을 설치한 직후에 진단을 실시하면, 실제로는 커넥터가 정상적임에도 불구하고, 파티클(이물·산화막)등의 환경의 영향으로 커넥터와 진단 기판의 접촉 상태가 불안정으로 되어 커넥터의 저항치가 기준치보다 높게 되어, Fail이라고 진단되는 경우가 있다. Fail이라고 진단되면, 컨택트 블록을 떼어 내고, 커넥터의 청소나 원인 조사를 실시하지 않으면 안되어, 시간이 걸리기 때문에, 생산에 영향을 준다. 이 때문에, 이러한 접촉 상태가 불안정한 것에 의한 Fail의 발생을 억제해서, 진단 수율을 높이는 것이 요망된다.
본 발명의 목적은, 커넥터와 진단 기판의 접촉 상태가 불안정한 것에 의한 Fail의 발생을 억제할 수가 있는 기술을 제공하는 것에 있다.
본 발명의 제 1 관점에 의하면, 기판을 탑재하는 스테이지와, 기판에 형성된 복수의 디바이스에 프로브를 접촉시키는 프로브 카드를 장착하는 장착부와, 상기 장착부에 장착된 프로브 카드를 거쳐서 상기 기판에 형성된 복수의 디바이스에 전기적 신호를 부여하고, 상기 디바이스의 전기 특성을 검사하는 테스터와, 상기 테스터와 상기 프로브 카드의 사이에 설치되고, 상기 테스터 및 상기 프로브 카드에 각각 전기적으로 접속되는 복수의 커넥터를 갖고, 이것들을 접속하는 접속 부재를 구비하는 검사 장치에 있어서, 상기 복수의 커넥터의 자기 진단을 행하는 검사 장치의 진단 방법으로서, 상기 프로브 카드 대신에 진단 기판을 장착하는 것과, 상기 진단 기판을 장착한 후, 상기 진단 기판과 상기 접속 부재의 상기 복수의 커넥터의 접촉을 안정화시키는 안정화 처리를 실시하는 것과, 상기 안정화 처리 후, 상기 복수의 커넥터의 진단을 행하는 것을 갖는 것을 특징으로 하는 검사 장치의 진단 방법이 제공된다.
상기 제 1 관점에 있어서, 상기 안정화 처리는, 상기 진단 기판을 장착해서 상기 커넥터와 상기 진단 기판을 접촉시키고 나서 소정 시간 전압을 인가하지 않고 방치하는 처리여도 좋다. 상기 소정 시간은 30분 이상인 것이 바람직하다.
또한, 상기 안정화 처리는, 상기 진단 기판을 장착해서 상기 커넥터와 상기 진단 기판을 접촉시킨 후, 상기 진단 기판에 소정 값의 펄스 형상의 전압을 소정 횟수 인가하는 처리여도 좋다. 상기 전압은 1V 이상인 것이 바람직하고, 상기 전압의 펄스의 인가 횟수는 30회 이상인 것이 바람직하다.
본 발명의 제 2 관점에 의하면, 기판을 탑재하는 스테이지와, 기판에 형성된 복수의 디바이스에 프로브를 접촉시키는 프로브 카드 또는 진단 기판을 장착하는 장착부와, 상기 장착부에 장착된 프로브 카드를 거쳐서 상기 기판에 형성된 복수의 디바이스에 전기적 신호를 부여하고, 상기 디바이스의 전기 특성을 검사하는, 또는 상기 장착부에 장착된 진단 기판에 전기 신호를 부여하는 테스터와, 상기 테스터와 상기 프로브 카드 또는 진단 기판 사이에 설치되고, 상기 테스터 및 상기 프로브 카드 또는 진단 기판에 각각 전기적으로 접속되는 복수의 커넥터를 갖고, 이것들을 접속하는 접속 부재와, 상기 스테이지에 기판을 반송하는, 또는, 상기 프로브 카드 혹은 상기 진단 기판을 상기 장착부에 반송하는 반송 수단과, 상기 전기 특성의 검사 및 상기 진단 기판에 의한 상기 커넥터의 진단을 제어하는 제어부를 구비하고, 상기 제어부는, 상기 진단 기판이 장착된 후, 상기 진단 기판에 의해 상기 커넥터의 진단을 행할 때에, 상기 진단 기판과 상기 접속 부재의 상기 복수의 커넥터의 접촉을 안정화시키는 안정화 처리를 실행시키고, 상기 안정화 처리 후, 상기 복수의 커넥터의 진단을 행하게 하도록 제어하는 것을 특징으로 하는 검사 시스템이 제공된다.
본 발명에 의하면, 진단 기판을 장착한 후, 진단 기판과 접속 부재의 복수의 커넥터의 접촉을 안정화시키는 안정화 처리를 실시하고, 안정화 처리의 후, 복수의 커넥터의 진단을 행함으로, 커넥터와 진단 기판의 접촉 상태가 불안정한 것에 의한 Fail의 발생을 억제할 수가 있다.
도 1은 검사 시스템의 일례의 구성을 개략적으로 나타내는 수평 단면도이다.
도 2는 도 1의 검사 시스템의 검사 장치를 나타내는 단면도이다. 　
도 3은 도 1의 검사 시스템의 검사 장치에 진단 기판을 장착한 상태를 나타내는 단면도이다. 　
도 4는 도 1의 검사 시스템의 제어부를 나타내는 블록도이다. 　
도 5는 디바이스의 검사를 행하고 있는 경우의 신호의 흐름을 나타내는 개략도이다. 　
도 6은 진단을 행하고 있는 경우의 신호의 흐름을 나타내는 개략도이다. 　
도 7은 진단 방법의 플로우를 설명하기 위한 플로차트(flow chart)이다. 　
도 8은 진단 기판에 전압을 인가한 경우의 커넥터 저항치의 시간 추이를 나타내는 도면으로, 세로축은 커넥터의 저항치로서, 6분마다의 저항치의 측정 결과를 나타내는 도면이다. 　
도 9는 진단 기판에 전압을 인가한 경우의 커넥터 저항치의 시간 추이를 나타내는 도면으로, 세로축은 커넥터의 저항치로서, 간이 시험으로 3초마다 펄스 형상의 전압을 인가했을 때의 저항치의 측정 결과를 나타내는 도면이다.
　이하, 첨부 도면을 참조해서, 본 발명의 실시의 형태에 대해 설명한다.
＜검사 시스템＞　
우선, 본 발명의 진단 방법이 적용되는 검사 시스템의 전체 구성의 일례에 대해 설명한다. 　
도 1은, 검사 시스템의 일례의 구성을 개략적으로 가리키는 수평 단면도이다.
도 1에 있어서, 검사 시스템(10)은 하우징(11)을 갖고, 하우징(11) 내에는, 웨이퍼 W의 반도체 디바이스의 전기적 특성의 검사를 행하는 검사 영역(12)과, 검사 영역(12)에 대한 웨이퍼 W 등의 반입 반출을 행하는 반입 반출 영역(13)과, 검사 영역(12) 및 반입 반출 영역(13) 사이에 설치된 반송 영역(14)을 가진다.
검사 영역(12)은, X방향을 따라 복수(본 예에서는 6개)의 검사실(12a)을 가지고 있고, 각 검사실(12a)에는 검사 장치(프로버)(30)가 배치되어 있다.
반입 반출 영역(13)은 복수의 포트로 구획되고, 복수의 웨이퍼 W를 수용하는 용기, 예를 들면, FOUP(17)을 수용하는 웨이퍼 반입 반출 포트(16a), 프로브 카드(18)가 반입되고 또한, 반출되는 프로브 카드 로더(card loader)(25)를 수용하는 프로브 카드 로더 포트(16b), 진단 기판(60)이 반입되고 또한, 반출되는 진단 기판 로더(26)를 수용하는 진단 기판 로더 포트(16c), 검사 시스템(10)의 각 구성 요소의 동작을 제어하는 제어부(27)를 수용하는 제어부 수용 포트(16d)를 가진다.
반송 영역(14)에는 이동 자재인 반송 장치(19)가 배치된다. 반송 장치(19)는, 반입 반출 영역(13)의 웨이퍼 반입 반출 포트(16a)로부터 웨이퍼 W를 수취해서 각 검사 장치(30)에 있어서 웨이퍼를 흡착 유지하는 척 탑(chuck top)(스테이지)에 반송하고, 디바이스의 전기적 특성의 검사가 종료한 웨이퍼 W를 대응하는 검사 장치(30)의 척 탑으로부터 웨이퍼 반입 반출 포트(16a)에 반송한다. 또, 반송 장치(19)는, 각 검사 장치(30)로부터 메인트넌스를 필요로 하는 프로브 카드(18)를 로더 포트(16b)의 프로브 카드 로더(25)에 반송하고, 또한, 신규하거나 메인트넌스 완료 프로브 카드(18)를 각 검사 장치(30)에 반송한다. 또한, 반송 장치(19)는, 자기 진단을 행할 때에는, 반입 반출 영역(13)의 진단 기판 로더 포트(16c)의 진단 기판 로더(26)로부터 진단 기판(60)을 수취해서 각 검사 장치(30)에 반송한다. 　
한편, 각 검사실(12a)에는, 검사 장치(30)가 다단으로 설치되어 있어도 좋다. 그 경우는, 각 단마다 반송 영역(14) 및 반송 장치(19)를 마련하면 좋다.
＜검사 장치＞　
다음에, 검사 장치(30)에 대해 상세하게 설명한다. 　
도 2는 검사 장치(30)를 나타내는 단면도이다. 도 2에 나타내는 바와 같이, 검사 장치(30)는, 테스터(50)과 인터페이스부(40)와, 척 탑(20)과, 얼라이너(21)를 가지고 있다.
테스터(50)는, 복수 매의 테스터 모듈 보드(52)가 하우징(53) 내에 수용된 테스트 헤드(51)와, 테스트 헤드(51) 아래에 설치된 테스터 메인 보드(54)를 가지고 있다. 테스터 모듈 보드(52)는, 테스터 메인 보드(54)의 슬롯에 서 있는(stand; 立設) 상태로 장착되어 있다.
테스터 모듈 보드(52)는, 웨이퍼 W 상의 디바이스에 대한 전력 공급, 파형 입력(드라이버), 파형 측정(콤퍼레터), 전압, 전류 출력 및 측정을 행하는 것이다. 테스터 메인 보드(54)는, 테스터 모듈 보드(52)와 후술의 프로브 카드(18) 사이에서 파형, 전압, 전류의 입출력을 주고 받기 위한 보드이다.
인터페이스부(40)는, 테스터 메인 보드(54) 아래에 설치되고, 링 모양을 이루며, 그 하면에서 프로브 카드(18)를 지지하는 지지 플레이트(41)와, 지지 플레이트(41)의 중앙의 공간에 끼워 넣어지고, 테스터 메인 보드(54)와 프로브 카드(18)를 전기적으로 접속하는 컨택트 블록(42)을 가지고 있다. 컨택트 블록(42)의 상면 및 하면에는, 프로브 카드(18)와 메인 보드(54)를 전기적으로 접속하는 포고핀으로 이루어지는 복수의 커넥터(43)가 설치되어 있다.
프로브 카드(18)는, 내부에 소정의 전기 회로를 가지고, 웨이퍼 W에 형성된 복수의 디바이스의 각 전극에 접촉하는 복수의 프로브를 가지고 있다.
통상의 검사 시에는, 지지 플레이트(41)의 하면에 프로브 카드(18)가 장착되지만, 컨택트 블록(42)의 커넥터(43)의 자기 진단을 행하는 경우에는, 도 3에 나타내는 바와 같이, 프로브 카드(18) 대신에 진단 기판(60)이 장착된다. 진단 기판(60)은, 프로브를 설치하지 않고 전기 경로가 닫힌 계인 것인 외에는, 프로브 카드(18)와 같은 전기 회로를 가지고 있다.
컨택트 블록(42)은, 그 상부에 설치된 지지부(도시하지 않음)에 의해 지지 플레이트(41)에 지지되어 있다. 또한, 지지 플레이트(41)의 상면에는, 테스터 메인 보드(54)의 하면과 밀착하는 환상의 시일 부재(44)가 설치되어 있고, 지지 플레이트의 하면에는, 프로브 카드(18) 또는 진단 기판(60)과 밀착하는 환상의 시일 부재(45)가 설치되어 있다.
지지 플레이트(41)의 내부에는, 일단이 진공 펌프로 이루어지는 제 1 진공 기구(31)로부터 연장하는 배관에 접속되고, 타단이 테스터 메인 보드(54)와 지지 플레이트(41) 사이의 시일 부재(44)에 둘러싸여진 공간(41a) 및 지지 플레이트(41)와 프로브 카드(18) 또는 진단 기판(60) 사이의 시일 부재(45)에 둘러싸여진 공간(41b)에 접속된 배기 경로(32)가 형성되어 있고, 제 1 진공 기구 (31)에 의해 진공 흡입하는 것에 의해, 공간(41a, 41b)이 감압되고, 지지 플레이트(41)가 시일 부재(44)를 개재해서 테스터 메인 보드(54)에 진공 흡착되고, 프로브 카드(18) 또는 진단 기판(60)이 시일 부재(45)를 개재해서 지지 플레이트(41)에 진공 흡착된다.
지지 플레이트(41)의 하면에는, 프로브 카드(18)의 배치 영역을 둘러싸도록 원통 형상을 이루는 벨로우즈(46)가 설치되어 있다.
척 탑(20)은, 피검사체인 웨이퍼 W를 흡착 유지하는 것이다. 얼라이너(21)는 척 탑(20)의 하부에 설치되고, 그 승강부(21a)가 척 탑(20)을 지지하며, 척 탑(20)은, 얼라이너(21)에 의해 상하좌우(XYZ 방향)로 이동되고, 이것에 의해, 척 탑(20)에 탑재된 웨이퍼 W를 프로브 카드(18)와 정면으로 마주 대하도록 위치 결정한다. 얼라이너(21)는, 같은 단의 6개의 검사 장치(30)에 공통으로 설치되어 있고, X 방향을 따라 이동 가능하게 되어 있다.
웨이퍼 W의 검사를 행할 때에는, 지지 플레이트(41)의 하면에 프로브 카드(18)를 장착한 상태로, 얼라이너(21)에 의해 척 탑(20)을 상승시키고, 도 2에 나타내는 바와 같이, 웨이퍼 W에 프로브 카드(18)의 프로브를 접촉시킨 상태로 하지만, 이 때에는, 벨로우즈(46)의 하면이 시일 부재(도시하지 않음)에 의해 척 탑(20)과 밀착하고, 벨로우즈(46) 내가 밀폐 공간이 되도록 되어 있다. 지지 플레이트(41)의 내부에는, 일단이 진공 펌프로 이루어지는 제 2 진공 기구(33)으로부터 연장하는 배관에 접속되고, 타단이 벨로우즈(46) 내의 밀폐 공간에 접속된 배기 경로(34)가 형성되어 있고, 제 2 진공 기구(33)에 의해 진공 흡입하는 것에 의해, 그 밀폐 공간이 감압되고, 척 탑(20)이 벨로우즈(46)를 개재해서 지지 플레이트(41)에 진공 흡착된다. 진단 기판(60)이 장착된 경우에도 척 탑은 같은 위치까지 상승되어 벨로우즈(46)에 의해 밀폐 공간이 형성되고, 제 2 진공 기구(33)에 의해 밀폐 공간을 감압하는 것에 의해, 척 탑(20)이 진공 흡착된다. 한편, 척 탑(20)은 진공 흡착하지 않아도 좋다.
검사 장치(30)에 의해 검사를 행하는 경우에는, 프로브 카드(18)를 진공 흡착에 의해 장착하고, 테스트 헤드(51)에 내장된 테스터 모듈 보드(52)로부터 테스터 메인 보드(54), 프로브 카드(18)의 프로브(18a)를 거쳐서 웨이퍼 W의 디바이스에 전기적 신호를 보내고, 테스터 모듈 보드(52)로 돌아온 신호로부터 전기 특성의 검사를 행한다. 또, 자기 진단을 행할 때에는, 프로브 카드(18) 대신에 진단 기판(60)을 장착하고, 커넥터(43)의 전기 저항을 측정하고, 자기 진단을 실시한다.
척 탑(20)이 흡착된 상태에서는, 얼라이너(21)는, 하부로 퇴피되고, X방향으로 이동해서, 같은 단의 다른 검사 장치(30)의 척 탑(20)에 대한 웨이퍼 W 등의 주고 받음에 이용된다.
＜제어부＞　
제어부(27)는, 검사 시스템(10)을 구성하는 각 구성부, 예를 들면, 반송 장치(19), 검사 장치(30)의 얼라이너(21), 제 1 및 제 2 진공 기구(31), (33), 테스터(50) 등을 제어하는 것으로, 도 4에 나타내는 바와 같이, 이것들을 제어하는 CPU(컴퓨터)를 갖는 주제어부(71)와, 키보드, 마우스 등의 입력 장치(72), 프린터 등의 출력 장치(73), 디스플레이 등의 표시 장치(74), 기억 매체를 갖는 기억 장치(75)를 가지고 있다. 검사 시스템(10)의 동작은, 기억 매체에 기억되어 있는 처리 레시피에 근거해 실행된다.
제어부(27)는, 입력 장치(72)에 의해, 웨이퍼 W의 검사를 행하는 검사 모드와, 진단 기판(60)을 이용해서 자기 진단을 행하는 진단 모드를 선택할 수 있도록 되어 있고, 주제어부(71)는, 검사 모드가 선택되었을 때에는, 검사 시퀀스를 실행하고, 진단 모드가 선택되었을 때에는, 자기 진단 시퀀스를 실행하게 되어 있다.
＜검사 동작＞　
다음에, 검사 시스템(10)에 있어서의 검사 동작에 대해 설명한다. 　
검사를 함에 있어서, 반송 장치(19)에 의해 프로브 카드 로더(25)로부터 반송 장치(19)에 의해 적당한 프로브 카드(18)를 각 검사 장치(30)에 반송하고, 진공 흡착에 의해 지지 보드(41)에 장착한다.
그 후, 웨이퍼 반입 반출 포트(16a)의 FOUP(17)로부터 반송 장치(19)에 의해 웨이퍼 W를 각 검사 장치(30)에 반송하고, 얼라이너(21)에 의해 척 탑(20)의 위치를 결정하며, 벨로우즈(46)에 의해 둘러 싸여진 공간을 진공 흡입하는 것에 의해 척 탑(20)을 지지 플레이트(41)에 흡착시키고, 웨이퍼 W에 형성된 복수의 디바이스의 전극에 프로브 카드(18)의 프로브(18a)를 접촉시키고, 테스터(50)에 의해 전기적 검사가 행해진다.
이 때, 도 5에 나타내는 바와 같이, 테스트 헤드(51)에 내장된 테스터 모듈 보드(52)로부터의 전기 신호가, 테스터 메인 보드(54), 컨택트 블록(42), 프로브 카드(18)를 거쳐 웨이퍼 W의 각 디바이스에 이르고, 또한, 디바이스로부터 프로브 카드(18), 컨택트 블록(42), 테스터 메인 보드(54)를 거쳐 테스터 모듈 보드(52)로 돌아온다. 이 전기 신호로부터 디바이스의 전기 특성의 검사를 행한다. 구체적으로는, 테스터(50)로부터 디바이스에 대해서, 전압, 전류, 논리 파형 등을 출력하고, 디바이스로부터의 전압, 전류, 논리 파형을 측정하고, 디바이스의 PASS 및 NG를 판단한다.
이러한 전기 특성의 검사를 행하고 있는 동안에, 다른 검사 장치(30)로 얼라이너(21)가 이동하고, 반송 장치(19)로부터 척 탑(20)으로의 웨이퍼의 수취 및 척 탑(20)의 위치 결정을 행한다. 그리고 검사 종료 후의 검사 장치(30)에 있어서는, 벨로우즈(46) 내의 밀폐 공간을 대기로 되돌리고, 척 탑(20)을 얼라이너(21) 상에 탑재하고, 반송 장치(19)에 의해 검사 후의 웨이퍼 W를 수취해서 웨이퍼 반입 반출 포트(16a)의 FOUP(17)에 되돌린다. 이상과 같은 동작이 복수의 웨이퍼 W에 대해서 동시 병행적으로 연속해서 행해진다.
＜자기 진단 동작＞　
다음에, 자기 진단 동작에 대해 설명한다. 　
자기 진단은, 검사 장치의 출하 전, 장치의 기동 시, 검사 개시 전, 로트의 사이, 메인트넌스 시 등, 다양한 타이밍에 행해진다.
자기 진단을 행할 때에는, 프로브 카드(18)가 장착되어 있는 경우는, 프로브 카드(18)을 떼어내서 반송 장치(19)에 의해 프로브 카드 로더(25)로 반송한 후, 프로브 카드(18)가 장착되어 있지 않은 경우는, 그대로, 진단 기판 로더(26)로부터 반송 장치(19)에 의해 진단 기판(60)을 각 검사 장치(30)에 반송하고, 진공 흡착에 의해 지지 보드(41)에 장착한다.
진단 기판(60)을 장착해서 자기 진단을 행하는 경우에는, 도 6에 나타내는 바와 같이, 테스트 헤드(51)에 내장된 테스터 모듈 보드(52)로부터의 전기 신호가, 테스터 메인 보드(54), 컨택트 블록(42)을 거쳐, 검사 기판(60)에 이르고, 검사 기판(60)으로부터 컨택트 블록(42), 테스터 메인 보드(54)를 거쳐 테스터 모듈 보드(52)로 돌아온다. 이것에 의해 커넥터(43)의 저항치가 측정된다.
이 때, 진단 기판(60)을 설치한 직후에 진단을 행하면, 실제로는 커넥터(43)가 정상임에도 불구하고, 파티클(이물·산화막)등의 환경의 영향으로 커넥터(43)와 진단 기판(60)의 접촉 상태가 불안정으로 되어 커넥터의 저항치가 기준치보다 높게 되어, Fail이라고 진단되는 경우가 있다. Fail이라고 진단되면, 컨택트 블록(42)을 떼어내고, 컨택트 블록(42)의 커넥터(43)의 검사를 행하지 않으면 안되어, 시간이 걸리기 때문에, 생산에 영향을 준다. 이 때문에, 이러한 접촉 상태의 불안정에 의한 Fail의 발생을 억제해서, 진단의 수율을 올리는 것이 바람직하다.
그래서 본 실시 형태에서는, 이러한 것을 회피하기 위해서, 진단 방법으로서, 도 7에 나타내는 바와 같이, 진단 기판을 장착하고(스텝 1), 그 후, 진단 기판과 접속 부재의 복수의 커넥터의 접촉을 안정화시키는 안정화 처리를 실시하고(스텝 2), 그 후, 복수의 커넥터의 진단을 행한다(스텝 3). 진단 방법으로서는, 안정화 처리가 다른 이하의 제 1 진단 방법 또는 제 2 진단 방법을 들 수가 있다.
［제 1 진단 방법］　
우선, 제 1 진단 방법에 대해 설명한다. 　
제 1 진단 방법에서는, 진단 기판(60)을 장착하고, 안정화 처리로서 커넥터(43)와 진단 기판을 접촉시키고 나서 소정 시간 전압을 인가하지 않고 방치하는 처리를 행하고, 소정 시간 경과 후에 진단(시험)을 개시한다.
도 8은, 진단 기판에 전압을 인가한 경우의 커넥터 저항치의 시간 추이를 나타내는 도면이며, 세로축은 커넥터의 저항치로서, 6분마다의 저항치의 측정 결과를 나타내고 있다. 각 시간에 있어서 저항치는 개개의 커넥터의 저항치를 플롯하고 있다. 이 도면에 나타내는 바와 같이, 진단 기판(60)의 설치 직후는, 커넥터의 최대 저항치는 높지만, 시간의 경과와 함께 최대 저항치가 저하하고, 30 분 후에 최대 저항치는 반감하고, 1시간 후에 최대 저항치는 70% 저감하고 있다.
일반적으로, 접점의 하중을 늘리면, 접점의 외관 면적 또는 실제 면적이 증가하고, 저항치가 떨어지는 것이 알려져 있다. 그러나 진단 기판(60)은 일정한 하중을 유지하고 있고, 하중을 늘리고 있는 것은 아니다. 도 8의 결과로부터, 하중을 증가시키는 일 없이 일정 하중으로 유지한 경우에서도, 커넥터(43)와 진단 기판(60)의 접촉 면적이 증가하고, 저항치가 저하하는 것을 찾아냈다. .
제 1 진단 방법은, 이러한 성질을 이용해서, 저항 안정화를 위해서, 진단 기판(60)을 장착해서 커넥터(43)와 진단 기판을 접촉시키고 나서 소정 시간 전압을 인가하지 않고 방치하고, 소정 시간 경과 후에 진단(시험)을 개시한다. 바람직하게는 진단 기판(60)의 설치 시부터 30분 경과 후, 보다 바람직하게는 1시간 경과 후에 진단(시험)을 개시한다.
한편, 본 실시 형태에서는, 진단 기판(60)이 진공 흡착에 의해 장착되어 있어 그 때의 압력에 의해, 저항치가 보다 떨어지기 쉬워진다.
실제로 상기 제 1 진단 방법을 운용할 때에는, 진단 모드가 선택된 경우에, 제어부(27)는, 진단 기판(60)의 장착 시부터 소정 시간 전압을 인가하지 않고 방치하고, 소정 시간 경과 후에 진단이 개시되도록 자기 진단 시퀀스를 설정한다. 또는, 진단 모드가 선택되고, 그 다음에, 저항 안정화 모드가 선택된 경우에, 제어부(27)는, 진단 기판(60)의 장착 시부터 소정 시간 전압을 인가하지 않고 방치하고, 소정 시간 경과 후에 진단이 개시되도록 자기 진단 시퀀스를 설정한다.
［제 2 진단 방법］　
다음에, 제 2 진단 방법에 대해 설명한다. 　
제 2의 진단 방법에서는, 진단 기판(60)을 장착한 후, 저항 안정화 처리로서 진단 기판(60)에 소정 값의 펄스 형상의 전압을 소정 횟수 인가하는 처리를 행하고, 그 후 진단(시험)을 개시한다.
도 9는, 진단 기판에 전압을 인가한 경우의 커넥터 저항치의 시간 추이를 나타내는 도면이며, 세로축은 커넥터의 저항치로서, 간이 시험으로 3초 마다 펄스 형상의 전압을 인가했을 때의 저항치의 측정 결과를 나타내고 있다. 이 때의 전압은 1V이다. 각 시간에 있어서 저항치는 개개의 커넥터의 저항치를 플롯 하고 있다. 이 도면에 나타내는 바와 같이, 간이 시험으로 전압 펄스를 계속 인가하면, 1.5분 후(30펄스 인가 후)에는 커넥터(43)의 저항치가 70% 저감하고 있다.
이것은, 커넥터(43)와 진단 기판(60)의 접점 표면에 부착한 미소 이물이나 산화막이, 집중 전류에 의해 제거되는 것이 요인이라고 생각된다.
그래서, 제 2 진단 방법은, 진단 기판(60)의 장착 후, 저항 안정화를 위해서, 진단 기판(60)에, 소정 값의 펄스 형상의 전압을 소정 횟수 인가하는 처리를 행하고, 그 후 진단(시험)을 개시한다. 이 때, 전압을 1V 이상, 펄스의 횟수를 30회 이상으로 하는 것이 바람직하다.
실제로 상기 제 2 진단 방법을 운용할 때에는, 진단 모드가 선택된 경우에, 제어부(27)는, 진단 기판(60)에 일정한 임계치 이상의 전압의 펄스를 소정 횟수 이상 인가하는 처리를 행하게 하고, 그 후 진단이 개시되도록 자기 진단 시퀀스를 설정한다. 또는, 진단 모드가 선택되고, 그 다음에, 저항 안정화 모드가 선택된 경우에, 제어부(27)는, 진단 기판(60)에 소정 전압의 펄스를 소정 횟수 인가하는 처리를 행하게 하고, 그 후 진단이 개시되도록 자기 진단 시퀀스를 설정한다.
＜다른 적용＞　
한편, 본 발명은 상기 실시 형태로 한정되는 일 없이, 본 발명의 요지를 일탈하지 않는 범위에서 다양한 변형이 가능하다.
예를 들면, 상기 실시 형태에서는, 복수의 검사 장치를 가지는 검사 시스템에 본 발명을 적용했을 경우에 대해 설명했지만, 이것에 한정하지 않고, 검사 장치 단체(單體)에 본 발명을 적용해도 된다.
또, 상기 실시 형태에서는, 프로브 카드 및 진단 기판을 진공 흡착하는 예를 나타냈지만, 이것에 한정하지 않고, 나사 고정 등의 다른 방법으로 설치해도 좋다.
또, 상기 실시 형태에서는 진단 방법으로서, 안정화 처리로서, 진단 기판을 장착하고 나서 소정 시간 전압을 인가하지 않고 방치하는 처리, 및 진단 기판에 일정 임계치 이상의 전압의 펄스를 소정 횟수 이상 인가하는 처리를 행한 예를 나타냈지만, 이것에 한정하지 않고, 커넥터와 진단 기판의 접촉을 안정화할 수 있으면, 상기 실시 형태에 한정되지 않는다. 또한, 상기 실시 형태에서는, 진단 기판을 이용한 진단 방법에 있어서 안정화 처리를 행하는 경우에 대해 나타냈지만, 실제의 프로브 카드를 장착해서 웨이퍼 W에 형성된 디바이스를 검사할 때에도 적용할 수 있을 가능성이 있다.
10: 검사 시스템
18: 프로브 카드
18a: 프로브
19: 반송 장치
20: 척 탑
21: 얼라이너
21a: 승강부
25: 프로브 카드 로더
26: 진단 기판 로더
27: 제어부
30: 검사 장치
40: 인터페이스부
41: 지지 플레이트
42: 컨택트 블록
43: 커넥터
50: 테스터
51: 테스트 헤드
52: 테스터 모듈 보드
54: 테스터 메인 보드
60: 진단 기판
71: 주제어부
72: 입력 장치
73: 출력 장치
74: 표시 장치
75: 기억 장치
W:반도체 웨이퍼

Claims (12)

  1. 기판을 탑재하는 스테이지와, 기판에 형성된 복수의 디바이스에 프로브를 접촉시키는 프로브 카드를 장착하는 장착부와, 상기 장착부에 장착된 프로브 카드를 거쳐서 상기 기판에 형성된 복수의 디바이스에 전기적 신호를 부여하고, 상기 디바이스의 전기 특성을 검사하는 테스터와, 상기 테스터와 상기 프로브 카드의 사이에 설치되고, 상기 테스터 및 상기 프로브 카드에 각각 전기적으로 접속되는 복수의 커넥터를 갖고, 이것들을 접속하는 접속 부재를 구비하는 검사 장치에 있어서, 상기 복수의 커넥터의 자기 진단을 행하는 검사 장치의 진단 방법으로서,
    상기 프로브 카드 대신에 진단 기판을 장착하는 것과,
    상기 진단 기판을 장착한 후, 상기 진단 기판과 상기 접속 부재의 상기 복수의 커넥터의 접촉을 안정화시키는 안정화 처리를 실시하는 것과,
    상기 안정화 처리 후, 상기 복수의 커넥터의 진단을 행하는 것
    을 포함하되,
    상기 안정화 처리는, 상기 진단 기판을 장착해서 상기 커넥터와 상기 진단 기판을 접촉시키고 나서 소정 시간 전압을 인가하지 않고 방치하는 처리인 것을 특징으로 하는 검사 장치의 진단 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 소정 시간은 30분 이상인 것을 특징으로 하는 검사 장치의 진단 방법.
  4. 제 1 항에 있어서,
    상기 안정화 처리는, 상기 진단 기판을 장착해서 상기 커넥터와 상기 진단 기판을 접촉시킨 후, 상기 진단 기판에 소정 값의 펄스 형상의 전압을 소정 횟수 인가하는 처리인 것을 특징으로 하는 검사 장치의 진단 방법.
  5. 제 4 항에 있어서,
    상기 전압은 1V 이상인 것을 특징으로 하는 검사 장치의 진단 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 전압의 펄스의 인가 횟수는 30회 이상인 것을 특징으로 하는 검사 장치의 진단 방법.
  7. 기판을 탑재하는 스테이지와,
    기판에 형성된 복수의 디바이스에 프로브를 접촉시키는 프로브 카드 또는 진단 기판을 장착하는 장착부와,
    상기 장착부에 장착된 프로브 카드를 거쳐서 상기 기판에 형성된 복수의 디바이스에 전기적 신호를 부여하고, 상기 디바이스의 전기 특성을 검사하는, 또는 상기 장착부에 장착된 진단 기판에 전기 신호를 부여하는 테스터와,
    상기 테스터와 상기 프로브 카드 또는 진단 기판 사이에 설치되고, 상기 테스터 및 상기 프로브 카드 또는 진단 기판에 각각 전기적으로 접속되는 복수의 커넥터를 갖고, 이것들을 접속하는 접속 부재와,
    상기 스테이지에 기판을 반송하는, 또는, 상기 프로브 카드 혹은 상기 진단 기판을 상기 장착부에 반송하는 반송 수단과,
    상기 전기 특성의 검사 및 상기 진단 기판에 의한 상기 커넥터의 진단을 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 진단 기판이 장착된 후, 상기 진단 기판에 의해 상기 커넥터의 진단을 행할 때에, 상기 진단 기판과 상기 접속 부재의 상기 복수의 커넥터의 접촉을 안정화시키는 안정화 처리를 실행시키고, 상기 안정화 처리 후, 상기 복수의 커넥터의 진단을 행하게 하도록 제어하고,
    상기 제어부는, 상기 안정화 처리로서 상기 진단 기판을 장착해서 상기 커넥터와 상기 진단 기판을 접촉시키고 나서 소정 시간 전압을 인가하지 않고 방치하는 처리를 실행시키는 것을 특징으로 하는 검사 시스템.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 제어부는, 상기 소정 시간을 30분 이상으로 하는 것을 특징으로 하는 검사 시스템.
  10. 제 7 항에 있어서,
    상기 제어부는, 상기 안정화 처리로서 상기 진단 기판을 장착해서 상기 커넥터와 상기 진단 기판을 접촉시킨 후, 상기 진단 기판에 소정 값의 펄스 형상의 전압을 소정 횟수 인가시키는 처리를 실행시키는 것을 특징으로 하는 검사 시스템.
  11. 제 10 항에 있어서,
    상기 제어부는, 상기 전압을 1V 이상으로 하는 것을 특징으로 하는 검사 시스템.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 제어부는, 상기 전압의 펄스의 인가 횟수를 30회 이상으로 하는 것을 특징으로 하는 검사 시스템.
KR1020197030246A 2017-03-16 2018-02-07 검사 장치의 진단 방법 및 검사 시스템 KR102294141B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-050854 2017-03-16
JP2017050854A JP6758229B2 (ja) 2017-03-16 2017-03-16 検査装置の診断方法および検査システム
PCT/JP2018/004178 WO2018168263A1 (ja) 2017-03-16 2018-02-07 検査装置の診断方法および検査システム

Publications (2)

Publication Number Publication Date
KR20190131056A KR20190131056A (ko) 2019-11-25
KR102294141B1 true KR102294141B1 (ko) 2021-08-25

Family

ID=63522986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030246A KR102294141B1 (ko) 2017-03-16 2018-02-07 검사 장치의 진단 방법 및 검사 시스템

Country Status (6)

Country Link
US (1) US11073589B2 (ko)
JP (1) JP6758229B2 (ko)
KR (1) KR102294141B1 (ko)
CN (1) CN110431431B (ko)
TW (1) TWI753123B (ko)
WO (1) WO2018168263A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021038999A (ja) * 2019-09-03 2021-03-11 東京エレクトロン株式会社 電気的接続装置、検査装置及び接触対象体と接触子との電気的接続方法
US11994837B2 (en) 2020-09-10 2024-05-28 Changxin Memory Technologies, Inc. Acceptability check method and check system for newly-added production tools
CN114167335B (zh) * 2020-09-10 2022-10-18 长鑫存储技术有限公司 新增检测工具的合格检验方法和检验系统
JP2023102503A (ja) * 2022-01-12 2023-07-25 株式会社日本マイクロニクス プローブカードおよび検査システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011106980A (ja) * 2009-11-18 2011-06-02 Advantest Corp プローブカード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382059B2 (ja) * 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
JP3730340B2 (ja) 1996-11-20 2006-01-05 株式会社アドバンテスト 半導体試験装置
JP2007333387A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体検査装置
US20090095095A1 (en) * 2006-11-02 2009-04-16 Tokyo Electron Limited Microstructure inspecting apparatus, microstructure inspecting method and substrate holding apparatus
JP5260172B2 (ja) * 2008-07-31 2013-08-14 東京エレクトロン株式会社 被検査体の検査方法及び被検査体の検査用プログラム
JP5492230B2 (ja) * 2012-01-20 2014-05-14 株式会社日本マイクロニクス 検査装置
JP6271257B2 (ja) * 2014-01-08 2018-01-31 東京エレクトロン株式会社 基板検査装置及びプローブカード搬送方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011106980A (ja) * 2009-11-18 2011-06-02 Advantest Corp プローブカード

Also Published As

Publication number Publication date
JP6758229B2 (ja) 2020-09-23
WO2018168263A1 (ja) 2018-09-20
JP2018155527A (ja) 2018-10-04
TW201901168A (zh) 2019-01-01
KR20190131056A (ko) 2019-11-25
CN110431431A (zh) 2019-11-08
US11073589B2 (en) 2021-07-27
CN110431431B (zh) 2021-09-07
US20200003860A1 (en) 2020-01-02
TWI753123B (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
KR102294141B1 (ko) 검사 장치의 진단 방법 및 검사 시스템
US11099236B2 (en) Inspection device and contact method
JP6423660B2 (ja) ウエハ検査装置における検査用圧力設定値決定方法
JP5615852B2 (ja) 電子デバイス試験システム
JP2014029917A (ja) プローブカードへの基板当接方法
JP7153556B2 (ja) 温度測定部材、検査装置及び温度測定方法
JP6655514B2 (ja) 基板検査方法及び基板検査装置
US20210364550A1 (en) Testing system and testing method
KR20200071672A (ko) 검사 장치, 및 검사 방법
KR20230055953A (ko) 검사 장치 및 검사 방법
US10871516B2 (en) Inspection system
JP2020106388A (ja) 検査装置および検査方法
JP7352812B2 (ja) プローバ及びプローブ検査方法
WO2023008309A1 (ja) 検査システムの検査方法、および検査システム
WO2023100463A1 (ja) 筐体及びプローバ
JP2004356641A (ja) ウェハカセット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant