WO2018168263A1 - 検査装置の診断方法および検査システム - Google Patents

検査装置の診断方法および検査システム Download PDF

Info

Publication number
WO2018168263A1
WO2018168263A1 PCT/JP2018/004178 JP2018004178W WO2018168263A1 WO 2018168263 A1 WO2018168263 A1 WO 2018168263A1 JP 2018004178 W JP2018004178 W JP 2018004178W WO 2018168263 A1 WO2018168263 A1 WO 2018168263A1
Authority
WO
WIPO (PCT)
Prior art keywords
diagnostic
board
probe card
inspection
diagnosis
Prior art date
Application number
PCT/JP2018/004178
Other languages
English (en)
French (fr)
Inventor
真徳 上田
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US16/493,736 priority Critical patent/US11073589B2/en
Priority to KR1020197030246A priority patent/KR102294141B1/ko
Priority to CN201880018642.0A priority patent/CN110431431B/zh
Publication of WO2018168263A1 publication Critical patent/WO2018168263A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors

Definitions

  • the present invention relates to a diagnostic method and an inspection system for an inspection apparatus that inspects electrical characteristics of an object to be inspected.
  • a prober In the manufacturing process of a semiconductor device, electrical inspection of a plurality of semiconductor devices (hereinafter simply referred to as devices) formed on the wafer is performed at the stage where all the processes on the semiconductor wafer (hereinafter simply referred to as wafers) are completed. For such inspection, an inspection device called a prober is used.
  • the prober includes a probe card facing the wafer, and the probe card includes a plate-like base and a plurality of probes arranged to face each electrode of the semiconductor device of the wafer at the base (see, for example, Patent Document 1). ).
  • each probe of the probe card is brought into contact with the electrodes of a plurality of devices formed on the wafer, and the probe of the probe card is transferred from the tester.
  • An electrical signal is supplied to the electrode of each device through the device, and various electrical characteristics of the device are inspected by a tester from the electrical signal from the device.
  • a tester used in such an inspection apparatus provides a tester module board that gives an electrical signal to a device formed on a wafer and measures electrical characteristics, and a tester that functions as part of an interface between the probe card and the tester module board.
  • a contact block serving as an interface portion is provided between the tester motherboard and the probe card, and the contact block has a plurality of connectors connected to the tester motherboard and the probe card, respectively.
  • a technique in which a diagnostic board having a circuit configuration similar to that of a probe card and having a closed electrical path is mounted in place of the probe card and self-diagnosis is performed to determine whether the connector is normal.
  • Patent Documents 1 and 2 the resistance value of a connector is measured by a diagnostic board, and if a connector having a resistance higher than the standard exists, a failure is diagnosed.
  • Such self-diagnosis is performed at various timings such as before shipment of the inspection apparatus, when the apparatus is started up, before the start of inspection, between lots, and during maintenance.
  • JP-A-8-306750 Japanese Patent Laid-Open No. 10-150082
  • An object of the present invention is to provide a technique capable of suppressing the occurrence of a failure due to an unstable contact state between a connector and a diagnostic board.
  • a stage for mounting a substrate a mounting portion for mounting a probe card for bringing a probe into contact with a plurality of devices formed on the substrate, and a probe card mounted on the mounting portion
  • a tester for applying an electrical signal to a plurality of devices formed on the substrate via the board and inspecting electrical characteristics of the device, and provided between the tester and the probe card.
  • An inspection apparatus comprising a plurality of connectors that are electrically connected to each other, and a connecting member that connects these connectors, a diagnostic method for an inspection apparatus that performs self-diagnosis of the plurality of connectors, Instead of mounting a diagnostic board, and after mounting the diagnostic board, the contact between the diagnostic board and the plurality of connectors of the connecting member is stabilized. And performing a stabilizing treatment for, after the stabilization process, the diagnostic methods of the inspection apparatus characterized by having a carrying out the diagnosis of the plurality of connectors are provided.
  • the stabilization process may be a process in which the diagnostic board is mounted and the connector and the diagnostic board are brought into contact with each other and left to stand without applying a voltage for a predetermined time.
  • the predetermined time is preferably 30 minutes or longer.
  • the stabilization process may be a process of applying a predetermined voltage pulse voltage a predetermined number of times to the diagnostic board after mounting the diagnostic board and bringing the connector into contact with the diagnostic board.
  • the voltage is preferably 1 V or more, and the number of application of the voltage pulse is preferably 30 or more.
  • a stage for mounting a substrate a mounting portion for mounting a probe card or a diagnostic substrate for bringing a probe into contact with a plurality of devices formed on the substrate, and a mounting portion mounted on the mounting portion.
  • a tester that applies an electrical signal to a plurality of devices formed on the substrate via the probe card, inspects electrical characteristics of the device, or applies an electrical signal to a diagnostic substrate mounted on the mounting portion; and A plurality of connectors which are provided between the tester and the probe card or the diagnostic board and are electrically connected to the tester and the probe card or the diagnostic board, respectively; a connecting member for connecting these; and the stage A transport means for transporting the board or transporting the probe card or the diagnostic board to the mounting portion; And a control unit that controls diagnosis of the connector by the diagnostic board, and the control unit, when the diagnostic board is diagnosed by the diagnostic board after the diagnostic board is mounted, An inspection system that performs a stabilization process for stabilizing contact of the connection member with the plurality of connectors, and controls the diagnosis of the plurality of connectors after the stabilization process. Provided.
  • the stabilization process for stabilizing the contact between the diagnostic board and the plurality of connectors of the connecting member is performed, and after the stabilization process, the diagnosis of the plurality of connectors is performed.
  • the occurrence of failure due to the unstable contact state between the connector and the diagnostic board can be suppressed.
  • FIG. 1 is a horizontal sectional view schematically showing a configuration of an example of an inspection system.
  • an inspection system 10 has a casing 11, and an inspection area 12 for inspecting the electrical characteristics of the semiconductor device of the wafer W and the loading / unloading of the wafer W and the like with respect to the inspection area 12 are included in the casing 11.
  • the inspection region 12 has a plurality (six in this example) of inspection rooms 12a along the X direction, and an inspection device (prober) 30 is arranged in each inspection room 12a.
  • the carry-in / out area 13 is partitioned into a plurality of ports, and accommodates a container for accommodating a plurality of wafers W, for example, a wafer carry-in / out port 16a for accommodating the FOUP 17, and a probe card loader 25 into which the probe card 18 is loaded and unloaded.
  • a movable transfer device 19 is arranged in the transfer area 14.
  • the transfer device 19 receives the wafer W from the wafer loading / unloading port 16a in the loading / unloading area 13 and transfers the wafer W to a chuck top (stage) that sucks and holds the wafer in each inspection device 30, and the inspection of the electrical characteristics of the device is completed.
  • the wafer W is transferred from the chuck top of the corresponding inspection apparatus 30 to the wafer carry-in / out port 16a.
  • the transport device 19 transports the probe card 18 requiring maintenance from each inspection device 30 to the probe card loader 25 of the loader port 16b, and transports a new or maintained probe card 18 to each inspection device 30. To do.
  • the transport device 19 receives the diagnostic substrate 60 from the diagnostic substrate loader 26 of the diagnostic substrate loader port 16 c in the carry-in / out area 13 and transports it to each inspection device 30.
  • the inspection devices 30 may be provided in multiple stages in each inspection room 12a. In that case, what is necessary is just to provide the conveyance area
  • FIG. 2 is a cross-sectional view showing the inspection apparatus 30.
  • the inspection device 30 includes a tester 50, an interface unit 40, a chuck top 20, and an aligner 21.
  • the tester 50 includes a test head 51 in which a plurality of tester module boards 52 are accommodated in a housing 53, and a tester motherboard 54 provided under the test head 51.
  • the tester module board 52 is mounted in a standing state in a slot of the tester motherboard 54.
  • the tester module board 52 performs power supply, waveform input (driver), waveform measurement (comparator), voltage, current output and measurement to devices on the wafer W.
  • the tester motherboard 54 is a board for passing input / output of waveforms, voltages, and currents between the tester module board 52 and a probe card 18 described later.
  • the interface unit 40 is provided below the tester mother board 54, has an annular shape, and is fitted into a support plate 41 that supports the probe card 18 on the lower surface thereof, and a central space of the support plate 41, and the tester mother board 54 and the probe card. 18 and a contact block 42 for electrically connecting the two.
  • a plurality of connectors 43 made of pogo pins for electrically connecting the probe card 18 and the mother board 54 are provided on the upper and lower surfaces of the contact block 42.
  • the probe card 18 has a plurality of probes that have a predetermined electric circuit inside and are in contact with electrodes of a plurality of devices formed on the wafer W.
  • the probe card 18 is mounted on the lower surface of the support plate 41.
  • a diagnostic board 60 is mounted on the board.
  • the diagnostic board 60 is a system in which the electrical path is closed without providing a probe, and has an electrical circuit similar to that of the probe card 18.
  • the contact block 42 is supported on the support plate 41 by a support portion (not shown) provided on the top thereof.
  • An annular seal member 44 that is in close contact with the lower surface of the tester motherboard 54 is provided on the upper surface of the support plate 41, and an annular seal member that is in close contact with the probe card 18 or the diagnostic board 60 is provided on the lower surface of the support plate. 45 is provided.
  • one end is connected to a pipe extending from the first vacuum mechanism 31 comprising a vacuum pump, and the other end is surrounded by a seal member 44 between the tester motherboard 54 and the support plate 41, and a space 41a.
  • An exhaust path 32 connected to a space 41b surrounded by a seal member 45 between the support plate 41 and the probe card 18 or the diagnostic substrate 60 is formed, and the first vacuum mechanism 31 evacuates the space.
  • 41 a and 41 b are depressurized, the support plate 41 is vacuum-sucked via the seal member 44, and the probe card 18 or the diagnostic board 60 is vacuum-sucked via the seal member 45.
  • a cylindrical bellows 46 is provided on the lower surface of the support plate 41 so as to surround the arrangement area of the probe card 18.
  • the chuck top 20 sucks and holds the wafer W that is an object to be inspected.
  • the aligner 21 is provided below the chuck top 20, and its elevating part 21 a supports the chuck top 20.
  • the chuck top 20 is moved up and down and left and right (XYZ directions) by the aligner 21.
  • the placed wafer W is positioned so as to face the probe card 18.
  • the aligner 21 is provided in common for the six inspection devices 30 in the same stage, and is movable along the X direction.
  • the chuck top 20 is raised by the aligner 21 with the probe card 18 mounted on the lower surface of the support plate 41, and the probe of the probe card 18 is placed on the wafer W as shown in FIG.
  • the lower surface of the bellows 46 is brought into close contact with the chuck top 20 by a seal member (not shown) so that the inside of the bellows 46 becomes a sealed space.
  • an exhaust path 34 is formed, one end of which is connected to a pipe extending from the second vacuum mechanism 33 including a vacuum pump and the other end of which is connected to a sealed space in the bellows 46.
  • the sealed space is decompressed, and the chuck top 20 is vacuum-sucked to the support plate 41 via the bellows 46. Even when the diagnostic substrate 60 is mounted, the chuck top is raised to the same position and a sealed space is formed by the bellows 46. By depressurizing the sealed space by the second vacuum mechanism 33, the chuck top 20 is vacuum-adsorbed. . The chuck top 20 need not be vacuum-sucked.
  • the probe card 18 When an inspection is performed by the inspection apparatus 30, the probe card 18 is attached by vacuum suction, and the device of the wafer W is connected from the tester module board 52 built in the test head 51 to the tester motherboard 54 and the probe 18 a of the probe card 18. An electrical signal is sent to the tester module board 52, and electrical characteristics are inspected from the signal returned to the tester module board 52.
  • the diagnostic board 60 When performing self-diagnosis, the diagnostic board 60 is mounted instead of the probe card 18, and the electrical resistance of the connector 43 is measured to perform self-diagnosis.
  • the aligner 21 is retracted downward and moved in the X direction to be used for transferring the wafer W or the like to the chuck top 20 of another inspection apparatus 30 in the same stage.
  • the control unit 27 controls each component constituting the inspection system 10, for example, the transport device 19, the aligner 21 of the inspection device 30, the first and second vacuum mechanisms 31, 33, the tester 50, and the like. 4, a main control unit 71 having a CPU (computer) for controlling them, an input device 72 such as a keyboard and a mouse, an output device 73 such as a printer, a display device 74 such as a display, and a storage having a storage medium A device 75 is included. The operation of the inspection system 10 is executed based on the processing recipe stored in the storage medium.
  • the control unit 27 can select an inspection mode for inspecting the wafer W and a diagnostic mode for performing self-diagnosis using the diagnostic substrate 60 by using the input device 72.
  • the main control unit 71 can select an inspection mode. When is selected, the inspection sequence is executed, and when the diagnosis mode is selected, the self-diagnosis sequence is executed.
  • the wafer W is transferred from the FOUP 17 of the wafer loading / unloading port 16a by the transfer device 19 to each inspection device 30, the chuck top 20 is positioned by the aligner 21, and the space surrounded by the bellows 46 is evacuated to evacuate the chuck top. 20 is adsorbed on the support plate 41, the probes 18 a of the probe card 18 are brought into contact with the electrodes of a plurality of devices formed on the wafer W, and an electrical test is performed by the tester 50.
  • the electrical signal from the tester module board 52 built in the test head 51 reaches each device on the wafer W via the tester motherboard 54, the contact block 42, and the probe card 18, and further the device To the tester module board 52 through the probe card 18, the contact block 42, and the tester motherboard 54.
  • the electrical characteristics of the device are inspected from this electrical signal. Specifically, voltage, current, logic waveform, etc. are output from the tester 50 to the device, voltage, current, logic waveform from the device are measured, and PASS and NG of the device are determined.
  • the aligner 21 moves to another inspection device 30 to receive and position the wafer from the wafer transfer device 19 to the chuck top 20. Then, in the inspection apparatus 30 after the inspection, the sealed space in the bellows 46 is returned to the atmosphere, the chuck top 20 is placed on the aligner 21, the wafer W after the inspection is received by the transfer device 19, and the wafer is carried in and out. Return to the FOUP 17 of the port 16a.
  • the above operations are performed on a plurality of wafers W simultaneously and continuously.
  • the self-diagnosis operation is performed at various timings such as before shipment of the inspection apparatus, when the apparatus is started up, before the start of inspection, between lots, and during maintenance.
  • the probe card 18 When performing the self-diagnosis, if the probe card 18 is mounted, the probe card 18 is removed and transported to the probe card loader 25 by the transport device 19, and then the probe card 18 is not mounted. Then, the diagnostic substrate 60 is transported from the diagnostic substrate loader 26 to each inspection device 30 by the transport device 19 and mounted on the support board 41 by vacuum suction.
  • the connector 43 and the diagnosis board 60 are affected by the environment such as particles (foreign matter / oxide film) even though the connector 43 is actually normal.
  • the contact state becomes unstable, and the resistance value of the connector becomes higher than the reference value, so that it may be diagnosed as Fail.
  • the contact block 42 must be removed and the connector 43 of the contact block 42 must be inspected, which takes time, affecting production. For this reason, it is desired to suppress the occurrence of failure due to such unstable contact state and increase the diagnostic yield.
  • a diagnostic board is mounted (step 1), and then the diagnostic board and a plurality of connectors of the connecting member are connected.
  • a stabilization process is performed to stabilize the contact (step 2), and then a plurality of connectors are diagnosed (step 3).
  • the diagnostic method include the following first diagnostic method and second diagnostic method that are different in stabilization processing.
  • the diagnosis board 60 is mounted, and the stabilization process is performed by leaving the connector 43 and the diagnosis board in contact with each other without applying a voltage for a predetermined time. ).
  • FIG. 8 is a diagram showing the time transition of the connector resistance value when a voltage is applied to the diagnostic board, and the vertical axis represents the resistance value of the connector, and shows the measurement result of the resistance value every 6 minutes. At each time, the resistance value plots the resistance value of the individual connector. As shown in this figure, the maximum resistance value of the connector is high immediately after the diagnosis board 60 is attached, but the maximum resistance value decreases with time, the maximum resistance value is reduced by half after 30 minutes, and the maximum resistance value is reached after 1 hour. The value is reduced by 70%.
  • the first diagnosis method utilizes such a property, and for stabilization of resistance, after attaching the diagnosis board 60 and bringing the connector 43 and the diagnosis board into contact, the first diagnosis method is left without applying a voltage for a predetermined time.
  • the diagnosis (test) is started after a predetermined time has elapsed.
  • the diagnosis (test) is started after 30 minutes have elapsed since the attachment of the diagnostic substrate 60, more preferably after 1 hour.
  • the diagnostic board 60 is attached by vacuum suction, and the resistance value is more likely to be lowered by the pressure at that time.
  • the control unit 27 when the diagnostic mode is selected, the control unit 27 is left without applying a voltage for a predetermined time from when the diagnostic board 60 is mounted, and the predetermined time has elapsed.
  • a self-diagnosis sequence is set so that diagnosis is started later.
  • the diagnosis mode is selected and then the resistance stabilization mode is selected, the control unit 27 is left without applying a voltage for a predetermined time after the diagnosis board 60 is mounted, and the diagnosis is performed after the predetermined time has elapsed.
  • Set the self-diagnostic sequence to start.
  • the second diagnostic method After mounting the diagnostic board 60, as a resistance stabilization process, a process of applying a predetermined voltage pulse voltage to the diagnostic board 60 a predetermined number of times is performed, and then a diagnosis (test) is started.
  • FIG. 9 is a diagram showing the time transition of the connector resistance value when a voltage is applied to the diagnostic board, and the vertical axis is the resistance value of the connector, and a pulse voltage is applied every 3 seconds in a simple test. The measurement result of the resistance value is shown. The voltage at this time is 1V. At each time, the resistance value plots the resistance value of the individual connector. As shown in this figure, when the voltage pulse is continuously applied in the simple test, the resistance value of the connector 43 is reduced by 70% after 1.5 minutes (after 30 pulses are applied).
  • the second diagnosis method after mounting the diagnostic board 60, a process of applying a predetermined voltage pulse voltage to the diagnostic board 60 a predetermined number of times is performed to stabilize the resistance, and then a diagnosis (test) is performed. Start. At this time, the voltage is preferably 1 V or more, and the number of pulses is preferably 30 or more.
  • the control unit 27 performs a process of applying a voltage pulse having a voltage equal to or greater than a certain threshold value to the diagnostic board 60 a predetermined number of times or more. Then, the self-diagnosis sequence is set so that the diagnosis is started.
  • the control unit 27 causes the diagnostic substrate 60 to perform a process of applying a predetermined voltage pulse a predetermined number of times, and then the diagnosis is performed. Set the self-diagnostic sequence to start.
  • the present invention is not limited to this, and the present invention may be applied to an inspection apparatus alone.
  • the probe card and the diagnostic board are vacuum-sucked.
  • the present invention is not limited thereto, and the probe card and the diagnostic board may be attached by other methods such as screwing.
  • a diagnostic method as a stabilization process, a process of leaving the diagnostic board without applying a voltage for a predetermined time and a voltage pulse of a certain threshold value or more on the diagnostic board a predetermined number of times or more
  • a stabilization process a process of leaving the diagnostic board without applying a voltage for a predetermined time and a voltage pulse of a certain threshold value or more on the diagnostic board a predetermined number of times or more
  • substrate it will not be restricted to the said embodiment.
  • the stabilization process is performed in the diagnostic method using the diagnostic substrate has been described.
  • the present invention can also be applied to inspecting a device formed on the wafer W by mounting an actual probe card. There is sex.
  • SYMBOLS 10 Inspection system, 18; Probe card, 18a; Probe, 19; Conveyor device, 20; Chuck top, 21; Aligner, 21a; Elevating part, 25; Probe card loader, 26; DESCRIPTION OF SYMBOLS 30; Inspection apparatus, 40; Interface part, 41; Support plate, 42; Contact block, 43; Connector, 50; Tester, 51; Test head, 52; Tester module board, 54; Main controller 72; input device 73; output device 74; display device 75; storage device W; semiconductor wafer

Abstract

基板を載置するステージと、基板に形成された複数のデバイスにプローブを接触させるプローブカードを装着する装着部と、装着部に装着されたプローブカードを介して前記基板に形成された複数のデバイスに電気的信号を与え、デバイスの電気特性を検査するテスタと、テスタとプローブカードとの間に設けられ、テスタおよび前記プローブカードにそれぞれ電気的に接続される複数のコネクタを有し、これらを接続する接続部材と、を備える検査装置において、複数のコネクタの自己診断を行う。この際の自己診断方法は、プローブカードの代わりに診断基板を装着することと、診断基板を装着後、診断基板と接続部材の複数のコネクタとの接触を安定化させる安定化処理を実施することと、安定化処理の後、複数のコネクタの診断を行うこととを有する。

Description

検査装置の診断方法および検査システム
 本発明は、被検査体の電気的特性を検査する検査装置の診断方法および検査システムに関する。
 半導体デバイスの製造プロセスにおいては、半導体ウエハ(以下単にウエハと記す)における全てのプロセスが終了した段階で、ウエハに形成されている複数の半導体デバイス(以下単にデバイスと記す)の電気的検査が行われ、このような検査には、プローバと称される検査装置が用いられている。プローバはウエハと対向するプローブカードを備え、プローブカードは板状の基部と、基部においてウエハの半導体デバイスにおける各電極と対向するように配置される複数のプローブとを備える(例えば、特許文献1参照)。
 プローバにおいては、ウエハを吸着保持するステージを用いてプローブカードへウエハを押圧させることにより、プローブカードの各プローブをウエハに形成された複数のデバイスの電極と接触させ、テスタからプローブカードのプローブを介して各デバイスの電極へ電気的信号を供給し、デバイスからの電気信号からテスタによりデバイスの種々の電気特性を検査する。
 このような検査装置に用いられるテスタは、ウエハに形成されたデバイスに電気信号を与え、電気特性の測定を行うテスタモジュールボードと、プローブカードとテスタモジュールボード間のインターフェイスの一部として機能するテスタマザーボードとを有しており、テスタマザーボードとプローブカードの間にはインターフェイス部となるコンタクトブロックが設けられ、コンタクトブロックにはテスタマザーボードおよびプローブカードにそれぞれ接続される複数のコネクタを有している。
 このような検査装置においては、プローブカードと同様の回路構成を有し、電気経路が閉じた系の診断基板をプローブカードの代わりに装着し、コネクタが正常か否かを自己診断する技術が知られている(例えば特許文献1、2)。この技術においては、診断基板によりコネクタの抵抗値が測定され、規格よりも高抵抗のコネクタが存在するとFailと診断される。このような自己診断は、検査装置の出荷前、装置の立ち上げ時、検査開始前、ロットの間、メンテナンス時等、種々のタイミングで行われる。
特開平8-306750号公報 特開平10-150082号公報
 ところで、このような診断基板によりコネクタの診断を行う場合、診断基板を取り付け直後に診断を行うと、実際にはコネクタが正常であるにもかかわらず、パーティクル(異物・酸化膜)などの環境の影響でコネクタと診断基板との接触状態が不安定となってコネクタの抵抗値が基準値よりも高くなり、Failと診断されることがある。Failと診断されると、コンタクトブロックを取り外し、コネクタの清掃や原因調査を行わなければならず、時間がかかるため、生産に影響を与える。このため、このような接触状態が不安定なことによるFailの発生を抑制して、診断の歩留まりを上げることが望まれる。
 本発明の目的は、コネクタと診断基板との接触状態が不安定なことによるFailの発生を抑制することができる技術を提供することにある。
 本発明の第1の観点によれば、基板を載置するステージと、基板に形成された複数のデバイスにプローブを接触させるプローブカードを装着する装着部と、前記装着部に装着されたプローブカードを介して前記基板に形成された複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと、前記テスタと前記プローブカードとの間に設けられ、前記テスタおよび前記プローブカードにそれぞれ電気的に接続される複数のコネクタを有し、これらを接続する接続部材と、を備える検査装置において、前記複数のコネクタの自己診断を行う検査装置の診断方法であって、前記プローブカードの代わりに診断基板を装着することと、前記診断基板を装着後、前記診断基板と前記接続部材の前記複数のコネクタとの接触を安定化させる安定化処理を実施することと、前記安定化処理の後、前記複数のコネクタの診断を行うことと、を有することを特徴とする検査装置の診断方法が提供される。
 上記第1の観点において、前記安定化処理は、前記診断基板を装着して前記コネクタと前記診断基板とを接触させてから所定時間電圧を印加せずに放置する処理であってよい。前記所定時間は30分以上であることが好ましい。
 また、前記安定化処理は、前記診断基板を装着して前記コネクタと前記診断基板とを接触させた後、前記診断基板に所定値のパルス状の電圧を所定回数印加する処理であってよい。前記電圧は1V以上であることが好ましく、前記電圧のパルスの印加回数は30回以上であることが好ましい。
 本発明の第2の観点によれば、基板を載置するステージと、基板に形成された複数のデバイスにプローブを接触させるプローブカードまたは診断基板を装着する装着部と、前記装着部に装着されたプローブカードを介して前記基板に形成された複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査し、または前記装着部に装着された診断基板に電気信号を与えるテスタと、前記テスタと前記プローブカードまたは診断基板との間に設けられ、前記テスタおよび前記プローブカードまたは診断基板にそれぞれ電気的に接続される複数のコネクタを有し、これらを接続する接続部材と、前記ステージに基板を搬送し、または、前記プローブカードもしくは前記診断基板を前記装着部に搬送する搬送手段と、前記電気特性の検査および前記診断基板による前記コネクタの診断を制御する制御部と、を備え、前記制御部は、前記診断基板が装着された後、前記診断基板により前記コネクタの診断を行う際に、前記診断基板と前記接続部材の前記複数のコネクタとの接触を安定化させる安定化処理を実行させ、前記安定化処理の後、前記複数のコネクタの診断を行わせるように制御することを特徴とする検査システムが提供される。
 本発明によれば、診断基板を装着後、診断基板と接続部材の複数のコネクタとの接触を安定化させる安定化処理を実施し、安定化処理の後、複数のコネクタの診断を行うので、コネクタと診断基板との接触状態が不安定なことによるFailの発生を抑制することができる。
検査システムの一例の構成を概略的に示す水平断面図である。 図1の検査システムの検査装置を示す断面図である。 図1の検査システムの検査装置に診断基板を装着した状態を示す断面図である。 図1の検査システムの制御部を示すブロック図である。 デバイスの検査を行っている場合の信号の流れを示す概略図である。 診断を行っている場合の信号の流れを示す概略図である。 診断方法のフローを説明するためのフローチャートである。 診断基板に電圧を印加した場合のコネクタ抵抗値の時間推移を示す図であり、縦軸はコネクタの抵抗値であって、6分ごとの抵抗値の測定結果を示す図である。 診断基板に電圧を印加した場合のコネクタ抵抗値の時間推移を示す図であり、縦軸はコネクタの抵抗値であって、簡易試験で3秒ごとにパルス状の電圧を印加した際の抵抗値の測定結果を示す図である。
 以下、添付図面を参照して、本発明の実施の形態について説明する。
 <検査システム>
 まず、本発明の診断方法が適用される検査システムの全体構成の一例について説明する。
 図1は、検査システムの一例の構成を概略的に示す水平断面図である。
 図1において、検査システム10は筐体11を有し、筐体11内には、ウエハWの半導体デバイスの電気的特性の検査を行う検査領域12と、検査領域12に対するウエハW等の搬出入を行う搬入出領域13と、検査領域12及び搬出入領域13の間に設けられた搬送領域14とを有する。
 検査領域12は、X方向に沿って複数(本例では6つ)の検査室12aを有しており、各検査室12aには検査装置(プローバ)30が配置されている。
 搬入出領域13は複数のポートに区画され、複数のウエハWを収容する容器、例えば、FOUP17を収容するウエハ搬入出ポート16a、プローブカード18が搬入されかつ搬出されるプローブカードローダ25を収容するプローブカードローダポート16b、診断基板60が搬入されかつ搬出される診断基板ローダ26を収容する診断基板ローダポート16c、検査システム10の各構成要素の動作を制御する制御部27を収容する制御部収容ポート16dを有する。
 搬送領域14には移動自在な搬送装置19が配置される。搬送装置19は、搬入出領域13のウエハ搬入出ポート16aからウエハWを受け取って各検査装置30においてウエハを吸着保持するチャックトップ(ステージ)へ搬送し、デバイスの電気的特性の検査が終了したウエハWを対応する検査装置30のチャックトップからウエハ搬入出ポート16aへ搬送する。また、搬送装置19は、各検査装置30からメンテナンスを必要とするプローブカード18をローダポート16bのプローブカードローダ25へ搬送し、また、新規やメンテナンス済みのプローブカード18を各検査装置30へ搬送する。さらに、搬送装置19は、自己診断を行う際には、搬入出領域13の診断基板ローダポート16cの診断基板ローダ26から診断基板60を受け取って各検査装置30へ搬送する。
 なお、各検査室12aには、検査装置30が多段に設けられていてもよい。その際には、各段ごとに搬送領域14および搬送装置19を設ければよい。
 <検査装置>
 次に、検査装置30について詳細に説明する。
 図2は検査装置30を示す断面図である。図2に示すように、検査装置30は、テスタ50と、インターフェイス部40と、チャックトップ20と、アライナー21とを有している。
 テスタ50は、複数枚のテスタモジュールボード52が筐体53内に収容されたテストヘッド51と、テストヘッド51の下に設けられたテスタマザーボード54とを有している。テスタモジュールボード52は、テスタマザーボード54のスロットに立設状態で装着されている。
 テスタモジュールボード52は、ウエハW上のデバイスに対する電力供給、波形入力(ドライバ)、波形測定(コンパレータ)、電圧、電流出力および測定を行うものである。テスタマザーボード54は、テスタモジュールボード52と後述のプローブカード18との間で波形、電圧、電流の入出力を受け渡すためのボードである。
 インターフェイス部40は、テスタマザーボード54の下に設けられ、円環状をなし、その下面でプローブカード18を支持する支持プレート41と、支持プレート41の中央の空間に嵌め込まれ、テスタマザーボード54とプローブカード18とを電気的に接続するコンタクトブロック42とを有している。コンタクトブロック42の上面および下面には、プローブカード18とマザーボード54とを電気的に接続するポゴピンからなる複数のコネクタ43が設けられている。
 プローブカード18は、内部に所定の電気回路を有し、ウエハWに形成された複数のデバイスの各電極に接触する複数のプローブを有している。
 通常の検査の際には、支持プレート41の下面にプローブカード18が装着されるが、コンタクトブロック42のコネクタ43の自己診断を行う場合には、図3に示すように、プローブカード18の代わりに診断基板60が装着される。診断基板60は、プローブを設けることなく電気経路が閉じた系である他、プローブカード18と同様の電気回路を有している。
 コンタクトブロック42は、その上部に設けられた支持部(図示せず)により支持プレート41に支持されている。また、支持プレート41の上面には、テスタマザーボード54の下面と密着する環状のシール部材44が設けられており、支持プレートの下面には、プローブカード18または診断基板60と密着する環状のシール部材45が設けられている。
 支持プレート41の内部には、一端が真空ポンプからなる第1バキューム機構31から延びる配管に接続され、他端がテスタマザーボード54と支持プレート41との間のシール部材44に囲繞された空間41aおよび支持プレート41とプローブカード18または診断基板60との間のシール部材45に囲繞された空間41bに接続された排気経路32が形成されており、第1バキューム機構31により真空引きすることにより、空間41a,41bが減圧され、支持プレート41がシール部材44を介して真空吸着され、プローブカード18または診断基板60がシール部材45を介して真空吸着される。
 支持プレート41の下面には、プローブカード18の配置領域を囲繞するように円筒状をなすベローズ46が設けられている。
 チャックトップ20は、被検査体であるウエハWを吸着保持するものである。アライナー21はチャックトップ20の下方に設けられ、その昇降部21aがチャックトップ20を支持し、チャックトップ20は、アライナー21により上下左右(XYZ方向)に移動され、これにより、チャックトップ20に載置されたウエハWをプローブカード18に正対するように位置決めする。アライナー21は、同じ段の6つの検査装置30に共通に設けられており、X方向に沿って移動可能となっている。
 ウエハWの検査を行う際には、支持プレート41の下面にプローブカード18を装着した状態で、アライナー21によりチャックトップ20を上昇させ、図2に示すように、ウエハWにプローブカード18のプローブを接触させた状態とするが、この際に、ベローズ46の下面がシール部材(図示せず)によりチャックトップ20と密着し、ベローズ46内が密閉空間となるようになっている。支持プレート41の内部には、一端が真空ポンプからなる第2バキューム機構33から延びる配管に接続され、他端がベローズ46内の密閉空間に接続された排気経路34が形成されており、第2バキューム機構33により真空引きすることにより、その密閉空間が減圧され、チャックトップ20がベローズ46を介して支持プレート41に真空吸着される。診断基板60が装着された際にもチャックトップは同じ位置まで上昇されてベローズ46により密閉空間が形成され、第2バキューム機構33により密閉空間を減圧することにより、チャックトップ20が真空吸着される。なお、チャックトップ20は真空吸着させなくてもよい。
 検査装置30により検査を行う際には、プローブカード18を真空吸着により装着し、テストヘッド51に内蔵されたテスタモジュールボード52からテスタマザーボード54、プローブカード18のプローブ18aを介してウエハWのデバイスに電気的信号を送り、テスタモジュールボード52に戻った信号から電気特性の検査を行う。また、自己診断を行う際にはプローブカード18の代わりに診断基板60を装着し、コネクタ43の電気抵抗を測定し、自己診断を行う。
 チャックトップ20が吸着された状態では、アライナー21は、下方に退避され、X方向に移動して、同じ段の他の検査装置30のチャックトップ20に対するウエハW等の受け渡しに用いられる。
 <制御部>
 制御部27は、検査システム10を構成する各構成部、例えば、搬送装置19、検査装置30のアライナー21、第1および第2バキューム機構31,33、テスタ50等を制御するものであり、図4に示すように、これらを制御するCPU(コンピュータ)を有する主制御部71と、キーボード、マウス等の入力装置72、プリンタ等の出力装置73、ディスプレイ等の表示装置74、記憶媒体を有する記憶装置75を有している。検査システム10の動作は、記憶媒体に記憶されている処理レシピに基づいて実行される。
 制御部27は、入力装置72により、ウエハWの検査を行う検査モードと、診断基板60を用いて自己診断を行う診断モードとを選択できるようになっており、主制御部71は、検査モードが選択されたときには、検査シーケンスを実行し、診断モードが選択されたときには、自己診断シーケンスを実行するようになっている。
 <検査動作>
 次に、検査システム10における検査動作について説明する。
 検査に際しては、搬送装置19によりプローブカードローダ25から搬送装置19により適宜のプローブカード18を各検査装置30に搬送し、真空吸着により支持ボード41に装着する。
 その後、ウエハ搬入出ポート16aのFOUP17から搬送装置19によりウエハWを各検査装置30に搬送し、アライナー21によりチャックトップ20を位置決めし、ベローズ46で囲繞された空間を真空引きすることによりチャックトップ20を支持プレート41に吸着させ、ウエハWに形成された複数のデバイスの電極にプローブカード18のプローブ18aを接触させ、テスタ50により電気的検査が行われる。
 このとき、図5に示すように、テストヘッド51に内蔵されたテスタモジュールボード52からの電気信号が、テスタマザーボード54、コンタクトブロック42、プローブカード18を経てウエハWの各デバイスに至り、さらにデバイスからプローブカード18、コンタクトブロック42、テスタマザーボード54を経てテスタモジュールボード52に戻る。この電気信号からデバイスの電気特性の検査を行う。具体的には、テスタ50からデバイスに対して、電圧、電流、ロジック波形等を出力し、デバイスからの電圧、電流、ロジック波形を測定し、デバイスのPASSおよびNGを判断する。
 このような電気特性の検査を行っている間に、他の検査装置30にアライナー21が移動し、ウエハ搬送装置19からチャックトップ20への受け取りおよび位置決めを行う。そして、検査終了後の検査装置30においては、ベローズ46内の密閉空間を大気に戻し、チャックトップ20をアライナー21上に載置し、搬送装置19により検査後のウエハWを受け取ってウエハ搬入出ポート16aのFOUP17に戻す。以上のような動作を複数のウエハWに対して同時並行的に連続して行われる。
 <自己診断動作>
 次に、自己診断動作について説明する。
 自己診断は、検査装置の出荷前、装置の立ち上げ時、検査開始前、ロットの間、メンテナンス時等、種々のタイミングで行われる。
 自己診断を行う際には、プローブカード18が装着されている場合は、プローブカード18を取り外して搬送装置19によりプローブカードローダ25へ搬送した後、プローブカード18が装着されていない場合は、そのまま、診断基板ローダ26から搬送装置19により診断基板60を各検査装置30に搬送し、真空吸着により支持ボード41に装着する。
 診断基板60を装着して自己診断を行う場合には、図6に示すように、テストヘッド51に内蔵されたテスタモジュールボード52からの電気信号が、テスタマザーボード54、コンタクトブロック42を経て、検査基板60に至り、検査基板60からコンタクトブロック42、テスタマザーボード54を経てテスタモジュールボード52に戻る。これによりコネクタ43の抵抗値が測定される。
 このとき、診断基板60を取り付け直後に診断を行うと、実際にはコネクタ43が正常であるにもかかわらず、パーティクル(異物・酸化膜)などの環境の影響でコネクタ43と診断基板60との接触状態が不安定となってコネクタの抵抗値が基準値よりも高くなり、Failと診断されることがある。Failと診断されると、コンタクトブロック42を取り外し、コンタクトブロック42のコネクタ43の検査を行わなければならず、時間がかかるため、生産に影響を与える。このため、このような接触状態の不安定によりFailの発生を抑制して、診断の歩留まりを上げることが望まれる。
 そこで、本実施形態では、このようなことを回避するために、診断方法として、図7に示すように、診断基板を装着し(ステップ1)、その後、診断基板と接続部材の複数のコネクタとの接触を安定化させる安定化処理を実施し(ステップ2)、その後、複数のコネクタの診断を行う(ステップ3)。診断方法としては、安定化処理が異なる以下の第1の診断方法または第2の診断方法を挙げることができる。
  [第1の診断方法]
 まず、第1の診断方法について説明する。
 第1の診断方法では、診断基板60を装着し、安定化処理として、コネクタ43と診断基板を接触させてから所定時間電圧を印加せずに放置する処理を行い、所定時間経過後に診断(試験)を開始する。
 図8は、診断基板に電圧を印加した場合のコネクタ抵抗値の時間推移を示す図であり、縦軸はコネクタの抵抗値であって、6分ごとの抵抗値の測定結果を示している。各時間において抵抗値は個々のコネクタの抵抗値をプロットしている。この図に示すように、診断基板60の取り付け直後は、コネクタの最大抵抗値は高いが、時間の経過とともに最大抵抗値が低下し、30分後に最大抵抗値は半減し、1時間後に最大抵抗値は70%低減している。
 一般に、接点の荷重を増やすと、接点の見かけの面積または真実面積が増加し、抵抗値が下がることが知られている。しかし、診断基板60は一定の荷重を維持しており、荷重を増やしているわけではない。図7の結果から、荷重を増加させることなく一定荷重で維持した場合でも、コネクタ43と診断基板60の接触面積が増加し、抵抗値が低下することが見出された。
 第1の診断方法は、このような性質を利用して、抵抗安定化のために、診断基板60を装着してコネクタ43と診断基板を接触させてから所定時間電圧を印加せずに放置し、所定時間経過後に診断(試験)を開始する。好ましくは診断基板60の取り付け時から30分経過後、より好ましくは1時間経過後に診断(試験)を開始する。
 なお、本実施形態では、診断基板60が真空吸着により取り付けられており、その際の圧力により、抵抗値がより下がりやすくなる。
 実際に上記第1の診断方法を運用する際には、診断モードが選択された場合に、制御部27が、診断基板60の装着時から所定時間電圧を印加せずに放置し、所定時間経過後に診断が開始されるように自己診断シーケンスを設定する。または、診断モードが選択され、次いで、抵抗安定化モードが選択された場合に、制御部27が、診断基板60の装着時から所定時間電圧を印加せずに放置し、所定時間経過後に診断が開始されるように自己診断シーケンスを設定する。
  [第2の診断方法]
 次に、第2の診断方法について説明する。
 第2の診断方法では、診断基板60を装着後、抵抗安定化処理として、診断基板60に所定値のパルス状の電圧を所定回数印加する処理を行い、その後診断(試験)を開始する。
 図9は、診断基板に電圧を印加した場合のコネクタ抵抗値の時間推移を示す図であり、縦軸はコネクタの抵抗値であって、簡易試験で3秒ごとにパルス状の電圧を印加した際の抵抗値の測定結果を示している。このときの電圧は1Vである。各時間において抵抗値は個々のコネクタの抵抗値をプロットしている。この図に示すように、簡易試験で電圧パルスを印加し続けると、1.5分後(30パルス印加後)にはコネクタ43の抵抗値が70%低減している。
 これは、コネクタ43と診断基板60の接点表面に付着した微小な異物や酸化膜が、集中電流により除去されることが要因と考えられる。
 そこで、第2の診断方法は、診断基板60の装着後、抵抗安定化のために、診断基板60に、所定値のパルス状の電圧を所定回数印加する処理を行い、その後診断(試験)を開始する。このとき、電圧を1V以上、パルスの回数を30回以上とすることが好ましい。
 実際に上記第2の診断方法を運用する際には、診断モードが選択された場合に、制御部27が、診断基板60に一定の閾値以上の電圧のパルスを所定回数以上印加する処理を行わせ、その後診断が開始されるように自己診断シーケンスを設定する。または、診断モードを選択が選択され、次いで、抵抗安定化モードが選択された場合に、制御部27が、診断基板60に所定の電圧のパルスを所定回数印加する処理を行わせ、その後診断が開始されるように自己診断シーケンスを設定する。
 <他の適用>
 なお、本発明は上記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々変形可能である。
 例えば、上記実施形態では、複数の検査装置を有する検査システムに本発明を適用した場合について説明したが、これに限らず、検査装置単体に本発明を適用してもよい。
 また、上記実施形態では、プローブカードおよび診断基板を真空吸着する例を示したが、これに限らず、ネジ止め等の他の方法で取り付けてもよい。
 また、上記実施形態では診断方法として、安定化処理として、診断基板を装着してから所定時間電圧を印加せずに放置する処理、および診断基板に一定の閾値以上の電圧のパルスを所定回数以上印加する処理を行った例を示したが、これに限らず、コネクタと診断基板の接触を安定化できれば、上記実施形態に限らない。さらに、上記実施形態では、診断基板を用いた診断方法において安定化処理を行う場合について示したが、実際のプローブカードを装着してウエハWに形成されたデバイスを検査する際にも適用できる可能性がある。
 10;検査システム、18;プローブカード、18a;プローブ、19;搬送装置、20;チャックトップ、21;アライナー、21a;昇降部、25;プローブカードローダ、26;診断基板ローダ、27;制御部、30;検査装置、40;インターフェイス部、41;支持プレート、42;コンタクトブロック、43;コネクタ、50;テスタ、51;テストヘッド、52;テスタモジュールボード、54;テスタマザーボード、60;診断基板、71;主制御部、72;入力装置、73;出力装置、74;表示装置、75;記憶装置、W;半導体ウエハ

Claims (12)

  1.  基板を載置するステージと、基板に形成された複数のデバイスにプローブを接触させるプローブカードを装着する装着部と、前記装着部に装着されたプローブカードを介して前記基板に形成された複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと、前記テスタと前記プローブカードとの間に設けられ、前記テスタおよび前記プローブカードにそれぞれ電気的に接続される複数のコネクタを有し、これらを接続する接続部材と、を備える検査装置において、前記複数のコネクタの自己診断を行う検査装置の診断方法であって、
     前記プローブカードの代わりに診断基板を装着することと、
     前記診断基板を装着後、前記診断基板と前記接続部材の前記複数のコネクタとの接触を安定化させる安定化処理を実施することと、
     前記安定化処理の後、前記複数のコネクタの診断を行うことと、
    を有することを特徴とする検査装置の診断方法。
  2.  前記安定化処理は、前記診断基板を装着して前記コネクタと前記診断基板とを接触させてから所定時間電圧を印加せずに放置する処理であることを特徴とする請求項1に記載の検査装置の診断方法。
  3.  前記所定時間は30分以上であることを特徴とする請求項2に記載の検査装置の診断方法。
  4.  前記安定化処理は、前記診断基板を装着して前記コネクタと前記診断基板とを接触させた後、前記診断基板に所定値のパルス状の電圧を所定回数印加する処理であることを特徴とする請求項1に記載の検査装置の診断方法。
  5.  前記電圧は1V以上であることを特徴とする請求項4に記載の検査装置の診断方法。
  6.  前記電圧のパルスの印加回数は30回以上であることを特徴とする請求項4または請求項5に記載の検査装置の診断方法。
  7.  基板を載置するステージと、
     基板に形成された複数のデバイスにプローブを接触させるプローブカードまたは診断基板を装着する装着部と、
     前記装着部に装着されたプローブカードを介して前記基板に形成された複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査し、または前記装着部に装着された診断基板に電気信号を与えるテスタと、
     前記テスタと前記プローブカードまたは診断基板との間に設けられ、前記テスタおよび前記プローブカードまたは診断基板にそれぞれ電気的に接続される複数のコネクタを有し、これらを接続する接続部材と、
     前記ステージに基板を搬送し、または、前記プローブカードもしくは前記診断基板を前記装着部に搬送する搬送手段と、
     前記電気特性の検査および前記診断基板による前記コネクタの診断を制御する制御部と、
    を備え、
     前記制御部は、前記診断基板が装着された後、前記診断基板により前記コネクタの診断を行う際に、前記診断基板と前記接続部材の前記複数のコネクタとの接触を安定化させる安定化処理を実行させ、前記安定化処理の後、前記複数のコネクタの診断を行わせるように制御することを特徴とする検査システム。
  8.  前記制御部は、前記安定化処理として、前記診断基板を装着して前記コネクタと前記診断基板とを接触させてから所定時間電圧を印加せずに放置する処理を実行させることを特徴とする請求項7に記載の検査システム。
  9.  前記制御部は、前記所定時間を30分以上とすることを特徴とする請求項8に記載の検査システム。
  10.  前記制御部は、前記安定化処理として、前記診断基板を装着して前記コネクタと前記診断基板とを接触させた後、前記診断基板に所定値のパルス状の電圧を所定回数印加させる処理を実行させることを特徴とする請求項7に記載の検査システム。
  11.  前記制御部は、前記電圧を1V以上とすることを特徴とする請求項10に記載の検査システム。
  12.  前記制御部は、前記電圧のパルスの印加回数を30回以上とすることを特徴とする請求項10または請求項11に記載の検査システム。
PCT/JP2018/004178 2017-03-16 2018-02-07 検査装置の診断方法および検査システム WO2018168263A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/493,736 US11073589B2 (en) 2017-03-16 2018-02-07 Diagnostic method for inspection device and inspection system
KR1020197030246A KR102294141B1 (ko) 2017-03-16 2018-02-07 검사 장치의 진단 방법 및 검사 시스템
CN201880018642.0A CN110431431B (zh) 2017-03-16 2018-02-07 检查装置的诊断方法和检查系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017050854A JP6758229B2 (ja) 2017-03-16 2017-03-16 検査装置の診断方法および検査システム
JP2017-050854 2017-03-16

Publications (1)

Publication Number Publication Date
WO2018168263A1 true WO2018168263A1 (ja) 2018-09-20

Family

ID=63522986

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004178 WO2018168263A1 (ja) 2017-03-16 2018-02-07 検査装置の診断方法および検査システム

Country Status (6)

Country Link
US (1) US11073589B2 (ja)
JP (1) JP6758229B2 (ja)
KR (1) KR102294141B1 (ja)
CN (1) CN110431431B (ja)
TW (1) TWI753123B (ja)
WO (1) WO2018168263A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021038999A (ja) * 2019-09-03 2021-03-11 東京エレクトロン株式会社 電気的接続装置、検査装置及び接触対象体と接触子との電気的接続方法
CN114167335B (zh) * 2020-09-10 2022-10-18 长鑫存储技术有限公司 新增检测工具的合格检验方法和检验系统
JP2023102503A (ja) * 2022-01-12 2023-07-25 株式会社日本マイクロニクス プローブカードおよび検査システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306750A (ja) * 1995-04-28 1996-11-22 Advantest Corp 半導体試験装置
JP2007333387A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体検査装置
WO2008053929A1 (fr) * 2006-11-02 2008-05-08 Tokyo Electron Limited Appareil permettant d'inspecter une structure fine, procédé permettant d'inspecter une structure fine et appareil de support de substrat
JP2011106980A (ja) * 2009-11-18 2011-06-02 Advantest Corp プローブカード

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730340B2 (ja) 1996-11-20 2006-01-05 株式会社アドバンテスト 半導体試験装置
JP5260172B2 (ja) * 2008-07-31 2013-08-14 東京エレクトロン株式会社 被検査体の検査方法及び被検査体の検査用プログラム
JP5492230B2 (ja) * 2012-01-20 2014-05-14 株式会社日本マイクロニクス 検査装置
JP6271257B2 (ja) * 2014-01-08 2018-01-31 東京エレクトロン株式会社 基板検査装置及びプローブカード搬送方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306750A (ja) * 1995-04-28 1996-11-22 Advantest Corp 半導体試験装置
JP2007333387A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体検査装置
WO2008053929A1 (fr) * 2006-11-02 2008-05-08 Tokyo Electron Limited Appareil permettant d'inspecter une structure fine, procédé permettant d'inspecter une structure fine et appareil de support de substrat
JP2011106980A (ja) * 2009-11-18 2011-06-02 Advantest Corp プローブカード

Also Published As

Publication number Publication date
CN110431431A (zh) 2019-11-08
CN110431431B (zh) 2021-09-07
TW201901168A (zh) 2019-01-01
US20200003860A1 (en) 2020-01-02
US11073589B2 (en) 2021-07-27
KR102294141B1 (ko) 2021-08-25
KR20190131056A (ko) 2019-11-25
JP6758229B2 (ja) 2020-09-23
TWI753123B (zh) 2022-01-21
JP2018155527A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6895772B2 (ja) 検査装置およびコンタクト方法
US9581641B2 (en) Wafer inspection apparatus
JP6031292B2 (ja) プローブカードへの基板当接方法
WO2018168263A1 (ja) 検査装置の診断方法および検査システム
JPH05136218A (ja) 検査装置
JP2016058506A (ja) ウエハ検査装置における検査用圧力設定値決定方法
CN109863414B (zh) 基板检查装置和基板检查方法
WO2003063234A1 (fr) Dispositif supprimant l'electricite statique d'une table et appareil d'essai
JP2016152334A (ja) プローブ装置
US20200096560A1 (en) Inspection apparatus, inspection system, and aligning method
WO2019064876A1 (ja) 検査システムおよび検査方法
JP2008008895A (ja) 半導体デバイスの検査装置および半導体デバイスの検査方法
KR102294790B1 (ko) 검사 장치, 및 검사 방법
US10871516B2 (en) Inspection system
KR20150019262A (ko) 반도체 패키지의 검사 방법
JP2020106388A (ja) 検査装置および検査方法
WO2023008309A1 (ja) 検査システムの検査方法、および検査システム
TW201831914A (zh) 應用靜電載具測試半導體製品的機構

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18768613

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197030246

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18768613

Country of ref document: EP

Kind code of ref document: A1