KR100481298B1 - 반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법 - Google Patents

반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법 Download PDF

Info

Publication number
KR100481298B1
KR100481298B1 KR1019970037157A KR19970037157A KR100481298B1 KR 100481298 B1 KR100481298 B1 KR 100481298B1 KR 1019970037157 A KR1019970037157 A KR 1019970037157A KR 19970037157 A KR19970037157 A KR 19970037157A KR 100481298 B1 KR100481298 B1 KR 100481298B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
test
burn
transfer
turntable
Prior art date
Application number
KR1019970037157A
Other languages
English (en)
Other versions
KR19990015209A (ko
Inventor
강주일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970037157A priority Critical patent/KR100481298B1/ko
Publication of KR19990015209A publication Critical patent/KR19990015209A/ko
Application granted granted Critical
Publication of KR100481298B1 publication Critical patent/KR100481298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스 이/삽입 시스템 및 이를 통한 반도체 디바이스 이/삽입 방법에 관한 것으로, 본 발명에서는 테스트 장치들을 번인 테스트 보드의 이탈·삽입 방향에 대하여 수평으로 배열시키고, 또한, 이송장치들의 구동축을 서로 분리·형성시킴으로써 첫째, 작업자가 시스템 주위를 전체적으로 돌아보지 않고도 디바이스의 상태를 신속히 검지할 수 있으며, 둘째, 일부 이송장치들에 이상이 발생하여도, 다른 이송장치들은 이와 무관하게 소정의 동작을 지속할 수 있다.

Description

반도체 디바이스 이/삽입 시스템 및 이를 통한 반도체디바이스 이/삽입 방법
본 발명은 반도체 디바이스 이/삽입 시스템에 관한 것으로, 좀더 상세하게는 시스템 관리를 용이하게 이룰 수 있고, 또한 전체적인 테스트 시간을 저감시킬 수 있도록 하는 반도체 디바이스 이/삽입 시스템 및 이를 통한 반도체 디바이스 이/삽입 방법에 관한 것이다.
일반적으로 널리 알려진 바와 같이, 조립공정이 완료된 반도체 디바이스 대부분은 통상 1000시간안에 불량이 발생할 확률이 가장 많으며 1000시간이 경과하면 그 불량 발생 가능성이 희박해진다.
이에 따라, 통상의 반도체 공정에서는 DC 테스트 장치 및 번인(Burn-In) 테스트 장치를 사용하여 1000시간 안에 불량이 발생할 우려가 있는 디바이스를 좀 더 신속하게 파악하고 있는 바, 이중 번인 테스트 장치에서는 오븐내에 각 디바이스의 특성에 맞게 설계된 번인 보드를 구비하고, 이에 디바이스를 장착한 후, 이러한 디바이스에 여러 가지 신호와 스트레스 전압 및 높은 온도를 가하는 등의 각종 방법을 적용하여 초기불량 디바이스를 신속히 스크린하고 있다.
이때, 상술한 번인 테스트를 종료한 반도체 디바이스는 번인 보드로부터 양·불량으로 분리되어 소정의 트레이로 이송되어야 하고, 또한, 반도체 디바이스가 제거된 번인 보드에는 DC 테스트를 종료한 새로운 반도체 디바이스가 탑재되어야 하는 바, 이러한 작업은 특정 구성을 갖는 반도체 디바이스 이/삽입 시스템을 통해 적절히 이루어지게 된다.
도 1은 이러한 기능을 수행하는 종래의 반도체 디바이스 이/삽입 시스템의 요부를 개략적으로 도시한 단면도이다.
도시된 바와 같이, 본체(1)의 상부에는 각종 테스트 처리장치(10)들이 설치된다.
이러한 테스트 처리장치(10)들로는 반도체 디바이스를 DC 테스트하는 DC 테스트 소켓부(12)와, 이러한 DC 테스트 소켓부(12)로부터 일정거리를 두고 설치되어 번인 테스트 완료된 반도체 디바이스를 양·불량으로 쏘팅하는 쏘팅 테이블(13) 등이 있다.
한편, 본체의 하부(1)에는 번인 테스트 보드(22)를 X-Y 방향으로 이동시키기 위한 번인 테스트 보드 이송부(20)가 설치된다.
여기서, 본체(1)에는 일정크기의 관통홀(2)이 형성되는 바, 이러한 관통홀(2)은 본체(1) 상부의 테스트 처리장치(10)들과 번인 테스트 보드(22) 간의 반도체 디바이스 이송경로를 제공한다.
한편, 이러한 테스트 처리장치(10)들의 상부에는 디바이스를 이송하기 위한 다수개의 이송장치(15)들이 구비되는 바, 이러한 이송장치(15)들은 하나의 동일 구동축(16)상에 지지되어, 한꺼번에 동일 방향으로 구동된다.
한편, 도 2는 이러한 종래의 반도체 디바이스 이/삽입 시스템의 배치형상을 개략적으로 도시한 개념도이다.
도시된 바와 같이, 본체(1)상의 테스트 처리장치(10)들은 번인 테스트 보드(22)의 이탈·삽입 방향에 대하여 수직으로 교차·형성되며, 이러한 본체(1)의 상·하단에는 반도체 디바이스를 테스트 처리장치(10)들로 로딩하는 반도체 디바이스 로딩용 트레이(11) 및 반도체 디바이스를 테스트 처리장치(10)들로부터 언로딩하는 반도체 디바이스 언로딩용 트레이(14)가 배치된다. 또한 상술한 테스트 처리장치(10)들의 측면에는 DC 테스트 불량 디바이스용 트레이(미도시) 및 번인 테스트 불량 디바이스용 트레이(미도시)를 갖는 쏘팅부(17)가 배치된다.
이때, 작업자는 시스템의 전면 및 좌·우 측면으로 빈번히 이동하여, 반도체 디바이스의 이송상태를 수시로 검지하고 있다.
그러나, 이러한 기능을 수행하는 종래의 반도체 디바이스 이/삽입 시스템에는 몇가지 중대한 문제점이 있다.
첫째, 상술한 바와 같이, 종래의 테스트 장치들은 번인 테스트 보드의 이탈·삽입 방향에 대하여 수직으로 교차·형성되고, 반도체 디바이스를 이러한 테스트 장치들로 로딩 및 언로딩하는 트레이들은 본체의 상·하단에 걸쳐 길게 형성되는 바, 이에 따라, 작업자가 반도체 디바이스의 상태를 검지하기 위해서는 수시로 시스템 전체를 이동·관측하여야 함으로써, 작업자의 작업동선이 길어지고, 전체적인 작업효율이 급격히 저감되는 심각한 문제점이 있다.
둘째, 상술한 바와 같이, 종래의 이송장치들은 하나의 구동축에 의해 동일 방향으로 동시에 구동되는 바, 이때, 이송장치의 어떤 한 부분이 그 동작을 멈춰야 하는 경우가 발생되면, 다른 다수의 장치들 또한 동시에 그 동작을 중지하여야 함으로써, 전체적인 테스트 시간이 증가하고, 그 결과 시스템의 생산성이 급격히 저감되는 심각한 문제점이 있다.
따라서, 본 발명의 목적은 테스트 장치들의 배열형태를 번인 테스트 보드의 이탈·삽입 방향에 대하여 수평으로 형성시켜 본체상에 소정의 여유공간을 확보하고, 이와 같이 확보된 여유공간의 일면에 반도체 디바이스를 로딩 및 언로딩할 수 있는 트레이들을 배치시킴으로써, 작업자가 시스템 주위를 전체적으로 돌아보지 않고도 디바이스의 상태를 신속히 검지할 수 있도록 하는 반도체 디바이스 이/삽입 시스템 및 이를 통한 반도체 디바이스 이/삽입 방법을 제공함에 있다.
본 발명의 다른 목적은 상술한 이송장치들 중 일부 이송장치들의 구동축을 다른 이송장치들의 구동축과 분리·형성시키고, 이를 통해, 이송장치들의 일괄적인 구동방식을 배제함으로써, 일부 장치들에 이상이 발생하여도, 다른 장치들은 소정의 동작을 지속할 수 있도록 하는 반도체 디바이스 이/삽입 시스템 및 이를 통한 반도체 디바이스 이/삽입 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 본체와, 상기 본체의 상부면에 일렬로 설치되어 상기 본체에 공급된 반도체 디바이스를 테스트한 후 상기 반도체 디바이스를 소정의 종류로 분리하는 다수개의 테스트 처리장치들과, 상기 본체의 하부면으로 이탈 및 삽입되면서 상기 반도체 디바이스를 번인 챔버로 이송하는 번인 테스트 보드를 포함하는 반도체 디바이스 이/삽입 시스템에 있어서, 상기 테스트 처리장치들은 상기 번인 테스트 보드의 이탈 방향 및 삽입 방향과 동일 방향으로 설치되는 것을 특징으로 한다.
바람직하게, 상기 테스트 처리장치들의 인접부에는 소정의 구동축에 의해 구동되어 상기 반도체 디바이스를 각각의 장치로 이송하는 다수개의 이송장치들이 더 포함되며, 상기 이송장치들은 개별 구동축에 의해 구동되는 것을 특징으로 한다.
바람직하게, 상기 이송장치들은 소정의 제 1 구동축에 지지된 상태로 상기 테스트 처리장치들의 인접부에 배치되어 상기 테스트 처리장치들 및 상기 번인 테스트 보드의 각각으로부터 상기 반도체 디바이스를 이송하는 제 1 이송부들과; 상기 제 1 구동축과 분리된 제 2 구동축에 지지된 상태로 상기 제 1 구동부들의 양 측단에 배치되어 상기 반도체 디바이스를 상기 본체로 로딩 하거나 언로딩하는 제 2 이송부들을 포함하는 것을 특징으로 한다.
바람직하게, 상기 제 2 이송부들은 상기 반도체 디바이스가 상기 테스트 처리장치들 및 상기 번인 테스트 보드를 통해 상기 테스트를 수행 받을 수 있도록 상기 반도체 디바이스를 상기 본체로 로딩하는 제 1 턴테이블과; 상기 테스트 처리장치들 및 상기 번인 테스트 보드를 통해 상기 테스트가 완료된 상기 반도체 디바이스를 상기 본체에서 언로딩하는 제 2 턴테이블을 포함하는 것을 특징으로 한다.
바람직하게, 상기 제 1 턴테이블 및 상기 제 2 턴테이블은 CAM에 의해 구동되는 것을 특징으로 한다.
바람직하게, 상기 본체에는 상기 번인 테스트 보드를 관측하기 위한 관측홀이 형성되는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명은 제 1 턴테이블에 반도체 디바이스를 로딩한 후 상기 반도체 디바이스가 듀얼상태인가를 판단하는 제 1 단계와; 상기 판단결과, 상기 반도체 디바이스가 듀얼상태이면, 상기 제 1 턴테이블을 회전시킨 후 상기 반도체 디바이스를 DC 테스트 소켓부로 이송시켜, DC 테스트를 진행시키는 제 2 단계와; 상기 DC 테스트를 통해 양품 판정이 난 상기 반도체 디바이스를 번인 테스트 보드를 통해 번인 테스트한 후, 제 2 턴테이블로 이송하는 제 3 단계와; 상기 번인 테스트 결과를 판단하여, 상기 반도체 디바이스가 양품의 반도체 디바이스 이면 상기 제 2 턴테이블을 제 1 회전하여 상기 반도체 디바이스를 외부로 언로딩하는 제 4 단계와; 상기 번인 테스트 결과를 판단하여, 상기 반도체 디바이스가 양품의 반도체 디바이스가 아니면, 상기 제 2 턴테이블을 제 2 회전하여 상기 반도체 디바이스를 번인 테스트 불량 디바이스용 트레이로 이송하는 제 5 단계를 포함하는 것을 특징으로 한다.
이에 따라, 본 발명에서는 디바이스 테스트 시간을 저감시킬 수 있고, 또한 작업자의 작업효율을 현저히 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 디바이스 이/삽입 시스템 및 이를 통한 반도체 디바이스 이/삽입 방법을 좀더 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 반도체 디바이스 이/삽입 시스템을 개략적으로 도시한 개념도이다.
도시된 바와 같이, 본 발명에 따른 테스트 처리장치(10)들은 번인 테스트 보드(22)의 이탈 방향 및 삽입 방향과 동일 방향으로 설치된다.
이때, 본 발명의 특징에 따르면, 본체(1)의 일부에는 본체(1)의 하단부로 이탈·삽입되는 번인 테스트 보드(22)를 관측하기 위한 관측홀(A)이 형성되며, 또한 테스트 처리장치(10)들의 측부에는 테스트 처리장치(10)들의 설치방향과 동일 방향을 이루는 로딩 및 언로딩 트레이(11,14)들이 설치된다.
이와 같은 본 발명의 경우, 작업자는 상술한 관측홀(A)을 통해 본체(1)의 하단에서 진행되는 반도체 디바이스의 공정진행 현황을 적절히 관측함과 아울러, 본체의 전면 좌·우로 설치되는 로딩 및 언로딩 트레이(11,14)들을 통해 짧은 작업동선을 유지하면서 반도체 디바이스 이/삽입 작업을 적절히 관측·운영할 수 있다.
종래의 경우, 테스트 처리장치(10)들이 번인 테스트 보드(22)의 이탈·삽입 방향과 수직으로 교차·형성됨으로써, 본체(1)에 일정한 여유공간을 둘 수 없었고, 이에 따라, 본체(1)의 좌·우 전면에 로딩 및 언로딩 트레이(11,14)들을 일괄적으로 배치하는 것이 불가능하였다. 그 결과, 작업자는 장치 주위를 전·후, 좌·우로 이동하면서, 본체(1)에서 진행되는 반도체 디바이스의 공정진행 현황을 일일이 검지하여야 했다.
그러나, 본 발명의 경우, 테스트 처리장치(10)들이 상술한 바와 같이 번인 테스트 보드(22)의 이탈·삽입 방향과 동일한 방향으로 형성됨으로써, 본체(1)에 일정한 여유공간을 확보할 수 있고, 이에 따라, 본체(1)의 측부에 관측홀(A)을 배치시킴과 아울러 본체(1)의 전면 좌·우에 로딩, 언로딩 트레이(11,14)들을 배치시킬 수 있다. 그 결과, 작업자는 적은 거리를 이동하면서도, 상술한 관측홀(A) 및 트레이(11,14)들을 통해 반도체 디바이스의 공정진행 현황을 적절히 검지·운영할 수 있다.
특히, 반도체 디바이스 이/삽입 시스템을 상술한 본 발명의 형태로 구성한 상태에서, 생산라인에 배치된 각 이/삽입 시스템 셀의 레이아웃을 도 3에 도시된 바와 같은 격자형으로 취하는 경우, 작업자는 이러한 격자형의 레이아웃을 갖는 각 시스템 셀의 이상발생 여부를 짧은 시간 안에 적절히 검지할 수 있다.
이때, 본 발명의 특징에 따르면, 테스트 처리장치(10)들의 인접부에는 소정의 구동축에 의해 구동되어 반도체 디바이스를 각각의 장치로 이송하는 다수개의 이송장치들이 더 포함되며, 이러한 이송장치들 중의 일부는 개별 구동축에 의해 구동된다. 도 4에는 이러한 본 발명의 이송장치들의 형상이 개략적으로 도시되어 있으며, 도 5에는 후술하는 본 발명의 제 2 이송부가 개략적으로 도시되어 있다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 이송장치들은 제 1 구동축(102)에 지지된 상태로 테스트 처리장치(10)들의 인접부에 배치되어 테스트 처리장치(10)들 및 번인 테스트 보드(22)의 각각으로부터 반도체 디바이스를 이송하는 제 1 이송부(103)들과, 제 1 구동축(102)과 분리된 제 2 구동축(100a,101a)에 지지된 상태로 제 1 구동부(103)들의 양 측단에 배치되어 반도체 디바이스를 본체(1)로 로딩 하거나 언로딩하는 제 2 이송부(100,101)들을 포함한다.
이때, 제 2 이송부(100,101)들은 반도체 디바이스가 테스트 처리장치(10)들 및 번인 테스트 보드(22)를 통해 테스트를 수행받을 수 있도록 반도체 디바이스를 본체(1)로 로딩하는 제 1 턴테이블(100b)과, 테스트 처리장치(10)들 및 번인 테스트 보드(22)를 통해 테스트가 완료된 반도체 디바이스를 본체(1)에서 언로딩하는 제 2 턴테이블(101b)을 포함한다.
이러한 본 발명의 경우, 제 1 이송장치(103)들 및 제 2 이송장치(100,101)들이 개별적인 구동축에 의해 구동됨으로써, 어느 한 부분의 이송장치에 이상이 발생하더라도 다른 이송장치들은 별 영향 없이 자신의 동작을 지속할 수 있다.
이때, 본 발명의 특징에 따르면, 제 1 턴테이블(100b) 및 제 2 턴테이블(101b)은 CAM에 의해 구동된다.
통상, CAM은 양호한 회전운동을 제공하는 장치로 알려진 바, 본 발명의 제 1 턴테이블(100b) 및 제 2 턴테이블(101b)은 이러한 CAM과 연결됨으로써, 적절한 회전운동을 취할 수 있다.
한편, 도 6에는 이러한 본 발명의 반도체 디바이스 이/삽입 시스템을 통한 반도체 디바이스 이/삽입 방법이 순차적으로 도시되어 있다.
도시된 바와 같이, 본 발명의 반도체 디바이스 이/삽입 방법은 제 1 턴테이블(100b)의 로딩 트레이(11)에 반도체 디바이스를 로딩한 후 로딩된 반도체 디바이스가 듀얼상태인가를 판단하는 제 1 단계(S10)와, 이러한 판단결과, 반도체 디바이스가 듀얼상태이면, 제 1 턴테이블(100b)을 회전시킨 후 반도체 디바이스를 DC 테스트 소켓부(12)로 이송시켜, DC 테스트를 진행시키는 제 2 단계(S20)와, DC 테스트를 통해 양품 판정이 난 반도체 디바이스를 번인 테스트 보드(22)를 통해 번인 테스트한 후, 제 2 턴테이블(101b)의 언로딩 트레이(14)로 이송하는 제 3 단계(S30)와, 이러한 번인 테스트 결과를 판단하여, 반도체 디바이스가 양품의 반도체 디바이스이면 제 2 턴테이블(101b)을 제 1 회전하여 반도체 디바이스를 외부로 언로딩하는 제 4 단계(S40)와, 이러한 번인 테스트 결과를 판단하여, 반도체 디바이스가 양품의 반도체 디바이스가 아니면, 제 2 턴테이블(101b)을 제 2 회전하여 반도체 디바이스를 번인 테스트 불량 디바이스용 트레이로 이송하는 제 5 단계(S50)를 포함한다.
이하, 이러한 본 발명의 반도체 디바이스 이/삽입 방법을 상세히 설명한다.
먼저, 본 발명의 제 1 단계(S10)로써, 테스트를 받기 위한 반도체 디바이스가 제 1 턴테이블(100b)의 로딩 트레이(11)에 로딩되면, 제 1 턴테이블(100b)은 기 설정된 프로그램을 근거로 하여, 로딩된 반도체 디바이스가 듀얼(Dual) 상태인가를 판단한다.(S11,S12)
이러한 판단결과, 로딩된 반도체 디바이스가 듀얼상태가 아닌 경우, 예컨대, 로딩 트레이(11)에 탑재된 반도체 디바이스가 하나인 경우 제 1 턴테이블(100b)은 그 동작을 중지하고, 나머지 하나의 반도체 디바이스가 로딩 트레이(11)에 탑재되기를 기다린다.
그러나, 이러한 판단결과, 로딩된 반도체 디바이스가 듀얼상태인 경우, 제 1 턴테이블(100b)은 구동하여 본 발명의 제 2 단계(S20)를 진행한다.
이때, 상술한 바와 같이, 본 발명의 제 1 이송장치(103)들은 제 1 턴테이블(100b)과 다른 별개의 구동축을 통해 구동됨으로, 제 1 이송장치(103)들은 제 1 턴테이블(100b)이 그 동작을 중지하고 있더라도 별 영향없이 자신의 동작을 적절히 유지할 수 있다.
한편, 본 발명의 제 2 단계(S20)로써, 제 1 턴테이블(100b)은 로딩 트레이(11)에 반도체 디바이스를 탑재한 상태로 상술한 CAM을 통해 일정 각도로 회전하여 본체(1)의 인접부에 다다른다.(S21)
이때, 제 1 이송장치(103)는 반도체 디바이스를 핸들링하여 DC테스트용 소켓부(12)로 이송한다. 이러한 상태에서 상술한 반도체 디바이스는 DC 특성을 테스트받는다.(S22)
이어서, 본 발명의 제 3 단계(S30)로써, 이러한 DC 테스트 결과, 불량판정이 난 반도체 디바이스는 제 1 이송장치(103)에 의해 DC 테스트 불량 디바이스용 트레이로 이송된다.(S34)
그러나, 이러한 DC 테스트 결과, 양품판정이 난 반도체 디바이스는 제 1 이송장치(103)에 의해 관통홀(2)을 통과한 후 번인 테스트 보드(22)로 이송된다. 이러한 상태에서 반도체 디바이스는 번인 챔버(미도시)를 통해 번인 특성을 테스트받는다.(S32)
이어서, 제 1 이송장치(103)는 번인 테스트 완료된 반도체 디바이스를 제 2 턴테이블(101b)의 언로딩 트레이(14)로 이송한다.(S33)
계속해서, 본 발명의 제 4 단계(S40)가 진행된다.
먼저, 제 2 턴테이블(101b)은 상술한 번인 챔버의 콘트롤러(미도시)에서 입력되는 데이터를 통해 이송된 반도체 디바이스의 양·불량을 판단한다.(S41)
이러한 판단결과, 이송된 반도체 디바이스가 양품의 디바이스로 판정되면, 제 2 턴테이블(101b)은 상술한 CAM을 통해 언로딩 영역(B)으로 회전하여 테스트가 종료된 반도체 디바이스를 외부로 언로딩한다. 이에 따라, 번인 테스트를 통과한 양품의 반도체 디바이스는 적절히 분리된다.(S42,S43)
그러나, 이러한 판단결과, 이송된 반도체 디바이스가 불량의 디바이스로 판정되되면, 본 발명의 제 5 단계로써, 제 2 턴테이블(101b)은 상술한 CAM을 통해 배출영역(C)으로 회전하여 테스트가 종료된 반도체 디바이스를 번인 테스트 불량 디바이스용 트레이(미도시)로 이송한다. 이에 따라, 번인 테스트에서 불합격한 불량의 반도체 디바이스는 적절히 분리되어 폐기된다.
이와 같이, 본 발명에서는 테스트 장치들의 배열형태를 번인 테스트 보드의 이탈·삽입 방향과 동일하게 형성시킴으로써, 편리한 시스템 관리를 이룰 수 있다.
또한, 본 발명에서는 이송장치들의 구동축을 별개로 분리하여 형성시킴으로써, 각 이송장치간의 간섭을 배재하고, 그 결과, 전체적인 반도체 디바이스 테스트 시간을 향상시킬 수 있다.
이러한 본 발명은 단지 상술한 반도체 디바이스 이/삽입 시스템에만 국한되지 않으며, 통상의 이송장치를 사용하는 모든 반도체 설비에서 두루 유용한 효과를 나타낸다.
그리고, 본 발명의 특정한 실시예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어져서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 반도체 디바이스 이/삽입 시스템 및 이를 통한 반도체 디바이스 이/삽입 방법에서는 테스트 장치들의 배열형태를 번인 테스트 보드의 이탈·삽입 방향에 대하여 수평으로 배열시키고, 또한, 이송장치들의 구동축을 서로 분리·형성시킴으로써 첫째, 작업자가 시스템 주위를 전체적으로 돌아보지 않고도 디바이스의 상태를 신속히 검지할 수 있으며, 둘째, 일부 이송장치들에 이상이 발생하여도, 다른 이송장치들은 이와 무관하게 소정의 동작을 지속할 수 있다.
도 1은 종래의 반도체 디바이스 이/삽입 시스템의 요부를 개략적으로 도시한 단면도.
도 2는 종래의 반도체 디바이스 이/삽입 시스템의 배치형상을 개략적으로 도시한 개념도.
도 3은 본 발명에 따른 반도체 디바이스 이/삽입 시스템의 배치형상을 개략적으로 도시한 개념도.
도 4는 본 발명에 따른 반도체 디바이스 이/삽입 시스템의 요부를 개략적으로 도시한 단면도.
도 5는 도 4의 평면도.
도 6은 본 발명에 따른 반도체 디바이스 이/삽입 방법을 순차적으로 도시한 순서도.

Claims (6)

  1. 본체와, 상기 본체의 상부면에 일렬로 설치되어 상기 본체에 공급된 반도체 디바이스를 테스트한 후 상기 반도체 디바이스를 소정의 종류로 분리하는 다수개의 테스트 처리장치들과, 상기 본체의 하부면으로 이탈 및 삽입되면서 상기 반도체 디바이스를 번인 챔버로 이송하는 번인 테스트 보드를 포함하는 반도체 디바이스 이/삽입 시스템에 있어서,
    상기 테스트 처리장치들은 상기 번인 테스트 보드의 이탈 방향 및 삽입 방향과 동일 방향으로 설치되고,
    상기 테스트 처리장치들의 인접부에는 개별 동작하는 구동축에 의해 구동되는 상기 반도체 디바이스를 각각의 장치로 이송하는 다수개의 이송장치들이 포함된 것을 특징으로 하는 반도체 디바이스 이/삽입 시스템 것을 특징으로 하는 반도체 디바이스 이/삽입 시스템.
  2. 제 1 항에 있어서, 상기 이송장치들은 소정의 제 1 구동축에 지지된 상태로 상기 테스트 처리장치들의 인접부에 배치되어 상기 테스트 처리장치들 및 상기 번인 테스트 보드의 각각으로부터 상기 반도체 디바이스를 이송하는 제 1 이송부들과;
    상기 제 1 구동축과 분리된 제 2 구동축에 지지된 상태로 상기 제 1 구동부들의 양 측단에 배치되어 상기 반도체 디바이스를 상기 본체로 로딩 하거나 언로딩하는 제 2 이송부들을 포함하는 것을 특징으로 하는 반도체 디바이스 이/삽입 시스템.
  3. 제 2 항에 있어서, 상기 제 2 이송부들은 상기 반도체 디바이스가 상기 테스트 처리장치들 및 상기 번인 테스트 보드를 통해 상기 테스트를 수행받을 수 있도록 상기 반도체 디바이스를 상기 본체로 로딩하는 제 1 턴테이블과;
    상기 테스트 처리장치들 및 상기 번인 테스트 보드를 통해 상기 테스트가 완료된 상기 반도체 디바이스를 상기 본체에서 언로딩하는 제 2 턴테이블을 포함하는 것을 특징으로 하는 반도체 디바이스 이/삽입 시스템.
  4. 제 3 항에 있어서, 상기 제 1 턴테이블 및 상기 제 2 턴테이블은 CAM에 의해 구동되는 것을 특징으로 하는 반도체 디바이스 이/삽입 시스템.
  5. 제 1 항에 있어서, 상기 본체에는 상기 번인 테스트 보드를 관측하기 위한 관측홀이 형성되는 것을 특징으로 하는 반도체 디바이스 이/삽입 시스템.
  6. 제 1 턴테이블에 반도체 디바이스를 로딩한 후 상기 반도체 디바이스가 듀얼상태인가를 판단하는 제 1 단계와;
    상기 판단결과, 상기 반도체 디바이스가 듀얼상태이면, 상기 제 1 턴테이블을 회전시킨 후 상기 반도체 디바이스를 DC 테스트 소켓부로 이송시켜, DC 테스트를 진행시키는 제 2 단계와;
    상기 DC 테스트를 통해 양품 판정이 난 상기 반도체 디바이스를 번인 테스트 보드를 통해 번인 테스트한 후, 쏘팅테이블을 통해 쏘팅하여 제 2 턴테이블로 이송하는 제 3 단계와;
    상기 번인 테스트 결과를 판단하여, 상기 반도체 디바이스가 양품의 반도체 디바이스이면 상기 제 2 턴테이블을 제 1 회전하여 상기 반도체 디바이스를 외부로 언로딩하는 제 4 단계와;
    상기 번인 테스트 결과를 판단하여, 상기 반도체 디바이스가 양품의 반도체 디바이스가 아니면, 상기 제 2 턴테이블을 제 2 회전하여 상기 반도체 디바이스를 번인 테스트 불량 디바이스용 트레이로 이송하는 제 5 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 이/삽입 방법
KR1019970037157A 1997-08-04 1997-08-04 반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법 KR100481298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970037157A KR100481298B1 (ko) 1997-08-04 1997-08-04 반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970037157A KR100481298B1 (ko) 1997-08-04 1997-08-04 반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법

Publications (2)

Publication Number Publication Date
KR19990015209A KR19990015209A (ko) 1999-03-05
KR100481298B1 true KR100481298B1 (ko) 2006-05-22

Family

ID=37181663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037157A KR100481298B1 (ko) 1997-08-04 1997-08-04 반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법

Country Status (1)

Country Link
KR (1) KR100481298B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670691B1 (ko) * 2006-09-06 2007-01-19 (주)예다종합설계감리사무소 공동주택의 배전을 위한 스위치박스의 전선 단말 고정장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238233A (ja) * 1989-08-31 1991-10-24 Gold Star Electron Co Ltd Ｉｃテスターのためにスリーブを積み降ろしするための装置
KR930021044A (ko) * 1992-03-06 1993-10-20 김주용 플라스틱 튜브내 ic로딩 방법
KR960035614A (ko) * 1995-03-28 1996-10-24 김광호 컴팩트 디스크 플레이어 일체형 픽쳐 인 픽쳐 텔레비젼 수상기
KR970011881A (ko) * 1995-08-23 1997-03-27 정문술 반도체 소자검사기의 로더, 언로더
KR970014525A (ko) * 1995-08-31 1997-03-29 배순훈 인쇄회로기판의 칩 부품 실장 자동 검사장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238233A (ja) * 1989-08-31 1991-10-24 Gold Star Electron Co Ltd Ｉｃテスターのためにスリーブを積み降ろしするための装置
KR930021044A (ko) * 1992-03-06 1993-10-20 김주용 플라스틱 튜브내 ic로딩 방법
KR960035614A (ko) * 1995-03-28 1996-10-24 김광호 컴팩트 디스크 플레이어 일체형 픽쳐 인 픽쳐 텔레비젼 수상기
KR970011881A (ko) * 1995-08-23 1997-03-27 정문술 반도체 소자검사기의 로더, 언로더
KR970014525A (ko) * 1995-08-31 1997-03-29 배순훈 인쇄회로기판의 칩 부품 실장 자동 검사장치

Also Published As

Publication number Publication date
KR19990015209A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
US6239396B1 (en) Semiconductor device handling and sorting apparatus for a semiconductor burn-in test process
US20080038098A1 (en) Electronic Device Test Apparatus
KR20100014162A (ko) 피검사체의 검사 방법 및 피검사체의 검사용 프로그램
JP5461268B2 (ja) 基板検査システム
KR100481298B1 (ko) 반도체디바이스이/삽입시스템및이를통한반도체디바이스이/삽입방법
KR102091943B1 (ko) Pba 검사장치
US20050060622A1 (en) System and method for optimized test and configuration throughput of electronic circuits
KR20040096070A (ko) 자투리 반도체 소자의 검사 방법
WO2018173777A1 (ja) ウエハ検査装置及びウエハ検査装置の診断方法
KR100341599B1 (ko) 모듈디바이스용 테스팅장치 및 방법
JP2008014767A (ja) 基板検査装置
KR100399534B1 (ko) 엘시디 패널 점등 테스트 시스템
KR100835999B1 (ko) Ｉｃ 소팅 핸들러 및 그 제어방법
KR100402315B1 (ko) 핸들러의 멀티스택커 제어방법
JPH10144761A (ja) ウエハ処理装置システム、ウエハ処理装置、ウエハ処理装置の使用方法
KR100312861B1 (ko) 버퍼기능을 갖는 번인 테스터용 소팅 핸들러
KR102381740B1 (ko) 전자부품의 테스트를 지원하는 핸들러용 테스트트레이
KR20060100910A (ko) 번인 소터
JPS6381941A (ja) 検査装置
KR20090102099A (ko) 트레이 내 반도체 소자 픽업 방법
JPH05302954A (ja) プリント配線板用電気検査機
JPS63244640A (ja) プロ−ブカ−ドユニツト部品
JP2000162267A (ja) コンタクトチェック機能を有するバーンインボード用半導体デバイス自動挿抜装置
KR100491720B1 (ko) 엘씨디 글라스의 양부 판정을 위한 검사설비 배열방법
KR19990025709A (ko) 번 인 테스트 시스템 및 이를 통한 번 인 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee