KR20190005254A - 강유전성 메모리 셀 복구 - Google Patents

강유전성 메모리 셀 복구 Download PDF

Info

Publication number
KR20190005254A
KR20190005254A KR1020197000205A KR20197000205A KR20190005254A KR 20190005254 A KR20190005254 A KR 20190005254A KR 1020197000205 A KR1020197000205 A KR 1020197000205A KR 20197000205 A KR20197000205 A KR 20197000205A KR 20190005254 A KR20190005254 A KR 20190005254A
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
ferroelectric memory
applying
ferroelectric
Prior art date
Application number
KR1020197000205A
Other languages
English (en)
Other versions
KR102054631B1 (ko
Inventor
마르셀로 마리아니
조르지오 세르발리
안드레아 로카텔리
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Priority to KR1020197035657A priority Critical patent/KR102359859B1/ko
Publication of KR20190005254A publication Critical patent/KR20190005254A/ko
Application granted granted Critical
Publication of KR102054631B1 publication Critical patent/KR102054631B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2295—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

피로상태의 강유전성 메모리 셀을 복구하기 위한 방법, 시스템 및 디바이스가 설명된다. 복구 전압은 반복된 액세스(판독 또는 기입) 작동에 기인하여 피로되는 강유전성 메모리 셀에 인가될 수도 있다. 복구 전압은 액세스 전압보다 더 큰 진폭을 가질 수도 있고 그리고 다수의 전압 펄스 또는 일정한 전압을 포함할 수도 있다. 복구 작동은 메모리 어레이가 작동될 때 백그라운드에서 수행될 수도 있거나 또는 복구 작동은 호스트 디바이스가 메모리 어레이를 활발히 사용하지 않을 때 수행될 수도 있다. 복구 작동은 수개의 사례 간에 분산된 펄스의 이산 열을 포함할 수도 있다.

Description

강유전성 메모리 셀 복구
상호 참조
본 특허 출원은 본 특허 출원의 양수인에게 양도된, 미국 특허 출원 제15/179,695호(발명자: Mariani 등, 발명의 명칭: "Ferroelectric Memory Cell Recovery", 출원일: 2016년 6월 10일)에 대한 우선권을 주장한다.
다음은 일반적으로 메모리 디바이스, 더 구체적으로, 피로상태의 강유전성 메모리 셀(fatigued ferroelectric memory cell)의 복구(recovery)에 관한 것이다.
메모리 디바이스는 다양한 전자 디바이스, 예컨대, 컴퓨터, 무선 통신 디바이스, 카메라, 디지털 디스플레이 등에 정보를 저장하도록 폭넓게 사용된다. 정보는 메모리 디바이스의 상이한 상태를 프로그래밍함으로써 저장된다. 예를 들어, 2진법 디바이스는 종종 논리 "1" 또는 논리 "0"으로 표기되는, 2개의 상태를 갖는다. 다른 시스템에서, 2개보다 더 많은 상태가 저장될 수도 있다. 저장된 정보에 액세스하기 위해서, 전자 디바이스는 메모리 디바이스의 저장된 상태를 판독 또는 감지할 수도 있다. 정보를 저장하기 위해서, 전자 디바이스는 메모리 디바이스의 상태를 기입 또는 프로그래밍할 수도 있다.
랜덤 액세스 메모리(random access memory: RAM), 판독 전용 메모리(read only memory: ROM), 동적 RAM(dynamic RAM: DRAM), 동기식 동적 RAM(synchronous dynamic RAM: SDRAM), 강유전성 RAM(ferroelectric RAM: FeRAM), 자기 RAM(magnetic RAM: MRAM), 저항성 RAM(resistive RAM: RRAM), 플래시 메모리 및 다른 것들을 포함하는 다양한 유형의 메모리 디바이스가 존재한다. 메모리 디바이스는 휘발성 또는 비휘발성일 수도 있다. 비휘발성 메모리, 예를 들어, 플래시 메모리는 심지어 외부 전력원의 부재 시에도 연장된 시간 기간 동안 데이터를 저장할 수 있다. 휘발성 메모리 디바이스, 예를 들어, DRAM은 휘발성 메모리 디바이스가 외부 전력원에 의해 주기적으로 리프레시(refresh)되지 않는다면 시간에 걸쳐 휘발성 메모리 디바이스의 저장된 상태를 손실할 수도 있다. 2진법 메모리 디바이스는 예를 들어, 충전된 또는 방전된 커패시터를 포함할 수도 있다. 그러나, 충전된 커패시터는 누설 전류를 통해 시간에 걸쳐 방전될 수도 있어서, 저장된 정보의 손실을 발생시킨다. 휘발성 메모리의 특정한 특징은 성능 이점, 예컨대, 더 빠른 판독 속도 또는 기입 속도를 제공할 수도 있고, 반면에 비휘발성 메모리의 특징, 예컨대, 주기적인 리프레싱 없이 데이터를 저장하는 능력이 유리할 수도 있다.
FeRAM은 휘발성 메모리와 유사한 디바이스 아키텍처를 사용할 수도 있지만 저장 디바이스로서 강유전성 커패시터의 사용에 기인한 비휘발성 성질을 가질 수도 있다. 따라서 FeRAM 디바이스는 다른 비휘발성 및 휘발성 메모리 디바이스와 비교하여 개선된 성능을 가질 수도 있다. 그러나, FeRAM 셀의 성능은 그 수명에 걸쳐 저하될 수도 있다. 예를 들어, 강유전성 재료는 정상 작동 동안 메모리 셀에서 수행되는 판독 또는 기입 작동에 기인한 피로를 경험할 수도 있다. 피로상태의 강유전성 재료는 전하를 저장하는 FeRAM 셀의 능력을 감소시킬 수도 있고, 이는 메모리 셀을 작동 불가능하게 만들 수도 있다.
본 명세서의 개시내용은 다음의 도면을 참조하고 이를 포함한다:
도 1은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 예시적인 메모리 어레이를 예시하는 도면;
도 2는 본 개시내용의 다양한 실시형태에 따른, 피로로부터 복구를 지지하는 메모리 셀의 예시적인 회로를 예시하는 도면;
도 3은 본 개시내용의 다양한 실시형태에 따른, 초기의 강유전성 메모리 셀과 피로상태의 강유전성 메모리 셀에 대한 예시적인 히스테리시스 플롯(hysteresis plot)을 예시하는 도면;
도 4는 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 예시적인 복구 작동을 예시하는 도면;
도 5는 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 예시적인 분산 작동을 예시하는 도면;
도 6은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 예시적인 강유전성 메모리 어레이의 블록도;
도 7은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 예시적인 강유전성 메모리 어레이의 블록도;
도 8은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는, 메모리 어레이를 포함하는, 시스템을 예시하는 도면; 및
도 9는 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 위한 방법 또는 방법들을 예시하는 흐름도.
순환-유도된 피로를 겪는 강유전성 메모리 셀을 포함하는, 피로상태의 강유전성 메모리 셀은 복구 전압(recovery voltage)을 메모리 셀에 인가함으로써 복구될 수도 있다. 복구 전압은 순환 전압(예를 들어, 메모리 셀을 판독 또는 기입하도록 사용되는 전압)보다 더 큰 진폭을 가질 수도 있다. 복구 전압은 다수의 전압 펄스 또는 일정한 전압 응력을 포함할 수도 있다. 호스트 디바이스의 작동의 중단을 최소화하기 위해서, 복구 작동은 메모리 디바이스가 호스트 디바이스에 의한 사용 시 없는 시간 동안 적용될 수도 있고, 그리고 복구 작동은 시간에 걸쳐, 분산될 수도 있거나 또는 나눠질 수도 있다. 예를 들어, 복구 작동은 호스트 디바이스의 전원이 켜져 있거나 꺼져 있는 동안 수행될 수도 있거나 또는 복구 작동은 메모리 어레이가 가동되지 않는 동안 백그라운드에서 발생할 수도 있다.
순환-유도된 피로는 메모리 셀을 판독 또는 기입한 후 남아 있는 분극인, 강유전성 메모리 셀의 잔류 분극을 감소시킬 수도 있다. 강유전성 메모리 셀에 저장된 전하가 강유전성 메모리 셀의 잔류 분극과 비례하기 때문에, 잔류 분극이 감소함에 따라 더 적은 전하가 메모리 셀에 저장된다. 잔류 분극이 문턱값 아래로 떨어지면, 메모리 어레이는 피로상태의 메모리 셀의 논리값을 판독하지 못할 수도 있다. 즉, 메모리 어레이는 감소된 전하에 기초하여 논리 상태를 결정하도록 충분히 민감하지 않을 수도 있다. 그 결과, 메모리 셀은 작동 불가능하거나 또는 더 이상 사용할 수 없는 것으로 간주될 수도 있다.
복구 작동은 메모리 셀의 잔류 분극을 복원(restore)시킴으로써 피로를 상쇄시킬 수도 있다. 예를 들어, 인가된 복구 전압은 강유전성 재료의 잔류 분극을 개선 또는 복원시킬 수도 있다. 복구 작동의 효과는 복구 전압의 진폭 및 복구 전압의 지속기간에 의존적일 수도 있다. 일부 실시예에서, 복구 작동은 양극성 전압 펄스, 단극성 전압 펄스 또는 일정한 전압을 포함할 수도 있다.
위에서 소개된 개시내용의 특징은 메모리 어레이의 맥락에서 아래에 더 설명된다. 이어서 특정한 실시예가 피로상태의 강유전성 메모리 셀의 복구 및 이러한 복구 작동의 다양한 구현을 위해 설명된다. 본 개시내용의 이 특징 및 다른 특징은 피로상태의 강유전성 메모리 셀의 복구와 관련되는, 장치 도면, 시스템 도면 및 흐름도를 참조하여 더 예시 및 설명된다.
도 1은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 예시적인 메모리 어레이(100)를 예시한다. 메모리 어레이(100)는 또한 전자 메모리 장치로서 지칭될 수도 있다. 메모리 어레이(100)는 상이한 상태를 저장하도록 프로그램 가능한 메모리 셀(105)을 포함한다. 각각의 메모리 셀(105)은 논리 0 및 논리 1로 표기되는, 2개의 상태를 저장하도록 프로그램 가능할 수도 있다. 일부 경우에서, 메모리 셀(105)은 2보다 더 많은 논리 상태를 저장하도록 구성된다. 메모리 셀(105)은 프로그램 가능한 상태를 나타내는 전하를 저장하도록 커패시터를 포함할 수도 있고; 예를 들어, 충전된 그리고 비충전된 커패시터는 2개의 논리 상태를 각각 나타낼 수도 있다. 메모리 셀(105)은 강유전성 재료를 가진 커패시터를 포함할 수도 있다. 강유전성 재료는 자연 발생적인 전기 분극을 갖고-즉, 강유전성 재료는 전기장의 부재 시 0이 아닌 분극을 갖는다. 강유전성 메모리 셀(105)의 일부 상세사항 및 이점은 아래에 논의된다. 강유전성 커패시터의 전하의 상이한 레벨은 상이한 논리 상태를 나타낼 수도 있다. 강유전성 메모리 셀(105)이 순환(예를 들어, 판독 작동 또는 기입 작동을 통해 순환)되기 때문에, 강유전성 메모리 셀의 분극은 피로에 기인하여 감소될 수도 있어서, 저장된 전하를 감소시킨다. 복구 작동은 메모리 셀(105)의 분극을 복원시키도록 메모리 셀에 적용될 수도 있다.
작동, 예컨대, 판독과 기입(즉, 순환)은 적절한 액세스 라인(110) 및 디지트 라인(115)을 활성화 또는 선택함으로써 메모리 셀(105)에서 수행될 수도 있다. 액세스 라인(110)은 또한 워드 라인(110)으로서 지칭될 수도 있고 그리고 디지트 라인(115)은 또한 비트 라인(115)으로서 지칭될 수도 있다. 워드 라인(110) 또는 디지트 라인(115)을 활성화 또는 선택하는 것은 전압을 각각의 라인에 인가하는 것을 포함할 수도 있다. 워드 라인(110)과 디지트 라인(115)은 전도성 재료로 이루어진다. 예를 들어, 워드 라인과 디지트 라인은 금속(예컨대, 구리, 알루미늄, 금, 텅스텐 등), 금속 합금, 다른 전도성 재료 등으로 이루어질 수도 있다. 도 1의 실시예에 따르면, 메모리 셀(105)의 각각의 행은 단일의 워드 라인(110)에 연결되고 그리고 메모리 셀(105)의 각각의 열은 단일의 디지트 라인(115)에 연결된다. 하나의 워드 라인(110)과 하나의 디지트 라인(115)을 활성화(예를 들어, 전압을 워드 라인(110) 또는 디지트 라인(115)에 인가)시킴으로써, 단일의 메모리 셀(105)은 메모리 셀의 어드레스로서 지칭될 수도 있는, 메모리 셀의 교차 지점에 액세스될 수도 있다. 각각의 액세스 작동은 메모리 셀(105)의 잔류 분극을 감소시킬 수도 있고, 그리고 액세스 작동의 수가 사용에 따라 증가하기 때문에, 메모리 셀(105)은 피로에 기인하여 작동 불가능하게 될 수도 있다.
일부 아키텍처에서, 셀의 논리 저장 디바이스, 예를 들어, 커패시터는 선택 컴포넌트에 의해 디지트 라인으로부터 전기적으로 절연될 수도 있다. 워드 라인(110)은 선택 컴포넌트에 연결될 수도 있고 그리고 선택 컴포넌트를 제어할 수도 있다. 예를 들어, 선택 컴포넌트는 트랜지스터일 수도 있고 그리고 워드 라인(110)은 트랜지스터의 게이트에 연결될 수도 있다. 워드 라인(110)을 활성화시키는 것은 메모리 셀(105)의 커패시터와 그 대응하는 디지트 라인(115) 간의 전기적 연결 또는 폐회로를 발생시킨다. 이어서 디지트 라인은 메모리 셀(105)을 판독 또는 기입하도록 액세스될 수도 있다. 선택 디바이스로서 트랜지스터를 포함하지 않는 다른 아키텍처가 사용될 수도 있다. 예를 들어, 교차점 메모리 어레이 아키텍처가 사용될 수도 있다.
메모리 셀(105)에 액세스하는 것은 행 해독기(120) 및 열 해독기(130)를 통해 제어될 수도 있다. 일부 실시예에서, 행 해독기(120)는 메모리 제어기(140)로부터 행 어드레스를 수신하고 그리고 수신된 행 어드레스에 기초하여 적절한 워드 라인(110)을 활성화시킨다. 유사하게, 열 해독기(130)는 메모리 제어기(140)로부터 열 어드레스를 수신하고 그리고 적절한 디지트 라인(115)을 활성화시킨다. 예를 들어, 메모리 어레이(100)는 WL_1 내지 WL_M으로 적힌, 다수의 워드 라인(110) 및 DL_1 내지 DL_N으로 적힌, 다수의 디지트 라인(115)을 포함할 수도 있고, 여기서 M 및 N은 어레이의 크기에 의존적이다. 따라서, 워드 라인(110) 및 디지트 라인(115), 예를 들어, WL_2 및 DL_3을 활성화시킴으로써, 메모리 셀(105)은 그 교차 지점에 액세스될 수도 있다. 일부 경우에서, 복구 작동은 행, 열, 행 또는 열의 일부 조합 또는 전체 어레이에 적용될 수도 있다. 다른 경우에서, 메모리 어레이(100)는 메모리 뱅크일 수도 있고 그리고 복구 작동이 메모리 뱅크에 적용될 수도 있다.
액세스할 시, 메모리 셀(105)은 메모리 셀(105)의 저장된 상태를 결정하도록 판독될 수도 있거나 또는 감지 컴포넌트(125)에 의해 감지될 수도 있다. 예를 들어, 메모리 셀(105)에 액세스한 후에, 메모리 셀(105)의 강유전성 커패시터는 그 대응하는 디지트 라인(115)에서 방전될 수도 있다. 강유전성 커패시터를 방전하는 것은 바이어싱, 또는 전압을 강유전성 커패시터에 인가하는 것에 기초할 수도 있다. 방전은 감지 컴포넌트(125)가 메모리 셀(105)의 저장된 상태를 결정하도록 기준 전압(미도시)과 비교될 수도 있는, 디지트 라인(115)의 전압의 변화를 유도할 수도 있다. 예를 들어, 디지트 라인(115)이 기준 전압보다 더 높은 전압을 갖는다면, 그러면 감지 컴포넌트(125)는 메모리 셀(105)의 저장된 상태가 논리 1임을 결정할 수도 있고 그리고 그 역도 가능하다. 감지 컴포넌트(125)는 래칭(latching)으로서 지칭될 수도 있는, 신호의 차를 검출 및 증폭시키도록 다양한 트랜지스터 또는 증폭기를 포함할 수도 있다. 그래서 메모리 셀(105)의 검출된 논리 상태는 출력(135)으로서 열 해독기(130)를 통해 출력될 수도 있다. 일부 경우에서, 감지 작동은 메모리 셀(105)이 피로 문턱값에 도달했음을 결정할 수도 있다. 예를 들어, 감지 컴포넌트(125)는 피로에 기인한 메모리 셀(105)의 저장된 전하의 감소를 결정할 수도 있다. 이어서 복구 작동이 메모리 셀(105)에서 수행될 수도 있다.
메모리 셀(105)은 관련 있는 워드 라인(110) 및 디지트 라인(115)을 활성화시킴으로써 설정 또는 기입될 수도 있다. 위에서 논의된 바와 같이, 워드 라인(110)을 활성화시키는 것은 메모리 셀(105)의 대응하는 행을 그 각각의 디지트 라인(115)에 전기적으로 연결한다. 워드 라인(110)이 활성화되는 동안 관련 있는 디지트 라인(115)을 제어함으로써, 메모리 셀(105)이 기입될 수도 있고-즉, 논리값이 메모리 셀(105)에 저장될 수도 있다. 열 해독기(130)는 메모리 셀(105)에 기입될, 데이터, 예를 들어, 입력(135)을 수신할 수도 있다. 강유전성 메모리 셀(105)은 강유전성 커패시터에 걸쳐 전압을 인가함으로써 기입될 수도 있다. 일부 실시예에서, 복구 전압은 유사한 방식으로 인가될 수도 있다. 즉, 복구 전압은 관련 있는 워드 라인(110) 및 디지트 라인(115)을 활성화시킴으로써 강유전성 커패시터에 걸쳐 인가될 수도 있다. 일부 실시예에서, 복구 전압은 아래에 더 상세히 논의되는 바와 같은, 플레이트 라인을 사용하여 인가될 수도 있다.
일부 메모리 아키텍처, 예컨대, DRAM에서, 메모리 셀(105)의 단일의 액세스 작동은 메모리 셀의 저장된 논리 상태를 저하 또는 파괴할 수도 있고 그리고 재기입 또는 리프레시 작동은 원래의 논리 상태를 메모리 셀(105)로 복귀시키도록 수행될 수도 있다. DRAM에서, 예를 들어, 커패시터는 감지 작동 동안 부분적으로 또는 전적으로 방전될 수도 있어서, 저장된 논리 상태를 변질시킨다. 그래서 논리 상태는 감지 작동 후에 재기입될 수도 있다. 부가적으로, 단일의 워드 라인(110)을 활성화시키는 것은 행 내의 모든 메모리 셀의 방전을 발생시킬 수도 있고; 따라서 행 내의 수개의 또는 모든 메모리 셀(105)이 재기입될 필요가 있을 수도 있다.
DRAM을 포함하는, 일부 메모리 아키텍처는 메모리 아키텍처가 외부 전력원에 의해 주기적으로 리프레시되지 않는다면 시간에 걸쳐 메모리 아키텍처의 저장된 상태를 손실할 수도 있다. 예를 들어, 충전된 커패시터는 누설 전류를 통해 시간에 걸쳐 방전될 수도 있어서, 저장된 정보의 손실을 발생시킨다. 이러한 소위 휘발성 메모리 디바이스의 리프레시 속도는 비교적 높을 수도 있고, 예를 들어, DRAM 어레이에 대해 초당 수십 리프레시 작동을 하고, 이는 상당한 전력 소비를 발생시킬 수도 있다. 메모리 어레이가 점점 더 커짐에 따라, 증가된 전력 소비가 특히, 유한한 전력원, 예컨대, 배터리에 의존적인 모바일 디바이스에 대해, 메모리 어레이의 배치 또는 작동(예를 들어, 전력 공급, 열 생성, 재료 제한 등)을 저하시킬 수도 있다. 아래에서 논의되는 바와 같이, 강유전성 메모리 셀(105)은 다른 메모리 아키텍처에 비해 개선된 성능을 발생시킬 수도 있는 이로운 성질을 가질 수도 있다. 강유전성 메모리 셀(105)에 복구 작동을 수행함으로써, 강유전성 메모리 셀의 수명이 연장될 수도 있다.
메모리 제어기(140)는 다양한 컴포넌트, 예컨대, 행 해독기(120), 열 해독기(130) 및 감지 컴포넌트(125)를 통해 메모리 셀(105)의 작동(예를 들어, 판독, 기입, 재기입, 리프레시, 복구 등)을 제어할 수도 있다. 메모리 제어기(140)는 목적하는 워드 라인(110) 및 디지트 라인(115)을 활성화시키도록 행 및 열 어드레스 신호를 생성할 수도 있다. 메모리 제어기(140)는 또한 메모리 어레이(100)의 작동 동안 사용되는 다양한 전압을 생성 및 제어할 수도 있다. 일반적으로, 본 명세서에서 논의된 인가된 전압의 진폭, 형상 또는 지속기간은 조정 또는 가변될 수도 있고 그리고 메모리 어레이(100)를 작동시키기 위한 다양한 작동 동안 상이할 수도 있다. 게다가, 메모리 어레이(100) 내의 하나의, 다수의, 또는 모든 메모리 셀(105)이 동시에 액세스될 수도 있고; 예를 들어, 메모리 어레이(100)의 다수의 또는 모든 셀은 모든 메모리 셀(105) 또는 메모리 셀(105)의 군이 단일의 논리 상태로 설정되는 재설정 작동 동안 동시에 액세스될 수도 있다. 메모리 제어기(140)는 또한 다수의 경우에 대한 복구 작동을 분산시킬 수도 있고, 이는 호스트 디바이스의 작동의 중단을 방지하는 것을 도울 수도 있다.
도 2는 본 개시내용의 다양한 실시형태에 따른, 메모리 셀(105)을 포함하고 그리고 피로상태의 강유전성 메모리 셀의 복구를 지지하는 예시적인 회로(200)를 예시한다. 회로(200)는 도 1을 참조하여 설명된 바와 같은, 각각, 메모리 셀(105), 워드 라인(110), 디지트 라인(115) 및 감지 컴포넌트(125)의 예일 수도 있는, 강유전성 메모리 셀(105-a), 워드 라인(110-a), 디지트 라인(115-a) 및 감지 컴포넌트(125-a)를 포함한다. 메모리 셀(105-a)은 논리 저장 컴포넌트, 예컨대, 제1 플레이트, 셀 플레이트(230) 및 제2 플레이트, 셀 하단부(215)를 가진 커패시터(205)를 포함할 수도 있다. 셀 플레이트(230)와 셀 하단부(215)는 이들 간에 배치된 강유전성 재료를 통해 용량 결합될 수도 있다. 셀 플레이트(230)와 셀 하단부(215)의 방향은 메모리 셀(105-a)의 작동을 변화시키는 일 없이 뒤바뀔 수도 있다. 회로(200)는 또한 선택 컴포넌트(220) 및 기준 신호(225)를 포함한다. 도 2의 실시예에서, 셀 플레이트(230)는 플레이트 라인(210)을 통해 액세스될 수도 있고 그리고 셀 하단부(215)는 디지트 라인(115-a)을 통해 액세스될 수도 있다. 위에서 설명된 바와 같이, 다양한 상태가 커패시터(205)를 충전 또는 방전함으로써 저장될 수도 있다. 복구 작동은 예를 들어, 플레이트 라인(210) 또는 디지트 라인(115-a)을 사용하여 강유전성 커패시터(205)에 걸쳐 전압을 인가함으로써, 메모리 셀(105-a)에 적용될 수도 있다.
커패시터(205)의 저장된 상태는 회로(200)에 나타낸 다양한 구성요소를 작동시킴으로써 판독 또는 감지될 수도 있다. 커패시터(205)는 디지트 라인(115-a)과 전자 통신될 수도 있다. 예를 들어, 커패시터(205)는 선택 컴포넌트(220)가 비활성화될 때 디지트 라인(115-a)으로부터 절연될 수 있고 그리고 커패시터(205)는 선택 컴포넌트(220)가 활성화될 때 디지트 라인(115-a)에 연결될 수 있다. 선택 컴포넌트(220)를 활성화하는 것은 메모리 셀(105-a)을 선택하는 것으로서 지칭될 수도 있다. 일부 경우에서, 선택 컴포넌트(220)는 트랜지스터이고 그리고 선택 컴포넌트의 작동은 전압을 트랜지스터 게이트에 인가함으로써 제어되고, 전압 크기는 트랜지스터의 문턱값의 크기 이상이다. 워드 라인(110-a)이 선택 컴포넌트(220)를 활성화시킬 수도 있고; 예를 들어, 워드 라인(110-a)에 인가된 전압이 트랜지스터 게이트에 인가되어, 커패시터(205)와 디지트 라인(115-a)을 연결시킨다. 대안적인 실시형태에서, 선택 컴포넌트(220)가 플레이트 라인(210)과 셀 플레이트(230) 간에 연결되도록 그리고 커패시터(205)가 디지트 라인(115-a)과 선택 컴포넌트(220)의 다른 단자 간에 연결되도록, 선택 컴포넌트(220)와 커패시터(205)의 위치가 전환될 수도 있다. 이 실시형태에서, 선택 컴포넌트(220)는 커패시터(205)를 통해 디지트 라인(115-a)과 전자 통신될 수도 있다. 이 구성은 판독 및 기입 작동을 위한 대안적인 타이밍 및 바이어싱과 연관될 수도 있다.
커패시터(205)의 플레이트 간의 강유전성 재료 때문에, 그리고 아래에 더 상세히 논의되는 바와 같이, 커패시터(205)는 디지트 라인(115-a)과의 연결 시 방전되지 않을 수도 있다. 강유전성 커패시터(205)에 의해 저장된 논리 상태를 감지하기 위해서, 워드 라인(110-a)은 메모리 셀(105-a)을 선택하도록 바이어싱될 수도 있고 그리고 전압은 플레이트 라인(210)에 인가될 수도 있다. 이 바이어스는 선택 컴포넌트(220)를 활성화시킨 후에 적용될 수도 있거나 또는 바이어스는 셀 플레이트(230)에 일정하게 적용될 수도 있다. 플레이트 라인(210)을 바이어싱하는 것은 커패시터(205)에 걸쳐 전압 차를 발생시킬 수도 있고, 이는 커패시터(205)의 저장된 전하를 변화시킬 수도 있다. 저장된 전하의 변화의 크기는 커패시터(205)의 초기 상태-초기 상태가 논리 1 또는 논리 0을 저장했는지-에 따라 달라질 수도 있다. 이는 커패시터(205)에 저장된 전하에 기초하여 디지트 라인(115-a)의 전압의 변화를 유도할 수도 있고, 이는 저장된 논리 상태를 결정하도록 사용될 수도 있다.
디지트 라인(115-a)의 전압의 변화는 그 고유 커패시턴스에 의존적일 수도 있다-예를 들어, 디지트 라인(115-a)이 활성화(energize)되기 때문에, 일부 유한한 전하가 디지트 라인(115-a)에 저장될 수도 있고 그리고 디지트 라인의 결과로 발생한 전압은 디지트 라인(115-a)의 고유 커패시턴스에 의존적일 수도 있다-. 고유 커패시턴스는 디지트 라인(115-a)의 치수를 포함한 물리적 특성에 의존적일 수도 있다. 디지트 라인(115-a)이 많은 메모리 셀(105)과 연결될 수도 있어서 그래서 디지트 라인(115-a)은 무시할 수 없을 정도의 커패시턴스(예를 들어, 대략 피코패러드(picofarad: pF))를 발생시키는 길이를 가질 수도 있다. 그래서 디지트 라인(115-a)의 결과로 발생한 전압은 메모리 셀(105-a)의 저장된 논리 상태를 결정하도록 감지 컴포넌트(125-a)에 의해 기준 신호(225)(예를 들어, 기준 라인의 전압)와 비교될 수도 있다. 메모리 셀(105-a)이 피로해짐에 따라, 더 적은 전하가 메모리 셀(105-a)에 저장될 수도 있기 때문에 디지트 라인(115-a)의 결과로 발생한 전압이 변화될 수도 있다. 이와 같이, 결과로 발생한 디지트 라인(115-a)의 전압은 메모리 셀(105-a)이 그 피로 문턱값에 도달했는지를 결정하도록 사용될 수도 있다.
감지 컴포넌트(125-a)는 래칭으로서 지칭될 수도 있는, 신호의 차를 검출 및 증폭시키도록 다양한 트랜지스터 또는 증폭기를 포함할 수도 있다. 감지 컴포넌트(125-a)는 디지트 라인(115-a)의 전압과 기준 전압일 수도 있는 기준 신호(225)를 수신 및 비교하는 감지 증폭기를 포함할 수도 있다. 그래서 감지 컴포넌트(125-a)는 감지 증폭기의 출력 또는 디지트 라인(115-a)의 전압 또는 둘 다를 래칭(latch)할 수도 있다. 이어서 메모리 셀(105-a)의 래칭된 논리 상태는 예를 들어, 도 1을 참조하여 출력(135)으로서 열 해독기(130)를 통해 출력될 수도 있다.
메모리 셀(105-a)에 기입하기 위해서, 전압이 커패시터(205)에 걸쳐 인가될 수도 있다. 다양한 방법이 사용될 수도 있다. 일부 실시예에서, 선택 컴포넌트(220)는 커패시터(205)를 디지트 라인(115-a)에 전기적으로 연결시키도록 워드 라인(110-a)을 통해 활성화될 수도 있다. 강유전성 커패시터(205)에 대해, 전압은 커패시터(205)에 걸쳐 양 전압 또는 음 전압을 인가하도록 (플레이트 라인(210)을 통해) 셀 플레이트(230) 및 (디지트 라인(115-a)을 통해) 셀 하단부(215)의 전압을 제어함으로써 커패시터(205)에 걸쳐 인가될 수도 있다.
복구 작동은 커패시터(205)에 걸쳐 전압을 인가할 수도 있다. 예를 들어, 선택 컴포넌트(220)가 활성화될 수도 있고 그리고 전압이 플레이트 라인(210) 및 디지트 라인(115-a)을 사용하여 커패시터(205)에 걸쳐 인가될 수도 있다. 일부 실시예에서, 플레이트 라인(210)은 다수의 메모리 셀(105)에 연결될 수도 있고 그리고 복구 작동은 플레이트 라인(210)에 연결된 각각의 메모리 셀(105)에 적용될 수도 있다. 예를 들어, 플레이트 라인(210)이 메모리 셀(105)의 행에 흔히 연결될 수도 있고 그리고 워드 라인(110-a)을 활성화시키는 것은 도 1에 도시된 바와 같은 대응하는 행의 모든 메모리 셀(105)을 선택할 수도 있다. 따라서, 다수의 메모리 셀(105)은 단일의 워드 라인(110-a) 및 플레이트 라인(210)을 활성화시킴으로써 복구될 수도 있다.
복구 작동은 판독 또는 기입 작동 동안 사용되는 전압 진폭보다 더 큰 전압 진폭을 사용할 수도 있다. 일부 경우에서, 내부 회로는 더 큰 복구 전압을 생성하도록 사용될 수도 있다. 다른 경우에서, 플레이트 라인(210)은 메모리 셀 액세스 작동 동안 사용되는 전압원과는 상이한 복구를 위해 사용되는 전압원과 전자 통신될 수도 있다.
도 3은 본 개시내용의 다양한 실시형태에 따른, 피로 복구를 지지하는 강유전성 메모리 셀에 대한 예시적인 히스테리시스 플롯을 예시한다. 히스테리시스 플롯(300)은 전압 차(V)의 함수로서 강유전성 커패시터(예를 들어, 도 2의 커패시터(205))에 저장된 전하(Q)를 도시한다. 전하는 강유전성 재료의 분극에 비례한다. 히스테리시스 플롯(300-a)은 강유전성 메모리 셀(105)의 예시적인 기입 작동을 도시하고 그리고 히스테리시스 플롯(300-b)은 초기의 강유전성 메모리 셀과 피로상태의 강유전성 메모리 셀(105)을 비교한다.
강유전성 재료는 자연 발생적인 전기 분극을 특징으로 하고, 즉, 강유전성 재료는 전기장의 부재 시 0이 아닌 전기 분극을 유지한다. 예시적인 강유전성 재료는 바륨 티탄산염(BaTiO3), 납 티탄산염(PbTiO3), 납 아연 티탄산염(lead zirconium titanate: PZT) 및 스트론튬 비스무트 탄탈산염(strontium bismuth tantalate: SBT)을 포함한다. 본 명세서에 설명된 강유전성 커패시터는 이러한 또는 다른 강유전성 재료를 포함할 수도 있다. 강유전성 커패시터 내의 전기 분극은 강유전성 재료의 표면에서 순 전하를 발생시키고 그리고 커패시터 단자를 통해 반대 전하를 끌어당긴다. 따라서, 전하는 강유전성 재료와 커패시터 단자 간의 계면에 저장된다. 전기 분극이 비교적 긴 시간 동안, 심지어 무기한으로, 외부에 적용된 전기장의 부재 시 유지될 수도 있기 때문에, 전하 누설은 예를 들어, DRAM 어레이에 채용된 커패시터와 비교할 때 상당히 감소될 수도 있다. 이것은 일부 DRAM 아키텍처에 대해 위에서 설명된 바와 같은 리프레시 작동을 수행할 필요를 감소시킬 수도 있다.
히스테리시스 플롯(300)은 커패시터의 단일의 단자의 관점으로부터 이해될 수도 있다. 실시예로써, 강유전성 재료가 음 분극을 갖는다면, 양 전하가 단자에 축적된다. 마찬가지로, 강유전성 재료가 양 분극을 갖는다면, 음 전하가 단자에 축적된다. 부가적으로, 히스테리시스 플롯(300)에서 전압은 커패시터에 걸쳐 전압 차를 나타내고 그리고 방향성이 있음이 이해되어야 한다. 예를 들어, 양 전압은 양 전압을 해당 단자(예를 들어, 셀 플레이트(230))에 인가함으로써 그리고 제2 단자(예를 들어, 셀 하단부(215))를 접지 상태(또는 대략적으로 0 볼트(0V))로 유지함으로써 실현될 수도 있다. 음 전압은 해당 단자를 접지 상태로 유지함으로써 그리고 양 전압-즉, 양 전압은 해당 단자를 음으로 분극시키도록 인가될 수도 있음-을 제2 단자에 인가함으로써 인가될 수도 있다. 유사하게, 2개의 양 전압, 2개의 음 전압 또는 양 전압과 음 전압의 임의의 조합이 히스테리시스 플롯(300)에 도시된 전압 차를 생성하도록 적절한 커패시터 단자에 인가될 수도 있다.
히스테리시스 플롯(300-a)에 도시된 바와 같이, 강유전성 재료가 0인 전압 차를 갖고 양 또는 음 분극을 유지할 수도 있어서, 2개의 가능한 충전된 상태: 충전 상태(305) 및 충전 상태(310)를 발생시킨다. 도 3의 실시예에 따르면, 충전 상태(305)는 논리 0을 나타내고 그리고 충전 상태(310)는 논리 1을 나타낸다. 일부 실시예에서, 각각의 충전 상태의 논리값은 이해 또는 작동의 손실 없이 반전될 수도 있다.
논리 0 또는 논리 1은 전압을 인가함으로써, 강유전성 재료의 전기 분극, 그리고 따라서 커패시터 단자의 전하를 제어함으로써 메모리 셀에 기입될 수도 있다. 예를 들어, 순 양 전압(315)을 커패시터에 걸쳐 인가하는 것은 충전 상태(305-a)에 도달될 때까지 전하 축적을 발생시킨다. 전압(315)을 제거할 시, 충전 상태(305-a)는 0 전압 전위인 충전 상태(305)에 도달될 때까지 경로(320)를 따른다. 유사하게, 충전 상태(310)는 충전 상태(310-a)를 발생시키는, 순 음 전압(325)을 인가함으로써 기입된다. 음 전압(325)을 제거한 후에, 충전 상태(310-a)는 0 전압인 충전 상태(310)에 도달될 때까지 경로(330)를 따른다. 충전 상태(305 및 310)는 또한 잔류 분극(Pr) 값, 즉, 외부 바이어스(예를 들어, 전압)를 제거할 시 남아 있는 분극(또는 전하)으로서 지칭될 수도 있다.
강유전성 커패시터의 저장된 상태를 판독 또는 감지하기 위해서, 전압이 커패시터에 걸쳐 인가될 수도 있다. 이에 응답하여, 저장된 전하(Q)가 변화되고 그리고 변화의 정도가 초기 충전 상태에 의존적이다-즉, 마지막에 저장된 전하(Q)는 충전 상태(305-b 또는 310-b)가 처음에 저장되었는지에 의존적이다-. 일부 경우에서, 마지막에 저장된 전하는 메모리 셀(105)과 전자 통신되는 디지트 라인의 전압을 변경할 수도 있다. 디지트 라인 전압과 기준 전압을 비교함으로써, 커패시터의 초기의 상태가 결정될 수도 있다.
일부 경우에서, 판독 작동 뒤에 원래 저장된 논리값이 메모리 셀(105)에 기입되는 후기입 작동이 이어질 수도 있다. 즉, 판독 작동은 타깃 메모리 셀(105)의 원래 저장된 논리값을 파괴할 수도 있다. 판독 과정이 양 전압을 사용할 수도 있고, 예를 들어, 전압(315)이 메모리 셀(105)에 인가될 수도 있지만, 다른 전압이 사용될 수도 있다. 논리 1이 원래 저장되었다면, 판독 전압은 판독 전압이 예를 들어, 충전 상태(305-a)에 도달할 때까지 충전 상태(310)가 히스테리시스 플롯(300-a)을 따르는 것을 발생시킬 수도 있지만, 다른 위치도 정확한 감지 계획에 따라 가능할 수도 있다. 판독 전압이 제거된 후에, 충전 상태는 그 원래의 상태, 충전 상태(310)로 복귀될 수도 있고, 오히려 충전 상태는 상이한 경로, 예를 들어, 경로(320)를 따를 수도 있고 그리고 충전 상태(305)에 놓일 수도 있다. 즉, 논리 1의 판독 작동은 논리 0을 메모리 셀에 기입하는 것을 발생시킬 수도 있다. 따라서, 후기입 작동은 원래 저장된 논리값을 메모리 셀로 복귀시키도록 수행될 수도 있다. 예를 들어, 음 전압, 예컨대, 전압(325)은 원래의 논리 1 값을 후기입하도록 인가될 수도 있다.
위에서 언급된 바와 같이, 잔류 분극은 강유전성 메모리 셀(105)에 적용된 액세스 작동 또는 사이클의 수에 따라 감소될 수도 있다. 히스테리시스 플롯(300-b)은 초기의 강유전성 메모리 셀과 피로상태의 강유전성 메모리 셀(105)을 비교한다. 초기의 히스테리시스 플롯(335)(파선)은 초기의 강유전성 메모리 셀(105)에 대한 히스테리시스 플롯을 도시하고, 반면에 피로상태의 히스테리시스 플롯(340)(실선)은 피로상태의 메모리 셀(105)에 대한 히스테리시스 플롯을 도시한다. 피로상태의 히스테리시스 플롯은 초기의 히스테리시스 플롯(335)의 잔류 분극(충전 상태(305-a 및 310-a)로 표기됨)과 비교하여 더 낮은 잔류 분극(충전 상태(305-b 및 310-b)로 표기됨)을 갖는다.
각각의 액세스 작동은 메모리 셀을 더 피로하게 할 수도 있고; 즉, 충전 상태(305-b 및 310-b) 둘 다는 계속해서 크기가 감소될 수도 있다. 이것은 메모리 셀(105)의 저장된 논리 상태를 감지 또는 판독하는 능력에 영향을 줄 수도 있다. 메모리 셀(105)을 판독하는 것은 2개의 충전 상태(305 및 310)를 구별하는 것을 포함할 수도 있다. 강유전성 커패시터가 계속해서 피로됨에 따라, 충전 상태(305 및 310) 간의 거리는 계속해서 감소된다. 어느 순간부터, 메모리 어레이(예를 들어, 제어기, 감지 증폭기 등)는 2개의 충전 상태를 적절하게 구별할 수도 없고-즉, 충전 상태(305 및 310) 간의 최소 거리가 저장된 논리 상태를 판독하도록 요구될 수도 있다-. 예를 들어, 충전 상태(305-b 및 310-b) 간의 차는 감지 컴포넌트(125)가 메모리 셀(105)을 판독하는데 불충분할 수도 있다. 일부 경우에서, 강유전성 재료에 따라, 피로 한도가 사이클의 수가 대략 108개의 사이클을 초과할 때 발생할 수도 있지만, 피로 한도는 메모리 어레이에 의해 사용된 감지 계획에 의존적일 수도 있다. 예를 들어, 피로 한도는 1013개의 사이클까지 발생하지 않을 수도 있다.
복구 작동은 잔류 분극을 개선 또는 복원시킬 수도 있고 따라서 저장된 전하를 증가시킬 수도 있다. 예를 들어, 복구 전압을 피로상태의 메모리 셀(105)에 인가하는 것은 피로상태의 히스테리시스 플롯(340)을 초기의 히스테리시스 플롯(335)으로 복원시킬 수도 있어서, 잔류 분극을 충전 상태(305-b 및 310-b)로부터 충전 상태(305-a 및 310-a)로 각각 증가시킨다. 일부 경우에서, 복구 작동은 피로 문턱값에 도달되기 전에, 예를 들어, 1010개의 사이클에서 적용될 수도 있다. 복구 작동은 상당히 더 적은 사이클, 예를 들어, 104 내지 108개의 사이클을 포함할 수도 있지만, 다른 값도 가능하다.
도 4는 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는, 플롯(400-a, 400-b 및 400-c)을 사용하는, 예시적인 복구 작동을 예시한다. 플롯(400)은 시간에 대한 강유전성 메모리 셀(105)의 예시적인 전압 주기를 예시한다. 플롯(400)은 액세스 작동(405), 복구 작동(410) 및 복구 측정 작동(415)을 포함한다.
메모리 셀(105)은 메모리 디바이스의 작동 동안 -판독 또는 기입을 통해- 순환될 수도 있다. 일부 문턱값(예를 들어, 다른 것들 중에서, 시간, 사이클의 수, 전하 감지) 후에, 복구 작동(410)은 도 3을 참조하여 위에서 논의된 바와 같이, 메모리 셀(105)의 잔류 분극을 개선하도록 수행될 수도 있다. 복구 작동 후에, 복구 측정 작동(415)은 복구 작동(410)의 유효성을 판정할 수도 있다. 일부 경우에서, 복구 측정 작동(415)은 수행되지 못할 수도 있다; 즉, 정상 순환이 복구 작동(410) 후에 시작될 수도 있다. 다른 경우에서, 복구 측정 작동(415)은 메모리 셀(105)의 단일의 액세스 작동일 수도 있다.
각각의 작동-액세스 작동(405), 복구 작동(410), 복구 측정 작동(415)-이 하나 이상의 메모리 셀(105)에 적용될 수도 있다. 예를 들어, 작동은 메모리 셀(105)의 행, 열 또는 다양한 행/열 조합에 적용된 각각의 작동을 나타낼 수도 있다. 일부 경우에서, 작동은 전체 메모리 어레이(100)에서 수행될 수도 있다. 액세스 작동(405) 동안, 제1 전압은 복수의 액세스 사이클 중 각각의 사이클 동안 강유전성 메모리 셀(105)에 인가될 수도 있다. 예를 들어, 제1 전압을 인가하는 것은 강유전성 메모리 셀(105)을 판독 또는 기입하는 것을 포함할 수도 있다.
액세스 작동 중 일부 후에, 강유전성 메모리 셀(105)이 액세스 작동(405) 동안 제1 전압을 인가하는 것에 기초하여 피로 문턱값에 도달했다고 결정될 수도 있다. 피로 문턱값은 도 3을 참조하여 위에서 논의된 바와 같이, 강유전성 메모리 셀(105)이 잔류 분극 문턱값에 도달하는 액세스 사이클의 총수에 기초할 수도 있다.
일부 경우에서, 메모리 셀(105)이 피로 문턱값에 도달했다고 결정하는 것은 복수의 가능한 이벤트 중 하나를 검출하는 것을 포함할 수도 있다. 예를 들어, 문턱값 시간 기간을 초과하는 타이머를 검출하고, 여기서 문턱값 시간 기간은 피로 문턱값에 도달하는 시간에 기초할 수도 있다. 일부 경우에서, 피로 문턱값에 도달하는 시간은 각각의 액세스 사이클의 지속기간(예를 들어, 일정한 액세스 작동의 최악의 경우의 시나리오 또는 메모리 디바이스의 평균 작동에 기초한 시간 기간)에 기초할 수도 있다.
또 다른 실시예에서, 메모리 셀(105)이 피로 문턱값에 도달했다고 결정하는 것은 계수기가 문턱값 카운트 수를 초과했다고 결정하는 것을 포함할 수도 있고, 여기서 계수기는 복수의 액세스 사이클 중 각각의 액세스 사이클 동안 증분된다. 일부 경우에서, 문턱값 카운트 수는 강유전성 메모리 셀(105)의 피로 문턱값을 달성하기 위한 액세스 사이클의 수에 기초한다. 일부 경우에서, 이것은 사용자에 의해 미리 결정 또는 프로그래밍될 수도 있다.
또 다른 실시예에서, 메모리 셀(105)이 피로 문턱값에 도달했다고 결정하는 것은 액세스 작동(405) 동안 제1 전압의 진폭보다 더 작은 진폭을 가진 테스트 액세스 전압(test access voltage)을 인가하는 것에 기초하여 메모리 셀(105)의 감지의 실패를 검출하는 것을 포함할 수도 있다. 예를 들어, 더 낮은 액세스 전압이 강유전성 메모리 셀(105)(예를 들어, 플레이트 라인(210)을 사용함)에 인가될 수도 있고, 이는 도 3을 참조하여 논의된 바와 같이, 더 낮은 전압을 가진 디지트 라인(115)을 발생시킬 수도 있다. 더 낮은 디지트 라인(115) 전압 때문에, 감지 컴포넌트(125)는 메모리 셀(105)을 판독할 수도 없고, 그리고 복구 작동(410)이 개시될 수도 있다. 즉, 강유전성 메모리 셀(105)의 피로 문턱값은 감지 컴포넌트(125)와 강유전성 메모리 셀(105)과 전자 통신되는 디지트 라인(115)의 커패시턴스와 강유전성 메모리 셀(105)에 저장된 전하 간의 관계에 기초할 수도 있다. 일반적인 액세스 전압보다 더 낮은 진폭을 가진 테스트 전압을 사용함으로써, 메모리 셀(105)은 메모리 셀이 피로 때문에 실패되기 전에 복원될 수도 있어서, 메모리 디바이스의 작동의 중단을 방지한다.
일부 실시예에서, 메모리 셀(105)이 피로 문턱값에 도달했다고 결정하는 것은 복수의 액세스 사이클 중 각각의 사이클 동안 사용된 감지 윈도우보다 더 작은 테스트 감지 윈도우에 기초하여 강유전성 메모리 셀(105)의 감지의 실패를 검출하는 것을 포함할 수도 있다. 예를 들어, 테스트 감지 윈도우는 기준 전압에 기초할 수도 있고 그리고 상이한 기준 전압은 테스트 감지 윈도우의 크기를 변경하도록 사용될 수도 있다.
일부 실시예에서, 강유전성 메모리 셀(105)의 변질된 논리값을 검출하는 에러 정정 코드는 메모리 셀(105)이 그 피로 문턱값에 도달했다는 결정을 트리거링(trigger)할 수도 있다. 예를 들어, 감지 컴포넌트(125)는 메모리 셀(105)을 판독하지 못할 수도 있고 그리고 비공지된 논리값은 에러 정정 코드에 의해 정정될 수도 있다. 다른 이벤트가 메모리 셀(105)이 그 피로 문턱값에 도달했는지를 결정하도록 가능할 수도 있다. 예를 들어, 피로 복구 작동을 개시하기 위한 명령어가 수신될 수도 있다. 일부 경우에서, 명령어는 시스템 요청과 같이, 메모리 어레이의 외부에서 생성될 수도 있다.
강유전성 메모리 셀(105)이 그 피로 문턱값에 도달했다고 결정한 후에, 제2 전압은 -예를 들어, 복구 작동(410) 동안- 강유전성 메모리 셀(105)에 인가될 수도 있다. 일부 경우에서, 제2 전압의 진폭은 제1 전압의 진폭보다 더 클 수도 있다. 제2 전압은 강유전성 메모리 셀의 피로 문턱값에 기초한 시간 기간 또는 복수의 반복 동안 인가될 수도 있다. 일부 실시예에서, 제2 전압의 시간 기간 또는 반복의 수는 제2 전압의 진폭에 기초한다. 일부 경우에서, 계수기는 제2 전압이 복구 작동(410) 동안 인가될 때마다 증분될 수도 있다.
일부 실시예에서, 제2 전압은 논리 상태를 복원시키는 리프레시 작동 동안 강유전성 메모리 셀(105)에 인가될 수도 있고, 여기서 논리 상태는 제1 전압을 인가하는 것에 기초하여 결정된다. 예를 들어, 액세스 작동(405) 동안 판독 작동 뒤에 후기입 또는 리프레시 작동이 이어질 수도 있다. 제2 전압-복구 작동(410)-이 후기입 작동 동안 인가될 수도 있다. 일부 실시예에서, 더 높은 전압 또는 일정한 전압 응력의 수개의 사이클이 리프레시 작동 동안 적용될 수도 있다.
일부 경우에서, 메모리 어레이(100)는 디바이스, 예를 들어, 모바일 디바이스 또는 임의의 다른 전자 디바이스의 구성요소를 포함한다. 복구 작동(410) 동안 사용되는 제2 전압은 디바이스의 전원이 켜짐, 디바이스의 전원이 꺼짐 또는 디바이스가 외부 전력 공급원에 연결됨 중 적어도 하나를 포함하는 이벤트 동안 강유전성 메모리 셀(105)에 인가될 수도 있다. 또는, 메모리 어레이(100)는 예를 들어, 디바이스의 또 다른 구성요소로부터, 복구 작동을 개시하고 그리고 제2 전압을 인가하도록 명령어를 수신할 수도 있다. 이것은 호스트 디바이스 또는 호스트 디바이스의 전력원(예를 들어, 호스트 디바이스의 배터리)의 작동에 대한 복구 작동(410)의 효과를 감소시킬 수도 있다. 일부 경우에서, 복구 작동(410)은 고정된 속도로-예를 들어, 호스트 디바이스가 충전되고 그리고 외부 전력원에 연결될 때-수행된 복구 사이클의 버스트(burst)일 수도 있다.
일부 실시예에서, 복구 작동(410)은 전체 메모리 어레이에 적용될 수도 있다. 다른 경우에서, 복구 작동(410)은 메모리 어레이의 하위 세트에 적용될 수도 있다. 예를 들어, 어레이의 나머지가 정상적으로 작동되는 동안 메모리 어레이의 일부가 복구될 수도 있어서, 복구 작동(410)은 호스트 디바이스의 작동에 영향을 주는 일 없이 백그라운드에서 발생할 수 있다.
복구 작동(410)을 수행한 후에, 복구 측정 작동(415)이 수행될 수도 있다. 예를 들어, 복구 측정 작동(415)은 복구 작동(410)이 피로 효과로부터 메모리 셀(105)을 복원했는지를 결정할 수도 있다. 일부 경우에서, 이것은 테스트 액세스 작동, 예를 들어, 판독 작동을 포함할 수도 있다. 복구 측정 작동(415)은 제2 전압을 인가한 후(즉, 복구 작동(410) 동안) 강유전성 메모리 셀(105)에 저장된 전하가 제2 전압을 인가하기 전에 메모리 셀(105)에 저장된 전하보다 더 크다는 것을 결정할 수도 있다. 일부 경우에서, 결정은 도 3을 참조하여 설명된 바와 같이, 메모리 셀(105)에 의해 생산된 감지 전압에 기초할 수도 있다.
플롯(400-a, 400-b 및 400-c)은 상이한 복구 작동(410)을 예시한다. 플롯(400-a)은 제2 전압이 복수의 양극성 전압 펄스인 복구 작동(410)을 예시한다. 다른 경우에서, 제2 전압은 플롯(400-b)의 복구 작동(410-a)에 도시된 바와 같이, 복수의 단극성 펄스일 수도 있다. 다른 실시예에서, 플롯(400-c)의 복구 작동(410-b)과 같이, 제2 전압은 일정한 진폭을 가진 전압일 수도 있다. 플롯(400-b 및 400-c)에서 양 진폭으로 도시되지만, 복구 작동(410-a 및 410-b)은 음 진폭을 사용할 수도 있다. 복구 펄스의 수는 가변될 수도 있고, 예를 들어, 104 내지 108개의 사이클이 사용될 수도 있지만, 다른 값도 가능할 수도 있다. 복구 작동(400-b)의 시간 기간은 복구 작동(410 및 410-a)의 전압 펄스가 인가되는 총 시간 기간과 같을 수도 있다.
복구 작동(410)의 효과는 제2 전압의 진폭 및 펄스의 수 또는 일정한 전압의 총 시간 길이에 의존적일 수도 있다. 즉, 더 큰 진폭을 가진 펄스는 더 적은 펄스 또는 더 짧은 시간 기간으로 복구를 달성할 수도 있다. 예를 들어, 1.5V 액세스 작동에 의해 피로상태의 메모리 셀(105)은 1.8V 복구 전압 진폭을 사용하는 107개의 펄스에 의해 복구될 수도 있다. 또 다른 실시예에서, 1.5V 액세스 작동에 의해 피로상태의 메모리 셀(105)은 2.4V 진폭을 사용하는 104개의 펄스에 의해 복구될 수도 있다. 다른 액세스 및 복구 진폭뿐만 아니라 펄스의 수도 가능하다.
일부 실시예에서, 복구 작동(410)은 더 많은 수의 복구 사이클을 사용하여 더 효과적일 수도 있다. 다른 실시예에서, 더 느린 복구 펄스는 더 빠른 펄스와 비교하여 복구 효과를 개선할 수도 있다. 복구 유효성은 복구 사이클(복구 작동(410 및 410-a) 또는 일정한 진폭(복구 작동(410-b))의 총 지속기간의 함수일 수도 있다.
일부 실시예에서, 복구 작동(410)은 메모리 디바이스의 작동 동안 변화될 수도 있다. 예를 들어, 복구 작동(410)의 진폭은 메모리 셀(105)의 수명에 따라 변화될 수도 있다. 예를 들어, 나중의 복구 작동(410)은 메모리 셀(105)을 복구시키도록 더 큰 진폭을 사용할 수도 있다. 일부 경우에서, 제2 전압의 시간 기간 또는 펄스의 수가 또한 변화될 수도 있고, 예를 들어, 더 많은 복구 펄스가 메모리 셀의 수명 중 나중에 사용될 수도 있다.
도 5는 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는, 플롯(500)을 사용하는, 예시적인 분산된 복구 작동을 예시한다. 플롯(500)은 시간에 대한 강유전성 메모리 셀(105)의 예시적인 전압 주기를 예시하고, 이는 도 4를 참조하면 플롯(400)의 예일 수도 있다. 플롯(500)은 도 4를 참조하여 논의되는 바와 같은, 액세스 작동(405) 및 복구 작동(410)의 예일 수도 있는, 액세스 작동(405-c 및 405-d) 및 복구 작동(410-c, 410-d 및 410-e)을 포함한다. 복구 작동(410-c, 410-d 및 410-e)은 도 4를 참조하여 논의된 바와 같이, 단극성 펄스, 양극성 펄스 또는 일정한 진폭 전압의 임의의 조합을 사용할 수도 있다. 예시된 바와 같이, 복구 작동(410)은 메모리 셀(105)의 작동 동안 분산될 수도 있다. 예를 들어, 복구 작동(410)은 예를 들어, 메모리 어레이를 사용하는 호스트 디바이스 때문에 중단될 수도 있고, 그리고 복구 작동(410)이 중지될 수도 있다. 복구 작동은 또한 주기적으로 적용 또는 수행될 수도 있다. 각각의 액세스 또는 복구 작동은 전체 메모리 어레이(100)를 포함하는, 메모리 셀(105)의 행, 열 또는 다양한 행/열 조합에 적용될 수도 있다. 일부 경우에서, 복구 측정 작동(415)은 도 4를 참조하여 논의된 바와 같이, 복구 작동(410) 후에 적용될 수도 있다.
액세스 작동(405-c) 동안, 제1 전압은 복수의 액세스 사이클 중 각각의 사이클 동안 강유전성 메모리 셀(105)에 인가될 수도 있다. 예를 들어, 강유전성 메모리 셀(105)에 액세스하도록 제1 전압을 인가하는 것은 강유전성 메모리 셀(105)을 판독 또는 기입하는 것을 포함할 수도 있다.
액세스 작동의 일부 후에, 강유전성 메모리 셀(105)은 액세스 작동(405-c) 동안 제1 전압을 인가하는 것에 기초하여 피로 문턱값에 도달하도록 결정될 수도 있다. 일부 경우에서, 강유전성 메모리 셀(105)이 피로 문턱값에 도달했다고 결정하는 것은 도 4를 참조하여 설명된 바와 같은 복수의 가능한 이벤트 중 하나를 검출하는 것을 포함할 수도 있다.
강유전성 메모리 셀(105)이 그 피로 문턱값에 도달했다고 결정한 후에, 제2 전압은 복구 작동(410-c) 동안 강유전성 메모리 셀(105)에 인가될 수도 있다. 일부 경우에서, 제2 전압의 진폭은 제1 전압의 진폭보다 더 클 수도 있다. 제2 전압은 강유전성 메모리 셀의 피로 문턱값에 기초한 시간 기간 또는 복수의 반복 동안 인가될 수도 있다. 일부 실시예에서, 제2 전압의 시간 기간 또는 반복의 수는 제2 전압의 진폭에 기초한다.
일부 경우에서, 복구 작동(410)은 다수의 복구 작동, 예컨대, 복구 작동(410-c, 410-d 및 410-e)으로 분산될 수도 있다. 즉, 제2 전압은 복수의 이벤트의 사례 동안 시간 기간 또는 복수의 반복 동안 인가될 수도 있고, 시간 기간의 하위 세트 또는 반복의 수의 하위 세트는 각각의 이벤트의 사례와 연관된다. 예를 들어, 복구 작동(410-c, 410-d 및 410-e)은 복수의 이벤트의 사례를 나타낼 수도 있다. 일부 실시예에서, 메모리 어레이는 디바이스의 구성요소를 포함하고 그리고 이벤트는 디바이스의 전원이 켜짐, 디바이스의 전원이 꺼짐 또는 디바이스가 외부 전력 공급원에 연결됨 중 적어도 하나를 포함할 수도 있다. 또는, 복구 작동(410)은 복구 작동을 수행하기 위한 명령어를 수신, 예를 들어, 외부 명령어를 수신한 후에 수행될 수도 있다.
메모리 디바이스는 각각의 복구 작동(410) 간에 정상적으로 작동될 수도 있다. 예를 들어, 액세스 작동(405-d)은 디바이스의 전원이 켜져 있지만 현재 전력이 낮춰지지 않은 후 시간 기간 동안 메모리 디바이스의 작동을 나타낼 수도 있다. 또는, 액세스 작동(405-d)은 디바이스가 외부 전력 공급원에 연결되지 않을 때의 작동을 나타낼 수도 있다.
일부 경우에서, 액세스 작동(405-d)은 명령어가 어레이의 콘텐츠에 액세스하도록 메모리 어레이에 의해 수신되는 것을 나타낼 수도 있다. 예를 들어, 제2 전압의 인가는 메모리 어레이에 액세스하는 요청을 수신하는 것에 기초하여 유예될 수도 있다. 액세스 작동이 완료된 후에, 복구 작동이 복구 작동(410-e)으로 도시된 바와 같이 재개될 수도 있다. 즉, 제2 전압의 인가는 요청을 완료하는 것에 기초하여 재개될 수도 있다.
복구 작동(410-c, 410-d 및 410-e) 동안, 계수기는 제2 전압이 인가될 때마다 증분될 수도 있다. 예를 들어, 총 복구 작동은 일부 미리 결정된 수의 펄스를 포함할 수도 있고 그리고 계수기는 분산된 복구 작동(410) 전반에 걸쳐 인가된 펄스의 총 수를 추적할 수도 있다.
도 6은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 메모리 어레이의 블록도(600)를 예시한다. 메모리 어레이(100-a)는 전자 메모리 장치로서 지칭될 수도 있고 그리고 도 1 및 도 2를 참조하여 설명된 메모리 제어기(140) 및 메모리 셀(105)의 예일 수도 있는, 메모리 제어기(140-a) 및 메모리 셀(105-b)을 포함한다. 메모리 셀(105-b)은 강유전성 메모리 셀일 수도 있다. 메모리 어레이(100-a)는 계수기(605), 타이머(610) 및 캐시(615)를 포함한다. 캐시(615)는 임의의 유형의 메모리 셀, 예를 들어, 비휘발성 또는 휘발성, 예컨대, DRAM 셀일 수도 있는, 메모리 셀(105)을 포함할 수도 있다.
메모리 어레이(100-a)는 다수의 강유전성 메모리 셀(105-b)을 포함할 수도 있다. 계수기(605)는 복수의 강유전성 메모리 셀(105-b) 중 적어도 하나의 강유전성 메모리 셀(105)에서 수행되는 피로 복구 작동에 기초하여 재설정 가능할 수도 있다. 다른 경우에서, 타이머(610)가 계수기(605) 대신에 재설정될 수도 있다. 일부 경우에서, 메모리 어레이(100-a)는 메모리 어레이의 하위 세트를 포함하는 복수의 메모리 블록을 포함할 수도 있고, 각각의 메모리 블록은 적어도 하나의 계수기(605) 또는 타이머(610)와 연관될 수도 있다.
메모리 제어기(140-a)는 피로 복구 작동을 수행하도록 구성될 수도 있다. 피로 복구 작동은 적어도 하나의 강유전성 메모리 셀(105-b)이 복수의 액세스 사이클 동안 제1 전압을 적어도 하나의 강유전성 메모리 셀(105-b)에 인가하는 것에 기초하여 피로 문턱값에 도달했다는 결정을 포함할 수도 있다. 일부 실시예에서, 메모리 제어기(140)는 메모리 제어기가 복구 작동을 수행하게 지시하는 명령어를 수신할 수도 있다. 피로 복구 작동은 또한 강유전성 메모리 셀(105-b)이 피로 문턱값에 도달했다는 결정에 기초하여 적어도 하나의 강유전성 메모리 셀(105-b)에 제2 전압을 인가하는 것을 포함할 수도 있고, 제2 전압의 진폭은 제1 전압의 진폭보다 더 크다. 제2 전압은 강유전성 메모리 셀(105-b)의 피로 문턱값에 기초하는 시간 기간 또는 복수의 반복 동안 인가될 수도 있다. 일부 경우에서, 메모리 제어기(140-a)는 계수기(605)를 증분 또는 재설정할 수도 있거나 또는 메모리 제어기는 타이머(610)를 시작 또는 재설정할 수도 있다.
일부 경우에서, 일부 메모리 셀(105)은 다른 메모리 셀(105)이 복구되는 동안 액세스될 수도 있다. 예를 들어, 메모리 제어기(140-a)는 또한 복수의 강유전성 메모리 셀(105-b) 중 제1 강유전성 메모리 셀(105)에서 피로 복구 작동을 수행할 수도 있고 그리고 제1 강유전성 메모리 셀(105)의 피로 복구 작동 동안 복수의 강유전성 메모리 셀 중 제2 강유전성 메모리 셀(105)에서 액세스 작동을 수행할 수도 있다.
일부 실시예에서, 적어도 하나의 메모리 셀(105-b)이 그 피로 문턱값에 도달했다는 결정 후에, 강유전성 메모리 셀(105-b)의 논리 상태는 복구 작동이 파괴적일 수도 있기 때문에, 또 다른 메모리 셀(105)에, 예를 들어, 캐시(615)에 저장될 수도 있다. 캐싱 후에, 제2 전압은 강유전성 메모리 셀(105-b)에 인가될 수도 있다. 복구 작동 후에, 다른 메모리 셀(105)의(캐시(615)의) 논리 상태가 결정될 수도 있고 그리고 논리 상태는 복구된 강유전성 메모리 셀(105-b)에 기입될 수도 있다. 이러한 작동은 다수의 메모리 셀(105)에서 수행될 수도 있다.
일부 실시예에서, 복구 작동이 다수의 메모리 셀(105)에 적용될 수도 있다. 예를 들어, 메모리 셀(105-b)은 다수의 행을 포함할 수도 있고, 각각의 행은 다수의 강유전성 메모리 셀(105)과 전자 통신되는 플레이트 라인(210)을 포함한다. 제2 전압이 적어도 하나의 플레이트 라인(210)에 인가될 수도 있고, 제2 전압은 플레이트 라인(210)과 전자 통신되는 각각의 강유전성 메모리 셀(105)에 인가된다. 일부 경우에서, 제2 전압이 다수의 플레이트 라인(210)에 인가될 수도 있다.
도 7은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 메모리 어레이(100-b)의 블록도(700)를 도시한다. 메모리 어레이(100-b)는 전자 메모리 장치 또는 전자 회로로서 지칭될 수도 있고 그리고 도 1, 도 2 및 도 6을 참조하여 설명된 메모리 제어기(140) 및 메모리 셀(105)의 예일 수도 있는, 메모리 제어기(140-b) 및 메모리 셀(105-c)을 포함할 수도 있다. 메모리 제어기(140-b)는 도 6을 참조하여 계수기(605) 및 타이머(610)의 예일 수도 있는, 계수기(605-a) 및 타이머(610-a)를 포함할 수도 있다. 메모리 제어기(140-b)는 또한 바이어싱 컴포넌트(710) 및 타이밍 컴포넌트(715)를 포함하고 그리고 도 1 내지 도 6에 설명된 바와 같이 메모리 어레이(100-b)를 작동시킬 수도 있다. 메모리 제어기(140-b)는 도 1 또는 도 2를 참조하여 설명된 워드 라인(110), 디지트 라인(115), 감지 컴포넌트(125) 및 플레이트 라인(210)의 예일 수도 있는, 워드 라인(110-b), 디지트 라인(115-b), 감지 컴포넌트(125-b) 및 플레이트 라인(210-a)과 전자 통신될 수도 있다. 메모리 어레이(100-b)는 또한 기준 컴포넌트(720), 래치(725) 및 단자(730)를 포함할 수도 있고, 단자(730)는 버스(735)와 전자 통신될 수도 있다. 메모리 어레이(100-b)의 컴포넌트는 서로 전자 통신될 수도 있고 그리고 도 1 내지 도 6을 참조하여 설명된 기능을 수행할 수도 있다. 일부 경우에서, 기준 컴포넌트(720), 감지 컴포넌트(125-b) 및 래치(725)는 메모리 제어기(140-b)의 컴포넌트일 수도 있다.
메모리 제어기(140-b)는 전압을 이 다양한 노드에 인가함으로써 워드 라인(110-b), 플레이트 라인(210-a) 또는 디지트 라인(115-b)을 활성화시키도록 구성될 수도 있다. 예를 들어, 바이어싱 컴포넌트(710)는 위에서 설명된 바와 같이 복구 작동을 판독, 기입 또는 수행하도록 메모리 셀(105-c)을 작동시키게 전압을 인가하도록 구성될 수도 있다. 일부 경우에서, 메모리 제어기(140-b)는 도 1을 참조하여 설명된 바와 같이, 행 해독기, 열 해독기 또는 둘 다를 포함할 수도 있다. 이것은 메모리 제어기(140-b)가 하나 이상의 메모리 셀(105)에 액세스하게 할 수도 있다. 바이어싱 컴포넌트(710)는 또한 감지 컴포넌트(125-b)를 위한 기준 신호를 생성하도록 기준 컴포넌트(720)에 전압원을 제공할 수도 있다. 부가적으로, 바이어싱 컴포넌트(710)는 감지 컴포넌트(125-b)의 작동을 위한 전압을 제공할 수도 있다.
메모리 어레이(100-b)는 다수의 강유전성 메모리 셀(105-c)을 포함할 수도 있다. 메모리 어레이(100-b)는 또한 메모리 어레이와 전자 통신되는 복수의 전도성 단자(730)를 포함할 수도 있다. 일부 실시예에서, 단자(730)는 강유전성 메모리 셀(105-c)의 피로 복구 작동을 지지하는 복구 단자를 포함할 수도 있다. 일부 실시예에서, 피로 복구 작동은 강유전성 메모리 셀(105-c)이 피로 문턱값에 도달했다는 결정에 기초하여 적어도 하나의 강유전성 메모리 셀(105-c)에 인가된 복구 전압을 포함할 수도 있다. 일부 실시예에서, 복구 전압의 진폭은 액세스 전압의 진폭보다 더 클 수도 있고 그리고 복구 전압은 피로 문턱값에 기초하는 시간 기간 또는 복수의 반복 동안 인가될 수도 있다.
일부 경우에서, 단자(730)는 제1 전압 공급원과 전자 통신되는 제1 전력 단자를 포함할 수도 있다. 제1 전압은 액세스 전압을 인가하기 위해 사용될 수도 있고 그리고 강유전성 메모리 셀(105-c)의 액세스 작동 동안 메모리 어레이(100-b)의 강유전성 메모리 셀(105-c)에 인가 가능할 수도 있다. 단자(730)는 또한 제2 전압 공급원과 전자 통신되는 제2 전력 단자를 포함할 수도 있다. 제2 전압은 복구 전압을 인가하기 위해 사용될 수도 있고 그리고 강유전성 메모리 셀(105-c)의 피로 복구 작동 동안 강유전성 메모리 셀(105-c)에 인가 가능할 수도 있다.
일부 실시예에서, 피로 복구 작동은 강유전성 메모리 셀(105-c)의 피로 복구 작동을 개시하기 위한 명령어를 복구 단자를 통해 수신하는 것을 포함할 수도 있다. 예를 들어, 디바이스의 또 다른 구성요소는 메모리 어레이가 피로 복구 작동을 수행하게 지시할 수도 있다. 일부 경우에서, 명령어는 어떤 메모리 셀이 복구되어야 하는지를 나타낼 수도 있다(예를 들어, 명령어는 복구될 메모리 셀의 어드레스를 포함할 수도 있다). 일부 경우에서, 피로 복구 작동을 개시하는 명령어가 제어기로부터 수신될 수도 있다. 명령어는 특정한 간격으로 수신될 수도 있거나 또는 명령어는 특정한 이벤트, 예컨대, 리프레시 작동 등에 의해 트리거링될 수도 있다.
일부 경우에서, 피로 복구 작동은 사용자 또는 제3자, 예컨대, 메모리 어레이를 포함하는 디바이스를 제작하는 디바이스 제작업자에 의해 프로그램 가능한 매개변수를 포함할 수도 있다. 이러한 프로그램 가능한 매개변수는 제2 전압의 시간 기간 또는 반복의 수 또는 제2 전압의 진폭을 포함할 수도 있다. 다른 프로그램 가능한 매개변수는 피로 문턱값에 도달되는 문턱값 시간 기간, 피로 문턱값에 도달되는 액세스 사이클의 문턱값 수 또는 테스트 윈도우 크기를 포함할 수도 있다. 일부 경우에서, 프로그램 가능한 매개변수는 디바이스의 전원이 켜짐, 디바이스의 전원이 꺼짐 또는 디바이스가 외부 전력 공급원에 연결됨과 같은, 피로 복구 작동이 적용될 수도 있는 어떤 이벤트를 결정하는 것을 포함할 수도 있다.
일부 경우에서, 메모리 제어기(140-b)는 타이밍 컴포넌트(715)를 사용하여 그 작동을 수행할 수도 있다. 예를 들어, 타이밍 컴포넌트(715)는 본 명세서에 논의된, 판독, 기입 및 복구와 같은, 메모리 기능을 수행하기 위한 전환 및 전압 인가를 위한 타이밍을 포함하여, 다양한 워드 라인 선택 또는 플레이트 바이어싱의 타이밍을 제어할 수도 있다. 일부 경우에서, 타이밍 컴포넌트(715)는 바이어싱 컴포넌트(710)의 작동을 제어할 수도 있다.
기준 컴포넌트(720)는 감지 컴포넌트(125-b)를 위한 기준 신호를 생성하도록 다양한 컴포넌트를 포함할 수도 있다. 기준 컴포넌트(720)는 기준 신호를 생성하도록 구성된 회로를 포함할 수도 있다. 일부 경우에서, 기준 컴포넌트(720)는 다른 강유전성 메모리 셀(105)일 수도 있다. 일부 실시예에서, 기준 컴포넌트(720)는 도 3을 참조하여 설명된 바와 같이, 2개의 감지 전압 간의 값을 가진 전압을 출력하도록 구성될 수도 있다. 또는, 기준 컴포넌트(720)는 가상 접지 전압(즉, 대략 0V)을 출력하도록 디자인될 수도 있다.
감지 컴포넌트(125-b)는 메모리 셀(105-e)로부터 (디지트 라인(115-b)을 통한) 신호와 기준 컴포넌트(720)로부터의 기준 신호를 비교할 수도 있다. 논리 상태를 결정할 시, 이어서 감지 컴포넌트는 출력을 래치(725)에 저장할 수도 있고, 래치는 메모리 어레이(100-b)가 일부인 전자 디바이스의 작동에 따라 사용될 수도 있다. 다른 경우에서, 감지 컴포넌트(125-b)는 메모리 셀(105-c)이 피로 문턱값에 도달했다고 결정할 수도 있고, 강유전성 메모리 셀(105-c)의 피로 문턱값은 강유전성 메모리 셀(105-c)과 감지 컴포넌트(125-b)와 전자 통신되는 디지트 라인(115-b)의 커패시턴스와 강유전성 메모리 셀(105-c)에 저장된 전하 간의 관계에 기초할 수도 있다.
도 8은 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 지지하는 시스템(800)을 예시한다. 시스템(800)은 다양한 컴포넌트와 연결되거나 또는 다양한 컴포넌트를 물리적으로 지지하기 위한 인쇄 회로 기판일 수도 있거나 또는 인쇄 회로 기판을 포함할 수도 있는 디바이스(805)를 포함한다. 디바이스(805)는 도 1, 도 6 및 도 7을 참조하여 설명된 메모리 어레이(100)의 예일 수도 있는, 메모리 어레이(100-d)를 포함한다. 메모리 어레이(100-c)는 도 1, 도 6 및 도 7을 참조하여 설명된 메모리 제어기(140) 및 도 1, 도 2, 도 6 및 도 7을 참조하여 설명된 메모리 셀(105)의 예일 수도 있는, 메모리 제어기(140-c) 및 메모리 셀(들)(105-d)을 포함할 수도 있다. 디바이스(805)는 도 7을 참조하여 버스(735)의 예일 수도 있는, 버스(735-a)를 포함한다. 디바이스(805)는 또한 프로세서(810), BIOS 컴포넌트(815), 주변 컴포넌트(들)(820) 및 입력/출력 제어 컴포넌트(825)를 포함할 수도 있다. 디바이스(805)의 컴포넌트는 버스(735-a)를 통해 서로 전자 통신될 수도 있다.
프로세서(810)는 메모리 제어기(140-c)를 통해 메모리 어레이(100-a)를 작동시키도록 구성될 수도 있다. 일부 경우에서, 프로세서(810)는 도 1 및 도 7을 참조하여 설명된 메모리 제어기(140)의 기능을 수행할 수도 있다. 다른 경우에서, 메모리 제어기(140-c)는 프로세서(810)와 통합될 수도 있다. 프로세서(810)는 범용 프로세서, 디지털 신호 프로세서(digital signal processor: DSP), 응용 주문형 집적 회로(application-specific integrated circuit: ASIC), 필드-프로그램 가능한 게이트 어레이(field-programmable gate array: FPGA) 또는 다른 프로그램 가능한 논리 디바이스, 이산형 게이트 또는 트랜지스터 논리, 이산형 하드웨어 컴포넌트일 수도 있거나 또는 프로세서는 이 유형의 컴포넌트의 조합일 수도 있고 그리고 프로세서(810)는 강유전성 메모리의 순환 소모의 복구를 포함한, 본 명세서에 설명된 다양한 기능을 수행할 수도 있다. 프로세서(810)는 예를 들어, 디바이스(805)가 다양한 기능 또는 태스크를 수행하게 하도록 메모리 어레이(100-c)에 저장된 컴퓨터-판독 가능한 명령어를 실행하도록 구성될 수도 있다. 일부 경우에서, 프로세서(810)는 메모리 어레이(100-c)의 저장된 콘텐츠에 액세스하도록 명령어를 메모리 어레이로 전송할 수도 있다. 메모리 어레이(100-c)는 명령어에 기초하여 복구 작동을 유예할 수도 있고 그리고 명령된 작동을 수행한 후에 복구 작동을 재개할 수도 있다.
BIOS 컴포넌트(815)는 시스템(800)의 다양한 하드웨어 컴포넌트를 초기화 및 실행할 수도 있는, 펌웨어로서 작동된 기본 입력/출력 시스템(basic input/output system: BIOS)을 포함하는 소프트웨어 컴포넌트일 수도 있다. BIOS 컴포넌트(815)는 또한 프로세서(810)와 다양한 컴포넌트, 예를 들어, 주변 컴포넌트(820), 입력/출력 제어 컴포넌트(825) 등 간의 데이터 흐름을 관리할 수도 있다. BIOS 컴포넌트(815)는 판독 전용 메모리(ROM), 플래시 메모리 또는 임의의 다른 비휘발성 메모리에 저장된 프로그램 또는 소프트웨어를 포함할 수도 있다.
주변 컴포넌트(들)(820)는 임의의 입력 또는 출력 디바이스, 또는 디바이스(805)와 통합되는, 이러한 디바이스를 위한 인터페이스일 수도 있다. 예는 디스크 제어기, 음향 제어기, 그래픽 제어기, 이더넷 제어기, 모뎀, 범용 직렬 버스(universal serial bus: USB) 제어기, 직렬 또는 병렬 포트 또는 주변 카드 슬롯, 예컨대, 주변 컴포넌트 상호연결부(peripheral component interconnect: PCI) 또는 가속 그래픽 포트(accelerated graphics port: AGP) 슬롯을 포함할 수도 있다.
입력/출력 제어 컴포넌트(825)는 프로세서(810)와 주변 컴포넌트(들)(820), 입력 디바이스(835) 또는 출력 디바이스(840) 간의 데이터 통신을 관리할 수도 있다. 입력/출력 제어 컴포넌트(825)는 또한 디바이스(805)에 통합되지 않은 주변 장치를 관리할 수도 있다. 일부 경우에서, 입력/출력 제어 컴포넌트(825)는 외부 주변에 대한 물리적 연결부 또는 포트를 나타낼 수도 있다.
입력(835)은 입력을 디바이스(805) 또는 디바이스의 컴포넌트에 제공하는 디바이스(805) 외부의 신호 또는 디바이스를 나타낼 수도 있다. 이것은 사용자 인터페이스 또는 다른 디바이스와의 또는 다른 디바이스 간의 인터페이스를 포함할 수도 있다. 일부 경우에서, 입력(835)은 주변 컴포넌트(들)(820)를 통해 디바이스(805)와 인터페이싱하는 주변 장치일 수도 있거나 또는 입력/출력 제어 컴포넌트(825)에 의해 관리될 수도 있다. 일부 실시예에서, 입력(835)은 사용자가 복구 작동을 프로그래밍하게 할 수도 있다.
출력(840)은 디바이스(805) 또는 임의의 디바이스의 컴포넌트로부터 출력을 수신하도록 구성된 디바이스 또는 디바이스(805) 외부의 신호를 나타낼 수도 있다. 출력(840)의 예는 디스플레이, 오디오 스피커, 인쇄 디바이스, 또 다른 프로세서 또는 인쇄 회로 기판 등을 포함할 수도 있다. 일부 경우에서, 출력(840)은 주변 컴포넌트(들)(820)를 통해 디바이스(805)와 인터페이싱하는 주변 장치일 수도 있거나 또는 입력/출력 제어 컴포넌트(825)에 의해 관리될 수도 있다.
메모리 제어기(140-c), 디바이스(805) 및 메모리 어레이(100-c)의 컴포넌트는 그 기능을 수행하도록 디자인된 회로로 이루어질 수도 있다. 이것은 본 명세서에 설명된 기능을 수행하도록 구성된, 다양한 회로 구성요소, 예를 들어, 전도성 라인, 트랜지스터, 커패시터, 인덕터, 레지스터, 증폭기 또는 다른 활성 또는 비활성 구성요소를 포함할 수도 있다.
일부 실시예에서, 메모리 어레이(100-c)는 복수의 액세스 사이클 중 각각의 사이클 동안 제1 전압을 메모리 어레이의 강유전성 메모리 셀에 인가하기 위한 수단, 강유전성 메모리 셀이 복수의 액세스 사이클 동안 제1 전압을 인가하는 것에 적어도 부분적으로 기초하여 피로 문턱값에 도달했다고 결정하기 위한 수단 및 강유전성 메모리 셀이 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 제2 전압을 강유전성 메모리 셀에 인가하기 위한 수단을 포함할 수도 있고, 제2 전압의 진폭은 제1 전압의 진폭보다 더 크고 그리고 제2 전압은 강유전성 메모리 셀의 피로 문턱값에 적어도 부분적으로 기초하는 시간 기간 또는 복수의 반복 동안 인가된다.
일부 실시예에서, 메모리 어레이(100-c)는 강유전성 메모리 셀이 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 논리 상태를 결정하기 위한 수단을 포함할 수도 있다. 일부 실시예에서, 메모리 어레이(100-c)는 강유전성 메모리 셀의 논리 상태를 또 다른 메모리 셀에 저장하기 위한 수단을 포함할 수도 있고, 제2 전압은 강유전성 메모리 셀의 논리 상태를 다른 메모리 셀에 저장한 후에 강유전성 메모리 셀에 인가된다.
일부 실시예에서, 메모리 어레이(100-c)는 제2 전압을 인가한 후에 다른 메모리 셀의 논리 상태를 결정하기 위한 수단을 포함할 수도 있다.
일부 실시예에서, 메모리 어레이(100-c)는 다른 메모리 셀의 논리 상태를 강유전성 메모리 셀에 기입하기 위한 수단을 포함할 수도 있다.
일부 실시예에서, 강유전성 메모리 셀이 메모리 어레이(100-c)의 피로 문턱값에 도달했다고 결정하기 위한 수단은 문턱값 시간 기간을 초과하는 타이머로서, 문턱값 시간 기간은 피로 문턱값에 도달하는 시간에 적어도 부분적으로 기초하는, 타이머, 문턱값 카운트 수를 초과하는 계수기로서, 복수의 액세스 사이클 중 각각의 액세스 사이클 동안 증분되는, 계수기, 제1 전압의 진폭보다 더 작은 진폭을 가진 테스트 액세스 전압을 인가하는 것에 적어도 부분적으로 기초하여 강유전성 메모리 셀을 감지하는 것의 실패, 복수의 액세스 사이클 중 각각의 사이클 동안 사용된 감지 윈도우보다 더 작은 테스트 감지 윈도우에 적어도 부분적으로 기초하여 강유전성 메모리 셀을 감지하는 것의 실패로서, 테스트 감지 윈도우는 기준 전압에 부분적으로 기초하는, 실패, 또는 강유전성 메모리 셀의 변질된 논리값을 검출하는 에러 정정 코드 중 적어도 하나를 검출하기 위한 수단을 포함할 수도 있다.
일부 실시예에서, 강유전성 메모리 셀이 메모리 어레이(100-c)의 피로 문턱값에 도달했다고 결정하기 위한 수단은 피로 복구 작동을 수행하는 명령어를 수신하기 위한 수단을 포함할 수도 있다.
일부 실시예에서, 메모리 어레이(100-c)의 시간 기간 또는 복수의 반복 동안 제2 전압을 인가하기 위한 수단은 복수의 이벤트의 사례 동안 제2 전압을 인가하기 위한 수단을 포함할 수도 있고, 시간 기간의 하위 세트 또는 반복의 수의 하위 세트는 각각의 이벤트의 사례와 연관된다.
일부 실시예에서, 메모리 어레이(100-c)는 메모리 어레이에 액세스하는 요청을 수신하는 것에 적어도 부분적으로 기초하여 제2 전압의 인가를 유예하기 위한 수단을 포함할 수도 있다. 일부 실시예에서, 메모리 어레이(100-c)는 요청을 완료하는 것에 적어도 부분적으로 기초하여 제2 전압의 인가를 재개하기 위한 수단을 포함할 수도 있다.
일부 실시예에서, 메모리 어레이(100-c)는 제2 전압이 인가될 때마다 계수기를 증분하기 위한 수단을 포함할 수도 있다.
일부 실시예에서, 메모리 어레이(100-c)는 논리 상태를 복원시키는 리프레시 작동 동안 제2 전압을 강유전성 메모리 셀에 인가하기 위한 수단을 포함할 수도 있고, 논리 상태는 제1 전압을 인가하는 것에 적어도 부분적으로 기초하여 결정된다.
일부 실시예에서, 메모리 어레이(100-c)는 제2 전압을 인가한 후에 강유전성 메모리 셀에 저장된 전하가 제2 전압을 인가하기 전에 강유전성 메모리 셀에 저장된 전하보다 더 크다고 결정하기 위한 수단을 포함할 수도 있고, 이 결정은 강유전성 메모리 셀에 의해 생산된 감지 전압에 적어도 부분적으로 기초한다.
일부 실시예에서, 메모리 어레이(100-c)의 강유전성 메모리 셀에 액세스하도록 제1 전압을 인가하기 위한 수단은 강유전성 메모리 셀을 판독하거나 또는 강유전성 메모리 셀에 기입하기 위한 수단을 포함할 수도 있다.
일부 실시예에서, 메모리 어레이(100-c)는 복수의 강유전성 메모리 셀(105-d) 중 강유전성 메모리 셀(105-d)을 위한 피로 복구 작동을 개시하기 위한 수단을 포함할 수도 있다. 일부 실시예에서, 메모리 어레이(100-a)는 강유전성 메모리 셀(105-d)이 피로 문턱값을 충족했다는 결정에 적어도 부분적으로 기초하여 복수의 강유전성 메모리 셀(105-d) 중 강유전성 메모리 셀(105-d)에 복구 전압을 인가하기 위한 수단을 포함할 수도 있고, 복구 전압은 액세스 작동의 액세스 전압과는 상이하다. 일부 실시예에서, 메모리 어레이(100-a)는 강유전성 메모리 셀(105-d)이 피로 문턱값을 충족했다는 결정에 적어도 부분적으로 기초하여 강유전성 메모리 셀(105-d)의 논리 상태를 결정하기 위한 수단을 포함할 수도 있다. 일부 실시예에서, 메모리 어레이(100-a)는 강유전성 메모리 셀(105-d)의 논리 상태를 저장하기 위한 수단을 포함할 수도 있고, 복구 전압은 강유전성 메모리 셀(105-d)의 논리 상태를 저장한 후에 강유전성 메모리 셀(105-d)에 인가된다. 일부 실시예에서, 메모리 어레이(100-a)는 복구 전압을 인가한 후에 논리 상태를 강유전성 메모리 셀(105-d)에 기입하기 위한 수단을 포함할 수도 있다.
도 9는 본 개시내용의 다양한 실시형태에 따른, 피로상태의 강유전성 메모리 셀의 복구를 위한 방법(900)을 예시하는 흐름도를 도시한다. 방법(900)의 작동은 도 1 내지 도 7을 참조하여 설명된 바와 같이, 메모리 어레이(100)에 의해 구현될 수도 있다. 예를 들어, 방법(900)의 작동은 도 1, 도 6, 도 7 및 도 8을 참조하여 설명된 바와 같이, 메모리 제어기(140)에 의해 수행될 수도 있다. 일부 실시예에서, 메모리 제어기(140)는 아래에 설명된 기능을 수행하도록 메모리 어레이(100)의 기능적 구성요소를 제어하기 위해 코드의 세트를 실행할 수도 있다. 부가적으로 또는 대안적으로, 메모리 제어기(140)는 특수 목적의 하드웨어를 사용하여 아래에 설명된 기능을 수행할 수도 있다.
블록(905)에서, 방법은 도 1 내지 도 8을 참조하여 설명된 바와 같이, 복수의 액세스 사이클 중 각각의 사이클 동안 제1 전압을 강유전성 메모리 셀에 인가하는 것을 포함할 수도 있다. 일부 경우에서, 강유전성 메모리 셀에 액세스하도록 제1 전압을 인가하는 것은 강유전성 메모리 셀을 판독 또는 기입하는 것을 포함한다. 특정한 실시예에서, 블록(905)의 작동은 도 1, 도 6, 도 7 및 도 8을 참조하여 설명된 바와 같이, 메모리 제어기(140)에 의해 수행 또는 용이해질 수도 있다.
블록(910)에서, 방법은 도 1 내지 도 8을 참조하여 설명된 바와 같이, 강유전성 메모리 셀이 복수의 액세스 사이클 동안 제1 전압을 인가하는 것에 기초하여 피로 문턱값에 도달했다고 결정하는 것을 포함할 수도 있다. 일부 실시예에서, 강유전성 메모리 셀이 피로 문턱값에 도달했다고 결정하는 것은, 문턱값 시간 기간을 초과하는 타이머로서, 문턱값 시간 기간은 피로 문턱값에 도달하는 시간에 적어도 부분적으로 기초하는, 타이머; 문턱값 카운트 수를 초과하는 계수기로서, 복수의 액세스 사이클 중 각각의 액세스 사이클 동안 증분되는, 계수기; 제1 전압의 진폭보다 더 작은 진폭을 가진 테스트 액세스 전압을 인가하는 것에 적어도 부분적으로 기초하여 강유전성 메모리 셀을 감지하는 것의 실패; 복수의 액세스 사이클 중 각각의 사이클 동안 사용된 감지 윈도우보다 더 작은 테스트 감지 윈도우에 기초하여 강유전성 메모리 셀을 감지하는 것의 실패로서, 테스트 감지 윈도우는 기준 전압에 부분적으로 기초하는, 실패; 또는 강유전성 메모리 셀의 변질된 논리값을 검출하는 에러 정정 코드 중 적어도 하나를 검출하는 것을 포함한다. 일부 실시예에서, 강유전성 메모리 셀이 피로 문턱값에 도달했다고 결정하는 것은 피로 복구 작동을 수행하는 명령어를 수신하는 것을 포함한다. 특정한 실시예에서, 블록(910)의 작동은 도 1, 도 6, 도 7 및 도 8을 참조하여 설명된 바와 같이, 메모리 제어기(140)에 의해 또는 도 6 및 도 7을 참조하여 설명된 바와 같이, 계수기(605) 또는 타이머(610)에 의해 수행 또는 용이해질 수도 있다.
블록(915)에서, 방법은 강유전성 메모리 셀이 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 제2 전압을 강유전성 메모리 셀에 인가하는 것을 포함할 수도 있고, 제2 전압의 진폭은 제1 전압의 진폭보다 더 크고, 그리고 제2 전압은 도 1 내지 도 8을 참조하여 설명된 바와 같이, 강유전성 메모리 셀의 피로 문턱값에 적어도 부분적으로 기초하는 시간 기간 또는 복수의 반복 동안 인가된다.
일부 실시예에서, 제2 전압은 복수의 양극성 전압 펄스, 복수의 단극성 전압 펄스 또는 일정한 진폭을 가진 전압 중 적어도 하나를 포함한다. 제2 전압의 시간 기간 또는 반복의 수는 제2 전압의 진폭에 기초할 수도 있다. 일부 실시예에서, 방법은 제2 전압이 인가될 때마다 계수기를 증분하는 것 또는 일정한 진폭을 가진 전압이 인가되는 동안 타이머를 시작하는 것을 포함할 수도 있다.
일부 경우에서, 시간 기간 또는 복수의 반복 동안 제2 전압을 인가하는 것은 다수의 이벤트의 사례 동안 제2 전압을 인가하는 것을 포함하고, 시간 기간의 하위 세트 또는 반복의 수의 하위 세트는 각각의 이벤트의 사례와 연관된다. 일부 실시예에서, 방법은 메모리 어레이에 액세스하는 요청을 수신하는 것에 기초하여 제2 전압의 인가를 유예하는 것 및 요청을 완료하는 것에 기초하여 제2 전압의 인가를 재개하는 것을 포함할 수도 있다.
방법의 일부 실시예에서, 메모리 어레이는 디바이스의 구성요소일 수도 있고, 그리고 제2 전압을 강유전성 메모리 셀에 인가하는 것은 디바이스의 전원이 켜짐, 디바이스의 전원이 꺼짐 또는 디바이스가 외부 전력 공급원에 연결됨 중 적어도 하나를 포함하는 이벤트 동안 제2 전압을 강유전성 메모리 셀에 인가하는 것을 포함할 수도 있다. 특정한 실시예에서, 블록(915)의 작동은 도 1, 도 6, 도 7 및 도 8을 참조하여 설명된 바와 같이, 메모리 제어기(140)에 의해 수행 또는 용이해질 수도 있다.
일부 실시예에서, 방법은 강유전성 메모리 셀이 피로 문턱값에 도달했다고 결정하는 것에 기초하여 강유전성 메모리 셀의 논리 상태를 결정하는 것 및 강유전성 메모리 셀의 논리 상태를 또 다른 메모리 셀에 저장하는 것을 포함할 수도 있고, 제2 전압은 강유전성 메모리 셀의 논리 상태를 다른 메모리 셀에 저장한 후에 강유전성 메모리 셀에 인가된다. 방법은 제2 전압을 인가한 후에 다른 메모리 셀의 논리 상태를 결정하는 것 및 다른 메모리 셀의 논리 상태를 강유전성 메모리 셀에 기입하는 것을 포함할 수도 있다.
방법은 논리 상태를 복원시키는 리프레시 작동 동안 제2 전압을 강유전성 메모리 셀에 인가하는 것을 포함할 수도 있고, 논리 상태는 제1 전압을 인가하는 것에 적어도 부분적으로 기초하여 결정된다.
일부 실시예에서, 메모리 어레이는 복수의 행을 포함하고, 복수의 행 중 각각의 행은 복수의 강유전성 메모리 셀과 전자 통신되는 플레이트 라인을 포함한다. 제2 전압을 인가하는 것은 제2 전압을 적어도 하나의 플레이트 라인에 인가하는 것을 포함할 수도 있고, 제2 전압은 플레이트 라인과 전자 통신되는 각각의 강유전성 메모리 셀에 인가된다. 일부 실시예에서, 제2 전압을 플레이트 라인에 인가하는 것은 제2 전압을 복수의 플레이트 라인에 인가하는 것을 포함한다.
방법의 일부 실시예에서, 강유전성 메모리 셀의 피로 문턱값은 감지 컴포넌트와 강유전성 메모리 셀과 전자 통신되는 디지트 라인의 커패시턴스와 강유전성 메모리 셀에 저장된 전하 간의 관계에 기초할 수도 있다. 다른 실시예에서, 강유전성 메모리 셀의 피로 문턱값은 강유전성 메모리 셀이 잔류 분극 문턱값에 도달하는 액세스 사이클의 총수에 기초할 수도 있다.
방법은 또한 제2 전압을 인가한 후에 강유전성 메모리 셀에 저장된 전하가 제2 전압을 인가하기 전에 강유전성 메모리 셀에 저장된 전하보다 더 크다고 결정하는 것을 포함할 수도 있고, 이 결정은 강유전성 메모리 셀에 의해 생산된 감지 전압에 기초한다.
따라서, 방법(900)은 피로상태의 강유전성 메모리 셀의 복구를 제공하도록 메모리 어레이를 작동시키기 위한 방법일 수도 있다. 방법(900)이 가능한 구현예를 설명하고 그리고 작동 및 단계가 재배열될 수도 있으며 또는 그렇지 않으면 다른 구현예가 가능하도록 변경될 수도 있다는 것을 주의해야 한다.
예를 들어, 피로상태의 강유전성 메모리 셀의 복구를 제공하도록 메모리 어레이를 작동시키기 위한 방법은 다음의 피처 중 적어도 일부를 다양한 조합으로 포함할 수도 있다. 방법은 메모리 어레이의 강유전성 메모리 셀이 액세스 작동 동안 강유전성 메모리 셀의 제1 전압에 적어도 부분적으로 기초하여 피로 문턱값을 충족했다고 결정하는 것 및 강유전성 메모리 셀이 피로 문턱값을 충족했다는 결정에 적어도 부분적으로 기초하여 제2 전압을 강유전성 메모리 셀에 인가하는 것을 포함할 수도 있고, 제2 전압은 제1 전압과는 상이하다.
피로상태의 강유전성 메모리 셀의 복구를 제공하도록 메모리 어레이를 작동시키기 위한 장치는 다음의 피처 중 적어도 일부를 다양한 조합으로 포함할 수도 있다. 장치는 메모리 셀 및 메모리 셀과 전자 통신되는 메모리 제어기를 포함할 수도 있고, 메모리 셀은 메모리 어레이의 강유전성 메모리 셀이 액세스 작동 동안 강유전성 메모리 셀의 제1 전압에 적어도 부분적으로 기초하여 피로 문턱값을 충족했다고 결정하도록 그리고 강유전성 메모리 셀이 피로 문턱값을 충족했다는 결정에 적어도 부분적으로 기초하여 제2 전압을 강유전성 메모리 셀에 인가하도록 작동 가능하고, 제2 전압은 제1 전압과는 상이하다. 일부 실시예에서, 장치는 본 명세서에 설명된 기능 각각을 수행하기 위한 수단을 포함할 수도 있다.
설명된 방법 및 장치의 일부 실시예는 강유전성 메모리 셀이 피로 문턱값을 충족할 수도 있다는 결정에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 논리 상태를 결정하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있다. 설명된 방법 및 장치의 일부 실시예는 강유전성 메모리 셀의 논리 상태를 저장하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있고, 제2 전압은 강유전성 메모리 셀의 논리 상태를 저장한 후에 강유전성 메모리 셀에 인가될 수도 있다.
설명된 방법 및 장치의 일부 실시예는 제2 전압을 인가한 후에 논리 상태를 강유전성 메모리 셀에 기입하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있다.
설명된 방법 및 장치의 일부 실시예는 피로 문턱값을 충족하는 시간에 적어도 부분적으로 기초할 수도 있는 문턱값 시간 기간을 타이머가 초과한다는 것을 검출하는 것에 적어도 부분적으로 기초할 수도 있는 피로 문턱값을 강유전성 메모리 셀이 충족할 수도 있다고 결정하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있다.
설명된 방법 및 장치의 일부 실시예는 제1 전압의 진폭보다 더 작은 진폭을 가진 테스트 액세스 전압을 인가하는 것에 적어도 부분적으로 기초하여 강유전성 메모리 셀을 감지하는 것의 실패, 복수의 액세스 사이클 중 각각의 사이클 동안 사용된 감지 윈도우보다 더 작을 수도 있는 테스트 감지 윈도우에 적어도 부분적으로 기초하여 강유전성 메모리 셀을 감지하는 것의 실패로서, 테스트 감지 윈도우는 기준 전압에 적어도 부분적으로 기초할 수도 있는, 실패, 또는 강유전성 메모리 셀의 변질된 논리값을 검출하는 에러 정정 코드에 적어도 부분적으로 기초할 수도 있는 피로 문턱값을 강유전성 메모리 셀이 충족할 수도 있다고 결정하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있다.
설명된 방법 및 장치의 일부 실시예는 피로 복구 작동을 수행하는 명령어를 수신하는 것에 적어도 부분적으로 기초할 수도 있는 피로 문턱값을 강유전성 메모리 셀이 충족할 수도 있다고 결정하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있다.
설명된 방법 및 장치의 일부 실시예에서, 메모리 어레이는 디바이스의 구성요소를 포함하고, 그리고 제2 전압을 강유전성 메모리 셀에 인가하는 것은 디바이스의 전원이 켜짐, 디바이스의 전원이 꺼짐, 디바이스가 외부 전력 공급원에 연결됨 또는 이들의 조합 동안 발생한다.
설명된 방법 및 장치의 일부 실시예에서, 제2 전압을 인가하는 것은 제2 전압을 복수의 이벤트의 사례 동안 이산 시간에 인가하는 것을 포함하고, 시간 기간 또는 반복의 수는 각각의 이벤트의 사례와 연관될 수도 있다.
설명된 방법 및 장치의 일부 실시예에서, 메모리 어레이는 강유전성 메모리 셀과 제2 강유전성 메모리 셀과 전자 통신되는 플레이트 라인을 포함하고, 그리고 제2 전압을 인가하는 것은 제2 전압을 플레이트 라인에 인가하는 것을 포함하고, 제2 전압은 제2 전압을 플레이트 라인에 인가하는 것에 적어도 부분적으로 기초하여 플레이트 라인과 전자 통신될 수도 있는 강유전성 메모리 셀과 제2 강유전성 메모리 셀에 인가될 수도 있다.
설명된 방법 및 장치의 일부 실시예에서, 강유전성 메모리 셀의 피로 문턱값은 감지 컴포넌트와 강유전성 메모리 셀과 전자 통신되는 디지트 라인의 커패시턴스와 강유전성 메모리 셀에 저장된 전하에 적어도 부분적으로 기초할 수도 있다.
설명된 방법 및 장치의 일부 실시예에서, 강유전성 메모리 셀의 피로 문턱값은 강유전성 메모리 셀이 잔류 분극 문턱값에 도달할 수도 있는 액세스 사이클의 수에 적어도 부분적으로 기초할 수도 있다.
설명된 방법 및 장치의 일부 실시예에서, 제2 전압의 인가의 시간 기간 또는 제2 전압의 인가의 반복의 수 또는 둘 다는 제2 전압의 진폭에 적어도 부분적으로 기초할 수도 있다.
설명된 방법 및 장치의 일부 실시예에서, 제2 전압은 복수의 양극성 전압 펄스, 복수의 단극성 전압 펄스 또는 일정한 진폭을 가진 전압 중 적어도 하나를 포함한다.
하나의 실시형태에서, 디바이스 또는 시스템은 복수의 강유전성 메모리 셀을 포함한 메모리 어레이, 복수의 강유전성 메모리 셀 중 강유전성 메모리 셀을 위한 피로 복구 작동을 개시하도록, 그리고 강유전성 메모리 셀이 피로 문턱값을 충족했다는 결정에 적어도 부분적으로 기초하여 복수의 강유전성 메모리 셀 중 강유전성 메모리 셀에 복구 전압을 인가하도록 작동 가능한 메모리 제어기를 포함할 수도 있고, 복구 전압은 액세스 작동의 액세스 전압과는 상이하다. 일부 실시예에서, 디바이스 또는 시스템은 본 명세서에 설명된 기능의 각각을 수행하기 위한 수단을 포함할 수도 있다.
설명된 디바이스 또는 시스템의 일부 실시예에서, 복구 전압은 강유전성 메모리 셀의 논리 상태를 저장한 후에 강유전성 메모리 셀에 인가될 수도 있다.
설명된 디바이스 또는 시스템의 일부 실시예에서, 메모리 제어기는 복구 전압을 인가한 후에 논리 상태를 강유전성 메모리 셀에 기입하도록 더 작동 가능할 수도 있다.
또 다른 실시예에서, 피로상태의 강유전성 메모리 셀의 복구를 제공하도록 메모리 어레이를 작동시키는 방법은 다음의 피처를 다양한 조합으로 포함할 수도 있다. 방법은 강유전성 메모리 셀이 강유전성 메모리 셀에서 수행되었던 액세스 작동의 수에 적어도 부분적으로 기초하여 피로 문턱값을 충족했다고 결정하는 것 및 강유전성 메모리 셀이 피로 문턱값을 충족했다는 결정에 적어도 부분적으로 기초하여 복구 전압을 강유전성 메모리 셀에 인가하는 것을 포함할 수도 있고, 복구 전압은 액세스 작동의 적어도 일부 동안 사용된 액세스 전압과는 상이하다.
피로상태의 강유전성 메모리 셀의 복구를 제공하도록 메모리 어레이를 작동시키기 위한 장치는 다음의 피처를 다양한 조합으로 포함할 수도 있다. 장치는 메모리 셀 및 메모리 셀과 전자 통신되는 메모리 제어기를 포함할 수도 있고, 메모리 셀은 강유전성 메모리 셀이 강유전성 메모리 셀에서 수행되었던 액세스 작동의 수에 적어도 부분적으로 기초하여 피로 문턱값을 충족했다는 것을 결정하도록 그리고 강유전성 메모리 셀이 피로 문턱값을 충족했다는 결정에 적어도 부분적으로 기초하여 복구 전압을 강유전성 메모리 셀에 인가하도록 작동 가능하고, 복구 전압은 액세스 작동의 적어도 일부 동안 사용된 액세스 전압과는 상이하다. 일부 실시예에서, 장치는 본 명세서에 설명된 기능의 각각을 수행하기 위한 수단을 포함할 수도 있다.
설명된 방법 및 장치의 일부 실시예는 액세스 작동이 강유전성 메모리 셀에서 수행될 수도 있을 때마다 계수기를 증분하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있고, 피로 문턱값이 충족될 수도 있다고 결정하는 것은 계수기에 적어도 부분적으로 기초할 수도 있다.
설명된 방법 및 장치의 일부 실시예는 복구 전압의 인가의 복수의 반복이 복구 문턱값을 충족할 때까지 복구 전압을 펄싱하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있고, 복구 전압을 인가하는 것은 복구 전압의 펄싱에 적어도 부분적으로 기초할 수도 있다.
설명된 방법 및 장치의 일부 실시예는 계수기가 문턱값 카운트 수를 초과한다고 결정하기 위한 과정, 피처, 수단 또는 명령어를 더 포함할 수도 있고, 계수기는 강유전성 메모리 셀에서 수행된 각각의 액세스 작동 동안 증분될 수도 있고, 강유전성 메모리 셀이 피로 문턱값을 충족할 수도 있다고 결정하는 것은 계수기가 문턱값 카운트 수를 초과한다고 검출하는 것에 적어도 부분적으로 기초할 수도 있다.
본 명세서의 설명은 실시예를 제공하고, 그리고 범위, 적용 가능성 또는 청구항에 제시된 실시예의 제한이 아니다. 본 개시내용의 범위로부터 벗어나는 일 없이 논의된 구성요소의 배열 및 기능이 변화될 수도 있다. 다양한 실시예가 적절하게 다양한 절차 또는 컴포넌트를 생략, 치환 또는 추가할 수도 있다. 또한, 일부 실시예에 대해 설명된 피처는 다른 실시예에서 조합될 수도 있다.
첨부된 도면과 관련되어, 본 명세서에 제시된 설명은 예시적인 구성을 설명하고 그리고 구현될 수도 있거나 또는 청구항의 범위 내에 있는 모든 실시예를 나타내지 않는다. 용어 "실시예", "예시적인" 및 "실시형태"가 본 명세서에서 사용될 때 "우선적인" 또는 "다른 실시예에 비해 유리한"이 아닌, "실시예, 사례 또는 실례로서 기능"하는 것을 의미한다. 상세한 설명은 설명된 기법의 이해를 제공할 목적으로 구체적인 상세사항을 포함한다. 그러나, 이 기법은 구체적인 상세사항 없이 실행될 수도 있다. 일부 사례에서, 잘 알려진 구조 및 디바이스는 설명된 실시예의 개념을 모호하게 하는 것을 방지하도록 블록도 형태로 도시된다.
첨부된 도면에서, 유사한 컴포넌트 또는 피처는 동일한 참조 라벨을 가질 수도 있다. 또한, 동일한 유형의 다양한 컴포넌트는 유사한 컴포넌트를 구별하는 대시 기호 및 제2 라벨에 의해 참조 라벨을 따름으로써 구별될 수도 있다. 제1 참조 라벨이 본 명세서에서 사용될 때, 설명은 제2 참조 라벨과는 상관없이 동일한 제1 참조 라벨을 가진 유사한 컴포넌트 중 임의의 하나에 적용 가능하다.
본 명세서에 설명된 정보 및 신호는 다양한 상이한 기술 및 기법 중 임의의 하나를 사용하여 표현될 수도 있다. 예를 들어, 위의 설명 전반에 걸쳐 언급될 수도 있는 데이터, 명령어, 명령, 정보, 신호, 비트, 기호 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광학 필드 또는 입자 또는 이들의 임의의 조합으로 표현될 수도 있다. 일부 도면이 신호를 단일의 신호로서 예시할 수도 있지만; 신호가 신호의 버스를 나타낼 수도 있다는 것이 당업자에 의해 이해될 것이고, 버스는 다양한 비트 폭을 가질 수도 있다.
본 명세서에서 사용될 때, 용어 "가상 접지"는 대략 0볼트(0V)의 전압으로 유지되지만 지면과 직접적으로 연결되지 않는 전기 회로의 노드를 지칭한다. 따라서, 가상 접지의 전압은 일시적으로 변동될 수도 있고 그리고 정상 상태에서 대략 0V로 복귀될 수도 있다. 가상 접지는 작동 증폭기와 레지스터로 이루어진 전압 분할기와 같은 다양한 전자 회로 구성요소를 사용하여 구현될 수도 있다. 다른 구현예가 또한 가능하다. "가상 접지" 또는 "가상으로 접지됨"은 대략 0V로 연결된 것을 의미한다.
용어 "전자 통신"은 컴포넌트 간의 전자 흐름을 지지하는 컴포넌트 간의 관계를 지칭한다. 이것은 컴포넌트 간의 직접적인 연결을 포함할 수도 있거나 또는 중간의 컴포넌트를 포함할 수도 있다. 전자 통신에서 컴포넌트는 (예를 들어, 활성화된 회로에서) 전자 또는 신호를 활발히 교환할 수도 있거나 또는 (예를 들어, 비활성화된 회로에서) 전자 또는 신호를 활발히 교환하지 못할 수도 있지만 회로가 활성화될 시 전자 또는 신호를 교환하도록 구성 및 작동 가능할 수도 있다. 실시예로써, 스위치(예를 들어, 트랜지스터)를 통해 물리적으로 연결된 2개의 컴포넌트는 스위치의 상태(즉, 개방 또는 폐쇄)와 상관없이 전자 통신된다.
용어 "절연"은 전자가 현재 컴포넌트 간에 흐를 수 없는 컴포넌트 간의 관계를 지칭하고; 컴포넌트는 컴포넌트 간에 개방 회로가 존재한다면 서로 절연된다. 예를 들어, 스위치에 의해 물리적으로 연결된 2개의 컴포넌트는 스위치가 개방될 때 서로 절연될 수도 있다.
본 명세서에서 사용될 때, 용어 "단락"은 전도성 경로가 2개의 해당 컴포넌트 간의 단일의 중간의 컴포넌트의 활성화를 통해 컴포넌트 간에 확립되는 컴포넌트 간의 관계를 지칭한다. 예를 들어, 제2 컴포넌트에 대해 단락된 제1 컴포넌트는 2개의 컴포넌트 간의 스위치가 폐쇄될 때 제2 컴포넌트와 전자를 교환할 수도 있다. 따라서, 단락은 전자 통신되는 컴포넌트(또는 라인) 간의 전하의 흐름을 가능하게 하는 동적 작동일 수도 있다.
용어 "진폭" 및 "크기"는 물리값, 신호 또는 수량과 관련되어 사용될 때 동의어일 수도 있다.
메모리 어레이(100)를 포함하는, 본 명세서에서 논의된 디바이스는 반도체 기판, 예컨대, 규소, 게르마늄, 규소-게르마늄 합금, 갈륨 비화물, 갈륨 질화물 등에 형성될 수도 있다. 일부 경우에서, 기판은 반도체 웨이퍼이다. 다른 경우에서, 기판은 규소-온-절연체(silicon-on-insulator: SOI) 기판, 예컨대, 규소-온-유리(silicon-on-glass: SOG) 또는 규소-온-사파이어(silicon-on-sapphire: SOP) 또는 또 다른 기판 상의 반도체 재료의 에피택셜 층일 수도 있다. 기판 또는 기판의 하위 구역의 전도도는 인, 붕소 또는 비소를 포함하지만, 이로 제한되지 않는, 다양한 화학종을 사용하는 도핑을 통해 제어될 수도 있다. 도핑은 이온-주입에 의해 또는 임의의 다른 도핑 수단에 의해 기판의 초기의 형성 또는 성장 동안 수행될 수도 있다.
본 명세서에 논의된 트랜지스터 또는 트랜지스터들은 전계-효과 트랜지스터(field-effect transistor: FET)를 나타낼 수도 있고 그리고 소스, 드레인 및 게이트를 포함한 3단자 디바이스를 포함한다. 단자는 전도성 재료, 예를 들어, 금속을 통해 다른 전자 구성요소에 연결될 수도 있다. 소스와 드레인은 전도성일 수도 있고 그리고 고농도로 도핑된, 예를 들어, 변질된, 반도체 구역을 포함할 수도 있다. 소스와 드레인은 저농도로 도핑된 반도체 구역 또는 채널에 의해 분리될 수도 있다. 채널이 n-유형(즉, 다수의 캐리어가 전자임)이라면, 그러면 FET는 n-유형 FET로서 지칭될 수도 있다. 채널이 p-유형(즉, 다수의 캐리어가 홀임)이라면, 그러면 FET는 p-유형 FET로서 지칭될 수도 있다. 채널은 절연 게이트 산화물에 의해 캡핑될 수도 있다. 채널 전도도는 전압을 게이트에 인가함으로써 제어될 수도 있다. 예를 들어, 양 전압 또는 음 전압을 n-유형 FET 또는 p-유형 FET에 각각 인가하는 것은 채널이 전도성이 되게 하는 것을 발생시킬 수도 있다. 트랜지스터는 트랜지스터의 문턱값 전압 이상인 전압이 트랜지스터 게이트에 인가될 때 "켜지거나" 또는 "활성화"될 수도 있다. 트랜지스터는 트랜지스터의 문턱값 전압 미만인 전압이 트랜지스터 게이트에 인가될 때 "꺼지거나" 또는 "비활성화"될 수도 있다.
본 명세서의 개시내용과 관련되어 설명된 다양한 예시적인 블록, 컴포넌트 및 모듈은 범용 프로세서, DSP, ASIC, FPGA 또는 다른 프로그램 가능한 논리 디바이스, 이산형 게이트 또는 트랜지스터 논리, 이산형 하드웨어 컴포넌트 또는 본 명세서에 설명된 기능을 수행하도록 디자인된 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 기계일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스의 조합(예를 들어, DSP와 마이크로프로세서, 다수의 마이크로프로세서, DSP 코어와 함께 하나 이상의 마이크로프로세서 또는 임의의 다른 이러한 구성의 조합)으로서 구현될 수도 있다.
본 명세서에 설명된 기능은 하드웨어, 프로세서에 의해 실행된 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수도 있다. 프로세서에 의해 실행된 소프트웨어로 구현된다면, 기능은 하나 이상의 명령어 또는 코드로서 컴퓨터-판독 가능한 매체에 저장 또는 전송될 수도 있다. 다른 실시예 및 구현예는 본 개시내용과 첨부된 청구항의 범위 내에 있다. 예를 들어, 소프트웨어의 본질 때문에, 위에서 설명된 기능은 프로세서에 의해 실행된 소프트웨어, 하드웨어, 펌웨어, 하드와이어링(hardwiring) 또는 이들의 임의의 조합을 사용하여 구현될 수 있다. 기능을 구현하는 피처는 또한 기능의 일부가 상이한 물리적 위치에서 구현되도록 분산되는 것을 포함하여, 다양한 위치에 물리적으로 위치될 수도 있다. 또한, 청구항을 포함하여, 본 명세서에서 사용될 때, "또는"은 항목의 목록(예를 들어, "~중 적어도 하나" 또는 "~중 하나 이상"과 같은 어구로 시작되는 항목의 목록)에서 사용될 때 예를 들어, A, B 또는 C 중 적어도 하나의 목록이 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하도록 포괄적인 목록을 나타낸다.
컴퓨터-판독 가능한 매체는 하나의 장소로부터 또 다른 장소로 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하여 비일시적인 컴퓨터 저장 매체와 통신 매체 둘 다를 포함한다. 비일시적인 저장 매체는 범용 또는 특수 목적의 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수도 있다. 예로써, 그리고 비한정적으로, 비일시적인 컴퓨터-판독 가능한 매체는 RAM, ROM, 전기적으로 소거 가능한 프로그램 가능한 판독 전용 메모리(electrically erasable programmable read only memory: EEPROM), 콤팩트 디스크(compact disk: CD) ROM 또는 다른 광 디스크 저장 장치, 자기 디스크 저장 장치 또는 다른 자기 저장 디바이스, 또는 명령어 또는 데이터 구조의 형태로 목적하는 프로그램 코드 수단을 갖거나 또는 저장하도록 사용될 수 있고 그리고 범용 또는 특수 목적의 컴퓨터 또는 범용 또는 특수 목적의 프로세서에 의해 액세스될 수 있는 임의의 다른 비일시적인 매체를 포함할 수 있다.
또한, 임의의 연결은 컴퓨터-판독 가능한 매체로 적절히 칭해진다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 동축 케이블, 광섬유 케이블, 트위스트 페어(twisted pair), 디지털 가입자 라인(digital subscriber line: DSL) 또는 무선 기술, 예컨대, 적외선, 방사선 및 마이크로파를 사용하는 다른 원격 소스로부터 전송된다면, 그러면 동축 케이블, 광섬유 케이블, 트위스트 페어, 디지털 가입자 라인(DSL) 또는 무선 기술, 예컨대, 적외선, 방사선 및 마이크로파는 매체의 정의에 포함된다. 디스크(disk) 및 디스크(disc)는 본 명세서에서 사용될 때, CD, 레이저 디스크, 광 디스크, 디지털 다기능 디스크(Digital Versatile Disc: DVD), 플로피 디스크 및 블루-레이 디스크를 포함하고 여기서 디스크(disk)는 보통 데이터를 자기로 재생산하고, 반면에 디스크(disc)는 데이터를 레이저를 사용하여 광학적으로 재생산한다. 위의 조합은 또한 컴퓨터-판독 가능한 매체의 범위 내에 포함된다.
본 명세서의 설명은 당업자가 본 개시내용을 행하거나 또는 사용하게 하도록 제공된다. 본 개시내용의 다양한 변경이 당업자에게 손쉬운 것으로 보일 것이고, 그리고 본 명세서에 규정된 일반적인 원리는 본 개시내용의 범위로부터 벗어나는 일 없이 다른 변동에 적용될 수도 있다. 따라서, 본 개시내용은 본 명세서에 설명된 실시예 및 디자인으로 제한되지 않지만 본 명세서에 개시된 원리 및 새로운 특징과 일치하는 가장 넓은 범위를 따른다.

Claims (35)

  1. 방법으로서,
    복수의 액세스 사이클 중 각각의 사이클 동안 제1 전압을 메모리 어레이의 강유전성 메모리 셀에 인가하는 단계;
    상기 강유전성 메모리 셀이 상기 복수의 액세스 사이클 동안 상기 제1 전압을 인가하는 것에 적어도 부분적으로 기초하여 피로 문턱값에 도달했다고 결정하는 단계; 및
    상기 강유전성 메모리 셀이 상기 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 제2 전압을 강유전성 메모리 셀에 인가하는 단계를 포함하되, 상기 제2 전압의 진폭은 상기 제1 전압의 진폭보다 더 크고 그리고 상기 제2 전압은 상기 강유전성 메모리 셀의 상기 피로 문턱값에 적어도 부분적으로 기초하는 시간 기간 또는 복수의 반복 동안 인가되는, 방법.
  2. 제1항에 있어서,
    상기 강유전성 메모리 셀이 상기 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀의 논리 상태를 결정하는 단계; 및
    상기 강유전성 메모리 셀의 상기 논리 상태를 또 다른 메모리 셀에 저장하는 단계를 더 포함하되, 상기 제2 전압은 상기 강유전성 메모리 셀의 상기 논리 상태를 다른 메모리 셀에 저장한 후에 상기 강유전성 메모리 셀에 인가되는, 방법.
  3. 제2항에 있어서,
    상기 제2 전압을 인가한 후에 상기 다른 메모리 셀의 논리 상태를 결정하는 단계; 및
    상기 다른 메모리 셀의 상기 논리 상태를 상기 강유전성 메모리 셀에 기입하는 단계를 더 포함하는, 방법.
  4. 제1항에 있어서, 상기 강유전성 메모리 셀이 상기 피로 문턱값에 도달했다고 결정하는 단계는,
    다음 중 적어도 하나를 검출하는 것을 포함하는, 방법:
    문턱값 시간 기간을 초과하는 타이머로서, 상기 문턱값 시간 기간은 상기 피로 문턱값에 도달하는 시간에 적어도 부분적으로 기초하는, 상기 타이머;
    문턱값 카운트 수를 초과하는 계수기로서, 상기 복수의 액세스 사이클 중 각각의 액세스 사이클 동안 증분되는, 상기 계수기;
    상기 제1 전압의 진폭보다 더 작은 진폭을 가진 테스트 액세스 전압(test access voltage)을 인가하는 것에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀을 감지하는 것의 실패;
    상기 복수의 액세스 사이클 중 각각의 사이클 동안 사용된 감지 윈도우보다 더 작은 테스트 감지 윈도우에 적어도 부분적으로 기초하여 강유전성 메모리 셀을 감지하는 것의 실패로서, 상기 테스트 감지 윈도우는 기준 전압에 적어도 부분적으로 기초하는, 상기 실패; 또는
    상기 강유전성 메모리 셀의 변질된 논리값을 검출하는 에러 정정 코드.
  5. 제1항에 있어서, 상기 강유전성 메모리 셀이 상기 피로 문턱값을 도달했다고 결정하는 단계는,
    피로 복구 작동을 수행하는 명령어를 수신하는 것을 포함하는, 방법.
  6. 제1항에 있어서, 상기 메모리 어레이는 디바이스의 구성요소를 포함하고 그리고 상기 제2 전압을 상기 강유전성 메모리 셀에 인가하는 단계는,
    상기 디바이스의 전원이 켜짐;
    상기 디바이스의 전원이 꺼짐; 또는
    상기 디바이스가 외부 전력 공급원에 연결됨 중 적어도 하나를 포함하는 이벤트 동안 상기 제2 전압을 상기 강유전성 메모리 셀에 인가하는 것을 포함하는, 방법.
  7. 제1항에 있어서, 상기 시간 기간 또는 상기 복수의 반복 동안 상기 제2 전압을 인가하는 단계는,
    복수의 이벤트의 사례 동안 상기 제2 전압을 인가하는 것을 포함하되, 상기 시간 기간의 하위 세트 또는 상기 반복의 수의 하위 세트는 각각의 이벤트의 사례와 연관되는, 방법.
  8. 제1항에 있어서,
    상기 메모리 어레이에 액세스하는 요청을 수신하는 것에 적어도 부분적으로 기초하여 상기 제2 전압의 상기 인가를 유예하는 단계; 및
    상기 요청을 완료하는 것에 적어도 부분적으로 기초하여 상기 제2 전압의 상기 인가를 재개하는 단계를 더 포함하는, 방법.
  9. 제1항에 있어서,
    상기 제2 전압이 인가될 때마다 계수기를 증분하는 단계를 더 포함하는, 방법.
  10. 제1항에 있어서,
    논리 상태를 복원(restore)시키는 리프레시(refresh) 작동 동안 상기 제2 전압을 상기 강유전성 메모리 셀에 인가하는 단계를 더 포함하되, 상기 논리 상태는 상기 제1 전압을 인가하는 것에 적어도 부분적으로 기초하여 결정되는, 방법.
  11. 제1항에 있어서, 상기 메모리 어레이는 복수의 행을 포함하되, 상기 복수의 행 중 각각의 행은 복수의 강유전성 메모리 셀과 전자 통신되는 플레이트 라인을 포함하고 그리고 상기 제2 전압을 인가하는 단계는,
    상기 제2 전압을 적어도 하나의 플레이트 라인에 인가하는 것을 포함하되, 상기 제2 전압은 상기 제2 전압을 상기 적어도 하나의 플레이트 라인에 인가하는 것에 적어도 부분적으로 기초하여 상기 플레이트 라인과 전자 통신되는 각각의 강유전성 메모리 셀에 인가되는, 방법.
  12. 제11항에 있어서, 상기 제2 전압을 상기 플레이트 라인에 인가하는 것은,
    상기 제2 전압을 상기 복수의 플레이트 라인에 인가하는 것을 포함하는, 방법.
  13. 제1항에 있어서, 상기 강유전성 메모리 셀의 상기 피로 문턱값은 감지 컴포넌트와 상기 강유전성 메모리 셀과 전자 통신되는 디지트 라인의 커패시턴스와 상기 강유전성 메모리 셀에 저장된 전하 간의 관계에 적어도 부분적으로 기초하는, 방법.
  14. 제13항에 있어서, 상기 강유전성 메모리 셀의 상기 피로 문턱값은 상기 강유전성 메모리 셀이 잔류 분극 문턱값에 도달하는 액세스 사이클의 총수에 적어도 부분적으로 기초하는, 방법.
  15. 제1항에 있어서,
    상기 제2 전압을 인가한 후에 상기 강유전성 메모리 셀에 저장된 전하가 상기 제2 전압을 인가하기 전에 상기 강유전성 메모리 셀에 저장된 전하보다 더 크다고 결정하는 단계를 더 포함하되, 상기 결정은 상기 강유전성 메모리 셀에 의해 생산된 감지 전압에 적어도 부분적으로 기초하는, 방법.
  16. 제1항에 있어서, 상기 제2 전압의 상기 시간 기간 또는 상기 반복의 수는 상기 제2 전압의 상기 진폭에 적어도 부분적으로 기초하는, 방법.
  17. 제1항에 있어서, 상기 강유전성 메모리 셀에 액세스하도록 상기 제1 전압을 인가하는 것은,
    상기 강유전성 메모리 셀을 판독하는 것 또는 강유전성 메모리 셀에 기입하는 것을 포함하는, 방법.
  18. 제1항에 있어서, 상기 제2 전압은,
    복수의 양극성 전압 펄스;
    복수의 단극성 전압 펄스; 또는
    일정한 진폭을 가진 전압 중 적어도 하나를 포함하는, 방법.
  19. 메모리 디바이스로서,
    복수의 강유전성 메모리 셀을 포함한 메모리 어레이; 및
    상기 복수의 강유전성 메모리 셀 중 적어도 하나의 강유전성 메모리 셀에서 수행된 피로 복구 작동에 적어도 부분적으로 기초하여 재설정 가능한 계수기를 포함하는, 메모리 디바이스.
  20. 제19항에 있어서, 상기 메모리 어레이는 상기 메모리 어레이의 하위 세트를 포함하는 복수의 메모리 블록을 포함하되, 상기 복수의 메모리 블록 중 각각의 메모리 블록은 적어도 하나의 계수기와 연관되는, 메모리 디바이스.
  21. 제19항에 있어서,
    상기 피로 복구 작동을 수행하도록 구성된 제어기를 더 포함하되, 상기 피로 복구 작동은,
    상기 적어도 하나의 강유전성 메모리 셀이 복수의 액세스 사이클 동안 제1 전압을 상기 적어도 하나의 강유전성 메모리 셀에 인가하는 것에 적어도 부분적으로 기초하여 피로 문턱값에 도달했다는 결정; 및
    상기 적어도 하나의 강유전성 메모리 셀이 상기 피로 문턱값에 도달했다는 상기 결정에 적어도 부분적으로 기초하여 상기 적어도 하나의 강유전성 메모리 셀에 인가된 제2 전압을 포함하되, 상기 제2 전압의 진폭은 상기 제1 전압의 진폭보다 더 크고 그리고 상기 제2 전압은 상기 적어도 하나의 강유전성 메모리 셀의 상기 피로 문턱값에 적어도 부분적으로 기초하는 시간 기간 또는 복수의 반복 동안 인가되는, 메모리 디바이스.
  22. 제19항에 있어서,
    제어기를 더 포함하되, 상기 제어기는,
    상기 복수의 강유전성 메모리 셀 중 제1 강유전성 메모리 셀에서 상기 피로 복구 작동을 수행하도록; 그리고
    상기 제1 강유전성 메모리 셀의 상기 피로 복구 작동 동안 상기 복수의 강유전성 메모리 셀 중 제2 강유전성 메모리 셀에서 액세스 작동을 수행하도록 구성되는, 메모리 디바이스.
  23. 전자 회로로서,
    복수의 강유전성 메모리 셀을 포함한 메모리 어레이;
    상기 메모리 어레이와 전자 통신되는 복수의 전도성 단자; 및
    상기 복수의 강유전성 메모리 셀의 피로 복구 작동을 지지하는 복구 단자를 포함하되, 상기 복수의 전도성 단자는 상기 복구 단자를 포함하고 그리고 상기 피로 복구 작동은,
    적어도 하나의 강유전성 메모리 셀이 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 상기 복수의 강유전성 메모리 셀 중 상기 적어도 하나의 강유전성 메모리 셀에 인가된 복구 전압(recovery voltage)을 포함하되, 상기 복구 전압의 진폭은 액세스 전압의 진폭보다 더 크고 그리고 상기 복구 전압은 상기 피로 문턱값에 적어도 부분적으로 기초하는 시간 기간 또는 복수의 반복 동안 인가되는, 전자 회로.
  24. 제23항에 있어서, 상기 복수의 전도성 단자는,
    상기 액세스 전압을 포함하고 그리고 상기 강유전성 메모리 셀의 액세스 작동 동안 상기 메모리 어레이의 상기 강유전성 메모리 셀에 적용 가능한 제1 전압 공급원과 전자 통신되는 제1 전력 단자; 및
    상기 복구 전압을 포함하고 그리고 상기 강유전성 메모리 셀의 상기 피로 복구 작동 동안 상기 메모리 어레이의 상기 강유전성 메모리 셀에 적용 가능한 제2 전압 공급원과 전자 통신되는 제2 전력 단자를 포함하는, 전자 회로.
  25. 제23항에 있어서, 상기 피로 복구 작동은,
    상기 복구 단자를 통해 상기 복수의 강유전성 메모리 셀의 상기 피로 복구 작동을 개시하는 신호를 포함하는, 전자 회로.
  26. 제23항에 있어서, 상기 피로 복구 작동은 사용자에 의해 프로그램 가능한 매개변수를 포함하는, 전자 회로.
  27. 전자 메모리 장치로서,
    복수의 액세스 사이클 중 각각의 사이클 동안 제1 전압을 메모리 어레이의 강유전성 메모리 셀에 인가하기 위한 수단;
    상기 강유전성 메모리 셀이 상기 복수의 액세스 사이클 동안 상기 제1 전압을 인가하는 것에 적어도 부분적으로 기초하여 피로 문턱값에 도달했다고 결정하기 위한 수단; 및
    상기 강유전성 메모리 셀이 상기 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 제2 전압을 상기 강유전성 메모리 셀에 인가하기 위한 수단을 포함하되, 상기 제2 전압의 진폭은 상기 제1 전압의 진폭보다 더 크고 그리고 상기 제2 전압은 상기 강유전성 메모리 셀의 상기 피로 문턱값에 적어도 부분적으로 기초하는 시간 기간 또는 복수의 반복 동안 인가되는, 전자 메모리 장치.
  28. 제27항에 있어서,
    상기 강유전성 메모리 셀이 상기 피로 문턱값에 도달했다는 결정에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀의 논리 상태를 결정하기 위한 수단; 및
    상기 강유전성 메모리 셀의 상기 논리 상태를 또 다른 메모리 셀에 저장하기 위한 수단을 더 포함하되, 상기 제2 전압은 상기 강유전성 메모리 셀의 상기 논리 상태를 다른 메모리 셀에 저장한 후에 상기 강유전성 메모리 셀에 인가되는, 전자 메모리 장치.
  29. 제28항에 있어서,
    상기 제2 전압을 인가한 후에 상기 다른 메모리 셀의 논리 상태를 결정하기 위한 수단; 및
    상기 다른 메모리 셀의 상기 논리 상태를 상기 강유전성 메모리 셀에 기입하기 위한 수단을 더 포함하는, 전자 메모리 장치.
  30. 제27항에 있어서, 상기 강유전성 메모리 셀이 상기 피로 문턱값에 도달했다고 결정하기 위한 수단은,
    다음 중 적어도 하나를 검출하기 위한 수단으로서,
    문턱값 시간 기간을 초과하는 타이머로서, 상기 문턱값 시간 기간은 상기 피로 문턱값에 도달하는 시간에 적어도 부분적으로 기초하는, 상기 타이머;
    문턱값 카운트 수를 초과하는 계수기로서, 상기 복수의 액세스 사이클 중 각각의 액세스 사이클 동안 증분되는, 상기 계수기;
    상기 제1 전압의 진폭보다 더 작은 진폭을 가진 테스트 액세스 전압을 인가하는 것에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀을 감지하는 것의 실패;
    상기 복수의 액세스 사이클 중 각각의 사이클 동안 사용된 감지 윈도우보다 더 작은 테스트 감지 윈도우에 적어도 부분적으로 기초하여 강유전성 메모리 셀을 감지하는 것의 실패로서, 상기 테스트 감지 윈도우는 기준 전압에 적어도 부분적으로 기초하는, 상기 실패; 또는
    상기 강유전성 메모리 셀의 변질된 논리값을 검출하는 에러 정정 코드 중 적어도 하나를 검출하기 위한 수단을 포함하는, 전자 메모리 장치.
  31. 제27항에 있어서, 상기 시간 기간 또는 상기 복수의 반복 동안 상기 제2 전압을 인가하기 위한 수단은,
    복수의 이벤트의 사례 동안 상기 제2 전압을 인가하기 위한 수단을 포함하되, 상기 시간 기간의 하위 세트 및 상기 반복의 수의 하위 세트는 각각의 이벤트의 사례와 연관되는, 전자 메모리 장치.
  32. 제27항에 있어서,
    상기 메모리 어레이에 액세스하는 요청을 수신하는 것에 적어도 부분적으로 기초하여 상기 제2 전압의 상기 인가를 유예하기 위한 수단; 및
    상기 요청을 완료하는 것에 적어도 부분적으로 기초하여 상기 제2 전압의 상기 인가를 개시하기 위한 수단을 더 포함하는, 전자 메모리 장치.
  33. 제27항에 있어서,
    상기 제2 전압이 인가될 때마다 계수기를 증분하기 위한 수단을 더 포함하는, 전자 메모리 장치.
  34. 제27항에 있어서,
    논리 상태를 복원시키는 리프레시 작동 동안 상기 제2 전압을 상기 강유전성 메모리 셀에 인가하기 위한 수단을 더 포함하되, 상기 논리 상태는 상기 제1 전압을 인가하는 것에 적어도 부분적으로 기초하여 결정되는, 전자 메모리 장치.
  35. 제27항에 있어서,
    상기 제2 전압을 인가한 후에 상기 강유전성 메모리 셀에 저장된 전하가 상기 제2 전압을 인가하기 전에 상기 강유전성 메모리 셀에 저장된 전하보다 더 크다고 결정하기 위한 수단을 더 포함하되, 상기 결정은 상기 강유전성 메모리 셀에 의해 생산된 감지 전압에 적어도 부분적으로 기초하는, 전자 메모리 장치.
KR1020197000205A 2016-06-10 2017-06-01 강유전성 메모리 셀 복구 KR102054631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020197035657A KR102359859B1 (ko) 2016-06-10 2017-06-01 강유전성 메모리 셀 복구

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/179,695 US9697913B1 (en) 2016-06-10 2016-06-10 Ferroelectric memory cell recovery
US15/179,695 2016-06-10
PCT/US2017/035423 WO2017213953A1 (en) 2016-06-10 2017-06-01 Ferroelectric memory cell recovery

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035657A Division KR102359859B1 (ko) 2016-06-10 2017-06-01 강유전성 메모리 셀 복구

Publications (2)

Publication Number Publication Date
KR20190005254A true KR20190005254A (ko) 2019-01-15
KR102054631B1 KR102054631B1 (ko) 2019-12-10

Family

ID=59152557

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197035657A KR102359859B1 (ko) 2016-06-10 2017-06-01 강유전성 메모리 셀 복구
KR1020197000205A KR102054631B1 (ko) 2016-06-10 2017-06-01 강유전성 메모리 셀 복구

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197035657A KR102359859B1 (ko) 2016-06-10 2017-06-01 강유전성 메모리 셀 복구

Country Status (7)

Country Link
US (5) US9697913B1 (ko)
EP (1) EP3469593B1 (ko)
JP (1) JP6652663B2 (ko)
KR (2) KR102359859B1 (ko)
CN (1) CN109313920B (ko)
SG (1) SG11201810132WA (ko)
WO (1) WO2017213953A1 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10198195B1 (en) 2017-08-04 2019-02-05 Micron Technology, Inc. Wear leveling
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
KR20190055661A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 강유전 소자의 구동 방법
US10381075B2 (en) * 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
US10546632B2 (en) * 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
JP7005398B2 (ja) * 2018-03-15 2022-02-04 キオクシア株式会社 半導体記憶装置
KR102033503B1 (ko) * 2018-04-04 2019-10-17 한양대학교 산학협력단 Mtj 소자의 유전체 막질 검증 방법 및 그 시스템
CN117746938A (zh) 2018-04-04 2024-03-22 三星电子株式会社 用于检查stt-mram中的有缺陷的mtj单元的方法和系统
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10431281B1 (en) 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10991411B2 (en) * 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11205467B2 (en) * 2019-05-09 2021-12-21 Namlab Ggmbh Ferroelectric memory and logic cell and operation method
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
CN110428858B (zh) * 2019-07-11 2021-09-24 清华大学 基于具有滞回特性器件的静态存储器
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US11158358B2 (en) 2019-07-22 2021-10-26 Micron Technology, Inc. Adaptive write operations for a memory device
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11217303B2 (en) * 2019-09-24 2022-01-04 Micron Technology, Inc. Imprint recovery for memory arrays
US12019506B2 (en) 2019-09-24 2024-06-25 Micron Technology, Inc. Imprint recovery management for memory systems
US11094394B2 (en) 2019-09-24 2021-08-17 Micron Technology, Inc. Imprint management for memory
US10998080B2 (en) * 2019-09-24 2021-05-04 Micron Technology, Inc. Imprint recovery for memory cells
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
US11170853B2 (en) 2020-03-04 2021-11-09 Micron Technology, Inc. Modified write voltage for memory devices
US11183248B1 (en) * 2020-07-29 2021-11-23 Micron Technology, Inc. Timing parameter adjustment mechanisms
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US20230335215A1 (en) * 2020-08-24 2023-10-19 Institute Of Microelectronics, Chinse Academy Of Sciences Device and method for testing fatigue characteristics of selector
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US20230011895A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for efficiently waking up ferroelectric memory
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US20230395115A1 (en) * 2022-06-01 2023-12-07 Micron Technology, Inc. Robust functionality for memory management associated with high-temperature storage and other conditions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562469A (ja) * 1991-01-16 1993-03-12 Natl Semiconductor Corp <Ns> 強誘電体コンデンサのリフレツシユ
JPH0773682A (ja) * 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
JPH1021689A (ja) * 1996-07-01 1998-01-23 Hitachi Ltd 強誘電体メモリ
JP2003297093A (ja) * 2002-03-29 2003-10-17 Oki Electric Ind Co Ltd 半導体記憶装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853893A (en) * 1987-07-02 1989-08-01 Ramtron Corporation Data storage device and method of using a ferroelectric capacitance divider
US5254482A (en) * 1990-04-16 1993-10-19 National Semiconductor Corporation Ferroelectric capacitor test structure for chip die
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
US5309391A (en) * 1992-10-02 1994-05-03 National Semiconductor Corporation Symmetrical polarization enhancement in a ferroelectric memory cell
US5381379A (en) * 1992-12-03 1995-01-10 Sharp Kabushiki Kaisha Non-volatile dynamic random access memory device; a page store device and a page recall device used in the same; and a page store method and a page recall method
US5539279A (en) * 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
JPH08273373A (ja) * 1995-03-30 1996-10-18 Yamaha Corp 半導体記憶装置とその動作方法
JPH098247A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
JPH0963282A (ja) * 1995-08-23 1997-03-07 Sharp Corp 強誘電体型半導体記憶素子並びに、記憶装置及びそのアクセス方法
JP3355595B2 (ja) * 1996-03-25 2002-12-09 シャープ株式会社 不揮発性半導体記憶装置
JPH10162588A (ja) * 1996-11-27 1998-06-19 Toshiba Corp 強誘電体メモリおよびその制御方法並びに強誘電体メモリシステム
KR100255956B1 (ko) * 1997-07-16 2000-05-01 윤종용 강유전체 메모리 장치 및 그것의 데이터 보호 방법
US6260172B1 (en) * 1997-09-05 2001-07-10 Nippon Steel Corporation Semiconductor device with logic rewriting and security protection function
US6498362B1 (en) * 1999-08-26 2002-12-24 Micron Technology, Inc. Weak ferroelectric transistor
US6658608B1 (en) * 1999-09-21 2003-12-02 David A. Kamp Apparatus and method for testing ferroelectric memories
US6392916B1 (en) * 1999-10-01 2002-05-21 Samsung Electronics Co., Ltd. Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device
JP2001319472A (ja) * 2000-05-10 2001-11-16 Toshiba Corp 半導体記憶装置
NO312698B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
US6587365B1 (en) 2000-08-31 2003-07-01 Micron Technology, Inc. Array architecture for depletion mode ferroelectric memory devices
DE60116350T2 (de) 2000-09-25 2006-07-13 Symetrix Corp., Colorado Springs Ferro-elektrischer speicher und sein betriebsverfahren
JP2002269972A (ja) * 2000-12-27 2002-09-20 Seiko Epson Corp 強誘電体メモリ装置および強誘電体キャパシタからなるメモリセルに対する動作方法
US6584007B2 (en) * 2000-12-29 2003-06-24 Stmicroelectronics, Inc. Circuit and method for testing a ferroelectric memory device
JP2005503632A (ja) 2001-04-19 2005-02-03 三洋電機株式会社 強誘電体メモリおよびその動作方法
US6646904B2 (en) * 2001-12-21 2003-11-11 Intel Corporation Ferroelectric memory and method of reading the same
US6711049B1 (en) * 2002-10-28 2004-03-23 Sharp Laboratories Of America, Inc. One transistor cell FeRAM memory array
EP1834336A1 (en) * 2005-01-04 2007-09-19 Thin Film Elctronics Asa Method for operating a passive matrix-addressable ferroelectric or electret memory device
JP4362573B2 (ja) * 2005-07-28 2009-11-11 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP4714590B2 (ja) * 2006-01-23 2011-06-29 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP2007213659A (ja) * 2006-02-08 2007-08-23 Oki Electric Ind Co Ltd 半導体記憶装置及びその試験方法
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
US7778098B2 (en) * 2007-12-31 2010-08-17 Cypress Semiconductor Corporation Dummy cell for memory circuits
JP5185098B2 (ja) * 2008-12-22 2013-04-17 株式会社東芝 強誘電体メモリ
JP2010192055A (ja) * 2009-02-19 2010-09-02 Seiko Epson Corp 強誘電体記憶装置、強誘電体記憶装置の駆動方法、電子機器および電子機器の駆動方法
US8144506B2 (en) * 2009-06-23 2012-03-27 Micron Technology, Inc. Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US8300446B2 (en) * 2010-12-13 2012-10-30 Texas Instruments Incorporated Ferroelectric random access memory with single plate line pulse during read
US20140029326A1 (en) * 2012-07-26 2014-01-30 Texas Instruments Incorporated Ferroelectric random access memory with a non-destructive read
US9934840B2 (en) 2014-03-11 2018-04-03 Texas Instruments Incorporated Method and circuit enabling ferroelectric memory to be fixed to a stable state
US9842662B2 (en) * 2015-02-16 2017-12-12 Texas Instruments Incorporated Screening for data retention loss in ferroelectric memories
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US9721639B1 (en) * 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
US9715919B1 (en) * 2016-06-21 2017-07-25 Micron Technology, Inc. Array data bit inversion
US9786349B1 (en) * 2016-07-01 2017-10-10 Micron Technology, Inc. Cell performance recovery using cycling techniques

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562469A (ja) * 1991-01-16 1993-03-12 Natl Semiconductor Corp <Ns> 強誘電体コンデンサのリフレツシユ
JPH0773682A (ja) * 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
JPH1021689A (ja) * 1996-07-01 1998-01-23 Hitachi Ltd 強誘電体メモリ
JP2003297093A (ja) * 2002-03-29 2003-10-17 Oki Electric Ind Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
US10304558B2 (en) 2019-05-28
US9842661B1 (en) 2017-12-12
US20170358370A1 (en) 2017-12-14
US20180166151A1 (en) 2018-06-14
KR20190136138A (ko) 2019-12-09
US20190080782A1 (en) 2019-03-14
KR102054631B1 (ko) 2019-12-10
US20190252034A1 (en) 2019-08-15
EP3469593A1 (en) 2019-04-17
EP3469593A4 (en) 2019-12-25
EP3469593B1 (en) 2022-04-06
JP6652663B2 (ja) 2020-02-26
WO2017213953A1 (en) 2017-12-14
KR102359859B1 (ko) 2022-02-08
US10153054B2 (en) 2018-12-11
CN109313920B (zh) 2020-08-14
SG11201810132WA (en) 2018-12-28
JP2019521465A (ja) 2019-07-25
US9697913B1 (en) 2017-07-04
US10410737B2 (en) 2019-09-10
CN109313920A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
KR102359859B1 (ko) 강유전성 메모리 셀 복구
KR102208971B1 (ko) 메모리 셀 감지 동작용 전력 소모 감소
US10706906B2 (en) Cell performance recovery using cycling techniques
JP6705117B2 (ja) アレイのデータビットの反転
JP6884158B2 (ja) 強誘電体メモリセルからの電荷抽出
EP3472838B1 (en) Memory cell imprint avoidance
EP3430626B1 (en) Ferroelectric memory cell sensing
TWI623935B (zh) 用於記憶體單元之接地參考架構
TWI622050B (zh) 記憶體單元板之間的電荷共享
KR20180114230A (ko) 저장 구성 요소와 절연된 상태에서의 메모리 셀의 센싱
JP2020042893A (ja) セルベースのリファレンス電圧の生成

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant