KR20180128418A - 에칭액 및 전자 기판의 제조 방법 - Google Patents

에칭액 및 전자 기판의 제조 방법 Download PDF

Info

Publication number
KR20180128418A
KR20180128418A KR1020187028592A KR20187028592A KR20180128418A KR 20180128418 A KR20180128418 A KR 20180128418A KR 1020187028592 A KR1020187028592 A KR 1020187028592A KR 20187028592 A KR20187028592 A KR 20187028592A KR 20180128418 A KR20180128418 A KR 20180128418A
Authority
KR
South Korea
Prior art keywords
copper
acid
salts
nickel
etching
Prior art date
Application number
KR1020187028592A
Other languages
English (en)
Other versions
KR101988817B1 (ko
Inventor
도시키 고지마
쇼헤이 사토
요시타카 가츠카와
Original Assignee
산요가세이고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요가세이고교 가부시키가이샤 filed Critical 산요가세이고교 가부시키가이샤
Publication of KR20180128418A publication Critical patent/KR20180128418A/ko
Application granted granted Critical
Publication of KR101988817B1 publication Critical patent/KR101988817B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

본 발명은, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 제거할 수 있는 에칭액의 제공을 목적으로 한다.
본 발명의 에칭액은, 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재로부터, 상기 구리 및/또는 구리 합금을 에칭하는 에칭액으로서, 상기 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하고, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하이다.

Description

에칭액 및 전자 기판의 제조 방법
본 발명은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 제거할 수 있는 에칭액 및 그 에칭액을 사용한 전자 기판의 제조 방법에 관한 것이다.
집적 회로의 제조는 다단계의 여러 가지 가공 공정으로 구성되어 있다. 그 제조 과정에서는, 여러 가지 재료의 퇴적, 리소그래피, 에칭 등이 몇 번이고 반복된다. 그 중에서도, 에칭은 중요한 프로세스가 된다. 특정의 재료를 선택적으로 에칭하고, 그 밖의 재료에 대해서는 부식시키지 않고 잔존시켜야 한다. 경우에 따라서는, 유사한 금속 종으로 이루어지는 층끼리나, 보다 부식성이 높은 재료로 이루어지는 층을 남기는 형태로 소정의 층만을 제거하는 것이 요구된다. 반도체 기판 내의 배선이나 집적 회로의 사이즈는 더욱 작아지고, 남겨야 할 부재를 부식하지 않고 정확하게 에칭을 실시하는 중요성은 높아지고 있다.
반도체 디바이스의 배선 형성의 TSV (Through Silicon Via) 기술에 있어서 구리를 전극으로 하는 경우의 공정은, 실리콘 기판에 구멍을 내고, 구멍의 내벽에 실리콘 산화막, 티탄 등의 배리어 메탈층을 제조하는 공정과, 유기 금속 기상 성장법이나 물리적 기상 성장법에 의해 구리 시드층을 제조하는 공정과, 전극을 형성하는 부위 이외의 구리 시드층 상에 레지스트 수지에 의해 보호막을 형성하는 공정과, 보호막이 형성되어 있지 않은 부분에 구리 등의 금속을 매립하여 범프의 형성을 실시하는 공정으로 이루어진다. 구리 시드층과 배리어 메탈층은 실리콘 기판의 구멍의 내부뿐만이 아니라 실리콘 기판 표면에도 형성되어 있고, 레지스트를 제거한 후에도 남은 채로 있다. 이 때문에, 실리콘 기판 표면으로부터 구리 시드층과 배리어 메탈층을, 에칭액에 의해 제거해야 한다.
이와 같은 에칭액으로서, 질산 및 염산에 더하고, 톨루엔술폰산을 첨가한 에칭액 (특허문헌 1), 황산과 과산화수소 혼합액 등의 산과 산화제로 이루어지는 에칭액 (특허문헌 2), 과산화물을 함유하지 않고 염화 제 2 구리나 염화 제 2 철을 함유하는 에칭액 (특허문헌 3) 등이 알려져 있다.
국제 공개 제2012/125401호 일본 공개특허공보 2000-286531호 국제 공개 제2013/5631호
그러나 특허문헌 1 ∼ 3 과 같은 에칭 방법에서는, 전자 기판에 형성된 구리 시드층을 범프 형성 후에 에칭하는 경우, 범프 형성을 위해서 사용한 니켈도 부식되기 때문에, 범프가 변형한다는 문제가 있었다.
본 발명은, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 제거할 수 있는 에칭액의 제공을 목적으로 한다.
본 발명자들은, 상기의 목적을 달성할 수 있도록 검토를 실시한 결과, 본 발명에 도달하였다.
즉, 본 발명의 에칭액은, 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재로부터, 상기 구리 및/또는 구리 합금을 에칭하는 에칭액으로서, 상기 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하고, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하인 것을 특징으로 한다.
본 발명의 전자 기판의 제조 방법은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 전자 기판의 제조 방법으로서, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 에칭액을 사용하여 상기 구리 및/또는 구리 합금을 에칭하는 에칭 공정을 포함하는 것을 특징으로 한다.
본 발명의 에칭액을 사용하면, 구리 및/또는 구리 합금을 신속하게 에칭할 수 있고, 또, 니켈 및/또는 니켈 합금은 실질적으로 부식되지 않는다.
따라서, 본 발명의 에칭액을 사용함으로써, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 에칭할 수 있다.
도 1(a) ∼ 도 1(c) 는 본 발명의 전자 기판의 제조 방법에 있어서의 기재 준비 공정의 일례를 모식적으로 나타내는 공정도이다.
도 2 는 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 3 은 본 발명의 전자 기판의 제조 방법에 있어서의 구리 도금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 4 는 본 발명의 전자 기판의 제조 방법에 있어서의 니켈층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 5 는 본 발명의 전자 기판의 제조 방법에 있어서의 금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 6 은 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 제거 공정의 일례를 모식적으로 나타내는 공정도이다.
도 7 은 본 발명의 전자 기판의 제조 방법에 있어서의 에칭 공정의 일례를 모식적으로 나타내는 공정도이다.
도 8 은 본 발명의 전자 기판의 제조 방법에 있어서의 배리어 메탈층 제거 공정의 일례를 모식적으로 나타내는 공정도이다.
도 9 는 실시예의 테스트 기재의 단면을 모식적으로 나타내는 단면도이다.
도 10 은 에칭 후의 테스트 기재를 모식적으로 나타내는 단면도이다.
도 11 은 에칭에 의해 니켈층이 침식된 테스트 기재를 모식적으로 나타내는 단면도이다.
본 발명의 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하는 에칭액으로서, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하인 것을 특징으로 한다.
본 발명의 에칭액은 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재에 사용된다.
기재로는, 반도체용 기판 및 플랫 패널 디스플레이에 사용되는 전자 기판 등의 실리콘 기판 등의 표면에 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재 등을 들 수 있다.
또, 기재가 갖는 구리 및/또는 구리 합금은, 화학 기상 성장법 (CVD 법), 물리적 기상 성장법 (PVD 법), 원자층 퇴적법 (ALD 법), 도금법에 의해 실리콘 기판 등의 표면에 형성할 수 있다.
또, 니켈 및/또는 니켈 합금은, 화학 기상 성장법 (CVD 법), 물리적 기상 성장법 (PVD 법), 원자층 퇴적법 (ALD 법), 도금법에 의해 실리콘 기판 등의 표면에 형성할 수 있다.
본 발명의 에칭액 중에 구리 및/또는 구리 합금 등의 금속을 침지시키면, 산화 환원 반응이 발생하여, 구리 및/또는 구리 합금 등의 금속은 부식되게 된다.
본 발명의 에칭액에 관하여, 전해질 용액으로서 본 발명의 에칭액을 사용하고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하여 측정한 제 1 부식 전위의 상한값은, 0.5 V 이고, 바람직하게는 0.4 V 이고, 하한값은 0.1 V 이고, 바람직하게는 0.2 V 이고, 더욱 바람직하게는 0.3 V 이다.
제 1 부식 전위가 상기 범위이면, 구리 및/또는 구리 합금의 에칭 속도가 향상된다.
전해질 용액으로서 본 발명의 에칭액을 사용하고, 작용 전극으로서 구리를 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하여 측정한 제 2 부식 전위는, 제 1 부식 전위 이하인 것이 바람직하다.
또, 제 2 부식 전위는, 0.0 V 이상, 0.2 V 이하인 것이 바람직하다.
본 발명의 에칭액은, 산화제 (B) 를 함유하고, 산화제 (B) 의 함유량을 조정함으로써, 제 1 부식 전위와 제 2 부식 전위에 차를 발생시킬 (즉, 제 2 부식 전위를 제 1 부식 전위 이하로 할) 수 있다.
제 1 부식 전위와 제 2 부식 전위의 차로는, 제 1 부식 전위가 제 2 부식 전위보다 0.1 V 이상 높은 것이 바람직하고, 0.2 V 이상 높은 것이 보다 바람직하고, 0.3 V 이상 높은 것이 더욱 바람직하다.
또, 제 1 부식 전위와 제 2 부식 전위의 차가 0.5 V 를 초과하지 않는 것이 바람직하다.
제 1 부식 전위와 제 2 부식 전위의 차가 상기 범위이면, 본 발명의 에칭액을, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재에 사용하였을 때에, 구리 및/또는 구리 합금을 선택적으로 에칭할 수 있다.
본 발명의 에칭액은 유기산 (A) 를 함유한다.
본 발명의 에칭액에서는, 유기산 (A) 의 산해리 정수 (pKa) 는, -1.10 ∼ 2.60 이다.
구리 및/또는 구리 합금의 에칭 속도의 관점에서, 유기산 (A) 의 산해리 정수 (pKa) 는, -0.90 ∼ 2.40 인 것이 바람직하고, 더욱 바람직하게는 -0.80 ∼ 2.30 이다.
또한, 유기산 (A) 가, 다단계로 전리하는 경우, 본 명세서에 있어서의 「유기산의 산해리 정수 (pKa)」란, 유기산이 제 1 단계의 전리를 할 때의 산해리 정수를 의미한다.
유기산의 산해리 정수 (pKa) 의 값은 화학 편람 (2004년 2월 발행 화학 편람 기초편 개정 5판 p.332-343), EVANS pKa Table (http：//evans.rc.fas.harvard.edu/pdf/evans_pKa_table.pdf) 등에 기재되어 있고, 유기산 (A) 로는 상기의 산해리 정수를 갖는 이하에 예시하는 유기산을 사용할 수 있다.
본 발명의 에칭액에서는, 유기산 (A) 는, 구리 및/또는 구리 합금의 에칭 속도의 관점에서, 포스포노기, 포스페이트기, 술포기 및 카르복실기로 이루어지는 군에서 선택되는 기를 분자 내에 적어도 1 개 갖는 유기산 또는 그 염인 것이 바람직하다. 또, 유기산 (A) 는, 에칭액 중에서 유기산 (A) 로서 함유되어 있어도 되고, 그 염으로서 함유되어 있어도 된다.
포스포노기를 분자 내에 적어도 1 개 갖는 유기산 (A-1) 및 그 염으로는, 1-하이드록시에틸리덴-1,1-디포스폰산 및 그 염, 에틸렌디아민테트라(메틸렌포스폰산) 및 그 염, 니트릴로트리스메틸렌포스폰산 및 그 염, 메틸포스폰산 및 그 염, 에틸포스폰산 및 그 염, 프로필포스폰산 및 그 염, 1,4-부틸렌디포스폰산 및 그 염, 1,3-프로필렌디포스폰산 및 그 염, 이소프로필렌디포스폰산 및 그 염, 메틸렌디포스폰산 및 그 염 등을 들 수 있다.
포스페이트기를 분자 내에 적어도 1 개 갖는 유기산 (A-2) 및 그 염으로는, 인산메틸 및 그 염, 인산에틸 및 그 염, 인산프로필 및 그 염, 인산디메틸 및 그 염, 인산디프로필 및 그 염 등을 들 수 있다.
카르복실기를 분자 내에 적어도 1 개 갖는 유기산 (A-3) 및 그 염으로는, 말레산 및 그 염, 에틸렌디아민테트라아세트산 및 그 염, 디에틸렌트리아민펜타아세트산 및 그 염, 트리에틸렌테트라민헥사아세트산 및 그 염, 하이드록시에틸에틸렌디아민삼아세트산 및 그 염, 니트릴로삼아세트산 및 그 염, 1,3-프로판디아민테트라아세트산 및 그 염, 1,3-디아미노-2-하이드록시프로판테트라아세트산 및 그 염, 하이드록시에틸이미노이아세트산 및 그 염, 글리콜에테르디아민테트라아세트산 및 그 염, 디카르복시메틸글루타민산 및 그 염, 에틸렌디아민디숙신산 및 그 염 등을 들 수 있다.
카르복실기와 포스포노기를 함유하는 유기산 (A-4) 및 그 염으로는, 포스포노부탄트리카르복실산 및 그 염, 1-카르복시헵틸포스폰산 및 그 염 등을 들 수 있다.
술포기를 분자 내에 적어도 1 개 갖는 유기산 (A-5) 및 그 염으로는, 10-캄파술폰산 (CSA) 및 그 염 등을 들 수 있다.
이들 중, 구리 및/또는 구리 합금의 에칭 속도의 관점에서, 보다 바람직한 것은 포스포노기를 함유하는 유기산 (A-1) 및 그 염, 포스페이트기를 함유하는 유기산 (A-2) 및 그 염, 그리고, 카르복실기를 함유하는 유기산 (A-3) 및 그 염이고, 더욱 바람직하게는 포스포노기를 함유하는 유기산 (A-1) 및 그 염이다.
본 발명의 에칭액은, 유기산 (A) 을 1 종 또는 2 종 이상을 함유하고 있어도 된다.
본 발명의 에칭액을 사용하여 에칭하는 경우에 있어서의 유기산 (A) 의 함유량은, 구리 및/또는 구리 합금의 에칭 속도의 향상, 그리고, 니켈 및/또는 니켈 합금의 부식 억제의 관점에서, 사용시의 에칭액의 합계 중량에 기초하여, 바람직하게는 0.1 ∼ 50 중량％ 이고, 더욱 바람직하게는 0.5 ∼ 30 중량％ 이고, 특히 바람직하게는 1 ∼ 20 중량％ 이다.
본 발명의 에칭액에서는, 산화제 (B) 는, 과산화수소, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, 질산 및 그 염, 아질산 및 그 염, 차아염소산 및 그 염, 아염소산 및 그 염, 염소산 및 그 염, 과염소산 및 그 염, 과망간산 및 그 염, 과황산 및 그 염, 크롬산 및 그 염, 니크롬산 및 그 염, 과아세트산 및 그 염, 과탄산 및 그 염, 그리고, 과산화우레아 및 그 염으로 이루어지는 군에서 선택되는 적어도 1 종의 산화제인 것이 바람직하다.
이들 중에서는, 과산화수소가 보다 바람직하다. 과산화수소로는 과산화수소의 수용액을 사용할 수 있다.
과산화수소는, 구리의 에칭 속도를 높이고, 니켈의 에칭 속도를 억제할 수 있다.
본 명세서의 에칭액을 사용하여 에칭하는 경우에서는, 산화제 (B) 의 함유량은, 구리 및/또는 구리 합금의 에칭 속도의 향상, 그리고, 니켈 및/또는 니켈 합금의 부식 억제의 관점에서, 사용시의 에칭액의 합계 중량에 기초하여, 순분 환산으로 바람직하게는 0.5 ∼ 20 중량％ 이고, 더욱 바람직하게는 1 ∼ 10 중량％ 이고, 특히 바람직하게는 3 ∼ 6 중량％ 이다.
본 발명의 에칭액에 있어서, 유기산 (A) 와 산화제 (B) 의 중량비 (유기산 (A)/산화제 (B)) 는, 바람직하게는 0.05 ∼ 3.00 이고, 더욱 바람직하게는 0.30 ∼ 2.50, 특히 바람직하게는 0.50 ∼ 2.00 이다.
본 발명의 에칭액은, 방청성의 관점에서, 추가로 아민 화합물 (C) 를 함유해도 된다.
아민 화합물 (C) 로는, 사슬형 아민 (C-1), 질소 원자를 1 개 이상 함유하는 고리형 화합물 (C-2) 및 아민의 알킬렌옥사이드 부가물 (C-3) 으로 이루어지는 군에서 선택되는 1 종 이상의 아민 등을 들 수 있다.
사슬형 아민 (C-1) 은, 구체예로서, 펜타에틸렌헥사민, 헥사메틸렌디아민 및 트리에틸렌테트라민의 헥사에틸화물 등을 들 수 있다.
질소 원자를 1 개 이상 함유하는 고리형 화합물 (C-2) 는, 구체예로서, 시클로헥실아민, 2-메틸아닐린, 1-아미노나프탈렌, 벤조트리아졸 및 4-메틸벤조트리아졸, 이미다졸, 벤조이미다졸 및 2-메르캅토벤조이미다졸 등을 들 수 있다.
아민의 알킬렌옥사이드 부가물 (C-3) 은, 구체예로서, 시클로헥실아민의 프로필렌옥사이드 2 몰 부가물, 시클로헥실아민의 프로필렌옥사이드 10 몰 부가물, 아닐린의 프로필렌옥사이드 5 몰 부가물, 트리에탄올아민, 1,2-비스[디(하이드록시에틸)아미노]에탄, 라우릴아민의 EO 9 몰 부가물 및 시클로헥실아민의 에틸렌옥사이드 2 몰 부가물 등을 들 수 있다.
본 발명의 에칭액에 있어서의, 산화제 (B) 와 아민 화합물 (C) 의 중량비 (산화제 (B)/아민 화합물 (C)) 는, 구리 및/또는 구리 합금의 에칭 속도, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금의 에칭 속도비, 그리고, 거품 발생의 관점에서, 바람직하게는 0.1 ∼ 1000 이고, 보다 바람직하게는 1 ∼ 500 이고, 더욱 바람직하게는 3 ∼ 150 이다.
또한 본 발명의 에칭액을 사용하여 에칭하는 경우에 있어서의, 산화제 (B) 와 아민 화합물 (C) 의 함유량의 배합 범위는, 에칭 레이트, 그리고, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금의 에칭 속도비의 관점에서, 사용시의 에칭액의 합계 중량에 기초하여, 산화제 (B) 가 1 ∼ 10 중량％ 또한 아민 화합물 (C) 가 0.03 ∼ 1 중량％ 이고, 더욱 바람직하게는 산화제 (B) 가 3 ∼ 6 중량％ 또한 아민 화합물 (C) 가 0.05 ∼ 0.2 중량％ 이다.
본 발명의 에칭액은, 물을 추가로 함유하고 있어도 된다. 물로는, 증류수나 이온 교환수, 혹은 초순수와 같은 정화 처리가 실시된 물이 바람직하고, 반도체 제조에 사용되는 초순수를 사용하는 것이 특히 바람직하다. 물의 농도는 특별히 한정되지 않지만, 에칭액 중, 10 질량％ 이상인 것이 바람직하고, 20 질량％ 이상인 것이 보다 바람직하고, 30 질량％ 이상인 것이 특히 바람직하다.
본 발명의 에칭액은, 용제, 부식 방지제, 산화 방지제, pH 조정제 및 소포제로 이루어지는 군에서 선택되는 적어도 1 종 이상을 함유하고 있어도 된다.
용제로는, 비프로톤성 극성 유기 용매가 바람직하다.
비프로톤성 극성 유기 용매로는, 할로겐화 탄화수소 화합물, 에테르 화합물, 에스테르 화합물, 케톤 화합물, 니트릴 화합물, 아미드 화합물, 술폭사이드 화합물 등을 들 수 있다.
부식 방지제로는, 티올 화합물, 티아졸 화합물, 당 알코올류 등을 들 수 있다.
산화 방지제로는, 카테킨, 토코페롤, 카테콜, 메틸카테콜, 에틸카테콜, tert-부틸카테콜, 갈산, 갈산메틸, 갈산프로필 등의 페놀류, 3-하이드록시플라본, 아스코르브산 등을 들 수 있다.
pH 조정제로는, 염기성 화합물 등을 들 수 있다. 구체적으로는, 암모니아, 테트라알킬암모늄하이드록사이드, 함질소 복소 고리형 화합물 등을 들 수 있다.
소포제로는, 실리콘 소포제, 장사슬 알코올 소포제, 지방산 에스테르 소포제, 금속 비누 소포제, 에틸렌옥사이드프로필렌옥사이드 공중합체 등을 들 수 있다.
다음으로, 본 발명의 에칭액을 사용하여 전자 기판을 제조하는 본 발명의 전자 기판의 제조 방법을 설명한다.
본 발명의 전자 기판의 제조 방법은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 전자 기판의 제조 방법으로서, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에, 본 발명의 에칭액을 사용하여 상기 구리 및/또는 구리 합금을 에칭하는 에칭 공정을 포함한다.
본 발명의 전자 기판의 제조 방법의 에칭 공정에서는, 본 발명의 에칭액을 사용하므로, 구리 및/또는 구리 합금을 선택적으로 에칭할 수 있다.
또한, 본 명세서에 있어서, 「구리 및/또는 구리 합금을 선택적으로 에칭한다」란, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재로부터, 니켈 및/또는 니켈 합금의 기능이 저해되지 않도록 구리 및/또는 구리 합금을 에칭하는 것을 의미한다.
예를 들어, 에칭 공정 후의 니켈 및/또는 니켈 합금의 중량이, 에칭 공정 전의 니켈 및/또는 니켈 합금의 중량의 95.0 ％ 이상인 것이 바람직하다.
또, 본 발명의 전자 기판의 제조 방법은, 에칭 공정을 포함한다면, 본 발명의 효과를 저해하지 않는 한, 그 밖에 어떠한 공정을 포함하고 있어도 된다.
이하, 본 발명의 전자 기판의 제조 방법의 일례를, 도면을 사용하면서 설명한다.
본 발명의 전자 기판의 제조 방법은, (1) 기재 준비 공정, (2) 레지스트 수지 형성 공정, (3) 구리 도금층 형성 공정, (4) 니켈층 형성 공정, (5) 금층 형성 공정, (6) 레지스트 수지 제거 공정, (7) 에칭 공정 및 (8) 배리어 메탈층 제거 공정을 포함하고 있어도 된다.
(1) 기재 준비 공정
도 1(a) ∼ 도 1(c) 는 본 발명의 전자 기판의 제조 방법에 있어서의 기재 준비 공정의 일례를 모식적으로 나타내는 공정도이다.
먼저, 도 1(a) 에 나타내는 바와 같이, 평면부 (11) 를 갖는 실리콘 기판 (10) 을 준비한다.
다음으로, 도 1(b) 에 나타내는 바와 같이, 실리콘 기판 (10) 의 평면부 (11) 에 구멍을 뚫어, 바닥면 (12a) 및 측면 (12b) 으로 구성되는 구멍부 (12) 를 형성한다.
구멍부 (12) 를 형성하는 방법은, 특별히 한정되지 않고, 레이저 가공법, 드릴 가공법 등의 통상적인 방법을 채용할 수 있다.
다음으로, 도 1(c) 에 나타내는 바와 같이, 실리콘 기판 (10) 의 평면부 (11) 그리고 구멍부 (12) 의 바닥면 (12a) 및 측면 (12b) 에, 실리콘 산화층 (20) 을 형성하고, 그 위에, 티탄층 (30) 및 구리 시드층 (40) 을 순서대로 적층한다.
이로써, 구멍부 (12) 에는, 실리콘 산화층 (20), 티탄층 (30) 및 구리 시드층 (40) 이 순서대로 형성되고, 구리 시드층 (40) 을 바닥면 (2a) 및 측면 (2b) 으로 하는 오목부 (2) 가 형성되게 된다.
이와 같이 하여, 실리콘 산화층 (20), 티탄층 (30) 및 구리 시드층 (40) 이 형성되고, 또한, 오목부 (2) 가 형성된 기재 (1) 를 준비할 수 있다.
(2) 레지스트 수지 형성 공정
도 2 는 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
다음으로, 도 2 에 나타내는 바와 같이, 오목부 (2) 의 가장자리 (2c) 로부터 오목부 (2) 의 외측을 향하는 일정한 거리 (D1) 까지의 사이의 구리 시드층 (40) 의 표면이 노출되도록 구리 시드층 (40) 의 표면에 레지스트 수지 (50) 를 형성한다. 또한, 도 2 중, 구리 시드층 (40) 의 노출부를 부호 41 로 나타낸다.
(3) 구리 도금층 형성 공정
도 3 은 본 발명의 전자 기판의 제조 방법에 있어서의 구리 도금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
다음으로, 도 3 에 나타내는 바와 같이, 오목부 (2) 가 매립되고, 또한, 구리 시드층 (40) 의 노출부 (41) 을 덮도록 구리 도금을 실시하여, 구리 도금층 (60) 을 형성한다.
(4) 니켈층 형성 공정
도 4 는 본 발명의 전자 기판의 제조 방법에 있어서의 니켈층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
다음으로, 도 4 에 나타내는 바와 같이, 구리 도금층 (60) 의 표면에 니켈층 (70) 을 형성한다.
(5) 금층 형성 공정
도 5 는 본 발명의 전자 기판의 제조 방법에 있어서의 금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
다음으로, 도 5 에 나타내는 바와 같이, 니켈층 (70) 의 표면에 금층 (80) 을 형성한다.
(6) 레지스트 수지 제거 공정
도 6 은 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 제거 공정의 일례를 모식적으로 나타내는 공정도이다.
다음으로, 도 6 에 나타내는 바와 같이, 레지스트 수지 (50) 를 제거한다.
이로써, 구리 도금층 (60), 니켈층 (70) 및 금층 (80) 으로 이루어지는 범프 (90) 가 형성된다.
(7) 에칭 공정
도 7 은 본 발명의 전자 기판의 제조 방법에 있어서의 에칭 공정의 일례를 모식적으로 나타내는 공정도이다.
다음으로, 도 7 에 나타내는 바와 같이, 기재 (1) 에 본 발명의 에칭액을 작용시켜, 구리 시드층 (40) 을 에칭한다. 이로써, 티탄층 (30) 이 노출되게 된다.
본 공정에서 사용하는 에칭액의 온도는, 특별히 한정되지 않지만, 바람직하게는 10 ∼ 100 ℃ 의 범위이고, 더욱 바람직하게는 20 ℃ ∼ 80 ℃ 이다.
에칭액의 온도가 10 ℃ 이상이면 에칭 속도가 향상되는 점에서 바람직하고, 100 ℃ 이하의 온도이면 에칭 속도에 편차가 발생하지 않는 점에서 바람직하다.
또, 에칭에 필요로 하는 시간은 10 분 미만인 것이 바람직하다.
(8) 배리어 메탈층 제거 공정
도 8 은 본 발명의 전자 기판의 제조 방법에 있어서의 배리어 메탈층 제거 공정의 일례를 모식적으로 나타내는 공정도이다.
다음으로, 도 8 에 나타내는 바와 같이, 티탄층 (30) 을 제거한다.
이로써, 티탄층 (30), 구리 시드층 (40), 구리 도금층 (60), 니켈층 (70) 및 금층 (80) 으로 이루어지는 범프 (91) 를 형성할 수 있다.
또, 범프 (91) 가 형성된 기재 (1) 는, 전자 기판 (100) 이 된다.
실시예
이하, 실시예 및 비교예에 의해 본 발명을 더욱 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
＜실시예 1 ∼ 8 및 비교예 1 ∼ 4＞
표 1 에 기재한 종류의 유기산 (A), 산화제 (B), 아민 화합물 (C) 및 물을 폴리프로필렌제의 용기 중에서 혼합하여, 실시예 1 ∼ 8 및 비교예 1 ∼ 4 에 관련된 에칭액을 얻었다.
또한, 표 중의 기호는 이하의 화합물을 나타낸다. 또, 표 중 기재된 수치는 하기 화합물의 배합량이 아니고, 순분의 값 (중량부) 을 나타낸다.
(A-1-1)：메틸렌디포스폰산 (pKa = 1.3)
(A-1-2)：1-하이드록시에틸리덴-1,1-디포스폰산 (pKa = 1.56)
(A-2-1)：인산디메틸 (pKa = 1.29)
(A-3-1)：말레산 (pKa = 1.92)
(A-3-2)：트리에틸렌테트라민헥사아세트산 (pKa = 2.42)
(A-4-1)：포스포노부탄트리카르복실산 (pKa = 1.7)
(A-5-1)：10-캄파술폰산 (pKa = 1.2)
(A'-3-1)：시트르산 (pKa = 3.09)
(A'-5-1)：메탄술폰산 (pKa = -1.2)
(B-1)：과산화수소수
(B-2)：과망간산칼륨
(C-1-1)：트리에틸렌테트라민
(C-2-1)：시클로헥실아민
(C-2-2)：벤조트리아졸
(C-3-1)：시클로헥실아민의 프로필렌옥사이드 2 몰 부가물
Figure pct00001
성능 평가로서, 부식 전위의 측정, 구리 시드층의 에칭 시간, 구리 시드층의 에칭량 및 니켈층의 부식량을 이하의 방법으로 실시하였다.
＜부식 전위의 측정 방법＞
장치：VoltaLab PGP201 (Radiometer analytical 사 제조)
기판：구리 테스트 피스 또는 니켈 테스트 피스
측정 순서는 하기와 같이 하였다.
(1) 작용 전극 (Working electrode) 으로서 상기 테스트 피스를 클립한다.
(2) 참조 전극 (Reference electrode) 으로서 포화 KCl 용액으로 충전한 Ag/AgCl 참조 전극을 클립한다.
(3) 카운터 전극 (Counter electrode) 으로서 백금 대극 (對極) 을 클립한다.
(4) 측정 용액을 셀에 넣는다.
(5) 전위 측정을 개시한다.
· 측정 조건
측정 시간：3 분
(6) 측정 결과로부터 부식 전위를 판독한다.
＜구리 시드층의 에칭 시간의 평가＞
구리 시드층의 에칭 시간을, 이하의 조작 방법으로 구리 시드층의 광택이 소실될 때까지의 시간 (분) 으로 평가하였다.
(i) 상기 본 발명의 전자 기판의 제조 방법에서 설명한, (1) 기재 준비 공정, (2) 레지스트 수지 형성 공정, (3) 구리 도금층 형성 공정 및 (4) 니켈층 형성 공정을 순서대로 실시하고, (5) 금층 형성 공정을 실시하지 않고, (6) 레지스트 수지 제거 공정을 실시하여 테스트 기재를 제작하였다.
도 9 는 실시예의 테스트 기재의 단면을 모식적으로 나타내는 단면도이다.
도 9 에 나타내는 바와 같이, 테스트 기재 (105) 는, 범프 (190) 가 형성된 기재 (101) 로 이루어진다.
기재 (101) 는, 평면부 (111) 및 구멍부 (112) 를 갖는 실리콘 기재 (110), 실리콘 산화층 (120), 티탄층 (130) 및 구리 시드층 (140) 으로 구성되어 있고, 평면부 (111) 및 구멍부 (112) 에는, 실리콘 산화층 (120), 티탄층 (130) 및 구리 시드층 (140) 이 순서대로 형성되어 있다. 구멍부 (112) 의 내측에는, 구리 시드층 (140) 을 바닥면 (102a) 및 측면 (102b) 으로 하는 오목부 (102) 가 형성되어 있다.
또, 오목부 (102) 는, 구리 도금층 (160) 에 의해 매립되어 있다. 또한, 구리 도금층 (160) 은, 오목부 (102) 의 가장자리 (102c) 로부터 오목부 (102) 의 외측을 향하는 일정한 거리 (D2) 까지의 사이의 구리 시드층 (140) 의 표면 (141) 을 덮도록 기재 (101) 로부터 돌출되어 있다.
또, 구리 도금층 (160) 에는, 니켈층 (170) 이 적층되어 있다.
기재 (101) 로부터 돌출된 구리 도금층 (160) 및 니켈층 (170) 은, 범프 (190) 를 형성하고 있다.
테스트 기재 (105) 에서는, 구리 시드층 (140) 의 두께는 1 ㎛ 였다.
또, 범프 (190) 의 폭 (W1) 은 약 30 ㎛ 이고, 범프 (190) 의 높이 (H1) 는 약 30 ㎛ 였다.
또 니켈층 (170) 의 두께는, 약 20 ㎛ 였다.
(ii) 다음으로, 각 실시예 및 각 비교예에 관련된 에칭액을 폴리프로필렌제의 용기에 넣고, 이 중에 상기의 테스트 기재 (105) 를 침지시키고, 마그네틱 스터러로 교반하였다.
(iii) 교반하면서 액 중에 침지시킨 상태로 테스트 기재 (105) 의 표면을 육안으로 관찰하고, 구리 시드층 (140) 의 전체면의 구리의 광택이 소실되고, 티탄층 (130) 이 보이는 상태까지의 시간 (분) 을 측정하여 평가하였다. 평가 기준은 이하와 같다. 결과를 표 1 에 나타낸다.
◎：3 분 미만
○：3 분 이상 10 분 미만
×：10 분 이상
＜구리 시드층의 침식의 평가＞
도 10 은 에칭 후의 테스트 기재를 모식적으로 나타내는 단면도이다.
도 10 에 나타내는 바와 같이, 테스트 기재 (150) 의 구리 시드층 (140) 을 에칭할 때, 범프 (192) 를 구성하는 구리 시드층 (140) 까지 침식되어 공극 (145) 이 발생하는 경우가 있다. 이와 같은 공극 (145) 은 없는 편이 바람직하다. 즉, 에칭에 의해 범프 (192) 를 구성하는 구리 시드층 (140) 은 침식되지 않는 것이 바람직하다.
각 실시예 및 각 비교예에 관련된 에칭액을 사용하여 테스트 기재 (105) 를 에칭하였을 때의 공극 (145) 의 폭을, 이하의 조작 방법으로 측정하여 평가하였다.
(i) 상기 ＜구리 시드층의 에칭 시간의 평가＞ 에서 설명한 방법과 동일한 방법으로 테스트 기재 (105) 를 제작하였다.
(ii) 각 실시예 및 각 비교예에 관련된 에칭액을 폴리프로필렌 제의 용기에 넣고, 이 중에 테스트 기재 (105) 를 침지시키고, 마그네틱 스터러로 교반하였다.
(iii) 교반하면서 액 중에 침지시킨 상태로 테스트 기재 (105) 의 표면을 육안으로 관찰하고, 구리 시드층 (140) 의 전체면의 구리의 광택이 소실되어, 티탄층 (130) 이 보이는 상태까지의 시간의 2 배의 시간 액 중에 침지시키고, 그 후 테스트 기재 (105) 를 에칭액으로부터 꺼냈다.
(iv) 주사형 전자 현미경 (히타치 하이테크사 제조 S-4800) 으로, 침지 후의 테스트 기재 (105) 의 공극 (145) 의 폭, 즉, 구리 시드층 (140) 의 수평 방향의 침식의 폭 (도 10 중, 화살표로 나타내는 폭) 을 확인할 수 있는 측면의 사진 촬영을 하였다. 그리고, 사진 화상으로부터, 공극 (145) 의 수평 방향의 폭 (㎛) 을 측정하고 평가하였다.
평가 기준은 이하와 같다. 결과를 표 1 에 나타낸다.
◎：3 ㎛ 미만
○：3 ㎛ 이상 5 ㎛ 미만
×：5 ㎛ 이상
＜니켈층의 부식의 평가＞
도 11 은 에칭에 의해 니켈층이 침식된 테스트 기재를 모식적으로 나타내는 단면도이다.
도 11 에 나타내는 바와 같이, 테스트 기재 (150) 의 구리 시드층 (140) 을 에칭할 때, 니켈층 (170) 이 부식 (도 11 중, 파선 부분은, 부식된 니켈층을 나타낸다) 되는 경우가 있다.
그러나, 니켈층 (170) 은, 에칭에 의해 부식되지 않는 것이 바람직하다.
각 실시예 및 각 비교예에 관련된 에칭액을 사용하여 테스트 기재 (105) 를 에칭하였을 때의 니켈층의 부식량을, 이하의 조작 방법으로 측정하고, 평가하였다.
(1) 상기 ＜구리 시드층의 에칭 시간의 평가＞ 에서 설명한 방법과 동일한 방법으로 테스트 기재 (105) 를 제작하였다.
(2) 각 실시예 및 각 비교예에 관련된 에칭액을 폴리프로필렌제의 용기에 넣고, 이 중에 테스트 기재 (105) 를 침지시키고, 마그네틱 스터러로 교반하였다.
(3) 교반하면서 액 중에 침지시킨 상태로 테스트 기재 (105) 의 표면을 육안으로 관찰하고, 구리 시드층 (140) 의 전체면의 구리의 광택이 소실되어, 티탄층 (130) 이 보이는 상태까지의 시간의 2 배의 시간 액 중에 침지시키고, 그 후 테스트 기재 (105) 를 에칭액으로부터 꺼냈다.
(4) 주사형 전자 현미경 (히타치 하이테크놀로지사 제조 S-4800) 으로, 침지 전의 테스트 기재 (105) 와 침지 후의 테스트 기재 (105) 의 각각 니켈층 (170) 의 두께 방향의 부식의 정도와 그 깊이 (도 11 중, 화살표로 나타내는 폭) 를 확인할 수 있는 측면의 사진 촬영을 하였다. 그리고, 사진 화상으로부터, 침지 전의 테스트 기재 (105) 의 니켈층 (170) 의 두께 A1 (㎛) 과, 침지 후의 테스트 기재 (105) 의 니켈층 (170) 의 두께 A2 (㎛) 를 측정하였다.
(5) 니켈의 에칭량으로서, 하기 수식 (2) 로 산출되는 침지 전후의 테스트 기재의 니켈층의 두께의 변화 (차) ΔANi 를 산출하였다.
ΔANi (㎛) = (침지 전의 테스트 기재의 니켈층의 두께 A1) - (침지 후의 테스트 기재의 니켈층의 두께 A2) (2)
평가 기준은 이하와 같다. 결과를 표 1 에 나타낸다.
◎：0.1 ㎛ 미만
○：0.1 ㎛ 이상 0.5 ㎛ 미만
×：0.5 ㎛ 이상
표 1 에 나타내는 바와 같이, 실시예 1 ∼ 8 의 에칭액을 사용하면, 구리 시드층을 빠르게, 또한 충분한 양을 에칭할 수 있다. 또한, 니켈층의 실질적인 부식은 확인되지 않았다. 따라서, 선택적으로 구리 시드층을 에칭할 수 있었다.
산업상 이용가능성
본 발명의 에칭액은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에 대하여, 구리 및/또는 구리 합금의 에칭을 선택적으로 실시할 수 있다는 점에서 우수하기 때문에, 프린트 배선 기판, 플랫 패널 디스플레이, MEMS, 반도체 장치 등의 전자 기판 제조시의 공정용 약제로서 유용하다.
1 : 기재
2, 102 : 오목부
2a, 102a : 오목부의 바닥면
2b, 102b : 오목부의 측면
2c, 102c : 오목부의 가장자리
10, 110 : 실리콘 기판
12, 112 : 구멍부
12a, 112a : 구멍부의 바닥면
12b, 112b : 구멍부의 측면
20, 120 : 실리콘 산화층
30, 130 : 티탄층
40, 140 : 구리 시드층
41 : 구리 시드층의 노출부
50 : 레지스트 수지
60, 160 : 구리 도금층
70, 170 : 니켈층
80 : 금층
90, 91,190 : 범프
105 : 테스트 기재

Claims (8)

  1. 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재로부터, 상기 구리 및/또는 구리 합금을 에칭하는 에칭액으로서, 상기 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하고, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하인, 에칭액.
  2. 제 1 항에 있어서,
    작용 전극으로서 구리를 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 2 부식 전위가, 상기 제 1 부식 전위 이하인, 에칭액.
  3. 제 2 항에 있어서,
    상기 제 2 부식 전위는, 0.0 V 이상, 0.2 V 이하인, 에칭액.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 유기산 (A) 와 상기 산화제 (B) 의 중량비 (유기산 (A)/산화제 (B)) 가 0.05 ∼ 3.00 인, 에칭액.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    유기산 (A) 가, 포스포노기, 포스페이트기, 술포기 및 카르복실기로 이루어지는 군에서 선택되는 기를 분자 내에 적어도 1 개 갖는 유기산 또는 그 염인, 에칭액.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 산화제 (B) 는, 과산화수소, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, 질산 및 그 염, 아질산 및 그 염, 차아염소산 및 그 염, 아염소산 및 그 염, 염소산 및 그 염, 과염소산 및 그 염, 과망간산 및 그 염, 과황산 및 그 염, 크롬산 및 그 염, 니크롬산 및 그 염, 과아세트산 및 그 염, 과탄산 및 그 염, 그리고, 과산화우레아 및 그 염으로 이루어지는 군에서 선택되는 적어도 1 종의 산화제인, 에칭액.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    추가로 아민 화합물 (C) 를 함유하는, 에칭액.
  8. 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 전자 기판의 제조 방법으로서, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 에칭액을 사용하여 상기 구리 및/또는 구리 합금을 에칭하는 에칭 공정을 포함하는, 전자 기판의 제조 방법.
KR1020187028592A 2016-04-27 2017-04-20 에칭액 및 전자 기판의 제조 방법 KR101988817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-088689 2016-04-27
JP2016088689 2016-04-27
PCT/JP2017/015834 WO2017188108A1 (ja) 2016-04-27 2017-04-20 エッチング液及び電子基板の製造方法

Publications (2)

Publication Number Publication Date
KR20180128418A true KR20180128418A (ko) 2018-12-03
KR101988817B1 KR101988817B1 (ko) 2019-06-12

Family

ID=60160537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028592A KR101988817B1 (ko) 2016-04-27 2017-04-20 에칭액 및 전자 기판의 제조 방법

Country Status (5)

Country Link
JP (1) JP6818017B2 (ko)
KR (1) KR101988817B1 (ko)
CN (1) CN108699706B (ko)
TW (1) TWI724157B (ko)
WO (1) WO2017188108A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11230668B2 (en) 2018-03-26 2022-01-25 Mitsubishi Gas Chemical Company, Inc. Etchant
CN108803946A (zh) * 2018-09-07 2018-11-13 蓝思科技（长沙）有限公司 一种柔性窄边框触控感应器及其制备方法
JP6913142B2 (ja) * 2018-11-12 2021-08-04 三洋化成工業株式会社 銅又は銅合金用エッチング液及び電子基板の製造方法
TWI831869B (zh) 2018-11-20 2024-02-11 日商三菱瓦斯化學股份有限公司 用以選擇性蝕刻銅及銅合金之蝕刻液及使用此蝕刻液之半導體基板之製造方法
JP6485587B1 (ja) * 2018-12-25 2019-03-20 三菱瓦斯化学株式会社 エッチング液
CN109652805B (zh) * 2019-03-01 2020-10-30 厦门明巍物资回收有限公司 一种去除铜镍镀层的退镀液及其使用方法
JP2022521951A (ja) 2019-03-01 2022-04-13 ハウメット エアロスペース インコーポレイテッド ホスホネート官能化層を含む金属基板処理方法および物品
CN113956797A (zh) * 2021-10-15 2022-01-21 清华大学 无氧铜微结构功能表面射流抛光液及抛光方法
CN114428064B (zh) * 2021-12-31 2023-09-19 江苏和达电子科技有限公司 一种铜蚀刻液中硝酸根离子含量的检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286531A (ja) 1999-03-31 2000-10-13 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2005105410A (ja) * 2003-09-08 2005-04-21 Mitsubishi Chemicals Corp 銅エッチング液及びエッチング方法
JP2009505388A (ja) * 2005-08-12 2009-02-05 ビーエーエスエフ ソシエタス・ヨーロピア Ｃｕ層及びＣｕ／Ｎｉ層用の安定化されたエッチング溶液
WO2012125401A1 (en) 2011-03-11 2012-09-20 Fujifilm Electronic Materials U.S.A., Inc. Novel etching composition
WO2013005631A1 (ja) 2011-07-04 2013-01-10 三菱瓦斯化学株式会社 銅または銅を主成分とする化合物のエッチング液
KR20130137606A (ko) * 2010-08-16 2013-12-17 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 구리 또는 구리 합금용 에칭 용액
KR20140068255A (ko) * 2011-09-30 2014-06-05 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 구리 또는 구리 합금용 에칭액

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4478383B2 (ja) * 2002-11-26 2010-06-09 関東化学株式会社 銀を主成分とする金属薄膜のエッチング液組成物
JP2007005656A (ja) * 2005-06-24 2007-01-11 Mitsubishi Gas Chem Co Inc メタル材料用エッチング剤組成物及びそれを用いた半導体デバイスの製造方法
WO2011078335A1 (ja) * 2009-12-25 2011-06-30 三菱瓦斯化学株式会社 エッチング液及びこれを用いた半導体装置の製造方法
JP2015007271A (ja) * 2013-06-25 2015-01-15 メック株式会社 配線形成方法、及びこれに用いるエッチング液
JP2015151593A (ja) * 2014-02-17 2015-08-24 住友金属鉱山株式会社 金属層積層体用エッチング液

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286531A (ja) 1999-03-31 2000-10-13 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2005105410A (ja) * 2003-09-08 2005-04-21 Mitsubishi Chemicals Corp 銅エッチング液及びエッチング方法
JP2009505388A (ja) * 2005-08-12 2009-02-05 ビーエーエスエフ ソシエタス・ヨーロピア Ｃｕ層及びＣｕ／Ｎｉ層用の安定化されたエッチング溶液
KR20130137606A (ko) * 2010-08-16 2013-12-17 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 구리 또는 구리 합금용 에칭 용액
WO2012125401A1 (en) 2011-03-11 2012-09-20 Fujifilm Electronic Materials U.S.A., Inc. Novel etching composition
WO2013005631A1 (ja) 2011-07-04 2013-01-10 三菱瓦斯化学株式会社 銅または銅を主成分とする化合物のエッチング液
KR20140068255A (ko) * 2011-09-30 2014-06-05 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 구리 또는 구리 합금용 에칭액

Also Published As

Publication number Publication date
TWI724157B (zh) 2021-04-11
TW201807164A (zh) 2018-03-01
JPWO2017188108A1 (ja) 2019-02-28
CN108699706A (zh) 2018-10-23
WO2017188108A1 (ja) 2017-11-02
JP6818017B2 (ja) 2021-01-20
CN108699706B (zh) 2021-01-01
KR101988817B1 (ko) 2019-06-12

Similar Documents

Publication Publication Date Title
KR101988817B1 (ko) 에칭액 및 전자 기판의 제조 방법
KR101995090B1 (ko) 구리 또는 구리 합금용 에칭액
JP6337922B2 (ja) 銅層およびチタン層を含む多層薄膜をエッチングするためのエッチング液およびこれを用いたエッチング方法、並びに該エッチング方法を用いて得られた基板
KR101275757B1 (ko) 박리제 조성물
KR20120130097A (ko) 구리층 및 몰리브덴층을 포함하는 다층 박막용 에칭액
KR102207306B1 (ko) 에칭 후 잔류물을 제거하기 위한 세정 조성물
US20200392637A1 (en) Aqueous indium or indium alloy plating bath and process for deposition of indium or an indium alloy
Goswami et al. Study of pyrazole as copper corrosion inhibitor in Alkaline post chemical mechanical polishing cleaning solution
JP2023171815A (ja) 水性組成物及びこれを用いた洗浄方法
JP6285983B2 (ja) 銅または銅合金用エッチング液
JP6913142B2 (ja) 銅又は銅合金用エッチング液及び電子基板の製造方法
US6793738B2 (en) Method for processing acid treatment solution, solution processed thereby, and method for treating articles therewith
JP2014101560A (ja) 銅または銅合金用エッチング液
JP2005163108A (ja) エッチング剤及びこれを用いたエッチング方法
JP2006210857A (ja) 不純物除去用洗浄液組成物及びこれを用いた不純物除去方法
JP2007173601A (ja) 含リン洗浄剤組成物
JPH08311663A (ja) ニッケル被膜またはニッケル合金被膜の剥離液
WO2017167797A1 (en) Solution and method for etching titanium based materials
JP2014101561A (ja) 銅または銅合金用エッチング液
CN111902569B (zh) 蚀刻液
JP7367700B2 (ja) 銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法
Noh et al. Effect of Post-CMP Cleaning On Electrochemical Characteristics of Cu and Ti in Patterned Wafer

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant