KR20180116438A - 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법 - Google Patents

사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법 Download PDF

Info

Publication number
KR20180116438A
KR20180116438A KR1020187029161A KR20187029161A KR20180116438A KR 20180116438 A KR20180116438 A KR 20180116438A KR 1020187029161 A KR1020187029161 A KR 1020187029161A KR 20187029161 A KR20187029161 A KR 20187029161A KR 20180116438 A KR20180116438 A KR 20180116438A
Authority
KR
South Korea
Prior art keywords
template
patterned
layer
radiation
hardmask
Prior art date
Application number
KR1020187029161A
Other languages
English (en)
Other versions
KR102394042B1 (ko
Inventor
제이슨 케이. 스토워스
앤드류 그렌빌
Original Assignee
인프리아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인프리아 코포레이션 filed Critical 인프리아 코포레이션
Publication of KR20180116438A publication Critical patent/KR20180116438A/ko
Application granted granted Critical
Publication of KR102394042B1 publication Critical patent/KR102394042B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76Patterning of masks by imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0042Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • G03F7/32Liquid compositions therefor, e.g. developers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • G03F7/32Liquid compositions therefor, e.g. developers
    • G03F7/325Non-aqueous compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

높은 에칭 콘트라스트 물질은 주기적인 홀(periodic holes) 및 상기 홀 내의 충진재(filler)를 갖는 템플레이트 하드마스크(template hardmask)를 갖는 사전패터닝된 템플레이트 구조물(pre-patterned template structure)을 사용하기 위한 기초를 제공하는데, 상기 템플레이트 하드마스크는 상기 템플레이트 및 높은 에칭 콘트라스트 레지스트(etch contrast resist)에 의해 유도되는 고해상도 패턴을 신속하게 얻는 기초를 제공한다. 상기 사전패터닝된 템플레이트를 사용하여 방사선 리소그래피, 예를 들어, 극자외선(extreme UV, EUV) 방사선 리소그래피를 수행하는 방법을 설명한다. 또한, 상기 템플레이트를 형성하는 방법을 설명한다. 상기 템플레이트 형성을 위한 물질을 개시한다.

Description

사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
본원은 2016년 3월 11일에 출원된 미국 가특허출원번호 제62/306,979호(Stowers et al., "Pre-Patterning Lithography Templates, Processes Based on Radiation Patterning Using the Templates and Processes to Form the Templates")를 우선권주장하며, 상기 특허출원은 본원에 참조로 인용된다.
본 발명은 하드마스크 물질(hardmask material) 및 높은 에칭 콘트라스트 방사선 감응 레지스트(etch contrast radiation sensitive resist)를 이용한 리소그래피 패터닝 방법(lithographic patterning process)에 관한 것이다. 본 발명은 또한 공정 효율성을 통합하기에 유용한 사전패터닝된 리소그래피 템플레이트(pre-patterned lithography template)에 관한 것이다.
반도체 기반 장치 및 다른 전자 장치 또는 다른 복잡한 미세 구조물의 형성을 위해, 일반적으로 구조물(structure)을 통합하기 위해 재료들이 패턴화된다. 따라서, 구조물은 일반적으로 패턴이 다양한 재료로 형성되는 순차적인 증착 및 에칭 단계의 반복 프로세스를 통해 형성된다. 이러한 방식으로, 다수의 장치가 작은 면적으로 형성될 수 있다. 당업계의 일부 진보는 장치가 차지하는 공간(footprint)을 줄이는 것을 포함할 수 있으며, 이는 성능을 향상시키는데 바람직할 수 있다.
유기 조성물은 방사선 패터닝된 레지스트로서 사용될 수 있어서, 방사선 패턴이 이 패턴에 대응하는 유기 조성물의 화학적 구조를 변경시키는데 사용된다. 예를 들어, 반도체 웨이퍼의 패터닝 방법은 유기 방사선 감응재의 박막으로부터의 원하는 이미지의 리소그래피 전사를 수반할 수 있다. 레지스트의 패터닝은 일반적으로 잠상을 기록하기 위해, 예컨대 마스크를 통해 상기 레지스트를 선택된 에너지원에 노광시킨 다음 상기 레지스트의 선택된 영역을 현상 및 제거하는 것을 포함하는 여러 단계들을 포함한다. 포지티브 톤 레지스트의 경우, 노광된 영역은 이러한 영역이 선택적으로 제거가능하도록 변형되는 반면, 네거티브 톤 레지스트의 경우에는 노광되지 않은 영역이 보다 용이하게 제거될 수 있다.
일반적으로, 레지스트의 선택적으로 민감한 부분을 제거하기 위해 방사선, 반응성 가스 또는 액체 용액으로 패턴을 현상할 수 있는 반면, 레지스트의 다른 부분은 보호 내에칭층(protective etch-resistant layer)으로서 작용할 수 있다. 액체 현상제는 잠상을 현상하는데 특히 효과적일 수 있다. 기판은 보호 레지스트층의 나머지 영역의 윈도우 또는 갭을 통해 선택적으로 에칭될 수 있다. 대안적으로, 원하는 재료가 보호 레지스트층의 나머지 영역에서 현상된 윈도우 또는 갭을 통해 하부 기판의 노출된 영역으로 증착될 수 있다. 궁극적으로, 보호 레지스트층이 제거된다. 상기 공정을 반복하여 패터닝된 물질의 추가 층을 형성할 수 있다. 기능성 무기 물질은 화학적 기상 증착(CVD), 물리적 기상 증착 또는 다른 바람직한 방법으로 증착될 수 있다. 도전 재료의 증착 또는 도펀트의 주입과 같은 추가적인 처리 단계가 사용될 수 있다. 마이크로 및 나노 가공 분야에서 집적 회로의 피쳐(feature) 크기는 매우 작아 높은 집적 밀도를 달성하고 회로 기능을 향상시킨다.
제1 양태에서, 본 발명은 기판 상에 피쳐를 패터닝하는 방법에 관한 것으로, 상기 방법은 노광 단계, 현상 단계 및 에칭 단계를 포함한다. 노광 단계 동안, 구조물은 선택적으로 패터닝되는 방사선에 노광된다. 일반적으로, 상기 구조물은 사전패터닝된 템플레이트 구조물(pre-patterned template structure) 상의 방사선 감응층을 포함하는데, 상기 사전패터닝된 템플레이트 구조물은 상기 기판 표면을 코팅하는 버퍼 하드마스크층(buffer hardmask layer) 상의 템플레이트 하드마스크 물질(template hardmask material)을 관통해 주기적으로 패터닝된 갭(gap) 내에 충전재(fill material)를 포함한다. 일부 양태에서, 상기 구조물은 기판, 상기 기판 표면 상의 약 2nm 내지 약 250nm의 평균 두께를 갖는 버퍼 하드마스크층, 상기 기판 반대편의 버퍼 하드마스크층 상의 템플레이트 하드마스크 물질(이를 통해 주기적으로 패터닝된 갭이 존재), 상기 템플레이트 물질의 주기적 패턴에 의해 형성된 갭을 채우는 충전재 및 방사선 감응성 레지스트층을 포함한다. 방사선 감응층은 선택적으로 패터닝되는 방사선에 노광시켜 잠상을 갖는 노광된 방사선 감응층을 형성한다. 노광된 방사선 감응층은 현상하여 잠상을 기초로 패턴닝된 층을 갖는 패턴닝된 구조물을 형성한다. 패터닝된 구조물은 에칭하여 패터닝된 층을 관통해 홀(holes)과 충진재의 중첩(overlap)으로 인해 에칭 공정에 민감한 충전재를 선택적으로 제거할 수 있다.
추가 양태에서, 본 발명은 기판, 상기 기판 표면 상의 약 2nm 내지 약 250nm의 평균 두께를 갖는 버퍼 하드마스크층, 상기 기판 반대편의 버퍼 하드마스크층 상의 템플레이트 하드마스크 물질(이를 통해 주기적으로 패터닝된 갭이 존재), 상기 템플레이트 물질의 주기적 패턴에 의해 형성된 충전재가 채워지는 갭 및 감광성 무기 옥소/하이드록소계 조성물층을 포함하는 패터닝된 템플레이트에 관한 것이다. 상기 버퍼 하드마스크층은 기판과 구별되는 무기 물질을 포함할 수 있으며, 상기 템플레이트 하드마스크 물질은 버퍼 하드마스크 물질과 구별되는 물질을 포함할 수 있고, 상기 충전재는 상기 템플레이트 하드마스크 물질과 구별되는 것일 수 있다. 일부 양태에서, 상기 버퍼 하드마스크는 질화티탄(titanium nitride), 질화탄탈(tantalum nitride), 질화규소(silicon nitride) 또는 산화규소(silicon oxide)를 포함한다.
다른 양태에서, 본 발명은 패터닝된 템플레이트의 형성방법에 관한 것으로, 상기 방법은 노광, 현상, 에칭 및 증착 단계를 포함한다. 노광 단계에서, 계층화된 적층체(compositionally layered stack) 표면 상의 방사선 감응층을 주기적 방사선 패턴에 노광시키고, 상기 계층화된 적층체는 표면을 갖는 기판, 상기 기판 표면 상의 버퍼 하드마스크층, 및 상기 기판 반대편의 버퍼 하드마스크층 상의 템플레이트 하드마스크 물질층을 포함한다. 방사선 감응 조성물, 버퍼 하드마스크층 및 템플레이트 하드마스크 물질은 차등 에칭 특성을 가질 수 있다. 일부 양태에서, 버퍼 하드마스크층은 약 2nm 내지 약 250nm의 평균 두께를 가질 수 있다. 방사선 감응 조성물은 노광 후 현상하여 패터닝된 노광 구조물을 형성할 수 있다. 패터닝된 노광 구조물은 에칭하여 템플레이트 하드마스크 물질을 관통하는 홀을 갖는 주기적으로 패터닝된 템플레이트 물질을 형성할 수 있고, 충전재는 패터닝된 템플레이트 물질을 관통해 홀 내에 증착될 수 있으며, 여기서 충전재는 버퍼 하드마스크층 및 템플레이트 하드마스크 물질에 대한 차등 에칭 특성을 갖는다.
본 발명에 따른 사전패터닝된 템플레이트 구조물(pre-patterned template structure)은 주기적인 홀(periodic holes) 및 상기 홀 내의 충진재(filler)를 갖는 템플레이트 하드마스크(template hardmask)를 갖는데, 상기 템플레이트 하드마스크는 고해상도 패턴을 신속하게 얻는 기초를 제공한다.
도 1은 하드마스크를 관통하는 주기적인 홀 및 상기 홀 내의 충전재를 갖는 패터닝된 템플레이트 구조물의 단면도이다.
도 2는 패터닝된 하드마스크층의 상부 표면으로부터 임의의 충전재를 제거하기 위해 구조물이 평탄화된 도 1의 패터닝된 템플레이트 구조물의 단면도이다.
도 3은 도 2의 패턴닝된 템플레이트 구조물의 평면도이다.
도 4는 버퍼 하드마스크층을 갖는 기판의 단면도이다.
도 5는 버퍼 하드마스크층 위에 템플레이트 하드마스크층을 갖는 도 4의 구조물의 단면도이다.
도 6은 템플레이트 하드마스크층 위에 방사선 레지스트층을 갖는 도 5의 구조물의 단면도이다.
도 7은 적절한 방사선에 대한 노광을 통해 방사선 레지스트층 상에 잠상이 형성된 도 6의 구조물의 단면도이다.
도 8은 패터닝된 레지스트 및 패터닝된 하드마스크층을 관통해 연장되는 홀을 갖는 패터닝된 하드마스크층을 형성하기 위해 패터닝된 레지스트에서 템플레이트 하드마스크층까지 잠상 및 패턴 전사의 일부를 제거하기 위한 현상 후의 도 7의 구조물의 단면도이다.
도 9는 잔류 방사선 레지스트 제거 후의 도 8의 구조물의 평면도이다.
도 10은 도 9의 구조물의 단면도이다.
도 11은 주기적 스트라이프(stripe)를 형성하는 방사선 레지스트 내의 잠상을 갖는 도 6의 구조와 유사한 구조물의 평면도이다.
도 12는 도 11의 12-12 선을 따라 취한 도 11의 구조물의 단면도이다.
도 13은 직사각형의 주기적 스트라이프 잠상을 갖는 레지스트 상부층을 갖는 초기층의 상부에 방사선 레지스트의 추가층을 갖는 도 11의 구조물의 평면도이다.
도 14는 도 13의 14-14 선을 따라 취한 도 13의 구조물의 단면도이다.
도 15는 도 13의 15-15 선을 따라 취한 도 13의 구조물의 단면도이다.
도 16은 적층된 잠상의 현상 후의 도 13의 구조물의 평면도이다.
도 17은 도 16의 17-17 선을 따라 취한 도 16의 구조물의 단면도이다.
도 18은 도 16의 18-18 선을 따라 취한 도 16의 구조물의 단면도이다.
도 19는 패터닝된 하드마스크를 형성하기 위해 레지스트 구조물의 패턴을 템플레이트 하드마스크에 전사하기 위한 에칭 후의 도 13의 구조물의 단면도이다.
도 20은 잔류 레지스트 제거 후의 도 19의 구조물의 평면도이다.
도 21은 도 20의 21-21 선을 따라 취한 도 20의 구조물의 단면도이다.
도 22는 상부 표면 상에 방사선 레지스트층을 갖는 템플레이트의 단면도이다.
도 23은 방사선 레지스트층이 노광 및 현상되어 패터닝된 레지스트층을 형성한 도 22의 템플레이트의 단면도이다.
도 24는 패터닝 후의 포지티브 톤 방사선 레지스트를 갖는 템플레이트의 평면도이다.
도 25는 패터닝 후의 네가티브 톤 방사선 레지스트를 갖는 템플레이트의 평면도이다.
도 26은 아임계로(sub-critically) 노출된 충전재 및 초임계로(super-critically) 노출된 충전재를 예시하는 저해상도의 패터닝된 방사선 레지스트를 갖는 템플레이트의 단면도이다.
도 27은 에칭 후의 도 26의 구조물의 단면도이다.
도 28은 잔류 방사선 레지스트 제거 후의 도 27의 에칭된 구조물의 단면도이다.
도 29는 패터닝된 하드마스크로부터 버퍼 하드마스크로 노광된 패턴을 전사하기 위한 버퍼 하드마스크의 에칭 후의 도 28의 세정된 구조물의 단면도이다.
도 30은 패터닝된 버퍼 하드마스크를 갖는 도 29의 구조물의 상기 패터닝된 하드마스크가 제거된 후의 단면도이다.
높은 에칭 콘트라스트 물질은 충전재로 채워지는 주기적 갭을 갖는 템플레이트 하드마스크를 갖는 사전패터닝된 템플레이트 구조물을 사용하기 위한 기초를 제공하며, 상기 템플레이트, 및 방사선 감응성 금속 옥소/하이드록소계 레지스트와 같은 높은 에칭 콘트라스트 레지스트에 의해 유도되는 고해상도 패턴을 신속하게 얻는 기초를 제공한다. 패터닝 기술은, 주기적 피쳐 및 높은 에칭 콘트라스트 물질을 갖는 템플레이트의 사용을 통해, 템플레이트 해상도에 기초하여 생성된 패턴 충실도의 효과적인 개선으로 패터닝을 수행하는데 사용될 수 있다. 패터닝 공정은 단계들로 분해될 수 있어서, 고충실도의 주기적인 템플레이트 패턴이 형성되고, 개별 피쳐들이 연속적으로 선택된다. 결과적으로, 템플레이트는 패턴의 수정(rectification)을 제공할 수 있다. 일부 양태에서, 템플레이트는 최종적으로 패터닝되는 무기 기판 상에 하드마스크 버퍼층을 포함할 수 있으며, 상기 하드마스크 버퍼층은 다른 물질들과의 높은 콘트라스트 에칭을 더 제공한다. 물리적으로 견고한 높은 콘트라스트 레지스트가 또한, 하기에서 상세히 설명되는 바와 같이, 홀 형성을 이끌기 위한 크로스해칭(crosshatched) 패턴의 형성을 통해 템플레이트의 제조에 효과적인 방법을 제공할 수 있다. 이러한 공정은 고해상도, 고충실도 기능을 얻으면서 효율성을 향상시키기 위해 기존의 제조 시설에 효과적으로 통합될 수 있다.
전체 처리는 템플레이트 형성 및 템플레이트 구조물에 기초한 선택적 패터닝의 수행을 포함한다. 본원에서의 패터닝 방법은 템플레이트의 형성을 위한 그리드(grid)를 따라 주기적 패턴을 형성하는 의미로 일반적으로 수행되는 초기 패터닝에 기초한다. 특히, 이미징의 일반적인 원리로서, 매우 주기적인 패턴은 무작위 구조보다 작은 피치(pitch)에서 보다 충실하게 형성될 수 있다. 결과적으로, 임의의 리소그래피 노광 도구(tool)는 고도의 주기적 패턴을 인쇄함으로써 보다 높은 품질의 피쳐를 생성하면서 그 해상도 한계에 가깝게 작동될 수 있다. 이는 이미징 시스템이 무작위 패턴을 생성하는 데 필요한 광범위한 공간 주파수(spatial frequency)에 대해 균형을 이루기 보다는 하나의 공간 주파수만 인쇄하도록 조정되기 때문에 가능하다. 대안적으로, 자기 정렬형 더블 패터닝(self-aligned double patterning, SADP) 또는 자기 정렬형 쿼드 패터닝(self-aligned quad patterning, SAQP)과 같은 공정 기반 기술을 사용하여 완화된 피치의 양호하게 형성된 주기적 구조를 효과적으로 피치-증배(pitch-multiply)시킬 수 있다. 이러한 기술은 고품질의 주기적 구조물을 생성하는 데 적용되지만 무작위 패턴에 적합하지 않다. 그러나, 고충실도 템플레이트를 먼저 생성함으로써, 상기 템플레이트는 주기적 그리드의 비주기적(랜덤) 부분의 선택적인 패터닝을 이끌어 상기 그리드의 원하는 부분을 선택할 수 있다. 이것은 템플레이트에 의해 표시된 그리드 포인트의 선택에 기반한 고해상도 패턴을 가능케 한다. 템플레이트 구조물의 고해상도 패터닝의 수행 능력은 템플레이트를 구성하는 복수의 재료에 대해 차등 에칭을 제공하며 또한 레지스트들 사이에 높은 콘트라스트 차등 에칭을 갖는 방사선 감응 레지스트의 이용가능성으로 인해 가능하다. 따라서, 처리의 특정 지점에서 동시에 노출될 수 있는 세 가지 물질이 모두 높은 콘트라스트로 차동 에칭될 수 있다. 적합한 물질은 아래에 자세히 설명되어 있다. 템플레이트용 고해상도 홀의 형성을 위해, 일부 양태는 유사하게 높은 콘트라스트 차등 에칭을 포함한다.
템플레이트는 하드마스크를 관통하는 홀을 갖는 하드마스크로 형성된 상대적으로 높은 해상도의 주기적 그리드를 포함할 수 있다. 패터닝된 하드마스크의 홀은 일반적으로 방사선 레지스트 및 하부 하드마스크층 뿐만 아니라 패터닝된 하드마스크 물질에 비해 높은 콘트라스트 차등 에칭을 제공하는 충전재로 채워진다. 하부 하드마스크층은 버퍼 하드마스크층으로 지칭할 수 있고, 이 층은 하부 기판 표면 위에 버퍼층을 제공한다. 따라서, 템플레이트는 상부 하드마스크가 패터닝되고 하부 하드마스크가 패터닝되지 않는 두 가지의 하드마스크 피쳐를 포함한다. 패터닝된 하드마스크를 관통하는 홀에 대응하는 주기적 그리드는 고해상도로 제공될 수 있으므로, 후속하는 특정 패터닝은 주기적 그리드의 고해상도를 이용할 수 있다. 충전재는 생성된 홀에 증착될 수 있고, 일부 양태에서는 평탄화되어 비교적 평평한 템플레이트 구조물을 형성할 수 있다. 특히, 패터닝된 하드마스크/충전재 구조는 일반적으로 기판 상의 버퍼 하드마스크층 상에 위치하며, 이전 처리에서 이미 패터닝되어 있거나 그렇지 않을 수 있다. 버퍼 하드마스크는 충전재의 에칭 동안 기판의 부주의한 에칭을 방지한다. 일부 양태에서, 충전재를 위한 고해상도 패터닝된 홀을 형성하는 것은 서로에 대해 높은 에칭 콘트라스트를 갖는 방사선 레지스트를 비롯한 세 가지 재료의 사용을 포함한다.
템플레이트 구조물의 형성 후에, 템플레이트를 저해상도 패터닝 공정을 사용하여 템플레이트의 주기적 그리드에 기초한 선택적인 패터닝을 위해 사용할 수 있다. 높은 에칭 콘트라스트 방사선 감응 레지스트는 템플레이트 상에 코팅되어 패터닝될 수 있다. 패터닝된 방사선 레지스트는 템플레이트의 규칙적인 패턴을 덮어씌우는(overlay) 선택된 패터닝에 따라 템플레이트로부터 충전재의 에칭을 가능하게 한다. 높은 에칭 콘트라스트로 인해, 방사선 레지스트는 템플레이트 패턴의 요소들(elements)의 선택을 가능d하게 하면서 템플레이트 구조물보다 낮은 해상도로 패터닝될 수 있다. 따라서, 템플레이트 구조물의 분해가 보다 낮은 방사선량 및 일반적으로 더 빠른 처리 속도로 수행될 수 있는, 보다 낮은 해상도를 사용하는 선택적 패터닝 단계를 수행하면서 추가 처리를 위해 계속될 수 있다.
방사선에 기초한 리소그래피를 사용하는 고급 재료의 처리는 하나 또는 다수의 패터닝 단계를 수반할 수 있다. 복잡한 고체 회로(solid state circuit)를 형성하기 위해, 일반적으로 다층의 패터닝된 구조물들이 조립된다. 본 발명의 처리 방법은 단일 패터닝 단계 또는 패터닝된 구조물의 다중층을 포함하는 보다 복잡한 패터닝 내의 하나 이상의 패터닝 단계에 유용할 수 있다. 보다 진보된 방사선에 기초한 패터닝은 더 높은 해상도를 위해 보다 낮은 파장을 이용하는 극자외선(EUV) 또는 전자 빔 방사선과 같은 고에너지로의 방사선의 연장을 수반한다. 그러나, 이러한 보다 높은 에너지 방사선으로 처리하는 것은 현재 보다 낮은 에너지의 UV 광으로 패턴을 형성하는 처리에 비해 더 긴 처리 시간 및 더 높은 자본 비용을 포함한다. UV 광 처리로부터 패턴을 증폭시켜 해상도 또는 피치를 감소시키는 기술이 개발되어 보다 높은 에너지 패터닝 결과에 대략 근사한 결과를 얻었다. 본 명세서에 기술된 처리 방법은 바람직한 수준의 해상도를 얻으면서도 보다 낮은 패터닝 에너지에서 수행되거나 수행되지 않을 수 있는 리소그래피 처리를 위한 추가적인 효율성을 도입할 수 있다.
방사선 감응 리간드를 사용하여 레지스트의 안정성 및 가공성을 제어하는 금속 산화물 화학(금속 옥소/하이드록소 조성물)에 기초하여 새로운 종류의 방사선에 기초한 레지스트가 개발되었다. 새로운 방사선에 기초한 레지스트의 제1 세트는 방사선 감응 안정화 리간드로서 퍼옥소 리간드를 사용한다. 퍼옥소계 금속 옥소-하이드록소 화합물은, 예를 들어, 본원에 참조로 인용된 미국 특허 제9,176,377 B2호(Stowers et al., "Patterned Inorganic Layers, Radiation Based Patterning Compositions and Corresponding Methods")에 개시되어 있다. 관련 레지스트 화합물은 본원에 참조로 인용된 공개된 미국 특허출원 제2013/0224652 A1호(Bass et al., "Metal Peroxo Compounds With Organic Co-ligands for Electron Beam, Deep UV and Extreme UV Photoresist Applications")에 개시되어 있다. 유효한 유형의 레지스트는 본원에 참조로 인용된 공개된 미국 특허출원 제2015/0056542 A1호(Meyers et al., "Organometallic Solution Based High Resolution Patterning Compositions")에 기재된 바와 같이 알킬 리간드를 갖는 것으로 개발되었다. 이들 금속 옥소/하이드록소계 레지스트가 특히 바람직한 반면, 일부 다른 고성능 레지스트가 일부 양태에서 적합할 수 있다. 구체적으로, 다른 관심 대상의 레지스트는 템플레이트, 충전재 및 버퍼 하드마스크에 대한 높은 에칭 선택도를 갖는 레지스트를 포함한다. 이들은 금속 산화물 나노입자 레지스트(예컨대, 본원에 참조로 인용된 "Jiang, Jing; Chakrabarty, Souvik; Yu, Mufei; et al., Metal Oxide Nanoparticle Photoresists for EUV Patterning, Journal Of Photopolymer Science And Technology 27(5)"), 또는 기타 금속 함유 레지스트(본원에 참조로 인용된 "A Platinum-Fullerene Complex for Patterning Metal Containing Nanostructures, D.X. Yang, A. Frommhold, D.S. He, Z.Y. Li, R.E. Palmer, M.A. Lebedeva, T.W. Chamberlain, A.N. Khlobystov, A.P.G. Robinson, Proc SPIE Advanced Lithography, 2014")와 같은 레지스트를 포함할 수 있다. 다른 레지스트는 공개된 미국 특허출원 제2009/0155546 A1(Yamashita et al., "Film-Forming Composition, Method for Pattern Formation, and Three-Dimensional Mold") 및 미국 특허 제6,566,276호(Maloney et al., "Method of Making Electronic Materials")에 개시되어 있고, 이들 문헌은 본원에 참조로 인용된다.
상기 템플레이트는 패터닝되어 제품 구성요소에 통합되는 궁극의 재료에 대응하는 기판을 포함한다. 적합한 기판은 하나 또는 복수의 층을 포함할 수 있으며, 예를 들어, 실리콘 웨이퍼 및/또는 별도로 패턴화될 수도 있고 그렇지 않을 수도 있는 다른 무기 물질을 포함할 수 있다. 그러나, 일반적으로 임의의 적합한 물질이 가공 조건에 내성이 있는 패턴화될 수 있는 기판을 제공할 수 있다. 물론 실리콘 웨이퍼는 전자 장치 및 기타 반도체 응용 분야에 널리 사용되고 있다. 본원에 설명 된 패터닝 공정은 복수의 기능층을 갖는 집적 회로 구성 요소로서 사용되는 패터닝 된 물질과 같은 보다 정교한 구조물 형성의 일부로서 이미 패터닝된 구조물에 대해 수행될 수 있다. 유사하게, 제품 형성 공정은 본원에 기술된 개선된 패터닝 방법의 반복된 사용을 수반할 수 있는데, 이러한 방법은 이의 실행(implementation) 사이에 구별되는 패터닝 단계를 가질 수도 있고 가지지 않을 수도 있다. 다시 말해, 템플레이트 방법을 사용한 패터닝 공정을 완료한 후에, 그 절차는 동일하거나 상이한 주기적 스케일로 새로운 템플레이트 구조물의 형성과 함께 즉시 또는 후속적으로 반복될 수 있고, 선택적 패터닝 공정은 이후 도입된 템플레이트 패턴을 기초로 수행된다.
템플레이트의 주기적 그리드는 템플레이트를 사용하여 주기적 그리드의 선택된 부분을 기초로 후속 패터닝에 대한 지침을 제공한다. 따라서, 템플레이트 구조물은 주기적 그리드의 일부로서 기판에 전달하기 위한 선택가능한 패턴을 제공한다. 선택적 패터닝을 수행하기 위해, 방사선 레지스트층은 일반적으로 방사선 패터닝을 제공하기 위해 템플레이트의 상부를 따라 배치된다. 방사선 레지스트 물질은 패터닝된 하드마스크 물질 및 템플레이트의 충전재 모두에 대해 차등 에칭 능력을 가져야 한다. 그 다음, 방사선 레지스트는 조사에 의해 선택된 패턴을 따라 패터닝되어 잠상을 형성하고 임의의 중간 및 사후 현상 처리 단계와 함께 잠상의 현상, 즉 조사 패턴 또는 그 네거티브를 따른 물질의 제거가 이루어질 수 있다. 방사선 레지스트가 물리적으로 패터닝되면, 패터닝된 레지스트층을 갖는 구조물은 레지스트 패턴과 하부의 충전재 패턴의 중첩 지점에서 에칭될 수 있다. 템플레이트가 궁극적으로 패터닝 공정을 제어하기 때문에, 궁극적인 해상도 및 피치에 영향을 주지 않으면서 보다 낮은 해상도에서 레지스트의 패터닝을 수행할 수 있다. 상기 처리의이 단계에서 패터닝된 레지스트는 패턴에서 선택된 충전재의 충분한 노출을 제공하여 선택된 충전재의 에칭을 허용한다. 차등 에칭 특성으로 인해 에칭이 효과적으로 비교적 적극적으로 수행될 수 있기 때문에, 충전재는 레지스트 패턴과 사전패터닝된 하드마스크의 중첩에 의해 제한되는 것 뿐만 아니라 레지스트의 패턴을 넘어서 에칭될 수 있는데, 이는 충전재가 패터닝된 하드마스크와 레지스트 모두에 대해 차등 에칭되기 때문이다. 이러한 방식으로, 템플레이트의 고해상도는 원한다면 레지스트의 저해상도 패터닝에서 이용될 수 있다. 또한, 선택된 패터닝은 사전패터닝된 템플레이트의 고해상도를 여전히 이용하면서 보다 낮은 에너지량을 사용하여 보다 신속하게 수행될 수 있다.
템플레이트 구조물 및 형성
템플레이트는 적어도 일부가 최종 생성물에 혼입될 수 있는 기판 뿐만 아니라 상기 기판 상에 사전패터닝된 구조물 형태의 패터닝 보조재를 제공한다. 하드마스크층은 사전패터닝된 구조물과 기판 사이에 버퍼를 제공하여, 다음 섹션에서 설명되는 바와 같이, 사전패터닝된 구조물의 고해상도 패터닝의 유지를 용이하게 하고, 예비 처리 단계로부터 기판을 보호한다. 사전패터닝된 구조물은 고해상도로 패턴을 형성하는 것을 용이하게 할 뿐만 아니라 후속 처리를 위한 바람직한 패터닝 유연성을 제공할 수 있는 주기적 그리드 상에 배치된다. 템플레이트 구조물은 선택된 기판 상에 어셈블링될 수 있다. 특히, 기판의 임의의 예비 제조 후에, 버퍼 하드마스크층은 기판 위에 배치될 수 있다. 그 다음, 사전패터닝을 위한 템플레이트 하드마스크층은 버퍼 하드마스크를 통해 상기 구조물 상에 배치될 수 있다. 그 다음, 방사선 감응 포토레지스트가 템플레이트 하드마스크 상에 증착될 수 있고, 이어서 상기 포토레지스트의 후속 패터닝이 수행되어 주기적 그리드를 따라 템플레이트 하드마스크층의 에칭을 이끌 수 있다. 주기적 홀을 제공하기 위한 몇 가지 절차를 기술하며, 특히 고품질의 미세한 홀 형상 패턴을 얻기 위한 효율적인 처리 방법은 크로스해치 레지스트 패턴의 형성을 수반한다. 크로스해치 레지스트 패턴은 패터닝 공정에 특히 안정한 금속 옥소/하이드록소계 레지스트 조성물의 사용을 통해 효율적으로 형성될 수 있다. 크로스해치 레지스트 패턴은 바람직한 작은 피치 및 양호한 에지 평활도(edge smoothness)를 가질 수 있는 홀의 형성을 이끈다. 크로스해치 패턴을 갖는 이러한 패터닝이 바람직한 결과를 제공할 수 있지만, 대안적인 방법 또한 고려된다. 사전패터닝 단계는 일반적으로 템플레이트 하드마스크층을 패터닝된 하드마스크층으로 변형시키는 동안 버퍼 하드마스크를 실질적으로 손상시키지 않고 남긴다. 그 다음 충전재는 사전패터닝된 하드마스크를 통해 홀 또는 갭에 배치되어 손상되지 않은 템플레이트 구조물을 형성할 수 있다. 연마 또는 다른 수단을 사용하여 패터닝된 하드마스크 위로 연장되는 충전재를 제거할 수 있으며, 이는 다음 섹션에서 설명하는 바와 같이 선택된 패터닝용 템플레이트를 준비시킬 수 있다.
도 1을 참조하면, 템플레이트(100)는 기판(102), 버퍼 하드마스크(104), 패터닝된 하드마스크(106) 및 충전재(108)를 포함한다. 전술한 바와 같이, 일반적으로 기판(102)은 본원에 기술된 패터닝의 공정 조건을 거칠 수 있는 임의의 합리적인 재료를 포함할 수 있다. 충전재(108)의 증착 후에, 상기 표면은 후술되는 바와 같이 평탄화될 수 있다. 평탄화된 양태가 도 2(단면도) 및 3(평면도)에 도시되어 있고, 여기서 패터닝된 하드마스크 위에 있는 모든 또는 실질적으로 모든 충전재는 제거된 것이다.
기판(102)은 표면이 구조물의 상부와 관련되는 복수의 층을 포함할 수 있는데, 이는 일반적으로 평평하거나 거의 평탄하다. 일부 양태에서, 본원에 기재된 바와 같은 추가 공정을 위한 표면을 준비하기 위해 기판 표면을 처리할 수 있다. 예를 들어, 기판 표면은 적절하게 세정 및/또는 평탄화할 수 있다. 적합한 기판 표면은 임의의 적당한 물질을 포함할 수 있다. 예를 들어, 전기 회로 처리의 경우, 완제품은 적층체의 여러 층을 따라 패터닝된 기능층을 가질 수 있다. 따라서, 이러한 응용을 위해 본원에 기술된 공정을 사용하여, "기판"은 관련 패터닝 단계 이전에 이미 조립된 패터닝된 층을 갖는 구조물과 같이 보다 복잡한 구조를 가질 수도 있고 갖지 않을 수도 있다. 기판의 임의의 사전패터닝은 본원에 설명된 개선된 처리를 수반할 수도 있고 수반하지 않을 수도 있다.
일부 기판은, 예를 들어, 실리콘 웨이퍼, 실리카 기판, 세라믹 물질과 같은 다른 무기 물질, 유기 중합체와 같은 중합체 기판, 이들의 복합체 및 이들의 조합 을 기판 표면 및/또는 기판 층들에 걸쳐 포함할 수 있다. 임의의 적당한 형상의 구조가 사용될 수 있지만, 상대적으로 얇은 원통형 구조와 같은 웨이퍼가 적어도 기판의 베이스로 편리할 수 있다. 중합체 기판 또는 비중합체 구조물 상에 중합체 층을 갖는 기판은 저비용 및 유연성에 기초한 특정 용도에 바람직할 수 있으며, 적합한 중합체를 본원에 기재된 패터닝가능한 물질의 가공에 사용될 수 있는 비교적 낮은 가공 온도에 기초하여 선택할 수 있다. 적합한 중합체는, 예를 들어, 폴리카보네이트, 폴리이미드, 폴리에스테르, 폴리알켄, 이들의 공중합체 및 이들의 혼합물을 포함할 수 있다. 일반적으로, 기판은 평탄한 표면을 갖는 것이 바람직하며, 특히 고해상도 용도에 바람직하다.
버퍼 하드마스크(104)는 패터닝된 하드마스크 물질 및 충전재 뿐만 아니라 기판 재료에 대해 독립적인 차등 에칭을 제공하도록 설계된다. 본원에 기술된 바와 같이 특히 관심 대상의 물질로는 질화티탄, 질화탄탈 또는 질화규소가 버퍼 하드마스크(104)에 적합한 물질로서 확인될 수 있지만, 산화규소와 같은 세라믹 산화물 또는 이들의 조합, 예컨대 실리콘 옥시나이트라이드가 적절히 선택된 나머지 물질로 사용될 수 있다. 버퍼 하드마스크층은 평균 두께가 약 1㎛ 이하, 추가 양태에서는 약 2nm 내지 약 100nm, 추가 양태에서는 약 3nm 내지 약 50nm, 추가 양태에서는 약 4nm 내지 약 20nm일 수 있다. 당업자는 상기 명시된 범위 내의 버퍼 하드마스크층 두께의 부가적인 범위가 고려될 수 있고 본원의 개시 내용 내에 있음을 인식할 것이다.
패터닝된 하드마스크(106)는 원하는 에칭 특성을 제공하기에 적합한 물질을 포함할 수 있다. 패터닝된 하드마스크(106)에 적합한 물질은, 예를 들어, 질화탄탈, 질화티탄, 질화규소, 산화규소 등을 포함하는데, 단 버퍼 하드마스크(104) 및 패터닝된 하드마스크(106)는 상이한 물질로 형성된다. 패터닝된 하드마스크층은 평균 두께가 약 3㎛ 이하, 추가 양태에서는 약 10nm 내지 약 500nm, 추가 양태에서는 약 20nm 내지 약 200nm일 수 있다. 패터닝된 하드마스크(106)의 두께는 버퍼 하드마스크(104)로의 높은 충실도의 에칭을 가능하게 하기에 충분한 에칭 내성을 제공하도록 조정된다. 패터닝된 하드마스크(106) 대 버퍼 하드마스크(104)의 두께 비율은 구현에 따라 선택할 수 있지만, 그 비율은 2:1 내지 50:1일 수 있고, 다른 양태에서는 5:1 내지 20:1일 수 있다. 당업자는 상기 명시된 범위 내의 패터닝된 하드마스크층 두께 및 비율의 부가적인 범위가 고려되고 본원의 개시 내용 내에 있음을 인식할 것이다.
충전재(108)의 경우, 적절한 물질은, 예를 들어, 탄소 풍부 조성물 또는 실리카 글래스 조성물 또는 오가노실리케이트를 포함할 수 있다. 탄소 풍부 조성물은, 예를 들어, 스핀-온-카본(spin-on-carbon, SoC) 또는 다른 탄소 증착 물질, 예컨대 화학적 기상 증착(CVD)된 탄소일 수 있다. 스핀-온-카본(SoC)은 일반적으로 액체로서 증착될 수 있는 탄소 함량이 높은 조성물을 지칭하며, 일반적으로, 예를 들어, 생산자(Irresistible Materials, Ltd, UK)로부터 스핀-온-카본으로서 상업적으로 구입가능한 고탄소 함량의 중합체 또는 풀러렌(fullerenes)과 같은 분자를 포함한다. 일부 양태에서, SoC 조성물은, 건조된 코팅 조성물 중량을 기준으로, 적어도 약 50중량%의 탄소, 추가 양태에서는 약 60중량% 내지 약 99.5중량%의 탄소, 추가 양태에서는 약 70중량% 내지 약 99중량%의 탄소를 포함할 수 있다. SoC 조성물은 또한 건조된 코팅 조성물 중량을 기준으로, 일부 양태에서 약 10중량% 이하의 수소, 추가 양태에서는 약 0.010중량% 내지 약 5중량%의 수소, 추가 양태에서는 약 0.020중량% 내지 약 3중량%의 수소와 같은 소량의 수소를 포함할 수 있다. 당업자는 상기 명시된 범위 내의 추가적인 조성 범위가 고려되고 본원의 개시 내용 내에 있음을 인식할 것이다. SoC 소재는 생산자(JSR Corp. Japan)로부터 상업적으로 구입할 수 있다. 또한, 예를 들어, 본원에 참조로 인용된 미국 특허 제9,102,129 B2호(Krishnamurthy et al., "Spin-on-Carbon Compositions for Lithographic Processing")를 참조한다. 스핀-온-카본 물질은 적절한 코팅 공정을 사용하여 코팅할 수 있으며, 예를 들어, 가열로 건조시킬 수 있다. CVD 탄소층 증착은, 예를 들어, 본원에 참조로 인용된 공개된 미국 특허출원 제2007/0037014호(Nagata, "Method of Forming a Protective Film and a Magnetic Recording Medium Having a Protective Film Formed by the Method")에 개시되어 있다.
실리카 글래스 조성물은, 예를 들어, 스핀-온 글래스(spin-on glass) 또는 CVD 증착된 실리카일 수 있다. 스핀-온 글래스는 일반적으로 가열 시 분해 반응을 통해 반응하여 실리카 글래스를 형성하는 실리콘 기반 순수 무기 조성물 또는 유기/무기 조성물이다. 스핀-온 글래스 물질은, 예를 들어, 생산자(Desert Silicon, AZ, USA)로부터 상업적으로 구입가능하다. 스핀-온 글래스 조성물은 에테르 또는 방향족 용매와 같은 적합한 유기 용매 중에 폴리실라잔 중합체를 포함할 수 있고, 폴리실라잔 중합체는 산소 대기에서 경화되어 산화규소를 형성할 수 있다. 스핀-온 글래스용 폴리실라잔 조성물은 본원에 참조로 인용된 미국 특허 제7,270,886호(Lee et al., "Spin-On Glass Composition and Method of Forming Silicon Oxide Layer Semiconductor Manufacturing Process Using the Same")에 개시되어 있다. 폴리오가노실록산을 갖는 스핀-온 글래스 제제는 본원에 참조로 인용된 미국 특허 제5,302,198호(Allman, "Coating Solution for Forming Glassy Layers")에 개시되어 있다. 적합한 실리카 기반 졸-겔 조성물은 당업계에 공지되어 있고 스핀-온 글래스 조성물로서 사용될 수 있다. 예를 들어, 실리카 글래스 물질의 형성을 위한 졸-겔 조성물은 본원에 참조로 인용된 공개된 미국 특허출원 제2002/0157418호(Ganguli et al., "Process for Reducing or Eliminating Bubble Defects in Sol-Gel Silica Glass")에 개시되어 있다. 스핀-온 글래스 조성물은 산소 함유 분위기에서 열처리하여 실리카 글래스를 형성할 수 있다. 실리카 글래스는 일반적으로 화학적 기상 증착(CVD), 또는 화염 가수분해와 같은 당업계에 공지된 다른 공정을 사용하여 다양한 환경에서 증착된다. 예를 들어, 광학 원격통신 장치의 상부 클래딩층(top cladding layer)으로서 사용하기 위한 플라즈마 강화 CVD(plasma enhanced CVD, PECVD)에 기초한 Ge, P 및 B로 도핑된 실리카 글래스의 형성은 본원에 참조로 인용된 미국 특허 제7,160,746호(Zhong et al., "GeBPSG Top Clad for a Planar Lightwave Circuit")에 개시되어 있다.
패터닝된 하드마스크는 충전재(108)로 채워진 패터닝된 하드마스크 물질을 관통하는 홀을 갖는다. 상기 홀은 일반적으로 주기적으로 배치되어 이후의 다양한 응용 분야에 적용할 수 있다. 홀의 크기 및 홀의 간격은 처리 제한 조건에 의해 정의될 수 있다. 일반적으로, 홀은 이하에서 더 설명되는 바와 같이, 선택된 패터닝 방법에 기초한 원형 또는 정사각형과 같은 임의의 적당한 단면 형상을 가질 수 있다. 홀을 형성하기 위한 에칭 공정은 약간의 왜곡을 유발할 수 있지만, 상기 홀은대응하여 횡단면을 기초로 대략 원통형, 직각 평행육면체 또는 다른 상응하는 형상을 가질 수 있다. 홀이 원형이 아닌 경우 단면의 중심을 통과하는 에지 대 에지(edge to edge) 거리의 평균으로 평가될 수 있는 홀의 평균 직경은 약 500nm 이하, 다른 양태에서는 약 250nm 이하, 다른 양태에서는 약 5nm 내지 약 125nm일 수 있다. 당업자는 상기 명시된 범위 내에서 홀 직경의 부가적인 범위가 고려되고 본원의 개시 내용 내에 있음을 인식할 것이다. 홀의 직경은 홀의 종횡비(깊이/직경)가 너무 크지 않아 홀의 충전 및 다른 처리 단계가 방해받지 않도록 층 두께의 관점에서 선택할 수 있다.
홀의 패턴은 여러 후속 응용 분야에도 적응력을 제공하면서 처리 효율을 제공하기 위해 일반적으로 주기적이다. 주기성은 기판의 평면을 따라 2차원으로 배열 될 수 있다. 거의 동일한 주기성을 가지면 대칭을 제공하지만, 주기는 직교 방향으로 동일하거나 동일하지 않을 수 있다. 본 명세서에서 피치는 문맥상 홀 또는 다른 피쳐들간의 중심 대 중심 거리로서 특정된다. 상기 홀은 약 500nm 이하의 피치, 추가 양태에서는 약 250nm 이하의 피치, 추가 양태에서는 약 10nm 내지 약 125nm의 피치를 가질 수 있다. 당업자는 상기 명시된 범위 내의 피치의 추가 범위가 고려되고 본원의 개시 내용 내에 있음을 인식할 것이다.
일반적으로, 평탄화된 구조를 형성하기 위해 패터닝된 하드마스크 위의 임의의 충전재를 실질적으로 또는 완전히 제거하도록 템플레이트를 연마하는 것이 바람직할 수 있다. 평탄화된 구조를 형성하는 것은 일반적으로 부가 처리를 용이하게 하고 개선시키지만, 그 결과로 하드마스크 물질 표면 상에 소량의 충전재 잔사가 남아서는 안된다. 도 2를 참조하면, 템플레이트(120)는 기판(122), 버퍼 하드마스크(124), 패터닝된 하드마스크(126) 및 충전재(128)를 포함한다. 이 구조물을 위한 물질 및 파라미터의 범위는 템플레이트(100)의 상응하는 구조에 대해 논의한 것과 같고 본원에서 명시적으로 반복하지 않는다. 도 3을 참조하면, 평면도가 도시되어있다. 표면을 평탄화하여 도 2의 구조물을 형성하기 위해 에칭을 수행할 수 있으며, 패터닝된 하드마스크 물질을 실질적으로 손상시키지 않으면서 충전재를 제거할 수 있는 에칭 기능면에서 적절한 에칭제를 아래에서 설명한다. 그러나, 에칭은 홀로부터 일부 충전재를 제거할 수 있다. 충전재의 특성으로 인해, 화학적 기계적 평탄화 또는 연마(CMP)가 도 1의 구조물을 평탄화하여 도 2의 평탄화된 구조물을 형성하는데 효과적으로 사용될 수 있다. 반도체급 평탄화를 위한 CMP 시스템은, 예를 들어, 생산자(Cabot Microelectronics, US; Logitech, UK)로부터 상업적으로 구입할 수 있다. 적절한 화학적 슬러리를 CMP 공정에서 사용할 수 있으며, 상기 슬러리는 선택적 평탄화 특성을 제공하기 위해 일련의 상업적 슬러리로부터 선택할 수 있다.
템플레이트를 형성하기 위한 처리를 위해, 기판을 적절하게 준비할 수 있으며, 템플레이트는 적절한 처리로 조립한다. 템플레이트를 특징짓는 홀을 도입하는 방법은 다양하다. 홀을 형성하기 위해 사용된 공정 방법은 피치, 크기 및 매끄러움을 포함하여 홀의 품질을 결정하는 데 도움이 된다. 먼저, 현재는 작고 낮은 피치의 홀에는 적합하지 않을 수도 있는 직접 방법을 설명하지만, 간단한 직접 방법은 완전성을 위해 설명한다. 직접 방법을 기술한 후에, 금속 옥소/하이드록소계 레지스트의 특성에 기초하여 보다 작은 피쳐에 대해 효과적으로 수행될 수 있는 효율적이고 고품질의 처리를 제공하는 처리 방법을 설명한다. 그 후, 트렌치 충전에 기초하여 작은 피치의 고품질 홀을 형성하기 위해 이전에 사용된 공정들을 적절히 개조하여 요약하고 다른 두 방법과 비교한다.
도 4 내지 6은 패터닝 이전에 템플레이트의 기본 적층 구조물을 형성하기 위한 물질의 빌드 업을 개략적으로 도시한 것이다. 버퍼 하드마스크층(152)은 도 4에 도시된 바와 같이 준비된 기판(150) 상에 증착될 수 있다. 템플레이트 하드마스크층(154)은 도 5에 도시된 바와 같이 버퍼 하드마스크층(152)의 상부 표면 상에 유사하게 증착될 수 있다. 이 처리 단계에서, 템플레이트 하드마스크층(154)은 패터닝되지 않는다. 버퍼 하드마스크층(152) 또는 템플레이트 하드마스크층(154)을 증착하기 위한 적절한 방법은, 예를 들어, 스퍼터링과 같은 화학적 기상 증착(CVD) 또는 물리적 기상 증착(PVD)을 포함할 수 있으며, 하드마스크층 증착을 위해 독립적으로 선택될 수 있다. 저압 CVD, 플라즈마 강화 CVD 또는 다른 적절한 변형과 같은 다른 적합한 증착 기술이 사용될 수 있다. 이러한 증착 장비는 당해 분야에서 널리 사용되고 있으며 관련 기술은 당업자에게 잘 알려져 있다. 따라서, 패터닝된 하드마스크층을 형성하기 위한 패터닝 전에 두 개의 순차적인 증착 단계가 제1 버퍼 하드마스크층(152) 및 이어서 템플레이트 하드마스크층(154)을 증착하는데 사용될 수 있다. 그 다음, 도 6을 참조하면, 방사선 패터닝가능한 레지스트(156)가 템플레이트 하드마스크층(154) 위에 증착된다.
홀이 바람직하게는 작은 피치 및 비교적 높은 평활도의 피쳐로 형성되는 경우, 일부 양태에서 전체적인 절차가 보다 유용할 수 있기 때문에, 템플레이트에 대한 홀의 형성은 공정에서 중요한 단계일 수 있다. 피쳐의 주기성은 효율적인 홀 형성을 촉진할 수 있다. 위에서 언급한 것처럼, 홀 형성에 대한 몇 가지 방법을 개진한다. 먼저, 직접 방법을 홀 형성에 대해 설명하고, 이 방법은 다음에서 설명하는 보다 효율적인 방법에 대한 맥락을 제공하는 간단한 양태로서 간주될 수 있다.
직접 패터닝 방법은 방사선 레지스트가 홀 형성을 위해 직접 패터닝되는 도 7 내지 9에 요약되어 있다. 일부 양태에서, 레지스트 조성물은 UV 방사선, EUV, 전자 빔 방사선 등과 같은 적절한 패터닝되는 방사선에 노광되어 도 7에 점선으로 표시된 가상 또는 잠상(158)을 형성할 수 있다. 도 8의 패터닝된 레지스트층(160)을 남기기 위해 습식 에칭 또는 건식 에칭을 통해 방사선 패터닝된 구조물을 현상하여 잠상(158)의 일부를 제거할 수 있다.
적합한 현상 방법의 예는 아래에 추가로 기술된 바와 같이 사용된 특정 레지스트에 좌우될 수 있다. 포지티브 톤 레지스트의 경우, 노광된 영역은 이러한 영역이 선택적으로 제거가능하도록 변형되는 반면, 네거티브 톤 레지스트의 경우, 노광되지 않은 영역이 보다 쉽게 제거가능하다. 적합한 레지스트 조성물은, 예를 들어, e-빔 및 EUV 패터닝을 위한 폴리(메틸 메타크릴레이트), 폴리(메틸 글루타르이미드), DNQ/노볼락(페놀-포름알데히드 수지와 배합된 디아크소나프토퀴논), SU-8(노볼락-에폭시 수지), 실세스퀴옥산 화합물 등과 같은 상업용 레지스트를 포함한다. 이들 레지스트의 처리는 잘 확립되어 있고, 일반적으로 묽은 수성 염기와 같은 통상적인 현상제가 잠상을 현상하는 데 유용할 수 있다. 방사선에 불안정한 리간드가 제어된 안정성 및 가공성을 위해 도입되는 안정화된 금속 산화물을 기초로 한 신규한 종류의 방사선 레지스트가 본 출원인에 의해 개발되었다. 이러한 방사선 레지스트는 원자외선(far ultraviolet), 예를 들어 193nm, 및 극자외선, 예를 들어 13.5nm 뿐만 아니라 e-빔에서 양호한 흡수성을 갖는다. 이들 레지스트의 제1 부류는 금속 옥소/하이드록소 퍼옥소 복합물이다. 이들 레지스트는 본원에 참조로 인용된 미국 특허 제8,415,000 B2호(Stowers et al., "Patterned Inorganic Layers, Radiation Based Patterning Compositions And Corresponding Methods")에 개시되어 있다 . 다른 것들은 '000 특허의 화합물에 대한 변형을 기술하고 있다(본원에 참조로 인용된 공개된 미국 특허출원 제2013/0224652 A1호(Bass et al., "Metal Peroxo Compounds, with Organic Co-ligands for Electron Beam, Deep UV, Extreme UV Photoresist Applications") 참조). 알킬 리간드를 갖는 금속 옥소/하이드록소 화합물을 기초로 한 또 다른 새로운 부류의 방사선 레지스트는 공개된 미국 특허출원 제2015/0056542 A호(Meyers et al., "Organometallic Solution Based High Resolution Patterning Compositions") 및 계류중인 미국 특허출원 제15/291,738호(Meyers et al., "Organotin Oxide Hydroxide Patterning Compositions, Precursors, And Patterning")에 개시되어 있으며, 이들 문헌은 본원에 참조로 인용된다.
일반적으로 금속 옥소/하이드록소 방사선 감응 조성물은 스핀 코팅, 스프레이 코팅, 나이프 에지 코팅 또는 당업자에게 공지된 다른 방법과 같은 적합한 용액 코팅 기술을 사용하여 증착될 수 있다. 방사선 감응 금속 옥소/하이드록소 조성물의 다른 증착 수단은 증기 침착을 포함할 수 있다. 스핀 코팅을 통한 증착은 에지 효과가 있을 수 있지만 기판을 균일하게 덮는 데 바람직한 방법이 될 수 있다. 일 양태에서, 알킬주석계 조성물이 사용될 수 있다. 다른 양태에서, 금속 퍼옥소 조성물, 예컨대 미국 특허 제8,415,000 B2호(Stowers et al., "Patterned Inorganic Layers, Radiation Based Patterning Compositions And Corresponding Methods")에 기재된 하프늄 및 지르코늄 조성물을 사용할 수 있다. 선택된 방사선을 바람직하게 흡수하는 다른 금속 함유 조성물이 효과적으로 사용될 수 있다. 액체는 건조 후 원하는 층 두께를 제공하기 위해 적절한 적재량으로 도포된다. 전구체 액체의 농도는 코팅 특성, 전구체 액체의 레올로지(rheology) 및 건조된 코팅의 두께를 제어하기위한 또 다른 파라미터로서 조정될 수 있다. 일부 양태에서, 전구체 용액은 모든 용매화된 형태로 약 0.01M 내지 약 1.4M의 금속 이온을 포함할 수 있으며, 또 다른 양태에서는 약 0.05M 내지 약 1.2M, 추가 양태에서는 약 0.1M 내지 약 1.0M의 금속 이온을 포함할 수 있다. 당업자는 상기 명시된 범위 내의 금속 양이온의 추가 범위가 고려되고 본원의 기재 범위 내에 있음을 인식할 것이다.
금속 퍼옥소 함유 조성물에 기초한 양태에 있어서, 전구체 용액은 금속 양이온에 대한 방사선 감응 리간드의 몰 농도 비가 적어도 약 2이고, 일부 양태에서는 적어도 약 5가 되도록 충분한 방사선 감응 리간드를 포함할 수 있다. 알킬 리간드에 기초한 양태에 있어서, 전구체 코팅 용액은 금속 양이온, 예컨대 Sn에 대한 방사선 감응 리간드의 몰 농도 비가 약 0.1 내지 약 2가 되도록 충분한 방사선 감응 알킬 리간드를 포함할 수 있다. 이 범위의 리간드 비율은 전구체 안정성 및 용해도의 제약을 받는, 적절한 화학량론의 SnX4, RSnX3 또는 R2SnX2 전구체의 가수분해에 의해 제조될 수 있다. 당업자는 상기 명시된 범위 내에서 추가의 리간드 범위가 고려되고 본원의 기재 범위 내에 있음을 인식할 것이다. 전구체 용액으로부터 형성된 코팅은 전구체 용액 내 이온의 리간드 구조에 의해 영향을 받고 건조 시 금속 주변의 등가 리간드 구조일 수 있거나 상기 리간드 구조가 코팅 및/또는 건조 공정 중에 변경될 수 있다. 코팅은 일반적으로 패터닝 기능을 가능하게 하는 방사선에 대한 노광에 의해 영향을 받는다. 금속 이온은 일반적으로 옥소/하이드록소 리간드에 결합되어 있다. 일반적으로 코팅은 화학식 (R)zMO2-z/2-x/2(OH)x(0 <(x + z) <4)로 나타낼 수 있으며, 여기서 R은 퍼옥소 그룹, 3 내지 31개의 탄소원자를 포함하는 알킬 또는 사이클로알킬 그룹이며, 여기서 상기 알킬 또는 사이클로알킬 그룹은 금속, 예컨대 주석에 결합되어 있다. 일부 양태에서, 본원에 참조로 인용된 계류중인 미국 특허출원 제14/920,107호(Meyers et al., "Organometallic Solution Based High Resolution Patterning Compositions and Corresponding Methods")에 기재된 바와 같이 분지상 알킬 리간드 및/또는 알킬 리간드의 혼합물을 사용하는 것이 바람직 할 수 있다.
코팅 후, 일반적으로 레지스트 코팅을 건조시켜 용매를 제거하는데, 이는 가열을 수반할 수도 있고 수반하지 않을 수도 있다. 방사선 레지스트는 일부 양태에서 사후 조사 가열 단계를 거칠 수 있으며, 이는 일반적으로 조사되지 않은 재료를 금속 산화물로 완전히 산화시키는 것을 피하기에 충분히 온화한 것이다. 사후 조사 열처리가 사용되는 양태에 있어서, 조사 후 열처리는 약 45℃ 내지 약 250℃, 추가양태에서는 약 50℃ 내지 약 190℃, 추가 양태에서는 약 60℃ 내지 약 175℃의 온도에서 수행할 수 있다. 노광 후 가열은 일반적으로 약 0.1분 이상, 추가 양태에서는 약 0.5분 내지 약 30분, 추가 양태에서는 약 0.75분 내지 약 10분 동안 수행할 수 있다. 당업자는 상기 명시된 범위 내의 조사 후 가열 온도 및 시간의 부가적인 범위가 고려되고 본원의 기재 범위 내에 있음을 인식할 것이다.
퍼옥소 리간드를 갖는 금속 옥소/하이드록소 조성물은 일반적으로 네거티브 톤 레지스트로서 사용될 수 있다. 예를 들어, 조사되지 않은 코팅 물질은 수성 산 또는 수성 염기를 포함하는 현상제로 제거될 수 있다. 따라서, 테트라에틸암모늄 하이드록사이드, 테트라프로필암모늄 하이드록사이드, 테트라부틸암모늄 하이드록사이드 또는 이들의 조합과 같은 4급 암모늄 하이드록사이드 조성물이 현상제로서 바람직하다. 알킬 리간드를 갖는 금속 옥소/하이드록소 조성물은 포지티브 톤 레지스트 또는 네거티브 톤 레지스트로서 사용될 수 있다. 구체적으로, 조사되지 않은 물질은 유기 용매에 가용성이며, 조사된 물질은 수성 산 및 수성 염기에 가용성이어서, 잠상의 일부를 용해시키도록 선택된 용매가 현상제 선택을 유도한다.
도 7을 참조하면, 잠상(158)을 현상한 후, 상기 잠상의 일부(162)가 제거되어 물리적으로 패터닝된 구조의 일부로서 템플레이트 하드마스크층(154)의 일부분을 노출시킨다. 레지스트의 물리적 패턴은 패터닝된 하드마스크(164)를 형성하기 위한 템플레이트 하드마스크층(154)의 에칭을 허용한다. 패터닝된 레지스트층(160)을 갖는 패터닝된 하드마스크(164)는 도 8에 도시되어 있다. 원하는 하드마스크 물질을 에칭하기 위해, 플라즈마 에칭을 일반적으로 사용한다. 예를 들어, 플라즈마 에칭은 TiN 하드마스크용 BCl3 기반 플라즈마, SiO2 하드마스크용 CF4 기반 플라즈마 또는 Si3N4 하드마스크용 SF6/O2 기반 플라즈마로 수행할 수 있다.
패터닝된 하드마스크(164)를 형성하기 위한 에칭에 이어서, 패터닝된 레지스트층(160)은 적절한 에칭을 이용하여 제거할 수 있다. 일반적으로, 임의의 적합한 에칭을 사용할 수 있지만, 패터닝된 레지스트층(160)을 제거하는 데 습식 에칭을 사용할 수 있다. 생성된 구조물은 도 9 및 10에 도시되어 있다. 도 9의 평면도를 참조하면, 패터닝된 하드마스크(164)를 관통하는 홀(166)이 도시되어 있다(대표 홀만이 참조 번호로 표시됨).
홀(166)은 충전재로 채워진다. 원칙적으로, 충전재 전구체 조성물을 전달하기 위해 다양한 기술이 사용될 수 있지만, 스핀 코팅, 슬롯 코팅 등이 충전재 전구체 조성물을 전달하기에 주목할 만한 적합한 방법이다. 충전재 전구체 조성물을 증착시킨 후에, 상기 구조물을 가열하여 용매를 제거하고 가능하게는 충전재를 경화시킬 수 있다. 특히 탄소계 물질의 경우, 가열은 질소 또는 아르곤과 같은 산소 결핍 분위기에서 수행할 수 있다. 가열은 약 55℃ 내지 약 275℃의 온도에서 수행할 수 있다. 일반적으로, 가열은 바람직하지 않은 변경된 에칭 특성을 갖는 조성물로 충전재를 전환시키는 온도에서 수행하지 않는다. 에칭, 화학적-기계적 연마 등을 사용하는 평탄화는 임의의 베이킹 단계 이전 또는 이후에 수행할 수 있다. 충전재를 경화시키는 처리에 이어서, 평탄화 단계가 수행되면 도 2의 템플레이트 구조물이 형성되고, 평탄화 단계가 수행되지 않으면 도 1의 템플레이트 구조물이 형성된다.
홀을 형성하기 위한 처리는 도 6의 구조물에서 도 9 및 10의 구조물로의 전이와 같이, 직접 방사선 레지스트 패터닝, 현상 및 하드마스크로의 패턴 전사와 관련하여 위에서 도식적으로 설명하였다. 그러나, 고품질의 작은 피치 홀을 형성하기 위해서는 보다 정교한 절차가 일반적으로 유용할 수 있다. 주기적 홀 형성을 위한 효율적인 패터닝 방법을 여기에 설명한다. 이 공정은 일반적으로 논의되지만, 위에 요약된 바와 같이 본 출원인이 개발한 금속 산화물에 기초한 레지스트와 같은 차세대 레지스트를 사용하면 상당히 향상된 결과를 얻을 수 있다. 다음의 논의에서 설명되는 본 발명의 처리 방법과는 대조적으로, 본원에 참조로 인용된 미국 특허출원 제2015/0253667 A1호(Bristol et al. (이하, Bristol 출원), "Pre-Patterned Hard Mask for Ultrafast Lithographic Imaging")의 도 4a 내지 4f에 개략된 다소 유사한 처리 방법이 고려된다.
홀 형성을 위한 바람직한 방법은 레지스트의 내구성으로 인해 그리드 구조의 형성을 허용하는, 최근에 개발된 금속 옥소/하이드록소 레지스트 조성물의 사용에 기초하며, 아래에서 설명된다. 먼저, 주기적인 스트라이프 패턴을 잠상으로서 우수한 피쳐 특성으로 비교적 빠르게 형성할 수 있다. 이어서 레지스트의 제2 코팅을 잠상의 현상 없이 잠상 위에 도포할 수 있다. 그 다음, 제2 코팅층을 동일한 주기를 갖거나 갖지 않고 우수한 해상도 및 피쳐 특성을 갖는 주기적인 스트라이프로 대략적으로 직교하는 배향으로 유사하게 패터닝할 수 있는데, 이는 신속하게 수행할 수 있다. 잠상의 크로스해치 패턴을 현상하여 중첩된 잠상 지점에서 아래의 물질만 남도록 레지스트를 제거한다. 중첩 잠상은 일반적으로 직사각형 홀을 형성하지만, 1차원 또는 2차원의 주기적 패턴의 다른 어레이(array)일 수도 있다. 남아 있는 레지스트는 패터닝 공정을 계속하기 전에 추가로 처리할 수도 있고 그렇지 않을 수도 있다. 레지스트를 현상하면, 템플레이트 하드마스크를 에칭함으로써 템플레이트 하드마스크층에 홀을 형성하여 패터닝된 하드마스크층을 형성할 수 있다. 이어서, 남아 있는 레지스트를 제거할 수 있다. 홀 형성을 위한 추가의 알려진 기술은 이 접근 방식에 대한 아래의 자세한 설명에 요약되어 있다.
구체적으로, 홀 형성을 위한 이러한 방법에서, 방사선 레지스트의 2개의 대략 직교하는 방향을 따른 주기적인 패터닝이 템플레이트 하드마스크층을 패터닝하는데 사용될 수 있으며, 이 효율적인 처리 방법이 도 11 내지 15에 개략적으로 도시되어 있다. 고해상도 상태의 당해 분야의 레지스트를 갖는 크로스해치 레지스트 패턴이 '000 특허의 도 16에 도시되어 있으며, 이 구조는 홀 형성에 적용될 수 있다. 도 11을 참조하면, 초기에 조사된 구조물(200)의 평면도가 도시되어 있으며, 방사선 레지스트의 상부층은 표면을 가로 지르는 교대 스트라이프(202, 204)를 갖는 박리된 잠상 패턴을 갖는다. 도 12의 단면도는 잠상을 형성하는 스트라이프 (202, 204)를 갖는 패터닝된 방사선 레지스트 아래의 기판(206), 버퍼 하드마스크층(208) 및 템플레이트 하드마스크(210)와의 관계를 도시한다.
직교 스트라이프(202, 204)로 형성된 잠상을 현상하지 않고, 방사선 레지스트의 다른 층을 구조물의 상부에 코팅하고 도 11의 원래 스트라이프에 대략 직교하는 스트라이프로 방사선으로 패터닝한다. 생성된 구조물의 평면도가 도 13에, 단면도가 도 14 및 15에 도시되어 있다. 패터닝된 방사선 레지스트의 상부층의 잠상은 스트라이프(220, 222)를 형성한다. 스트라이프(202, 204)에 의해 형성된 하부 패턴을 도시하기 위해 도 13에 점선을 나타냈다. 각각의 잠상 패턴은 조사된 스트라이프 및 조사되지 않은 스트라이프에 대응하는 선택된 스트라이프를 포함할 수 있다. 포지티브 톤 레지스트 또는 네거티브 톤 레지스트는 위에 나열되어 있어 잠상을 현상하면 선택한 패턴의 스트라이프가 제거된다. 레지스트의 색조와 관련하여 선택된 시스템에 관계없이, 적층된 잠상의 현상은 현상제가 잠복된 패터닝된 레지스트의 두 층을 제거하도록 잠상의 중첩부(224)에서 템플레이트 하드마스크(210)만 남기고 잠상을 제거한다. 도 13에 참조 번호가 과부하되는 것을 피하기 위해 도 13의 하나의 대표적인 섹션만을 (224)로 기록했지만, 중첩된 섹션들은 스트라이프(222)가 스트라이프(204)를 오버레이하는 곳에서 균등하게 적용된다. 결과적인 크로스해치 패턴은 중첩 섹션에서 홀을 형성한다.
현상된 패턴이 도 16 내지 18에 도시되어 있다. 도 16의 평면도는 스트라이프(222)가 현상제에 의해 제거된 트렌치(230) 및 중첩되는 현상제 포인트에서의 홀(232)을 도시한 것이다. 마찬가지로, 도면을 단순화하기 위해 도면에는 25개의 홀이 도시되어 있지만, 하나의 대표 홀(232)만 참조 번호로 표시하였다. 도 17의 단면도에서, 구조물의 상부는 트렌치(230)를 따르고 구멍(232)은 템플레이트 하드마스크(210)의 일부를 표면에 노출시킨다. 도 18의 단면도를 참조하면, 홀(232)은 패터닝된 레지스트(202, 220)의 2개의 층을 관통해 연장되어 있는 것으로 도시되어 있다.
도 16 내지 18의 구조물은 템플레이트 하드마스크(210)의 에칭을 위한 에칭 패턴을 제공한다. 템플레이트 하드마스크(210)는 템플레이트 하드마스크(210) 내로 레지스트 패턴을 전사하기 위해 전술한 바와 같이 플라즈마 에칭될 수 있다. 생성된 에칭된 구조물은 도 19에 도시되어 있는 바와 같고, 이는 도 18과 유사하다. 도 19를 참조하면, 홀(240)은 레지스트층(202, 220)을 관통해, 그리고 패터닝된 하드마스크(242)를 관통해 버퍼 하드마스크층(208)까지 아래로 뻗어 있다. 템플레이트 하드마스크(210)를 에칭하여 패터닝된 하드마스크(242)를 형성한 후에, 나머지 패터닝된 레지스트는 일반적으로 적절한 습식 에칭으로 제거할 수 있다. 생성된 패터닝된 구조물(250)은 도 20 및 21에 도시되어 있다. 패터닝된 구조물(250)은 표면으로부터 패터닝된 하드마스크를 관통하여 버퍼 하드마스크층(208)까지 연장된 홀(252)을 갖는다. 충전재는 평탄화되거나 되지 않은 패터닝된 구조물(250)과 연합되어 도 1 내지 3의 구조물을 형성할 수 있다. 충전재 및 충전재로서 사용하기 위한 조성물에 적합한 증착 공정은 전술한 바와 같다.
패터닝을 수행하는데 사용되는 방사선 패터닝가능한 레지스트에 관계없이, 해상도를 증폭시키는, 즉 본질적으로 피쳐 크기를 감소시키는 기술이 개발되었다. 이러한 증폭 기술은 후속 처리를 위한 패턴 크기를 감소시키는데 효과적으로 사용될 수 있다. 예를 들어, 방사선 패터닝된 피쳐 내에 배치된 블록 공중합체를 사용하는 기술은 본원에 참조로 도입된 미국 특허 제9,005,875 B2호(Bristol et al., "Pre-Patterned Hard Mask for Ultrafast Lithographic Imaging")에 개시되어 있다. 유사한 방법을 피쳐, 예를 들어, 도 11 내지 21에 도시된 처리에서의 트렌치(204, 230)의 크기를 감소시키는데 사용할 수 있다.
Bristol 출원의 제1 홀 형성 절차는 Bristol 출원의 도면 2a 내지 2n에 개시된 바와 같이, 트렌치의 형성 및 트렌치 내에서의 패턴 증폭을 포함한다. Bristol 출원의 방법에서, 방사선에 기초한 리소그래피를 사용하여 형성된 홀의 규칙적인 패턴은 블록 공중합체, 예컨대 폴리스티렌 블록, 아크릴레이트 블록, 폴리알킬메타크릴레이트 블록, 스티렌-b-부타디엔 블록과 같은 공중합체 블록 등을 갖는 블록 공중합체로 채워진다. 그 개념은 상기 블록 공중합체가 하드마스크의 기공 내에 충전재를 배향시켜 충전재의 나머지 조성과 상이한 화학 조성을 갖는 코어를 형성한다는 것이다. Bristol 출원은 200℃ 내지 260℃에서 상기 블록 공중합체를 스핀 코팅하고 어닐링하여 상기 공중합체를 증착하는 방법에 대해 설명한다. Bristol 출원은 내부 블록을 제거하기 위해 상기 블록 공중합체를 방사선에 노출시켜 중합체의 블록 구조에 따라 홀을 패터닝하는 방법을 설명한다. Bristol 출원의 이 공정은 제1 레지스트로부터 제2 블록 공중합체 레지스트를 지지하는 상부 하드마스크층으로의 패턴 전사를 제공하는 여분의 하드마스크층을 포함한다. 이어서, 상기 제2 레지스트(블록 공중합체)의 패턴은 추후 처리를 위해 홀 패턴을 수용하는 하부 패터닝된 하드마스크로 전달된다. 상기 레지스트 및 상부 하드마스크는 이후 공정을 위해 제거된다.
Bristol 출원의 도 2m 및 2n의 구조물은, 본원의 공정에서 버퍼 하드마스크층이 Bristol 출원의 도 2m의 구조에 추가된다는 것을 제외하고는, 상기한 절차와 유사한 하드마스크 물질을 통해 홀을 제공한다. 기판, 버퍼 하드마스크층 및 패터닝된 하드마스크층을 갖는 생성된 구조물은 전술한 도 10에 대응한다. Bristol 출원의 도면을 참조하여 Bristol 출원의 절차를 간략하게 요약하면, 포토레지스트의 최상층으로 패터닝하기 위한 구조물을 형성하고(도 2a 및 2b), 상기 포토레지스트를 통해 트렌치를 패터닝하고(도 2c 및 2d), 상부 하드마스크층을 통해 트렌치를 에칭하여 패턴을 상기 하드마스크층에 전달하고(도 2e 및 2f), 자기 조립 블록 공중합체를 포함하는 포토레지스트로 트렌치를 채우고(도 2g 및 2h), 상기 블록 공중합체 트렌치 충전물로부터 원통형 섹션을 제거하기 위해 제2 포토레지스트를 처리하고(도 2i 및 2j), 홀 패턴을 전달하기 위한 하부 하드마스크층을 에칭하고(도 2k 및 2l), 포토레지스트 조성물 및 상부 하드마스크층을 제거한다(도 2m 및 2n).
이 섹션에서 설명한 대로 형성된 템플레이트는 템플레이트 패턴을 기반으로 효율적인 특정 패턴을 위한 기초를 제공한다. 후속 특정 패터닝의 상세한 절차는 다음 섹션에서 설명한다.
템플레이트를 이용한 선택적 패터닝
템플레이트 구조물을 형성하는 데 사용된 절차에 관계없이, 상기 구조물은 템플레이트의 규칙적인 구조물을 기반으로 특정 구조물을 형성하기 위해 패터닝의 다음 단계에 효과적으로 사용될 수 있다. 이 패터닝 공정은 템플레이트의 높은 에칭 콘트라스트 구성요소와 함께 높은 에칭 콘트라스트 방사선 레지스트에 의존한다. 특정 타겟 패턴을 얻기 위해 수행되는 패터닝은 템플레이트의 고해상도 피쳐를 이용하면서 더 낮은 해상도를 기반으로 할 수 있다. 이 공정 단계에서 레지스트의 패터닝은 템플레이트의 피쳐를 선택적으로 노출시키기에 충분한 해상도를 가져야 한다. 이후의 에칭은 추가 처리를 위해 템플레이트 내에서 선택된 피쳐를 노출할 수 있다. 에칭 프로세스는 하부 템플레이트 패턴의 선택된 부분을 갖는 저해상도의 패터닝된 레지스트로부터의 패턴 전사를 개선하도록 조정될 수 있다. 이 처리는 수득한 해상도에 대한 전반적인 공정에 상당한 효율성을 가져 온다.
선택적 패터닝은 템플레이트 구조물의 상부의 층으로서 높은 에칭 콘트라스트의 방사선 레지스트를 사용하여 수행된다. 적합한 방사선 레지스트는, 예를 들어, 방사선 감응 리간드를 갖는 금속 옥소/하이드록소 조성물을 포함한다. 전술한 바와 같이, 템플레이트 구조물 자체는 적합한 에칭 콘트라스트 요소, 구체적으로는 패터닝된 하드마스크, 충전재 및 버퍼 하드마스크로 설계된다. 이 공정을 위해, 이러한 높은 에칭 콘트라스트 조건은 방사선 레지스트를 더 포함하도록 연장된다. 높은 에칭 콘트라스트는 보다 낮은 해상도 패터닝으로 인해 충전재의 완전한 노출없이 선택된 충전재의 제거를 제공한다. 보다 낮은 해상도 패터닝은 보다 낮은 방사선량으로 및/또는 보다 신속하게 수행될 수 있다.
높은 에칭 콘트라스트 방사선 레지스트의 선택적 패터닝을 위해 고해상도 패터닝 공정이 사용될 수 있지만, 해상도는 반드시 템플레이트 해상도에서 정렬을 갖지 않고 템플레이트 패턴의 구조물을 선택하기에 충분하도록 선택될 수 있다. 노출된 레지스트층의 현상 후 충분한 정렬로, 에칭 단계는 템플레이트의 선택된 피쳐와 관련된 충전재를 제거할 수 있다. 예를 들어, 노출된 충전재의 에칭 및 잔류 레지스트의 제거를 포함하는 추가적인 후속 공정에 이어서, 생성된 에칭된 구조물은 동일한 해상도에서 특정 패터닝 단계를 수행하지 않고 템플레이트의 해상도를 가지며, 이는 시간 및 대응 비용을 절약할 수 있다. 이 공정은 아래에 도면과 관련하여 자세히 설명한다.
도 22를 참조하면, 패터닝 구조물(300)은 템플레이트(302) 및 방사선 레지스트(304)를 포함한다. 템플레이트(302)는 기판(310), 버퍼 하드마스크(312), 패터닝된 하드마스크(314) 및 패터닝된 하드마스크(314) 내의 홀 내의 충전재(316)를 포함한다. 템플레이트(302)에 대한 구조 및 조성의 범위 뿐만 아니라 형성 공정은 위의 섹션에 상세히 설명되어 있다. 원하는 처리 이점을 얻기 위해, 방사선 레지스트는 패터닝된 하드마스크 및 충전재에 비해 높은 에칭 내성을 가질 수 있다. 적합한 방사선 레지스트는, 예를 들어, 금속 옥소/하이드록소계 레지스트 조성물을 포함한다. 이들 조성물은 위에 보다 상세히 기재되어 있으며, 이 기재는 본원에 통합된다. 또한, 이러한 금속 옥소/하이드록소 레지스트는 EUV 리소그래피 파장, 즉 약 13.5nm에서 특히 높은 흡광도를 갖도록 설계될 수 있다. 이것은 기존의 레지스트보다 적어도 3배 더 높은 흡광도를 제공하고, 경우에 따라 4배 또는 5배 높은 흡광도를 제공한다. 이러한 보다 큰 흡광도는 광자 샷 노이즈(photon shot noise)로 인한 패턴 형성의 다양성을 직접 감소시킬 수 있다.
방사선 레지스트(304)는 일반적으로 약 1㎛ 이하, 추가 양태에서는 약 250nm 이하, 추가 양태에서는 약 5nm 내지 약 50nm의 평균 두께를 가질 수 있다. 당업자는 상기 명시된 범위 내의 방사선 레지스트 두께의 추가 범위가 고려되고 본원의 개시 내용 내에 있음을 인식할 것이다. 방사선 레지스트는 전구체 조성물로서 증착된다. 레지스트 전구체 조성물은, 예를 들어, 스핀 코팅, 스프레이 코팅, 나이프 에지 코팅 또는 다른 적절한 코팅 공정과 같은 적절한 코팅 공정을 사용하여 증착 할 수 있다.
적합한 다양한 방사선 레지스트는 템플레이트의 형성과 관련하여 위에 설명되어 있다. 일반적으로, 이들 레지스트는 템플레이트에 기초하여 형성된 특정 패턴의 처리에 유사하게 사용될 수 있다. 방사선에 불안정한 리간드를 갖는 안정화된 금속 산화물을 기재로 하는 방사선 레지스트는 이들 레지스트로 제공되는 높은 에칭 콘트라스트 뿐만 아니라 이들 레지스트의 강한 방사선 흡수 및 바람직한 용액 처리 특징으로 인해 특히 바람직한 결과를 제공한다. 일부 양태에서, 금속 옥소/하이드록소 퍼옥소 조성물 및 알킬 리간드를 갖는 금속 옥소/ 하이드록소 조성물을 기초로 한 방사선 레지스트의 특정 부류가 위에 요약되어 있다. 알킬 리간드 양태에서, 주석계 조성물이 특히 중요하며, 퍼옥소 리간드 조성물의 경우, 선택된 방사선을 바람직하게 흡수하는 다른 금속이 효과적으로 사용될 수 있지만, 하프늄 및 지르코늄이 특히 중요한 금속이다. 액체는 건조 후 원하는 층 두께를 제공하기 위해 적절한 적재량으로 도포된다. 위에 기재한 이들 조성물의 특정 양태에 대한 추가 세부 사항 및 상기 조성물의 세부 사항을 제공하는 참고 문헌이 방사선 레지스트의 이러한 용도에 대해 유사하게 참고로 인용된다.
코팅 후, 일반적으로 레지스트 코팅을 건조시켜 용매를 제거하는데, 이는 가열을 수반할 수도 있고 수반하지 않을 수도 있다. 방사선 레지스트는 일부 양태에서 사후 조사 가열 단계를 거칠 수 있으며, 이는 일반적으로 재료를 금속 산화물로 완전히 전환시키는 것을 피하기에 충분히 온화하다. 사후 조사 열처리가 사용되는 양태에 있어서, 조사 후 열처리는 약 45℃ 내지 약 250℃, 추가 양태에서는 약 50℃ 내지 약 190℃, 추가 양태에서는 약 60℃ 내지 약 175℃의 온도에서 수행할 수 있다. 노광 후 가열은 일반적으로 약 0.1분 이상, 추가 양태에서는 약 0.5분 내지 약 30분, 추가 양태에서는 약 0.75분 내지 약 10분 동안 수행할 수 있다. 당업자는 상기 명시된 범위 내의 조사 후 가열 온도 및 시간의 부가적인 범위가 고려되고 본원의 개시 내용에 속한다는 것을 인식할 것이다.
퍼옥소 리간드를 갖는 금속 옥소/하이드록소 조성물은 일반적으로 네거티브 톤 레지스트로서 사용될 수 있다. 예를 들어, 조사되지 않은 코팅 물질은 수성 산 또는 수성 염기를 포함하는 현상제로 제거될 수 있다. 따라서, 테트라에틸암모늄 하이드록사이드, 테트라프로필암모늄 하이드록사이드, 테트라부틸암모늄 하이드록 사이드 또는 이들의 조합과 같은 4급 암모늄 하이드록사이드 조성물이 현상제로서 바람직하다. 알킬 리간드를 갖는 금속 옥소/하이드록소 조성물은 포지티브 톤 레지스트 또는 네거티브 톤 레지스트로서 사용될 수 있다. 구체적으로, 조사되지 않은 물질은 유기 용매에 가용성이며, 조사된 물질은 수성 산 및 수성 염기에 가용성이어서, 잠상의 일부를 용해시키도록 선택된 용매가 현상제 선택을 유도한다.
방사선 레지스트는 UV, 원자외선(Deep UV) 및 극자외선(EUV)과 같은 방사선 범위로 성공적으로 패터닝될 수 있다. 도 23 내지 30을 참조하여 설명된 다음의 패터닝 공정에 대하여, 이들 구조물을 형성하기 위한 조성물은 위에 상세히 기술되어 있으며, 대응하는 구조물 대하여 아래의 논의에 참고로 인용된다. 패터닝되고 현상된 구조물(330)은 도 23에 개략적으로 도시되어 있다. 패터닝된 레지스트(332)는 충전재(338, 340, 342) 위에 커버리지를 유지하면서 충전재(334, 336)를 노출시킨다. 패터닝되고 현상된 구조물(330)는 노출된 충전재를 제거하기 위해 에칭을 위해 준비된다. 패터닝되고 현상된 구조물(350)의 일 양태가 방사선 레지스트가 포지티브 레지스트로서 사용되는 도 24의 평면도에 도시되어 있다. 패터닝된 하드마스크의 선택된 개수의 홀이 패터닝되고 현상된 구조물(350)에서 노출된다. 패터닝되고 현상된 구조물(352)의 일 양태가 방사선 레지스트가 네거티브 레지스트로서 사용되는 도 25의 평면도에 도시되어 있다. 상기 상면도의 좀 더 어두운 부분은 현상 후 남아 있는 레지스트를 나타내고, 좀 더 밝은 부분은 부분적으로 또는 완전히 노출된 구멍이다. 남아 있는 레지스트는 패터닝 목적으로 커버된 채로 남도록 의도된 홀을 덮는다. 도 24 및 25의 평면도에서의 중간 음영은 패터닝된 하드마스크를 나타낸다.
패터닝을 위해 높은 에칭 콘트라스트 레지스트가 사용될 때, 노출된 홀 및 커버된 홀을 갖는 현상된 레지스트의 정렬은 완전히 정렬될 필요는 없다. 따라서, 레지스트층 패터닝의 해상도는 패터닝된 하드마스크를 형성하는 홀의 해상도보다 상당히 낮을 수 있다. 일반적인 개념은 도 26 내지 28에서 추가로 설명한다. 도 26을 참조하면, 현상된 레지스트를 갖는 구조물(360)은 기판(362), 패터닝된 하드마스크(366), 충전재(368, 370, 372, 374, 376, 378) 및 패터닝된 레지스트(380)를 포함한다. 패터닝된 레지스트(380)는 충전재(368, 370)에 아임계 개구를 형성하는데, 이들 개구는 에칭 동안 충전재의 상당한 양의 제거를 허용하지 않으며, 충전재(372)는 완전히 덮힌 상태로 남아 있어 충전재(372)가 에칭 중에 제거되지 않는다. 패터닝된 레지스트(380)는 충분한 양의 충전재(374, 376)를 덮지 않는 초임계 개구를 형성하여, 상기 충전재가 에칭 중에 실질적으로 모두 제거된다. 패터닝된 레지스트(380)는 충전재(378)가 에칭 동안 제거되도록 충전재(378)를 거의 완전히 노출시킨다.
에칭 후의 구조물은 도 27에 도시되어 있다. 에칭 후, 충전재(372)는 본질적으로 완전히 손상되지 않은 상태로 남는다. 충전재(368, 370)(도 26)는 아임계 개구 때문에 약간 에칭되어 아임계 충전재(390, 392)를 형성한다. 충전재(374, 376, 378)는 실질적으로 모두 제거되어 홀(394, 396, 398)을 형성한다. 도 27은 금속 산화물 기반 레지스트를 사용하여 보다 큰 에칭 콘트라스트를 이용하기 위해 저해상도 레지스트 패터닝을 갖는 도 23의 구조물과 유사하다. 에칭 후에, 일반적으로 습식 에칭으로 남아있는 패터닝된 레지스트(380)가 제거될 수 있다. 생성된 패터닝된 중간 구조물(400)은 도 28에 도시되어 있다. 패터닝된 중간 구조물(400)은 버퍼 하드마스크(364)로의 패턴 전사를 제공하는 선택된 노출된 홀을 포함한다. 버퍼 하드마스크층에 대해 선택적인 플라즈마 에칭과 같은 적절한 에칭을 사용하여 패터닝된 하드마스크 및 충전재를 실질적으로 손상시키지 않으면서 도 29의 구조물(402)을 생성한다. 구조물(402)은 기판(362)상의 패터닝된 버퍼 하드마스크층(404)을 포함한다. 패터닝된 하드마스크(366), 충전재(372) 및 실질적으로 온전한 충전재(390, 392)는 실질적으로 변하지 않는다. 연장된 홀(406, 408, 410)은 버퍼 하드마스크의 에칭에 기인한다. 그 후, 하나 이상의 부가 에칭 단계를 수행하여 패터닝된 하드마스크(366) 및 잔여 충전재(372, 390, 392)를 제거하여 도 30에 도시된 패터닝된 구조물(420)을 형성할 수 있다. 그 다음, 패터닝된 구조물(420)은 재료의 증착, 기판의 에칭, 기판의 노출된 부분의 처리 또는 다른 공정 단계와 같은 부가 처리를 한다.
감소된 해상도는 노출된 홀의 충전재를 제거하는 에칭 프로세스에 어느 정도 좌우될 수 있다. 높은 콘트라스트의 에칭 차별화로, 상당히 적극적인 에칭을 수행하여 충전재를 제거하여 본질적으로 모든 충전재의 제거를 초래하는 초임계 개구부의 범위를 확장시킬 수 있다. 에칭 공정은, 예를 들어, 플라즈마 유속 및 플라즈마 소스와 기판의 상대 위치를 변화시킴으로써, 완전히 노출되지 않은 충전재의 에칭을 돕는 데 초점을 맞출 수 있다. 충전재가 손상되지 않은 아임계의 개구는 충전 재의 바람직하지 않은 제거를 방지하도록 제어되어야 하며 충전재의 바람직하지 않은 제거는 보다 적극적인 에칭으로 더욱 중요하게 될 수 있다. 그럼에도 불구하고, 이들 파라미터의 적절한 균형은 본원 명세서의 교시에 기초하여 당업자가 효과적으로 달성할 수 있다. 저해상도 패터닝은 보다 짧은 시간 내에 전달되는 적은 방사선량으로 달성될 수 있다.
상기 양태들은 설명을 위한 것이지 제한하려는 것은 아니다. 추가의 양태들이 청구범위 내에 있다. 또한, 본 발명을 특정 양태들을 참조하여 설명하였지만, 당업자라면 본 발명의 사상 및 범위를 벗어나지 않으면서 형태 및 세부 사항을 변경할 수 있다는 것을 인식할 것이다. 위의 문헌들의 참조로서의 인용은 본원 명세서의 명시적인 개시에 위배되는 주제가 편입되지 않도록 제한된다. 특정 구조, 조성 및/또는 공정이 구성요소, 요소, 성분 또는 다른 파티션으로 본원에 기술되는 범위에서, 본원 명세서의 개시 내용은 특정 양태, 특정 구성요소, 요소, 성분, 기타 파티션 또는 이들의 조합 뿐만 아니라, 구체적으로 지시되지 않는 한 논의에서 제안된 바와 같이 청구 내용의 기본적인 본질을 변화시키지 않는 부가적인 특징을 포함할 수 있는 그러한 특정 구성요소, 성분 또는 다른 파티션 또는 이들의 조합으로 본질적으로 이루어진 양태를 포함한다.

Claims (22)

  1. 기판 상에 피쳐(features)를 패터닝하는 방법으로서, 상기 방법은
    구조물(structure) 상의 방사선 감응층(radiation sensitive layer)을 선택적으로 패터닝되는 방사선에 노광시키는 단계로서, 상기 구조물은 사전패터닝된 템플레이트(pre-patterned template) 구조물 상의 방사선 감응층을 포함하는데, 상기 사전패터닝된 템플레이트 구조물은 상기 기판 표면을 코팅하는 버퍼 하드마스크층(buffer hardmask layer) 상의 템플레이트 하드마스크 물질(template hardmask material)을 관통해 주기적으로 패터닝된 갭(gap) 내에 충전재(fill material)를 포함하며, 상기 방사선 감응층은 선택적으로 패터닝되는 방사선에 노광되어 상기 방사선 감응층 내에 잠상을 갖는 노광된 방사선 감응층을 형성하는 것인, 단계;
    상기 노광된 방사선 감응층을 현상하여 상기 잠상을 기초로 패터닝된 층을 갖는 패터닝된 구조물을 형성하는 단계; 및
    상기 패터닝된 구조물을 에칭하여 상기 패터닝된 층을 관통해 홀(holes)과 충전재의 중첩(overlap)으로 인해 상기 에칭 공정에 민감한 충전재를 선택적으로 제거하는 단계를 포함하는, 패터닝 방법.
  2. 제1항에 있어서, 상기 방사선 감응층은 무기 옥소/하이드록소계 조성물을 포함하는 것인, 패터닝 방법.
  3. 제1항에 있어서, 상기 방사선 감응층은 퍼옥소 및/또는 알킬 리간드를 갖는 금속 옥소/하이드록소계 조성물을 갖는 방사선 감응 물질을 포함하는 것인, 패터닝 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 노광은 약 10.0mJ/㎠ 이하의 선량(dose)을 갖는 전자기 방사선(electromagnetic radiation)으로 수행되는 것인, 패터닝 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 템플레이트 하드마스크 물질은 산화규소(silicon oxide), 질화티탄(titanium nitride), 질화탄탈(tantalum nitride) 또는 질화규소(silicon nitride)를 포함하고, 상기 충전재는 탄소 풍부 조성물 또는 실리카 글래스 조성물을 포함하고, 상기 충전재는 상기 템플레이트 하드마스크 물질의 표면과 대략 수평인 것인, 패터닝 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 버퍼 하드마스크층은 질화티탄, 질화탄탈, 질화규소 또는 산화규소를 포함하는 것인, 패터닝 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 사전패터닝된 템플레이트 구조물의 주기적으로 패터닝된 갭은 약 100nm 이하의 평균 피치(pitch)를 갖는 것인, 패터닝 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 현상 단계는 약 8초 내지 약 15분 동안 표면에 노출된 수성 염기 또는 수성 산으로 수행되는 것인, 패터닝 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 현상 단계는 유기 용매로 수행되는 것인, 패터닝 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 에칭은 상기 충전재에 대한 비교적 높은 에칭 속도와 상기 템플레이트 하드마스크, 상기 버퍼 하드마스크 및 감광층에 대한 비교적 낮은 에칭 속도를 동시에 갖는 플라즈마 에칭으로 수행되는 것인, 패터닝 방법.
  11. 제10항에 있어서, 상기 에칭은 산소 풍부 또는 산소/질소 풍부 에칭 환경에서 수행되는 것인, 패터닝 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 패터닝 방법은 사전패터닝된 템플레이트 구조물을 형성하는 단계를 추가로 포함하고, 상기 형성 단계는
    예비 방사선 감응층을 계층화된 적층체(compositionally layered stack) 표면 상의 주기적 방사선 패턴에 노광시키는 단계로서, 상기 계층화된 적층체는 기판, 상기 기판 표면 상의 버퍼 하드마스크층, 및 상기 기판 반대편의 버퍼 하드마스크층 상의 템플레이트 하드마스크 물질층을 포함하고, 상기 예비 방사선 감응층, 상기 버퍼 하드마스크층 및 상기 템플레이트 하드마스크 물질은 차등 에칭 특성을 갖는 것인, 단계;
    노광 후 상기 예비 방사선 감응층을 현상하여 패터닝된 노광 구조물을 형성하는 단계; 및
    상기 패터닝된 노광 구조물을 에칭하여 주기적으로 패터닝된 템플레이트 물질을 형성하는 단계를 포함하는 것인, 패터닝 방법.
  13. 기판, 상기 기판 표면 상의 약 2nm 내지 약 250nm의 평균 두께를 갖는 버퍼 하드마스크층, 상기 기판 반대편의 버퍼 하드마스크층 상의 템플레이트 하드마스크 물질을 관통해 주기적 패턴의 갭을 갖는 템플레이트 하드마스크 물질, 상기 템플레이트 물질의 주기적 패턴에 의해 형성된 충전재가 채워진 갭, 및 감광성 무기 옥소/하이드록소계 조성물층을 포함하는 사전패터닝된 템플레이트 구조물로서, 여기서 상기 버퍼 하드마스크층은 상기 기판과 구별되는 무기 물질을 포함하며, 상기 템플레이트 하드마스크 물질은 상기 버퍼 하드마스크 물질과 구별되는 물질을 포함하고, 상기 충전재는 상기 템플레이트 하드마스크 물질과 구별되는 것이고, 상기 버퍼 하드마스크는 질화티탄, 질화탄탈, 질화규소 또는 산화규소를 포함하는 것인, 사전패터닝된 템플레이트 구조물.
  14. 제13항에 있어서, 단일 에칭 공정을 위해, 상기 충전재가 상기 감광층, 상기 템플레이트 하드마스크 및 상기 버퍼 하드마스크 각각보다 5배 이상 빠르게 에칭될 수 있는 것인, 사전패터닝된 템플레이트 구조물.
  15. 제13항에 있어서, 단일 에칭 공정을 위해, 상기 템플레이트 하드마스크 물질이 상기 충전재 및 상기 버퍼 하드마스크보다 5배 이상 빠르게 에칭될 수 있는 것인, 사전패터닝된 템플레이트 구조물.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 버퍼 하드마스크층이 질화티탄, 질화탄탈, 질화규소, 산화규소 또는 이들의 조합을 포함하고, 상기 템플레이트 하드마스크 물질이 질화티탄, 질화탄탈, 질화규소 또는 산화규소를 포함하며, 상기 버퍼 하드마스크층 및 상기 템플레이트 하드마스크 물질은 동시에 같은 것이 아니고, 상기 충전재는 탄소 풍부 조성물 또는 실리카 글래스 조성물을 포함하는 것인, 사전패터닝된 템플레이트 구조물.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서, 상기 충전재가 템플레이트 하드마스크 표면을 따라 상기 템플레이트 하드마스크 물질과 대략 수평인 것인, 사전패터닝된 템플레이트 구조물.
  18. 제13항 내지 제17항 중 어느 한 항에 있어서, 상기 옥소/하이드록소계 조성물이 퍼옥소 리간드 및/또는 알킬 리간드를 포함하는 것인, 사전패터닝된 템플레이트 구조물.
  19. 사전패터닝된 템플레이트 구조물의 형성방법으로서, 상기 방법은
    계층화된 적층체 표면 상의 방사선 감응층을 주기적 방사선 패턴에 노광시키는 단계로서, 상기 계층화된 적층체는 기판, 상기 기판 표면 상의 버퍼 하드마스크층, 및 상기 기판 반대편의 버퍼 하드마스크층 상의 템플레이트 하드마스크 물질층을 포함하고, 상기 방사선 감응층, 상기 버퍼 하드마스크층 및 상기 템플레이트 하드마스크 물질은 차등 에칭 특성을 갖고, 상기 버퍼 하드마스크층은 평균 두께가 약 2nm 내지 약 250nm인 것인, 단계;
    노광 후 상기 방사선 감응층을 현상하여 패터닝된 노광 구조물을 형성하는 단계;
    상기 패터닝된 노광 구조물을 에칭하여 상기 템플레이트 하드마스크 물질을 관통해 홀을 갖는 주기적으로 패터닝된 템플레이트 물질을 형성하는 단계; 및
    상기 패터닝된 템플레이트 물질을 관통하는 홀 내에 충전재를 증착하는 단계로서, 상기 충전재는 상기 버퍼 하드마스크층 및 상기 템플레이트 하드마스크 물질에 대해 차등 에칭 특성을 갖는 것인, 단계를 포함하는, 사전패터닝된 템플레이트 구조물의 형성방법.
  20. 제19항에 있어서, 상기 충전재가 상기 패터닝된 템플레이트 물질의 표면과 실질적으로 평행하도록 상기 충전재를 평활화하는 단계를 추가로 포함하는, 사전패터닝된 템플레이트 구조물의 형성방법.
  21. 제19항 또는 제20항에 있어서, 상기 버퍼 하드마스크층이 질화티탄, 질화탄탈, 질화규소, 산화규소 또는 이들의 조합을 포함하고, 상기 템플레이트 하드마스크 물질이 질화티탄, 질화탄탈, 질화규소 또는 산화규소를 포함하며, 상기 버퍼 하드마스크층 및 상기 템플레이트 하드마스크 물질은 동시에 같은 것이 아니고, 상기 충전재는 탄소 풍부 조성물 또는 실리카 글래스 조성물을 포함하는 것인, 사전패터닝된 템플레이트 구조물의 형성방법.
  22. 제19항 내지 제21항 중 어느 한 항에 있어서, 상기 노광은 e-빔 방사선 또는 약 10.0mJ/㎠ 이상의 선량을 갖는 전자기 방사선으로 수행되며, 상기 현상은 수성 산 또는 수성 염기로 수행되며, 상기 에칭은 플라즈마로 수행되는 것인, 사전패터닝된 템플레이트 구조물의 형성방법.
KR1020187029161A 2016-03-11 2017-03-10 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법 KR102394042B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662306979P 2016-03-11 2016-03-11
US62/306,979 2016-03-11
PCT/US2017/021769 WO2017156388A1 (en) 2016-03-11 2017-03-10 Pre-patterned lithography templates, processes based on radiation patterning using the templates and processes to form the templates

Publications (2)

Publication Number Publication Date
KR20180116438A true KR20180116438A (ko) 2018-10-24
KR102394042B1 KR102394042B1 (ko) 2022-05-03

Family

ID=59786564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187029161A KR102394042B1 (ko) 2016-03-11 2017-03-10 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법

Country Status (6)

Country Link
US (2) US10649328B2 (ko)
JP (1) JP6993982B2 (ko)
KR (1) KR102394042B1 (ko)
CN (1) CN108780739B (ko)
TW (1) TWI721125B (ko)
WO (1) WO2017156388A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
US11988965B2 (en) 2020-01-15 2024-05-21 Lam Research Corporation Underlayer for photoresist adhesion and dose reduction

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
KR102306612B1 (ko) 2014-01-31 2021-09-29 램 리써치 코포레이션 진공-통합된 하드마스크 프로세스 및 장치
GB201517273D0 (en) 2015-09-30 2015-11-11 Univ Manchester Resist composition
KR102394042B1 (ko) 2016-03-11 2022-05-03 인프리아 코포레이션 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
CA3036478C (en) * 2016-09-13 2021-09-07 Google Llc Buffer layer to prevent etching by photoresist developer
US10217633B2 (en) * 2017-03-13 2019-02-26 Globalfoundries Inc. Substantially defect-free polysilicon gate arrays
KR102401711B1 (ko) * 2018-03-02 2022-05-26 도쿄엘렉트론가부시키가이샤 패턴을 층에 전사하기 위한 방법
US10886176B2 (en) * 2018-04-03 2021-01-05 Tokyo Electron Limited Self-aligned interconnect patterning for back-end-of-line (BEOL) structures including self-aligned via through the underlying interlevel metal layer
KR20230074638A (ko) * 2018-04-16 2023-05-30 어플라이드 머티어리얼스, 인코포레이티드 임시 및 영구 접합을 사용하는 다중 적층 광학 요소들
WO2020132281A1 (en) * 2018-12-20 2020-06-25 Lam Research Corporation Dry development of resists
WO2021226016A1 (en) * 2020-05-06 2021-11-11 Inpria Corporation Multiple patterning with organometallic photopatternable layers with intermediate freeze steps
US20220004105A1 (en) * 2020-07-01 2022-01-06 Applied Materials, Inc. Dry develop process of photoresist
CN113937182A (zh) * 2020-07-13 2022-01-14 中国科学院理化技术研究所 一种具有柔性基底的尺寸可控的氧化锌基光电器件及其制备方法
US20220199406A1 (en) * 2020-12-17 2022-06-23 Applied Materials, Inc. Vapor deposition of carbon-doped metal oxides for use as photoresists
US20220262625A1 (en) * 2021-02-18 2022-08-18 Applied Materials, Inc. Chemical vapor condensation deposition of photoresist films
WO2023085414A1 (ja) 2021-11-15 2023-05-19 日産化学株式会社 多環芳香族炭化水素系光硬化性樹脂組成物
CN117364235B (zh) * 2023-12-07 2024-03-26 度亘核芯光电技术(苏州)有限公司 选区外延生长方法及其中使用的掩膜结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124394A (ja) * 2010-12-10 2012-06-28 Toshiba Corp パターン形成方法、半導体装置の製造方法およびテンプレートの製造方法
JP2013235885A (ja) * 2012-05-07 2013-11-21 Dainippon Printing Co Ltd ナノインプリントリソグラフィ用テンプレートの製造方法
JP2015502668A (ja) * 2011-12-19 2015-01-22 キャノン・ナノテクノロジーズ・インコーポレーテッド インプリントリソグラフィー用のシームレスな大面積マスターテンプレートの製造方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302198A (en) 1990-09-14 1994-04-12 Ncr Corporation Coating solution for forming glassy layers
US5270265A (en) * 1992-09-01 1993-12-14 Harris Corporation Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure
JP3198310B2 (ja) 1993-01-06 2001-08-13 株式会社ニコン 露光方法及び装置
KR20030007904A (ko) 2000-06-06 2003-01-23 이케이씨 테크놀로지, 인코포레이티드 전자 재료 제조 방법
US7270886B2 (en) 2000-10-12 2007-09-18 Samsung Electronics Co., Ltd. Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
US6368982B1 (en) * 2000-11-15 2002-04-09 Advanced Micro Devices, Inc. Pattern reduction by trimming a plurality of layers of different handmask materials
US20020157418A1 (en) 2001-03-19 2002-10-31 Rahul Ganguli Process for reducing or eliminating bubble defects in sol-gel silica glass
US7160746B2 (en) 2001-07-27 2007-01-09 Lightwave Microsystems Corporation GeBPSG top clad for a planar lightwave circuit
JP2003303824A (ja) * 2002-04-12 2003-10-24 Sony Corp 半導体装置の製造方法
US7037639B2 (en) * 2002-05-01 2006-05-02 Molecular Imprints, Inc. Methods of manufacturing a lithography template
JP4932134B2 (ja) * 2003-09-16 2012-05-16 旺宏電子股▲ふん▼有限公司 集積回路の製造における位置合わせ精度条件を緩和する方法
US7348281B2 (en) * 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
JP4839723B2 (ja) 2005-08-10 2011-12-21 富士電機株式会社 保護膜形成方法およびその保護膜を備えた磁気記録媒体
JP4699140B2 (ja) 2005-08-29 2011-06-08 東京応化工業株式会社 パターン形成方法
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US20070166648A1 (en) 2006-01-17 2007-07-19 International Business Machines Corporation Integrated lithography and etch for dual damascene structures
US20070190762A1 (en) 2006-02-13 2007-08-16 Asml Netherlands B.V. Device manufacturing method and computer program product
US7897058B2 (en) * 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
WO2008115600A1 (en) * 2007-03-21 2008-09-25 Olambda, Inc. Multi-material hard mask or prepatterned layer for use with multi-patterning photolithography
US20090131295A1 (en) * 2007-11-16 2009-05-21 Hua Cui Compositions for Removal of Metal Hard Mask Etching Residues from a Semiconductor Substrate
KR100933868B1 (ko) * 2008-03-10 2009-12-24 주식회사 하이닉스반도체 마스크 패턴 형성 방법
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
KR101732936B1 (ko) * 2011-02-14 2017-05-08 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR20120092950A (ko) 2011-02-14 2012-08-22 에스케이하이닉스 주식회사 리소그래피-리소그래피-식각 공정에서의 오버레이 버니어 형성 방법
WO2012118847A2 (en) 2011-02-28 2012-09-07 Inpria Corportion Solution processible hardmarks for high resolusion lithography
US9684234B2 (en) 2011-03-24 2017-06-20 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography
US8409965B2 (en) * 2011-04-26 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for LED with nano-patterned substrate
JP2012253056A (ja) * 2011-05-31 2012-12-20 Toshiba Corp 半導体装置の製造方法
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
CN103975418B (zh) 2011-10-10 2017-03-08 布鲁尔科技公司 用于平版印刷加工的旋涂碳组合物
US8551690B2 (en) * 2012-01-20 2013-10-08 Micron Technology, Inc. Methods of forming patterns
US8916337B2 (en) * 2012-02-22 2014-12-23 International Business Machines Corporation Dual hard mask lithography process
US8703386B2 (en) 2012-02-27 2014-04-22 International Business Machines Corporation Metal peroxo compounds with organic co-ligands for electron beam, deep UV and extreme UV photoresist applications
CN104380194B (zh) * 2012-04-16 2019-05-31 布鲁尔科技公司 用于导向自组装的硅硬掩模层
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
US9679095B1 (en) 2013-02-19 2017-06-13 Mentor Graphics, A Siemens Business Layout decomposition for multiple patterning lithography
US9005875B2 (en) 2013-03-15 2015-04-14 Intel Corporation Pre-patterned hard mask for ultrafast lithographic imaging
JP2014239191A (ja) 2013-06-10 2014-12-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US9176373B2 (en) 2013-07-31 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for decomposition of a single photoresist mask pattern into 3 photoresist mask patterns
US9310684B2 (en) 2013-08-22 2016-04-12 Inpria Corporation Organometallic solution based high resolution patterning compositions
US9372402B2 (en) 2013-09-13 2016-06-21 The Research Foundation For The State University Of New York Molecular organometallic resists for EUV
WO2015084523A1 (en) 2013-12-05 2015-06-11 Tokyo Electron Limited Direct current superposition freeze
US20150234272A1 (en) 2014-02-14 2015-08-20 Intel Corporation Metal oxide nanoparticles and photoresist compositions
US9240329B2 (en) 2014-02-23 2016-01-19 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
EP4050014A3 (en) 2014-10-23 2022-12-14 Inpria Corporation Organometallic solution based high resolution patterning compositions
EP4273625A3 (en) 2015-10-13 2024-02-28 Inpria Corporation Organotin oxide hydroxide patterning compositions, precursors, and patterning
US9996004B2 (en) * 2015-11-20 2018-06-12 Lam Research Corporation EUV photopatterning of vapor-deposited metal oxide-containing hardmasks
KR102394042B1 (ko) 2016-03-11 2022-05-03 인프리아 코포레이션 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
TWI725220B (zh) 2016-08-12 2021-04-21 美商因普利亞公司 減少邊緣珠區域中來自含金屬光阻劑之金屬殘留物的方法
KR20240019399A (ko) 2017-11-20 2024-02-14 인프리아 코포레이션 유기주석 클러스터, 유기주석 클러스터의 용액, 및 고해상도 패턴화에 대한 적용
TW202348612A (zh) 2018-04-05 2023-12-16 美商英培雅股份有限公司 包含錫化合物的組合物及其應用
JP2022526031A (ja) 2019-04-12 2022-05-20 インプリア・コーポレイション 有機金属フォトレジスト現像剤組成物及び処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124394A (ja) * 2010-12-10 2012-06-28 Toshiba Corp パターン形成方法、半導体装置の製造方法およびテンプレートの製造方法
JP2015502668A (ja) * 2011-12-19 2015-01-22 キャノン・ナノテクノロジーズ・インコーポレーテッド インプリントリソグラフィー用のシームレスな大面積マスターテンプレートの製造方法
JP2013235885A (ja) * 2012-05-07 2013-11-21 Dainippon Printing Co Ltd ナノインプリントリソグラフィ用テンプレートの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
US11988965B2 (en) 2020-01-15 2024-05-21 Lam Research Corporation Underlayer for photoresist adhesion and dose reduction

Also Published As

Publication number Publication date
KR102394042B1 (ko) 2022-05-03
TW201801144A (zh) 2018-01-01
JP6993982B2 (ja) 2022-02-04
US11347145B2 (en) 2022-05-31
CN108780739A (zh) 2018-11-09
US20170261850A1 (en) 2017-09-14
US10649328B2 (en) 2020-05-12
WO2017156388A1 (en) 2017-09-14
TWI721125B (zh) 2021-03-11
CN108780739B (zh) 2023-09-15
US20200225578A1 (en) 2020-07-16
JP2019514042A (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
CN107112212B (zh) 使用接枝聚合物材料图案化基底
US9911646B2 (en) Self-aligned double spacer patterning process
CN107210197A (zh) 用于嵌段共聚物的定向自组装的混杂形貌和化学预制图案
TWI632437B (zh) 用於形成凸紋影像的方法
EP1553617A1 (en) Method for forming pattern and method for manufacturing semiconductor device
US11187836B2 (en) Method of building a 3D functional optical material layer stacking structure
US20050164494A1 (en) Method for forming semiconductor device
US9633847B2 (en) Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition
TW201003779A (en) Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
JP2012519959A (ja) パターンを形成する方法
KR20170120516A (ko) 유기막 형성 방법 및 반도체 장치용 기판의 제조 방법
JPWO2004114388A1 (ja) 半導体装置の製造方法
US20180275519A1 (en) Pattern Formation Method
US20050191860A1 (en) Method for forming semiconductor device
JP2008290230A (ja) ポリマー層内にパターンを生成するための方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant