KR20170120516A - 유기막 형성 방법 및 반도체 장치용 기판의 제조 방법 - Google Patents

유기막 형성 방법 및 반도체 장치용 기판의 제조 방법 Download PDF

Info

Publication number
KR20170120516A
KR20170120516A KR1020170051010A KR20170051010A KR20170120516A KR 20170120516 A KR20170120516 A KR 20170120516A KR 1020170051010 A KR1020170051010 A KR 1020170051010A KR 20170051010 A KR20170051010 A KR 20170051010A KR 20170120516 A KR20170120516 A KR 20170120516A
Authority
KR
South Korea
Prior art keywords
film
substrate
pattern
forming
organic
Prior art date
Application number
KR1020170051010A
Other languages
English (en)
Inventor
츠토무 오기하라
리에 기쿠치
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20170120516A publication Critical patent/KR20170120516A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G03F7/327—Non-aqueous alkaline compositions, e.g. anhydrous quaternary ammonium salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 반도체 장치 등의 제조 공정에 있어서, 기판 상의 요철 패턴을 메워, 저비용으로 기판을 고도로 평탄화할 수 있는 유기막 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적은, 요철 패턴을 갖는 기판 상에 유기막 형성용 조성물을 회전 도포하여 도포막을 형성한 후, 이 도포막을 유기 용제에 대하여 불용화 처리함으로써 유기막을 형성하는 방법으로서, 상기 도포막을 형성한 후, 상기 불용화 처리 전 또는 상기 불용화 처리와 동시에 상기 기판에 진동을 가하는 처리를 행하는 것을 특징으로 하는 유기막 형성 방법에 의해 달성된다.

Description

유기막 형성 방법 및 반도체 장치용 기판의 제조 방법{METHOD FOR FORMING ORGANIC FILM AND METHOD FOR MANUFACTURING SUBSTRATE FOR SEMICONDUCTOR APPARATUS}
본 발명은, 반도체 장치 등의 미세 가공 공정에서 이용할 수 있는 매우 평탄한 유기막 형성 방법 및 이 유기막 형성 방법을 이용한 반도체 장치용 기판의 제조 방법에 관한 것이다.
반도체 장치의 처리 성능의 고성능화는, 리소그래피 기술에 있어서의 광원의 단파장화에 따른 패턴 치수의 미세화가 견인되어 왔다. 그러나, ArF 광원 이후의 단파장화의 속도가 둔화되어, 미세화를 대신하는 고성능화가 필요로 되고 있다. 그래서, 반도체 장치의 구조를 3차원화하고, 보다 고밀도로 트랜지스터를 배치함으로써 반도체 장치를 고성능화할 수 있는 기술의 개발이 진행되고 있다. 이러한 3차원화한 구조를 갖는 반도체 장치의 기판에서는, 지금까지의 기판에 비하여, 회로 패턴으로서 보다 깊고 보다 미세한 구조가 형성되기 때문에, 지금까지의 평면적인 구조 형성에 최적화된 리소그래피 기술에서는 실용적인 프로세스 여유도를 가질 수 없다. 그래서, 3차원 구조가 형성된 기판을 평탄화할 수 있는 재료를 적용하여 평탄면을 형성한 후, 그 평탄면 상에 리소그래피 기술로 패터닝함으로써 프로세스 여유도를 확보할 필요가 있다.
이러한 평탄면을 형성할 수 있는 기술로서, 회전 도포형의 유기막에 의한 평탄화막의 형성 기술이 이미 다수 알려져 있지만(특허문헌 1-5), 이러한 재료로 형성한 유기막으로 모든 반도체 장치 제조용 기판의 패턴에 대하여 대응할 수 있는 것은 아니다. 또한 폴리에테르폴리올, 폴리아세탈 등의 액상 첨가제의 첨가 등도 제안되어 있지만(특허문헌 6-7), 통상 이러한 첨가물은 드라이 에칭 내성이 뒤떨어지기 때문에, 이것이 도포막 중에 잔류하면, 기판 가공시의 드라이 에칭 내성이 부족하여 기판 가공용 유기막으로서의 드라이 에칭 내성능이 부족할 가능성이 있다. 또한, 평탄화의 하나의 방법으로서, 기판 상의 요철을 메운 후, 화학 기계 연마(CMP) 프로세스로 평탄화하는 방법(특허문헌 8)도 실용되고 있지만, CMP는 고비용 프로세스이다. 이러한 상황 하, 반도체 장치 제조용 기판을, 유기막을 이용하여 저비용으로 고도로 평탄화하는 방법이 요구되고 있다.
일본 특허 공개 제2005-292528호 공보 일본 특허 공개 제2008-65081호 공보 일본 특허 공개 제2008-242492호 공보 일본 특허 공개 제2014-24831호 공보 일본 특허 공개 제2014-219559호 공보 국제 공개 제WO2008/026468호 팜플렛 일본 특허 공개 제2013-253227호 공보 일본 특허 공개 제2004-335873호 공보
본 발명은 상기 사정을 감안하여 이루어진 것으로, 반도체 장치 등의 제조 공정에 있어서, 기판 상의 요철 패턴을 메워, 저비용으로 기판을 고도로 평탄화할 수 있는 유기막 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에서는, 요철 패턴을 갖는 기판 상에 유기막 형성용 조성물을 회전 도포하여 도포막을 형성한 후, 이 도포막을 유기 용제에 대하여 불용화 처리함으로써 유기막을 형성하는 방법으로서, 상기 도포막을 형성한 후, 상기 불용화 처리 전에 또는 상기 불용화 처리와 동시에 상기 기판에 진동을 가하는 처리를 행하는 유기막 형성 방법을 제공한다.
이러한 방법이라면, 반도체 장치 등의 제조 공정에 있어서, 기판 상의 요철 패턴을 메워, 저비용으로 기판을 고도로 평탄화하는 유기막을 형성할 수 있다.
또한, 상기 진동을 가하는 처리에 있어서, 진동수가 0.01 Hz 내지 10 GHz인 진동을 가하는 것이 바람직하다.
이러한 진동수의 진동을 가하는 처리를 행함으로써, 효율적으로 도포막을 유동시키는 것이 가능하고, 가장 표면적이 적은 상태, 즉 매우 평탄한 유기막을 형성할 수 있다.
또한, 상기 불용화 처리는, 50℃ 이상 500℃ 이하의 열처리, 파장이 400 ㎚ 이하인 자외선 조사 처리 및 전자선 조사 처리 중 어느 하나, 또는 이들의 조합인 것이 바람직하다.
이러한 수단으로 불용화 처리를 행함으로써, 평탄한 상태를 유지하고 있는 유기막을 형성할 수 있다.
또한, 상기 유기막 형성용 조성물로서, 방향환을 포함하는 수지가 포함되는 것을 이용하는 것이 바람직하다.
본 발명의 유기막 형성 방법에서는, 예컨대 방향환을 포함하는 수지가 포함되는 유기막 형성용 조성물을 적합하게 이용할 수 있다.
또한, 본 발명에서는, 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 상기한 방법으로 유기막을 형성하고, 이 유기막 상에 규소를 함유하는 레지스트 하층막 형성용 조성물을 이용하여 규소 함유 레지스트 하층막을 형성하며, 이 규소 함유 레지스트 하층막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하고, 이 레지스트 상층막에 회로 패턴을 형성하며, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 규소 함유 레지스트 하층막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 규소 함유 레지스트 하층막을 마스크로 하여 상기 유기막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
또한, 본 발명에서는, 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 상기한 방법으로 유기막을 형성하고, 이 유기막 상에 규소를 함유하는 레지스트 하층막 형성용 조성물을 이용하여 규소 함유 레지스트 하층막을 형성하며, 이 규소 함유 레지스트 하층막 상에 유기 반사 방지막을 형성하고, 이 유기 반사 방지막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하여 4층 레지스트막으로 하며, 상기 레지스트 상층막에 회로 패턴을 형성하고, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 유기 반사 방지막과 상기 규소 함유 레지스트 하층막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기 반사 방지막과 규소 함유 레지스트 하층막을 마스크로 하여 상기 유기막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
또한, 본 발명에서는, 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 상기한 방법으로 유기막을 형성하고, 이 유기막 상에 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막 및 질화티탄막으로부터 선택되는 무기 하드마스크를 형성하며, 이 무기 하드마스크 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하고, 이 레지스트 상층막에 회로 패턴을 형성하며, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 무기 하드마스크에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 무기 하드마스크를 마스크로 하여 유기막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
또한, 본 발명에서는, 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 상기한 방법으로 유기막을 형성하고, 이 유기막 상에 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막 및 질화티탄막으로부터 선택되는 무기 하드마스크를 형성하며, 이 무기 하드마스크 상에 유기막과 규소 함유 레지스트 하층막을 포함하는 다층 레지스트막 또는 유기 반사 방지막을 형성하고, 이 다층 레지스트막 또는 유기 반사 방지막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하며, 이 레지스트 상층막에 회로 패턴을 형성하고, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 다층 레지스트막 또는 상기 유기 반사 방지막에의 패턴 전사를 경유하여 상기 무기 하드마스크에 상기 패턴을 드라이 에칭으로 전사하며, 이 패턴이 전사된 무기 하드마스크를 마스크로 하여 상기 기판 상에 형성된 유기막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
상기한 바와 같이, 본 발명의 방법에 의해 형성된 유기막은, 우수한 평탄화 특성을 갖기 때문에, 이 유기막을, 예컨대, 2층 레지스트 프로세스, 규소 함유 레지스트 하층막을 이용한 3층 레지스트 프로세스, 또는 규소 함유 레지스트 하층막 및 유기 반사 방지막을 이용한 4층 레지스트 프로세스와 같은 다층 레지스트 프로세스에 있어서의 여러 가지 막재료와 조합하여 이용함으로써, 상층 포토레지스트(레지스트 상층막)의 패턴을 고정밀도로 기판에 전사하고, 기판에 패턴을 형성할 수 있다. 즉, 본 발명의 반도체 장치용 기판의 제조 방법이라면, 고정밀도의 반도체 장치용 기판의 제조가 가능해진다.
이 경우, 상기 무기 하드마스크의 형성을, 화학 증착(CVD)법 또는 원자층 퇴적(ALD)법에 의해 행하는 것이 바람직하다.
본 발명의 반도체 장치용 기판의 제조 방법에서는, 예컨대 이러한 방법에 의해 무기 하드마스크를 형성할 수 있다.
또한, 상기 회로 패턴의 형성에 있어서, 파장이 10 ㎚ 이상 300 ㎚ 이하인 고에너지선에 의한 리소그래피, 전자선에 의한 직접 묘화 및 나노임프린팅 중 어느 하나, 또는 이들의 조합에 의해 회로 패턴을 형성하는 것이 바람직하다.
또한, 상기 회로 패턴의 형성에 있어서, 알칼리 현상 또는 유기 용제에 의한 현상으로 회로 패턴을 현상하는 것이 바람직하다.
본 발명의 반도체 장치용 기판의 제조 방법에서는, 이러한 회로 패턴의 형성 수단 및 현상 수단을 적합하게 이용할 수 있다.
또한, 상기 기판은, 금속막, 금속탄화막, 금속산화막, 금속질화막, 또는 금속산화질화막을 포함하는 것이 바람직하다.
또한, 상기 기판을 구성하는 금속은, 규소, 티탄, 텅스텐, 하프늄, 지르코늄, 크롬, 게르마늄, 구리, 알루미늄, 인듐, 갈륨, 비소, 팔라듐, 철, 탄탈, 이리듐, 몰리브덴, 또는 이들의 합금인 것이 바람직하다.
본 발명의 반도체 장치용 기판의 제조 방법이라면, 상기와 같은 기판을 가공하여 반도체 장치용 기판을 제조할 수 있다.
이상 설명한 바와 같이, 본 발명이라면, 기판 상의 요철 패턴을 메워, 기판을 고도로 평탄화 가능한 유기막을 형성할 수 있다. 또한, 고비용 프로세스인 CMP를 이용하지 않아도 기판을 고도로 평탄화할 수 있기 때문에, 저비용으로 기판의 평탄화를 행할 수 있다. 또한, 본 발명의 방법으로 형성된 유기막은 우수한 평탄화 특성을 갖기 때문에, 반도체 장치 제조에 매우 유용하다. 이 유기막을, 예컨대, 2층 레지스트 프로세스, 규소 함유 레지스트 하층막을 이용한 3층 레지스트 프로세스 또는 규소 함유 레지스트 하층막 및 유기 반사 방지막을 이용한 4층 레지스트 프로세스와 같은 다층 레지스트 프로세스에 있어서의 여러 가지 막재료와 조합하여 이용함으로써, 상층 포토레지스트(레지스트 상층막)의 패턴을 고정밀도로 기판에 전사하고, 기판에 패턴을 형성할 수 있다. 즉, 본 발명의 반도체 장치용 기판의 제조 방법이라면, 고정밀도의 반도체 장치용 기판의 제조가 가능해진다.
도 1은 본 발명의 유기막 형성 방법으로 스페이스 패턴을 갖는 기판 상에 유기막을 형성하는 일례의 흐름도이다.
도 2는 본 발명의 유기막 형성 방법으로 라인 패턴을 갖는 기판 상에 유기막을 형성하는 일례의 흐름도이다.
도 3은 본 발명의 유기막 형성 방법에 있어서의 진동을 가하는 처리의 일례를 도시한 설명도이다.
전술한 바와 같이, 반도체 장치 등의 제조 공정에 있어서, 기판 상의 요철 패턴을 메워, 저비용으로 기판을 고도로 평탄화할 수 있는 유기막 형성 방법의 개발이 요구되고 있었다.
종래, 예컨대 반도체 회로의 일부 또는 전부가 형성되어 있는 기판 등의 요철 패턴을 갖는 기판을 평탄하게 하는 방법으로서, 기판 상에 유기막 형성용 조성물을 회전 도포하고, 계속해서 소성함으로써 기판 표면의 요철 패턴을 유기막으로 메워 평탄한 표면을 형성하고 있었다. 그러나, 이 방법으로는 표면의 미소한 요철을 메우는 것은 가능하지만, 기판 표면 전체에 있어서는 메우지 않으면 안 되는 패턴의 밀도가 높은 곳과, 패턴의 밀도가 낮은 곳 사이에서 균일하게 평탄한 표면을 형성하는 것이 곤란하다. 일반적으로, 도포된 조성물은 기판에 형성되어 있는 요철 패턴에 따른 형태로 요철이 있는 도포막을 형성한다. 통상, 반도체 회로를 형성하는 프로세스에서는, 이러한 도포막을 불용화 처리하여 다음 막을 형성하는 공정으로 진행한다. 본 발명자들은 기판의 평탄화에 대해서 예의 검토를 거듭한 결과, 유기막 형성용 조성물을 도포한 후, 불용화 처리 전에 또는 불용화 처리와 동시에, 도포막에 진동 에너지를 부여하여 도포막을 유동시킴으로써, 가장 표면적이 적은 상태, 즉 매우 평탄한 유기막을 형성할 수 있는 것을 발견하고, 본 발명을 완성시켰다.
즉, 본 발명은, 요철 패턴을 갖는 기판 상에 유기막 형성용 조성물을 회전 도포하여 도포막을 형성한 후, 이 도포막을 유기 용제에 대하여 불용화 처리함으로써 유기막을 형성하는 방법으로서, 상기 도포막을 형성한 후, 상기 불용화 처리 전에 또는 상기 불용화 처리와 동시에 상기 기판에 진동을 가하는 처리를 행하는 유기막 형성 방법이다.
이하, 본 발명에 대해서 상세히 설명하였으나, 본 발명은 이들에 한정되는 것은 아니다.
<유기막 형성 방법>
이하, 도면을 참조하면서, 본 발명을 설명한다.
도 1은 본 발명의 유기막 형성 방법으로 스페이스 패턴을 갖는 기판 상에 유기막을 형성하는 일례의 흐름도이다. 도 1의 방법에서는, 우선, 기판(1) 상에 유기막 형성용 조성물을 회전 도포(스핀 코트)하고, 도포막(2)을 형성한다. 이 때, 기판(1) 상의 요철 패턴의 영향으로 기판 형상을 따른 형태로 요철이 있는 도포막(2)이 형성된다(도 1의 (A)). 이 도포막(2)은, 회전 도포시에 휘발되지 않고 남아 버린 용제와 수지 등을 포함한다. 이 도포막이 형성된 기판에 진동을 가하는 처리를 행한다. 기판(1)을 진동시킴으로써, 이 도포막(2)에 진동을 부여하면, 도포막(2)의 액상화가 일어나고, 도포막(2)(주로 도포막(2) 중의 수지)이 유동한다(도 1의 (B)). 결과로서 요철이 해소되고, 평탄한 도포막(2)이 형성된다(도 1의 (C)). 마지막으로, 이 평탄한 도포막(2)을 열, 빛, 또는 양쪽 모두의 처리에 의해 불용화하여 평탄한 유기막(3)을 형성할 수 있다(도 1의 (D)). 그리고, 이 불용화된 유기막(3) 상에는, 예컨대 후술하는 규소 함유 레지스트 하층막 형성용 조성물 등의 도포막 형성용 조성물을 회전 도포하여 도포막을 형성할 수 있다. 또한, 도 1의 방법에서는, 도포막(2)을 형성한 후, 도포막(2)의 불용화 처리 전에, 기판(1)에 진동을 가하는 처리를 행하고 있지만, 기판(1)에 진동을 가하는 처리는, 도포막(2)의 형성 후, 불용화 처리와 동시에 행하여도 좋다.
도 2는 본 발명의 유기막 형성 방법으로 라인 패턴을 갖는 기판 상의 넓은 범위에 미세한 패턴을 갖는 부분에 유기막을 형성하는 일례의 흐름도이다. 우선, 도 2의 방법에서는, 우선 기판(1) 상에 유기막 형성용 조성물을 회전 도포하여 도포막(2)을 형성한다. 이 때, 패턴의 피치가 큰 경우에는, 도 1에 도시된 바와 같이, 기판 상의 요철 패턴의 영향으로 기판 형상에 따른 형태로 요철이 있는 도포막(2)이 형성되지만, 미세한 패턴, 예컨대 하프 피치가 200 ㎚보다 미세한 패턴에서는, 개개의 패턴에 따르는 것이 아니라, 평균적으로 패턴의 중심부가 오목 형상인(패턴을 갖는 부분 전체가 완만한 오목 형상인) 도포막(2)이 형성된다(도 2의 (A)). 이 도포막이 형성된 기판에 진동을 가하는 처리를 행한다. 상기와 같이 기판(1)을 진동시킴으로써, 도포막(2)에 진동을 부여하면, 요철이 해소되어, 평탄한 도포막(2)이 형성된다(도 2의 (B), 도 2의 (C)). 마지막으로, 이 평탄한 도포막(2)을 열, 빛, 또는 양쪽 모두의 처리에 의해 불용화하여 평탄한 유기막(3)을 형성할 수 있다(도 2의 (D)). 그리고, 이 불용화된 유기막(3) 상에는, 예컨대 후술하는 규소 함유 레지스트 하층막 형성용 조성물 등의 도포막 형성용 조성물을 회전 도포하여 도포막을 형성할 수 있다. 또한, 도 2의 방법에서는, 도포막(2)을 형성한 후, 도포막(2)의 불용화 처리 전에, 기판(1)에 진동을 가하는 처리를 행하고 있지만, 기판(1)에 진동을 가하는 처리는, 도포막(2)의 형성 후, 불용화 처리와 동시에 행하여도 좋다.
이하, 본 발명의 유기막 형성 방법의 각 공정에 대해서 더욱 상세히 설명한다.
[도포막의 형성]
본 발명의 유기막 형성 방법에서는, 우선 요철 패턴을 갖는 기판 상에 유기막 형성용 조성물을 회전 도포하여 도포막을 형성한다. 요철 패턴을 갖는 기판으로서는, 특별히 한정되지 않고, 예컨대 스페이스 패턴이나 라인 패턴을 갖는 기판 등을 이용할 수 있다. 또한, 본 발명에서 이용하는 유기막 형성용 조성물은, 특별히 한정되지 않지만, 방향환을 포함하는 수지가 포함되는 유기막 형성용 조성물을 이용하는 것이 바람직하다. 또한, 회전 도포는, 특별히 한정되지 않고, 스핀 코터 등을 이용하여 공지된 방법에 의해 행하면 된다.
[기판에 진동을 가하는 처리]
본 발명의 유기막 형성 방법에서는, 도포막을 형성한 후, 상기 불용화 처리 전에 또는 상기 불용화 처리와 동시에 상기 기판에 진동을 가하는 처리를 행한다. 도 3은 진동을 가하는 처리의 일례를 도시한 설명도이다. 기판에 진동을 가하는 방법으로는, 예컨대, 기판 상에 도포막을 형성한 후, 진동 발생 장치(5)의 진동면(6)을 도포막 형성 후의 기판(4)에 밀착시켜, 공기 압력이나 전동으로 도포막 형성 후의 기판(4)을 진동시키는 방법을 예시할 수 있다. 예컨대, 초음파 발진기에 의한 초음파를 진동자를 통해 기판에 전파시키도록 할 수 있다.
또한, 진동을 가하는 처리에 있어서, 진동수가 0.01 Hz 내지 10 GHz인 진동을 가하는 것이 바람직하다. 이러한 진동수의 진동을 가하는 처리를 행함으로써, 효율적으로 도포막을 유동시키는 것이 가능하고, 가장 표면적이 적은 상태, 즉 매우 평탄한 유기막을 형성할 수 있다.
[불용화 처리]
본 발명의 유기막 형성 방법에서는, 도포막을 형성한 후, 이 도포막을 유기 용제에 대하여 불용화 처리한다. 불용화 처리는, 50℃ 이상 500℃ 이하의 열처리, 파장이 400 ㎚ 이하(10∼400 ㎚)인 자외선 조사 처리 및 전자선 조사 처리 중 어느 하나, 또는 이들의 조합인 것이 바람직하다. 이러한 수단으로 불용화 처리를 행함으로써, 평탄한 상태를 유지하고 있는 유기막을 형성할 수 있다.
상기와 같은 공정을 거쳐 요철 패턴을 갖는 기판 상에, 불용화된 유기막을 형성할 수 있다. 여기서, 이 유기막의 두께는 패턴의 깊이에 따라 적절하게 선정되지만, 10∼20,000 ㎚, 특히 20∼15,000 ㎚로 하는 것이 바람직하다.
이와 같이 하여 형성한 유기막을 다층 레지스트 프로세스에 적용하는 경우에는, 그 위에 규소를 함유하는 레지스트 하층막, 규소를 함유하지 않는 레지스트 상층막(단층 레지스트막), 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막 또는 질화티탄막 등의 무기 하드마스크를 형성할 수 있다. 또한, 고비용 프로세스인 CMP를 이용하지 않아도 기판을 고도로 평탄화할 수 있기 때문에, 저비용으로 기판의 평탄화를 행할 수 있다.
<반도체 장치용 기판의 제조 방법>
본 발명에서는, 요철 패턴을 갖는 기판 상에 전술한 본 발명의 유기막 형성 방법으로 유기막을 형성하고, 이 유기막 상에 규소를 함유하는 레지스트 하층막 형성용 조성물을 이용하여 규소 함유 레지스트 하층막을 형성하며, 이 규소 함유 레지스트 하층막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하고, 이 레지스트 상층막에 회로 패턴을 형성하며, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 규소 함유 레지스트 하층막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 규소 함유 레지스트 하층막을 마스크로 하여 상기 유기막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
본 발명의 반도체 장치용 기판의 제조 방법에 이용되는 기판은, 상기 기판이, 금속막, 금속탄화막, 금속산화막, 금속질화막, 또는 금속산화질화막을 포함하는 것이 바람직하다.
또한, 기판을 구성하는 금속은, 규소, 티탄, 텅스텐, 하프늄, 지르코늄, 크롬, 게르마늄, 구리, 알루미늄, 인듐, 갈륨, 비소, 팔라듐, 철, 탄탈, 이리듐, 몰리브덴, 또는 이들의 합금인 것이 바람직하다.
상기 반도체 장치용 기판의 제조 방법에 있어서, 상기 유기막은 희생막으로서 적용할 수도 있다.
유기막 형성용 조성물로서는, 상기한 바와 같이 방향환을 포함하는 수지가 포함되는 조성물을 이용하는 것이 바람직하다. 193 ㎚ 노광용에서는, 방향족기를 많이 포함하여 기판 에칭 내성이 높은 재료를 이용하면, k값이 높아지고, 기판 반사가 높아지는 경우가 있지만, 규소 함유 레지스트 하층막으로 반사를 억제함으로써 기판 반사를 0.5% 이하로 할 수 있다. 또한, 극단자외선(EUV) 노광에서는, 방향족기를 많이 포함하여 기판 에칭 내성이 높은 유기막 재료를 이용하면, 미세한 패턴을 형성하는 것이 가능하다.
규소 함유 레지스트 하층막으로서는, 폴리실록산 베이스의 도포막이 바람직하게 이용된다. 이 규소 함유 레지스트 하층막에 반사 방지막으로서의 효과를 갖게 함으로써, 반사를 억제할 수 있다. 구체적으로는, 일본 특허 공개 제2004-310019호 공보, 일본 특허 공개 제2007-302873호 공보, 일본 특허 공개 제2009-126940호 공보 등에 개시되는 조성물로부터 얻어지는 규소 함유 레지스트 하층막을 들 수 있다.
또한, 레지스트 상층막을 형성하기 위한 포토레지스트 조성물은, 포지티브형이라도 네거티브형이라도 어느 쪽이라도 좋고, 통상 이용되고 있는 포토레지스트 조성물과 같은 것을 이용할 수 있다. 상기 포토레지스트 조성물에 의해 레지스트 상층막을 형성하는 경우, 상기 유기막을 형성하는 경우와 마찬가지로, 스핀 코트법이 바람직하게 이용된다. 포토레지스트 조성물을 스핀 코트한 후, 프리베이크를 행하는데, 상기 프리베이크는, 60∼180℃에서 10∼300초의 범위로 행하는 것이 바람직하다. 그 후 통상적인 방법에 따라, 노광을 행하고, 포스트 익스포저 베이크(PEB), 현상을 행하여, 레지스트 패턴(회로 패턴)을 얻을 수 있다. 또한, 레지스트 상층막의 두께는 특별히 제한되지 않지만, 30∼500 ㎚, 특히 50∼400 ㎚가 바람직하다.
또한, 회로 패턴의 형성에 있어서, 파장이 10 ㎚ 이상 300 ㎚ 이하인 고에너지선에 의한 리소그래피, 전자선에 의한 직접 묘화 및 나노임프린팅 중 어느 하나, 또는 이들의 조합에 의해 회로 패턴을 형성하는 것이 바람직하다.
노광광으로서는, 파장 300 ㎚ 이하의 고에너지선, 구체적으로는 248 ㎚, 193 ㎚, 157 ㎚의 엑시머 레이저, 3∼20 ㎚의 연X선, 소위 EUV광, 전자빔, X선 등을 들 수 있다.
또한, 회로 패턴의 형성에 있어서, 알칼리 현상 또는 유기 용제에 의한 현상으로 회로 패턴을 현상하는 것이 바람직하다.
다음에, 얻어진 레지스트 패턴을 마스크로 하여 에칭을 행한다. 규소 함유 레지스트 하층막의 드라이 에칭 가공은, 예컨대 프론계의 가스를 이용하여 상기한 레지스트 패턴을 마스크로 하여 행할 수 있다. 계속해서 규소 함유 레지스트 하층막 패턴(패턴이 전사된 규소 함유 레지스트 하층막)을 마스크로 하여 예컨대 산소 가스 또는 수소 가스를 이용하여 유기막의 드라이 에칭 가공을 행할 수 있다.
다음 기판의 에칭도 통상적인 방법에 의해 행할 수 있고, 예컨대 기판이 SiO2, SiN, 실리카계 저유전율 절연막이라면 프론계 가스를 주체로 한 에칭, 기판이 p-Si나 Al, W라면 염소계, 브롬계 가스를 주체로 한 에칭을 행함으로써 기판에 패턴을 전사할 수 있다.
상기 규소 함유 레지스트 하층막 상에, 유기 반사 방지막(BARC)을 형성하고, 그 위에 레지스트 상층막을 형성하여도 좋다. 즉, 본 발명에서는, 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 전술한 본 발명의 유기막 형성 방법으로 유기막을 형성하고, 상기 유기막 상에 규소를 함유하는 레지스트 하층막 형성용 조성물을 이용하여 규소 함유 레지스트 하층막을 형성하며, 이 규소 함유 레지스트 하층막 상에 유기 반사 방지막을 형성하고, 이 유기 반사 방지막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하여 4층 레지스트막으로 하며, 상기 레지스트 상층막에 회로 패턴을 형성하고, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 유기 반사 방지막과 상기 규소 함유 레지스트 하층막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기 반사 방지막과 규소 함유 레지스트 하층막을 마스크로 하여 상기 유기막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
또한, 이 방법은, 규소 함유 레지스트 하층막 위에 유기 반사 방지막을 형성하는 것 이외에는, 상기한 규소 함유 레지스트 하층막을 이용한 반도체 장치용 기판의 제조 방법과 동일하게 하여 행할 수 있다. 유기 반사 방지막으로서는, 특별히 한정되지 않고, 공지된 것을 이용할 수 있고, 스핀 코트 등 공지된 방법으로 형성할 수 있다.
또한, 상기 유기막 상에, 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막, 또는 질화티탄막 등의 무기 하드마스크를 형성할 수도 있다. 즉, 본 발명에서는, 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 전술한 본 발명의 유기막 형성 방법으로 유기막을 형성하고, 이 유기막 상에 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막 및 질화티탄막으로부터 선택되는 무기 하드마스크를 형성하며, 이 무기 하드마스크 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하고, 이 레지스트 상층막에 회로 패턴을 형성하며, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 무기 하드마스크에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 무기 하드마스크를 마스크로 하여 유기막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
또한, 무기 하드마스크의 형성은, CVD법 또는 ALD법에 의해 행하는 것이 바람직하다.
무기 하드마스크의 에칭은, 예컨대 프론계의 가스를 이용하여 레지스트 패턴을 마스크로 하여 행할 수 있다. 계속해서, 무기 하드마스크 패턴을 마스크로 하여 산소 가스 또는 수소 가스를 이용하여 유기막의 드라이 에칭 가공을 행할 수 있다. 유기막 위에 규소 함유 레지스트 하층막 대신에 무기 하드마스크를 형성하는 것 이외에는, 상기한 규소 함유 레지스트 하층막을 이용한 반도체 장치용 기판의 제조 방법과 동일하게 하여 행할 수 있다.
또한, 무기 하드마스크 상에 유기막과 규소 함유 레지스트 하층막을 포함하는 다층 레지스트막 또는 유기 반사 방지막을 형성하여도 좋다. 즉, 본 발명에서는, 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 전술한 본 발명의 유기막 형성 방법으로 유기막을 형성하고, 이 유기막 상에 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막 및 질화티탄막으로부터 선택되는 무기 하드마스크를 형성하며, 이 무기 하드마스크 상에 유기막과 규소 함유 레지스트 하층막을 포함하는 다층 레지스트막 또는 유기 반사 방지막을 형성하고, 상기 다층 레지스트막 또는 유기 반사 방지막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하며, 이 레지스트 상층막에 회로 패턴을 형성하고, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 다층 레지스트막 또는 상기 유기 반사 방지막으로의 패턴 전사를 경유하여 상기 무기 하드마스크에 상기 패턴을 드라이 에칭으로 전사하며, 이 패턴이 전사된 무기 하드마스크를 마스크로 하여 상기 기판 상에 형성된 유기막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 반도체 장치용 기판의 제조 방법을 제공한다.
산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막, 또는 질화티탄막 등의 무기 하드마스크를 이용한 경우, 무기 하드마스크와 BARC의 조합으로 1.0을 초과하는 고NA의 액침 노광에 있어서도 반사를 억제하는 것이 가능해진다. BARC를 형성하는 또 하나의 메리트는, 무기 하드마스크 바로 위에서 프로세스 여유도가 넓어지는 효과를 얻을 수 있는 것이다.
또한, 이 방법은, 무기 하드마스크 상에, 유기막과 규소 함유 레지스트 하층막을 포함하는 다층 레지스트막 또는 유기 반사 방지막을 형성하는 것 이외에는, 상기 무기 하드마스크를 이용한 반도체 장치용 기판의 제조 방법과 동일하게 하여 행할 수 있다.
상기한 바와 같이, 본 발명의 방법으로 형성된 유기막은, 우수한 평탄화 특성을 갖기 때문에, 이 유기막을, 예컨대, 2층 레지스트 프로세스, 규소 함유 레지스트 하층막을 이용한 3층 레지스트 프로세스, 또는 규소 함유 레지스트 하층막 및 유기 반사 방지막을 이용한 4층 레지스트 프로세스와 같은 다층 레지스트 프로세스에 있어서의 여러 가지 막재료와 조합하여 이용함으로써, 상층 포토레지스트(레지스트 상층막)의 패턴을 고정밀도로 기판에 전사하고, 기판에 패턴을 형성할 수 있다. 즉, 본 발명의 반도체 장치용 기판의 제조 방법이라면, 고정밀도의 반도체 장치용 기판의 제조가 가능해진다.
실시예
이하, 합성예, 조제예, 실시예 및 비교예를 나타내어 본 발명을 구체적으로 설명하였으나, 본 발명은 이들 기재에 의해 한정되는 것은 아니다. 또한, 분자량으로서, 겔 퍼미에이션 크로마토그래피(GPC)에 의한 폴리스티렌 환산의 중량 평균 분자량(Mw) 및 수 평균 분자량(Mn)을 구하여, 이들로부터 분산도(Mw/Mn)를 유도하였다.
[합성예 1]
300 ㎖의 플라스크에 플루오렌비스페놀 200 g, 37% 포르말린 수용액 75 g, 옥살산 5 g을 넣어, 교반하면서 100℃에서 24시간 동안 반응시켰다. 반응 후, 메틸이소부틸케톤 500 ㎖에 용해시켜, 충분한 수세에 의해 촉매와 금속 불순물을 제거하였다. 계속해서, 용매를 감압 제거하고, 150℃, 2 mmHg까지 감압하여, 수분, 미반응 모노머를 제외하고 135 g의 하기에 나타내는 폴리머 1을 얻었다. GPC에 의해 분자량(Mw), 분산도(Mw/Mn)를 구하였다.
분자량(Mw) 6,500
분산도(Mw/Mn)=5.20
Figure pat00001
[조제예 1]
10 질량부의 상기 폴리머 1을, FC-430(스미토모쓰리엠사 제조) 0.1 질량%를 포함하는 프로필렌글리콜모노메틸에테르아세테이트(이하 PGMEA) 100 질량부에 용해시키고, 0.1 ㎛의 불소 수지 제조의 필터로 여과함으로써 유기막 형성용 조성물 용액(SOL-1)을 조제하였다.
[실시예 1]
이산화규소로 높이 0.1 ㎛, 폭 1 ㎜의 요철 패턴이 형성되어 있는 실리콘 기판 A를 준비하였다. 이 기판 A 상에, SOL-1을 회전 도포하여 도포막을 형성한 후, 기판에 38 kHz의 발신 주파수의 진동을 5분간 부여한(진동 처리) 후, 300℃에서 60초간 베이크하여 유기막을 형성하였다. 패턴이 있는 부분과 없는 부분을 접촉식 단차계 α 스텝(KLA사 제조)으로 평탄도를 측정하였다. 결과를 표 1에 나타낸다.
[실시예 2]
이산화규소로 높이 0.1 ㎛, 하프 피치 50 ㎚의 패턴과 50 ㎚의 스페이스를 포함하는 반복 패턴이 1 ㎜의 범위에서 반복 형성되어 있는 기판 B를 준비하였다. 기판 B를 이용하는 것 이외에는 실시예 1과 동일하게 하여 유기막을 형성하고, 평탄도를 측정하였다. 결과를 표 1에 나타낸다.
[비교예 1]
기판 A를 이용하여, 실시예 1과 동일하게 도포막을 형성한 후, 상기 진동 처리를 행하지 않고 300℃에서 60초간 베이크하여 유기막을 형성하였다. 실시예 1과 동일하게 하여, 평탄도를 측정하였다. 결과를 표 1에 나타낸다.
[비교예 2]
기판 A 대신에 기판 B를 이용하는 것 이외에는 비교예 1과 동일하게 하여 유기막을 형성하고, 평탄도를 측정하였다. 결과를 표 1에 나타낸다.
Figure pat00002
표 1에 나타낸 바와 같이, 도포막을 형성한 후, 베이크(불용화 처리) 전에 기판에 진동을 가하는 처리를 행한 실시예 1 및 실시예 2에서는, 유기막에 의해 기판 상의 요철 패턴을 메워, 기판을 고도로 평탄화할 수 있었다. 한편, 기판에 진동을 가하는 처리를 행하지 않은 비교예 1 및 비교예 2에서는, 기판을 고도로 평탄화할 수 없었다.
이상에 따라, 본 발명의 유기막 형성 방법이라면, 기판을 고도로 평탄화할 수 있는 유기막을 형성할 수 있는 것이 밝혀졌다. 또한, 고비용 프로세스인 CMP를 이용하지 않아도 기판을 고도로 평탄화할 수 있기 때문에, 저비용으로 기판의 평탄화를 행할 수 있는 것이 시사되었다.
또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시로서, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 발휘하는 것은, 어떠한 것이더라도 본 발명의 기술적 범위에 포함된다.
1 : 기판 2 : 도포막
3 : 유기막 4 : 도포막 형성 후의 기판
5 : 진동 발생 장치 6 : 진동면

Claims (18)

  1. 요철 패턴을 갖는 기판 상에 유기막 형성용 조성물을 회전 도포하여 도포막을 형성한 후, 이 도포막을 유기 용제에 대하여 불용화 처리함으로써 유기막을 형성하는 방법으로서, 상기 도포막을 형성한 후, 상기 불용화 처리 전에 또는 상기 불용화 처리와 동시에 상기 기판에 진동을 가하는 처리를 행하는 것을 특징으로 하는 유기막 형성 방법.
  2. 제1항에 있어서, 상기 진동을 가하는 처리에 있어서, 진동수가 0.01 Hz 내지 10 GHz인 진동을 가하는 것을 특징으로 하는 유기막 형성 방법.
  3. 제1항에 있어서, 상기 불용화 처리는, 50℃ 이상 500℃ 이하의 열처리, 파장이 400 ㎚ 이하인 자외선 조사 처리 및 전자선 조사 처리 중 어느 하나, 또는 이들의 조합인 것을 특징으로 하는 유기막 형성 방법.
  4. 제2항에 있어서, 상기 불용화 처리는, 50℃ 이상 500℃ 이하의 열처리, 파장이 400 ㎚ 이하인 자외선 조사 처리 및 전자선 조사 처리 중 어느 하나, 또는 이들의 조합인 것을 특징으로 하는 유기막 형성 방법.
  5. 제1항에 있어서, 상기 유기막 형성용 조성물로서, 방향환을 포함하는 수지가 포함되는 것을 이용하는 것을 특징으로 하는 유기막 형성 방법.
  6. 제2항에 있어서, 상기 유기막 형성용 조성물로서, 방향환을 포함하는 수지가 포함되는 것을 이용하는 것을 특징으로 하는 유기막 형성 방법.
  7. 제3항에 있어서, 상기 유기막 형성용 조성물로서, 방향환을 포함하는 수지가 포함되는 것을 이용하는 것을 특징으로 하는 유기막 형성 방법.
  8. 제4항에 있어서, 상기 유기막 형성용 조성물로서, 방향환을 포함하는 수지가 포함되는 것을 이용하는 것을 특징으로 하는 유기막 형성 방법.
  9. 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 제1항 내지 제8항 중 어느 한 항에 기재된 방법으로 유기막을 형성하고, 이 유기막 상에 규소를 함유하는 레지스트 하층막 형성용 조성물을 이용하여 규소 함유 레지스트 하층막을 형성하며, 이 규소 함유 레지스트 하층막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하고, 이 레지스트 상층막에 회로 패턴을 형성하며, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 규소 함유 레지스트 하층막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 규소 함유 레지스트 하층막을 마스크로 하여 상기 유기막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  10. 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 제1항 내지 제8항 중 어느 한 항에 기재된 방법으로 유기막을 형성하고, 이 유기막 상에 규소를 함유하는 레지스트 하층막 형성용 조성물을 이용하여 규소 함유 레지스트 하층막을 형성하며, 상기 규소 함유 레지스트 하층막 상에 유기 반사 방지막을 형성하고, 상기 유기 반사 방지막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하여 4층 레지스트막으로 하여, 상기 레지스트 상층막에 회로 패턴을 형성하며, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 유기 반사 방지막과 상기 규소 함유 레지스트 하층막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 유기 반사 방지막과 규소 함유 레지스트 하층막을 마스크로 하여 상기 유기막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  11. 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 제1항 내지 제8항 중 어느 한 항에 기재된 방법으로 유기막을 형성하고, 이 유기막 상에 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막 및 질화티탄막으로부터 선택되는 무기 하드마스크를 형성하며, 이 무기 하드마스크 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하고, 이 레지스트 상층막에 회로 패턴을 형성하며, 상기 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 무기 하드마스크에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 무기 하드마스크를 마스크로 하여 유기막에 드라이 에칭으로 패턴을 전사하며, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  12. 반도체 장치용 기판의 제조 방법으로서, 요철 패턴을 갖는 기판 상에 제1항 내지 제8항 중 어느 한 항에 기재된 방법으로 유기막을 형성하고, 이 유기막 상에 산화규소막, 질화규소막, 산화질화규소막, 비정질 규소막 및 질화티탄막으로부터 선택되는 무기 하드마스크를 형성하며, 이 무기 하드마스크 상에 유기막과 규소 함유 레지스트 하층막을 포함하는 다층 레지스트막 또는 유기 반사 방지막을 형성하고, 이 다층 레지스트막 또는 유기 반사 방지막 상에 포토레지스트 조성물을 이용하여 레지스트 상층막을 형성하며, 이 레지스트 상층막에 회로 패턴을 형성하고, 이 패턴이 형성된 레지스트 상층막을 마스크로 하여 상기 다층 레지스트막 또는 상기 유기 반사 방지막으로의 패턴 전사를 경유하여 상기 무기 하드마스크에 상기 패턴을 드라이 에칭으로 전사하며, 이 패턴이 전사된 무기 하드마스크를 마스크로 하여 상기 기판 상에 형성된 유기막에 드라이 에칭으로 패턴을 전사하고, 이 패턴이 전사된 유기막을 마스크로 하여 상기 기판에 드라이 에칭으로 패턴을 더 전사하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  13. 제11항에 있어서, 상기 무기 하드마스크의 형성을, CVD법 또는 ALD법에 의해 행하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  14. 제12항에 있어서, 상기 무기 하드마스크의 형성을, CVD법 또는 ALD법에 의해 행하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  15. 제9항에 있어서, 상기 회로 패턴의 형성에 있어서, 파장이 10 ㎚ 이상 300 ㎚ 이하인 고에너지선에 의한 리소그래피, 전자선에 의한 직접 묘화 및 나노임프린팅 중 어느 하나, 또는 이들의 조합에 의해 회로 패턴을 형성하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  16. 제9항에 있어서, 상기 회로 패턴의 형성에 있어서, 알칼리 현상 또는 유기 용제에 의한 현상으로 회로 패턴을 현상하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  17. 제9항에 있어서, 상기 기판은, 금속막, 금속탄화막, 금속산화막, 금속질화막, 또는 금속산화질화막을 포함하는 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
  18. 제17항에 있어서, 상기 기판을 구성하는 금속은, 규소, 티탄, 텅스텐, 하프늄, 지르코늄, 크롬, 게르마늄, 구리, 알루미늄, 인듐, 갈륨, 비소, 팔라듐, 철, 탄탈, 이리듐, 몰리브덴, 또는 이들의 합금인 것을 특징으로 하는 반도체 장치용 기판의 제조 방법.
KR1020170051010A 2016-04-21 2017-04-20 유기막 형성 방법 및 반도체 장치용 기판의 제조 방법 KR20170120516A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016085123A JP6534959B2 (ja) 2016-04-21 2016-04-21 有機膜の形成方法及び半導体装置用基板の製造方法
JPJP-P-2016-085123 2016-04-21

Publications (1)

Publication Number Publication Date
KR20170120516A true KR20170120516A (ko) 2017-10-31

Family

ID=60088501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170051010A KR20170120516A (ko) 2016-04-21 2017-04-20 유기막 형성 방법 및 반도체 장치용 기판의 제조 방법

Country Status (4)

Country Link
US (1) US9984891B2 (ko)
JP (1) JP6534959B2 (ko)
KR (1) KR20170120516A (ko)
TW (1) TWI624732B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190078537A (ko) * 2017-12-26 2019-07-04 신에쓰 가가꾸 고교 가부시끼가이샤 유기막 형성용 조성물, 반도체 장치 제조용 기판, 유기막의 형성 방법, 및 패턴 형성 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490458B2 (en) 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
US11972948B2 (en) 2018-06-13 2024-04-30 Brewer Science, Inc. Adhesion layers for EUV lithography
US11955336B2 (en) * 2021-04-23 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002363B1 (ko) * 1986-02-07 1990-04-12 닛뽄덴신덴와 가부시끼가이샤 치환 실록산 폴리머를 함유한 감광성(感光性) 및 고에너지 선감응성(線感應性)수지 조성물
JPH0539562A (ja) * 1991-08-06 1993-02-19 Fuji Electric Corp Res & Dev Ltd ＣｕＩｎＳｅ２ 薄膜の形成方法
JP2005213105A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 多結晶金属酸化物薄膜とその製造方法及び不揮発性メモリ
KR20140132675A (ko) * 2013-05-08 2014-11-18 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 하층막 형성 방법 및 패턴 형성 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9018698D0 (en) * 1990-08-24 1990-10-10 Lynxvale Ltd Semiconductive copolymers for use in electroluminescent devices
JP2866996B2 (ja) * 1991-02-01 1999-03-08 日東電工株式会社 有機重合体溶液
JPH05160018A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd 回転塗布方法
JPH1197437A (ja) * 1997-09-18 1999-04-09 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法および製造装置
US6503570B2 (en) * 2000-03-13 2003-01-07 Jrs Corporation Cyclosilane compound, and solution composition and process for forming a silicon film
US20070227907A1 (en) * 2006-04-04 2007-10-04 Rajiv Shah Methods and materials for controlling the electrochemistry of analyte sensors
US7813780B2 (en) * 2005-12-13 2010-10-12 Medtronic Minimed, Inc. Biosensors and methods for making and using them
US6993840B2 (en) * 2002-07-18 2006-02-07 Canon Kabushiki Kaisha Manufacturing method of liquid jet head
JP4369203B2 (ja) 2003-03-24 2009-11-18 信越化学工業株式会社 反射防止膜材料、反射防止膜を有する基板及びパターン形成方法
TWI281690B (en) 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
JP2004335873A (ja) 2003-05-09 2004-11-25 Toshiba Corp パターン形成方法
TWI363251B (en) 2003-07-30 2012-05-01 Nissan Chemical Ind Ltd Sublayer coating-forming composition for lithography containing compound having protected carboxy group
JP2005292528A (ja) 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
JP4716037B2 (ja) 2006-04-11 2011-07-06 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
DE602007000498D1 (de) 2006-04-11 2009-03-12 Shinetsu Chemical Co Siliziumhaltige, folienbildende Zusammensetzung, siliziumhaltige Folie, siliziumhaltiges, folientragendes Substrat und Strukturierungsverfahren
WO2008026468A1 (fr) 2006-08-28 2008-03-06 Nissan Chemical Industries, Ltd. Composition servant à créer une sous-couche de réserve et contenant un additif liquide
JP4910168B2 (ja) 2006-09-07 2012-04-04 Ｊｓｒ株式会社 レジスト下層膜形成用組成物及びパターン形成方法
JP2008091782A (ja) * 2006-10-04 2008-04-17 Toshiba Corp パターン形成用テンプレート、パターン形成方法、及びナノインプリント装置
WO2008146855A1 (ja) * 2007-05-29 2008-12-04 Asahi Glass Company, Limited 感光性組成物、隔壁、ブラックマトリックス
JP4793592B2 (ja) 2007-11-22 2011-10-12 信越化学工業株式会社 金属酸化物含有膜形成用組成物、金属酸化物含有膜、金属酸化物含有膜形成基板及びこれを用いたパターン形成方法
EP3182479B1 (en) * 2008-02-15 2018-10-03 Mitsubishi Chemical Corporation Conjugated polymer for organic electroluminescence element
JP5399347B2 (ja) * 2010-09-01 2014-01-29 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
KR20120112043A (ko) * 2011-03-30 2012-10-11 캐논 가부시끼가이샤 유기 발광장치의 제조방법
JP2013131641A (ja) * 2011-12-21 2013-07-04 Sharp Corp 半導体素子およびその製造方法、固体撮像素子およびその製造方法、回転塗布装置、電子情報機器
JP5925721B2 (ja) 2012-05-08 2016-05-25 信越化学工業株式会社 有機膜材料、これを用いた有機膜形成方法及びパターン形成方法
JP5894106B2 (ja) 2012-06-18 2016-03-23 信越化学工業株式会社 レジスト下層膜形成用化合物、これを用いたレジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
US8986921B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Lithographic material stack including a metal-compound hard mask
KR101656934B1 (ko) * 2014-07-29 2016-09-22 울산대학교 산학협력단 초음파 스핀 코터 및 이를 이용한 스핀 코팅 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002363B1 (ko) * 1986-02-07 1990-04-12 닛뽄덴신덴와 가부시끼가이샤 치환 실록산 폴리머를 함유한 감광성(感光性) 및 고에너지 선감응성(線感應性)수지 조성물
JPH0539562A (ja) * 1991-08-06 1993-02-19 Fuji Electric Corp Res & Dev Ltd ＣｕＩｎＳｅ２ 薄膜の形成方法
JP2005213105A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 多結晶金属酸化物薄膜とその製造方法及び不揮発性メモリ
KR20140132675A (ko) * 2013-05-08 2014-11-18 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 하층막 형성 방법 및 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190078537A (ko) * 2017-12-26 2019-07-04 신에쓰 가가꾸 고교 가부시끼가이샤 유기막 형성용 조성물, 반도체 장치 제조용 기판, 유기막의 형성 방법, 및 패턴 형성 방법

Also Published As

Publication number Publication date
US9984891B2 (en) 2018-05-29
JP6534959B2 (ja) 2019-06-26
US20170309493A1 (en) 2017-10-26
TWI624732B (zh) 2018-05-21
JP2017195296A (ja) 2017-10-26
TW201738662A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
TWI721125B (zh) 預圖案化微影模版、基於使用該模版的輻射圖案化之方法及形成該模版之方法
CN107112212B (zh) 使用接枝聚合物材料图案化基底
TWI452419B (zh) 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
KR101139302B1 (ko) 리버스 톤 공정을 사용하는 리세스형 구조물 형성 방법
US7435074B2 (en) Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
US8084185B2 (en) Substrate planarization with imprint materials and processes
KR20170120516A (ko) 유기막 형성 방법 및 반도체 장치용 기판의 제조 방법
TW201110196A (en) Methods of forming electronic devices
KR101988193B1 (ko) 화학적 폴리싱 및 평탄화를 위한 방법
US20140272683A1 (en) Method Of Fabricating Mask
TW202119497A (zh) 旋塗且藉cvd法沉積之有機膜的平坦化方法
JP2018160537A (ja) パターン形成方法
JP4331017B2 (ja) パターン形成方法
CN117546271A (zh) 经由使用双层系统的增强无冻结反间隔物形成去除材料覆盖层的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment