JP6534959B2 - 有機膜の形成方法及び半導体装置用基板の製造方法 - Google Patents

有機膜の形成方法及び半導体装置用基板の製造方法 Download PDF

Info

Publication number
JP6534959B2
JP6534959B2 JP2016085123A JP2016085123A JP6534959B2 JP 6534959 B2 JP6534959 B2 JP 6534959B2 JP 2016085123 A JP2016085123 A JP 2016085123A JP 2016085123 A JP2016085123 A JP 2016085123A JP 6534959 B2 JP6534959 B2 JP 6534959B2
Authority
JP
Japan
Prior art keywords
film
pattern
substrate
organic
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016085123A
Other languages
English (en)
Other versions
JP2017195296A (ja
Inventor
勤 荻原
勤 荻原
里枝 菊地
里枝 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2016085123A priority Critical patent/JP6534959B2/ja
Priority to US15/451,727 priority patent/US9984891B2/en
Priority to TW106112708A priority patent/TWI624732B/zh
Priority to KR1020170051010A priority patent/KR20170120516A/ko
Publication of JP2017195296A publication Critical patent/JP2017195296A/ja
Application granted granted Critical
Publication of JP6534959B2 publication Critical patent/JP6534959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G03F7/327—Non-aqueous alkaline compositions, e.g. anhydrous quaternary ammonium salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体装置等の微細加工工程で用いることができる極めて平坦な有機膜の形成方法及び該有機膜の形成方法を用いた半導体装置用基板の製造方法に関する。
半導体装置の処理性能の高性能化は、リソグラフィー技術における光源の短波長化によるパターン寸法の微細化がけん引してきた。しかし、ＡｒＦ光源以降の短波長化の速度が鈍化し、微細化に代わる高性能化が必要となっている。そこで、半導体装置の構造を３次元化し、より高密度にトランジスタを配置することで半導体装置を高性能化できる技術の開発が進められている。このような３次元化した構造をもつ半導体装置の基板では、これまでの基板に比べて、回路パターンとしてより深くより細い構造が形成されるため、これまでの平面的な構造形成に最適化されたリソグラフィー技術では実用的なプロセス裕度を持つことができない。そこで、３次元構造が形成された基板を平坦化できる材料を適用して平坦面を形成したのち、その平坦面上にリソグラフィー技術でパターニングすることでプロセス裕度を確保する必要がある。
このような平坦面を形成できる技術として、回転塗布型の有機膜による平坦化膜の形成技術がすでに多数知られているが（特許文献１−５）、このような材料で形成した有機膜で全ての半導体装置製造用基板のパターンに対して対応できる訳ではない。さらにポリエーテルポリオール、ポリアセタール等の液状添加剤の添加なども提案されているが（特許文献６−７）、通常このような添加物はドライエッチング耐性に劣るため、これが塗布膜中に残留すると、基板加工時のドライエッチング耐性が不足し基板加工用の有機膜としてのドライエッチング耐性能が不足する可能性がある。また、平坦化の一つの方法として、基板上の凹凸を埋め込んだ後、化学機械研磨（ＣＭＰ）プロセスで平坦化する方法（特許文献８）も実用されているが、ＣＭＰは高コストプロセスである。このような状況下、半導体装置製造用基板を、有機膜を用いて低コストで高度に平坦化する方法が求められている。
特開２００５−２９２５２８号公報 特開２００８−６５０８１号公報 特開２００８−２４２４９２号公報 特開２０１４−２４８３１号公報 特開２０１４−２１９５５９号公報 国際公開第ＷＯ２００８／０２６４６８号パンフレット 特開２０１３−２５３２２７号公報 特開２００４−３３５８７３号公報
本発明は上記事情に鑑みなされたものであり、半導体装置等の製造工程において、基板上の凹凸のパターンを埋め込んで、低コストで基板を高度に平坦化することができる有機膜の形成方法を提供することを目的とする。
上記目的を達成するために、本発明では、凹凸のパターンを有する基板上に有機膜形成用組成物を回転塗布して塗布膜を形成した後、該塗布膜を有機溶剤に対して不溶化処理することで有機膜を形成する方法であって、前記塗布膜を形成した後、前記不溶化処理の前又は前記不溶化処理と同時に前記基板に振動を加える処理を行う有機膜の形成方法を提供する。
このような方法であれば、半導体装置等の製造工程において、基板上の凹凸のパターンを埋め込んで、低コストで基板を高度に平坦化する有機膜を形成することができる。
また、前記振動を加える処理において、振動数が０．０１Ｈｚから１０ＧＨｚの振動を加えることが好ましい。
このような振動数の振動を加える処理を行うことで、効率よく塗布膜を流動させることが可能であり、最も表面積の少ない状態、即ち極めて平坦な有機膜を形成することができる。
また、前記不溶化処理が、５０℃以上５００℃以下の熱処理、波長が４００ｎｍ以下の紫外線照射処理、及び電子線照射処理のいずれか、又はこれらの組み合わせであることが好ましい。
このような手段で不溶化処理を行うことで、平坦な状態を保持している有機膜を形成することができる。
また、前記有機膜形成用組成物として、芳香環を含む樹脂が含まれるものを用いることが好ましい。
本発明の有機膜の形成方法では、例えば芳香環を含む樹脂が含まれる有機膜形成用組成物を好適に用いることができる。
また、本発明では、半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に上記の方法で有機膜を形成し、該有機膜上にケイ素を含有するレジスト下層膜形成用組成物を用いてケイ素含有レジスト下層膜を形成し、該ケイ素含有レジスト下層膜上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記ケイ素含有レジスト下層膜にドライエッチングでパターンを転写し、該パターンが転写されたケイ素含有レジスト下層膜をマスクにして前記有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
また、本発明では、半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に上記の方法で有機膜を形成し、該有機膜上にケイ素を含有するレジスト下層膜形成用組成物を用いてケイ素含有レジスト下層膜を形成し、該ケイ素含有レジスト下層膜上に有機反射防止膜を形成し、該有機反射防止膜上にフォトレジスト組成物を用いてレジスト上層膜を形成して４層レジスト膜とし、前記レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記有機反射防止膜と前記ケイ素含有レジスト下層膜にドライエッチングでパターンを転写し、該パターンが転写された有機反射防止膜とケイ素含有レジスト下層膜をマスクにして前記有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
また、本発明では、半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に上記の方法で有機膜を形成し、該有機膜上に酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、及び窒化チタン膜から選ばれる無機ハードマスクを形成し、該無機ハードマスク上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記無機ハードマスクにドライエッチングでパターンを転写し、該パターンが転写された無機ハードマスクをマスクにして有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
また、本発明では、半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に上記の方法で有機膜を形成し、該有機膜上に酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、及び窒化チタン膜から選ばれる無機ハードマスクを形成し、該無機ハードマスク上に有機膜とケイ素含有レジスト下層膜からなる多層レジスト膜又は有機反射防止膜を形成し、該多層レジスト膜又は有機反射防止膜上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記多層レジスト膜又は前記有機反射防止膜へのパターン転写を経由して前記無機ハードマスクに前記パターンをドライエッチングで転写し、該パターンが転写された無機ハードマスクをマスクにして前記基板上に形成された有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
上記のように、本発明の方法で形成された有機膜は、優れた平坦化特性を有するため、この有機膜を、例えば、２層レジストプロセス、ケイ素含有レジスト下層膜を用いた３層レジストプロセス、又はケイ素含有レジスト下層膜及び有機反射防止膜を用いた４層レジストプロセスといった多層レジストプロセスにおける種々の膜材料と組み合わせて用いることで、上層フォトレジスト（レジスト上層膜）のパターンを高精度で基板に転写し、基板にパターンを形成することができる。つまり、本発明の半導体装置用基板の製造方法であれば、高精度な半導体装置用基板の製造が可能となる。
この場合、前記無機ハードマスクの形成を、化学蒸着（ＣＶＤ）法又は原子層堆積（ＡＬＤ）法によって行うことが好ましい。
本発明の半導体装置用基板の製造方法では、例えばこのような方法で無機ハードマスクを形成することができる。
また、前記回路パターンの形成において、波長が１０ｎｍ以上３００ｎｍ以下の高エネルギー線によるリソグラフィー、電子線による直接描画、及びナノインプリンティングのいずれか、又はこれらの組み合わせによって回路パターンを形成することが好ましい。
また、前記回路パターンの形成において、アルカリ現像又は有機溶剤による現像で回路パターンを現像することが好ましい。
本発明の半導体装置用基板の製造方法では、このような回路パターンの形成手段及び現像手段を好適に用いることができる。
また、前記基板が、金属膜、金属炭化膜、金属酸化膜、金属窒化膜、又は金属酸化窒化膜を含むものであることが好ましい。
また、前記基板を構成する金属が、ケイ素、チタン、タングステン、ハフニウム、ジルコニウム、クロム、ゲルマニウム、銅、アルミニウム、インジウム、ガリウム、ヒ素、パラジウム、鉄、タンタル、イリジウム、モリブデン、又はこれらの合金であることが好ましい。
本発明の半導体装置用基板の製造方法であれば、上記のような基板を加工して半導体装置用基板を製造することができる。
以上説明したように、本発明であれば、基板上の凹凸のパターンを埋め込んで、基板を高度に平坦化可能な有機膜を形成できる。また、高コストプロセスであるＣＭＰを用いなくとも基板を高度に平坦化することができるため、低コストで基板の平坦化を行うことができる。また、本発明の方法で形成された有機膜は優れた平坦化特性を有するため、半導体装置製造に極めて有用である。この有機膜を、例えば、２層レジストプロセス、ケイ素含有レジスト下層膜を用いた３層レジストプロセス又はケイ素含有レジスト下層膜及び有機反射防止膜を用いた４層レジストプロセスといった多層レジストプロセスにおける種々の膜材料と組み合わせて用いることで、上層フォトレジスト（レジスト上層膜）のパターンを高精度で基板に転写し、基板にパターンを形成することができる。つまり、本発明の半導体装置用基板の製造方法であれば、高精度な半導体装置用基板の製造が可能となる。
本発明の有機膜の形成方法でスペースパターンを有する基板上に有機膜を形成する一例のフロー図である。 本発明の有機膜の形成方法でラインパターンを有する基板上に有機膜を形成する一例のフロー図である。 本発明の有機膜の形成方法における振動を加える処理の一例を示す説明図である。
上述のように、半導体装置等の製造工程において、基板上の凹凸のパターンを埋め込んで、低コストで基板を高度に平坦化することができる有機膜の形成方法の開発が求められていた。
従来、例えば半導体回路の一部又は全部が形成されている基板などの凹凸のパターンを有する基板を平坦にする方法として、基板上に有機膜形成用組成物を回転塗布し、続いて焼成することにより基板表面の凹凸のパターンを有機膜で埋め込んで平坦な表面を形成していた。しかしながら、この方法では表面の微小な凹凸を埋めることは可能であるが、基板表面全体においては埋めなければいけないパターンの密度が高いところと、パターンの密度が低いところとの間で均一に平坦な表面を形成することが困難である。一般的に、塗布された組成物は基板に形成されている凹凸のパターンに追従した形で凹凸のある塗布膜を形成する。通常、半導体回路を形成するプロセスでは、このような塗布膜を不溶化処理して次の膜を形成する工程に進む。本発明者らは基板の平坦化について鋭意検討を重ねた結果、有機膜形成用組成物を塗布後、不溶化処理の前又は不溶化処理と同時に、塗布膜に振動エネルギーを与えて塗布膜を流動させることで、最も表面積の少ない状態、即ち極めて平坦な有機膜を形成できることを見出し、本発明を完成させた。
即ち、本発明は、凹凸のパターンを有する基板上に有機膜形成用組成物を回転塗布して塗布膜を形成した後、該塗布膜を有機溶剤に対して不溶化処理することで有機膜を形成する方法であって、前記塗布膜を形成した後、前記不溶化処理の前又は前記不溶化処理と同時に前記基板に振動を加える処理を行う有機膜の形成方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
＜有機膜の形成方法＞
以下、図面を参照しながら、本発明を説明する。
図１は本発明の有機膜の形成方法でスペースパターンを有する基板上に有機膜を形成する一例のフロー図である。図１の方法では、まず、基板１上に有機膜形成用組成物を回転塗布（スピンコート）し、塗布膜２を形成する。このとき、基板１上の凹凸のパターンの影響で基板形状に追従した形で凹凸のある塗布膜２が形成される（図１（Ａ））。この塗布膜２は、回転塗布時に揮発することができずに残ってしまった溶剤と樹脂等からなっている。この塗布膜が形成された基板に振動を加える処理を行う。基板１を振動させることで、この塗布膜２に振動を与えると、塗布膜２の液状化が起こり、塗布膜２（主に塗布膜２中の樹脂）が流動する（図１（Ｂ））。結果として凹凸が解消され、平坦な塗布膜２が形成される（図１（Ｃ））。最後に、この平坦な塗布膜２を熱、光、又は両方の処理により不溶化して平坦な有機膜３を形成することができる（図１（Ｄ））。そして、この不溶化された有機膜３上には、例えば後述のケイ素含有レジスト下層膜形成用組成物などの塗布膜形成用組成物を回転塗布して塗布膜を形成することができる。なお、図１の方法では、塗布膜２を形成した後、塗布膜２の不溶化処理前に、基板１に振動を加える処理を行っているが、基板１に振動を加える処理は、塗布膜２の形成後、不溶化処理と同時に行ってもよい。
図２は本発明の有機膜の形成方法でラインパターンを有する基板上の広い範囲に微細なパターンを有する部分に有機膜を形成する一例のフロー図である。まず、図２の方法では、まず基板１上に有機膜形成用組成物を回転塗布し塗布膜２を形成する。このとき、パターンのピッチが大きい場合は、図１に示されているように、基板上の凹凸のパターンの影響で基板形状に追従した形で凹凸のある塗布膜２が形成されるが、微細なパターン、例えばハーフピッチが２００ｎｍより微細なパターンでは、個々のパターンに追従するのではなく、平均的にパターンの中心部が凹形状の（パターンを有する部分全体が緩やかな凹形状の）塗布膜２が形成される（図２（Ａ））。この塗布膜が形成された基板に振動を加える処理を行う。上記と同様に基板１を振動させることで、塗布膜２に振動を与えると、凹凸が解消され、平坦な塗布膜２が形成される（図２（Ｂ）、図２（Ｃ））。最後に、この平坦な塗布膜２を熱、光、又は両方の処理により不溶化して平坦な有機膜３を形成することができる（図２（Ｄ））。そして、この不溶化された有機膜３上には、例えば後述のケイ素含有レジスト下層膜形成用組成物などの塗布膜形成用組成物を回転塗布して塗布膜を形成することができる。なお、図２の方法では、塗布膜２を形成した後、塗布膜２の不溶化処理前に、基板１に振動を加える処理を行っているが、基板１に振動を加える処理は、塗布膜２の形成後、不溶化処理と同時に行ってもよい。
以下、本発明の有機膜の形成方法の各工程についてさらに詳しく説明する。
［塗布膜の形成］
本発明の有機膜の形成方法では、まず凹凸のパターンを有する基板上に有機膜形成用組成物を回転塗布して塗布膜を形成する。凹凸のパターンを有する基板としては、特に限定されず、例えばスペースパターンやラインパターンを有する基板などを用いることができる。また、本発明で用いる有機膜形成用組成物は、特に限定されないが、芳香環を含む樹脂が含まれる有機膜形成用組成物を用いることが好ましい。なお、回転塗布は、特に限定されず、スピンコーター等を用いて公知の方法で行えばよい。
［基板に振動を加える処理］
本発明の有機膜の形成方法では、塗布膜を形成した後、前記不溶化処理の前又は前記不溶化処理と同時に前記基板に振動を加える処理を行う。図３は振動を加える処理の一例を示す説明図である。基板に振動を加える方法としては、例えば、基板上に塗布膜を形成後、振動発生装置５の振動面６を塗布膜形成後の基板４に密着させ、空圧や電動で塗布膜形成後の基板４を振動させる方法を例示できる。例えば、超音波発振器による超音波を振動子を介して、基板に伝播させるようにすることができる。
また、振動を加える処理において、振動数が０．０１Ｈｚから１０ＧＨｚの振動を加えることが好ましい。このような振動数の振動を加える処理を行うことで、効率よく塗布膜を流動させることが可能であり、最も表面積の少ない状態、即ち極めて平坦な有機膜を形成することができる。
［不溶化処理］
本発明の有機膜の形成方法では、塗布膜を形成した後、該塗布膜を有機溶剤に対して不溶化処理する。不溶化処理は、５０℃以上５００℃以下の熱処理、波長が４００ｎｍ以下の紫外線照射処理、及び電子線照射処理のいずれか、又はこれらの組み合わせであることが好ましい。このような手段で不溶化処理を行うことで、平坦な状態を保持している有機膜を形成することができる。
上記のような工程を経て、凹凸のパターンを有する基板上に、不溶化された有機膜を形成することができる。ここで、この有機膜の厚さはパターンの深さに応じて適宜選定されるが、１０〜２０，０００ｎｍ、特に２０〜１５，０００ｎｍとすることが好ましい。
このようにして形成した有機膜を多層レジストプロセスに適用する場合には、その上にケイ素を含有するレジスト下層膜、ケイ素を含まないレジスト上層膜（単層レジスト膜）、酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜又は窒化チタン膜などの無機ハードマスクを形成することができる。また、高コストプロセスであるＣＭＰを用いなくとも基板を高度に平坦化することができるため、低コストで基板の平坦化を行うことができる。
＜半導体装置用基板の製造方法＞
本発明では、凹凸のパターンを有する基板上に上述の本発明の有機膜の形成方法で有機膜を形成し、該有機膜上にケイ素を含有するレジスト下層膜形成用組成物を用いてケイ素含有レジスト下層膜を形成し、該ケイ素含有レジスト下層膜上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記ケイ素含有レジスト下層膜にドライエッチングでパターンを転写し、該パターンが転写されたケイ素含有レジスト下層膜をマスクにして前記有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
本発明の半導体装置用基板の製造方法に用いられる基板は、前記基板が、金属膜、金属炭化膜、金属酸化膜、金属窒化膜、又は金属酸化窒化膜を含むものであることが好ましい。
また、基板を構成する金属は、ケイ素、チタン、タングステン、ハフニウム、ジルコニウム、クロム、ゲルマニウム、銅、アルミニウム、インジウム、ガリウム、ヒ素、パラジウム、鉄、タンタル、イリジウム、モリブデン、又はこれらの合金であることが好ましい。
上記半導体装置用基板の製造方法において、上記有機膜は犠牲膜として適用することもできる。
有機膜形成用組成物としては、上記のように芳香環を含む樹脂が含まれる組成物を用いることが好ましい。１９３ｎｍ露光用では、芳香族基を多く含み基板エッチング耐性が高い材料を用いると、ｋ値が高くなり、基板反射が高くなる場合があるが、ケイ素含有レジスト下層膜で反射を抑えることによって基板反射を０．５％以下にすることができる。また、極端紫外線（ＥＵＶ）露光では、芳香族基を多く含み基板エッチング耐性が高い有機膜材料を用いると、微細なパターンを形成することが可能である。
ケイ素含有レジスト下層膜としては、ポリシロキサンベースの塗布膜が好ましく用いられる。このケイ素含有レジスト下層膜に反射防止膜としての効果を持たせることによって、反射を抑えることができる。具体的には、特開２００４−３１００１９号公報、同２００７−３０２８７３号公報、同２００９−１２６９４０号公報などに示される組成物から得られるケイ素含有レジスト下層膜を挙げることができる。
また、レジスト上層膜を形成するためのフォトレジスト組成物は、ポジ型でもネガ型でもどちらでもよく、通常用いられているフォトレジスト組成物と同じものを用いることができる。上記フォトレジスト組成物によりレジスト上層膜を形成する場合、上記有機膜を形成する場合と同様に、スピンコート法が好ましく用いられる。フォトレジスト組成物をスピンコート後、プリベークを行うが、上記プリベークは、６０〜１８０℃で１０〜３００秒の範囲で行うことが好ましい。その後常法に従い、露光を行い、ポストエクスポジュアーベーク（ＰＥＢ）、現像を行い、レジストパターン（回路パターン）を得ることができる。なお、レジスト上層膜の厚さは特に制限されないが、３０〜５００ｎｍ、特に５０〜４００ｎｍが好ましい。
また、回路パターンの形成において、波長が１０ｎｍ以上３００ｎｍ以下の高エネルギー線によるリソグラフィー、電子線による直接描画、及びナノインプリンティングのいずれか、又はこれらの組み合わせによって回路パターンを形成することが好ましい。
露光光としては、波長３００ｎｍ以下の高エネルギー線、具体的には２４８ｎｍ、１９３ｎｍ、１５７ｎｍのエキシマレーザー、３〜２０ｎｍの軟Ｘ線、所謂ＥＵＶ光、電子ビーム、Ｘ線等を挙げることができる。
また、回路パターンの形成において、アルカリ現像又は有機溶剤による現像で回路パターンを現像することが好ましい。
次に、得られたレジストパターンをマスクにしてエッチングを行う。ケイ素含有レジスト下層膜のドライエッチング加工は、例えばフロン系のガスを用いて上記のレジストパターンをマスクにして行うことができる。次いでケイ素含有レジスト下層膜パターン（パターンが転写されたケイ素含有レジスト下層膜）をマスクにして例えば酸素ガス又は水素ガスを用いて有機膜のドライエッチング加工を行うことができる。
次の基板のエッチングも、常法によって行うことができ、例えば基板がＳｉＯ２、ＳｉＮ、シリカ系低誘電率絶縁膜であればフロン系ガスを主体としたエッチング、基板がｐ−ＳｉやＡｌ、Ｗであれば塩素系、臭素系ガスを主体としたエッチングを行うことで基板にパターンを転写することができる。
上記ケイ素含レジスト下層膜上に、有機反射防止膜（ＢＡＲＣ）を形成して、その上にレジスト上層膜を形成してもよい。つまり、本発明では、半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に上述の本発明の有機膜の形成方法で有機膜を形成し、該有機膜上にケイ素を含有するレジスト下層膜形成用組成物を用いてケイ素含有レジスト下層膜を形成し、該ケイ素含有レジスト下層膜上に有機反射防止膜を形成し、該有機反射防止膜上にフォトレジスト組成物を用いてレジスト上層膜を形成して４層レジスト膜とし、前記レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記有機反射防止膜と前記ケイ素含有レジスト下層膜にドライエッチングでパターンを転写し、該パターンが転写された有機反射防止膜とケイ素含有レジスト下層膜をマスクにして前記有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
なお、この方法は、ケイ素含有レジスト下層膜の上に有機反射防止膜を形成する以外は、上記のケイ素含有レジスト下層膜を用いた半導体装置用基板の製造方法と同様にして行うことができる。有機反射防止膜としては、特に限定されず、公知のものを用いることができ、スピンコート等公知の方法で形成することができる。
また、上記有機膜上に、酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、又は窒化チタン膜などの無機ハードマスクを形成することもできる。つまり、本発明では、半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に上述の本発明の有機膜の形成方法で有機膜を形成し、該有機膜上に酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、及び窒化チタン膜から選ばれる無機ハードマスクを形成し、該無機ハードマスク上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記無機ハードマスクにドライエッチングでパターンを転写し、該パターンが転写された無機ハードマスクをマスクにして有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
また、無機ハードマスクの形成は、ＣＶＤ法又はＡＬＤ法によって行うことが好ましい。
無機ハードマスクのエッチングは、例えばフロン系のガスを用いてレジストパターンをマスクにして行うことができる。次いで、無機ハードマスクパターンをマスクにして酸素ガス又は水素ガスを用いて有機膜のドライエッチング加工を行うことができる。有機膜の上にケイ素含有レジスト下層膜の代わりに無機ハードマスクを形成する以外は、上記のケイ素含有レジスト下層膜を用いた半導体装置用基板の製造方法と同様にして行うことができる。
また、無機ハードマスク上に有機膜とケイ素含有レジスト下層膜からなる多層レジスト膜又は有機反射防止膜を形成してもよい。つまり、本発明では、半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に上述の本発明の有機膜の形成方法で有機膜を形成し、該有機膜上に酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、及び窒化チタン膜から選ばれる無機ハードマスクを形成し、該無機ハードマスク上に有機膜とケイ素含有レジスト下層膜からなる多層レジスト膜又は有機反射防止膜を形成し、該多層レジスト膜又は有機反射防止膜上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記多層レジスト膜又は前記有機反射防止膜へのパターン転写を経由して前記無機ハードマスクに前記パターンをドライエッチングで転写し、該パターンが転写された無機ハードマスクをマスクにして前記基板上に形成された有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写する半導体装置用基板の製造方法を提供する。
酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、又は窒化チタン膜などの無機ハードマスクを用いた場合、無機ハードマスクとＢＡＲＣの組合せで１．０を超える高ＮＡの液浸露光においても反射を抑えることが可能となる。ＢＡＲＣを形成するもう一つのメリットは、無機ハードマスク直上でのプロセス裕度が広くなる効果が得られることである。
なお、この方法は、無機ハードマスク上に、有機膜とケイ素含有レジスト下層膜からなる多層レジスト膜又は有機反射防止膜を形成する以外は、上記無機ハードマスクを用いた半導体装置用基板の製造方法と同様にして行うことができる。
上記のように、本発明の方法で形成された有機膜は、優れた平坦化特性を有するため、この有機膜を、例えば、２層レジストプロセス、ケイ素含有レジスト下層膜を用いた３層レジストプロセス、又はケイ素含有レジスト下層膜及び有機反射防止膜を用いた４層レジストプロセスといった多層レジストプロセスにおける種々の膜材料と組み合わせて用いることで、上層フォトレジスト（レジスト上層膜）のパターンを高精度で基板に転写し、基板にパターンを形成することができる。つまり、本発明の半導体装置用基板の製造方法であれば、高精度な半導体装置用基板の製造が可能となる。
以下、合成例、調製例、実施例、及び比較例を示して本発明を具体的に説明するが、本発明はこれらの記載によって限定されるものではない。なお、分子量として、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）によるポリスチレン換算の重量平均分子量（Ｍｗ）及び数平均分子量（Ｍｎ）を求め、それらから分散度（Ｍｗ／Ｍｎ）を導いた。
［合成例１］
３００ｍｌのフラスコにフルオレンビスフェノール２００ｇ、３７％ホルマリン水溶液７５ｇ、シュウ酸５ｇを入れ、撹拌しながら１００℃で２４時間反応させた。反応後、メチルイソブチルケトン５００ｍｌに溶解させ、十分な水洗により触媒と金属不純物を除去した。次いで、溶媒を減圧除去し、１５０℃、２ｍｍＨｇまで減圧し、水分、未反応モノマーを除いて１３５ｇの下記に示すポリマー１を得た。ＧＰＣにより分子量（Ｍｗ）、分散度（Ｍｗ／Ｍｎ）を求めた。
分子量（Ｍｗ）６，５００
分散度（Ｍｗ／Ｍｎ）＝５．２０
Figure 0006534959
［調製例１］
１０質量部の上記ポリマー１を、ＦＣ−４３０（住友スリーエム社製）０．１質量％を含むプロピレングリコールモノメチルエーテルアセテート（以下ＰＧＭＥＡ）１００質量部に溶解させ、０．１μｍのフッ素樹脂製のフィルターで濾過することによって有機膜形成用組成物溶液（ＳＯＬ−１）を調製した。
［実施例１］
二酸化ケイ素で高さ０．１μｍ、幅１ｍｍの凹凸のパターンが形成されているシリコン基板Ａを準備した。この基板Ａ上に、ＳＯＬ−１を回転塗布して塗布膜を形成後、基板に３８ｋＨｚの発信周波数の振動を５分間与えた（振動処理）後、３００℃で６０秒間ベークし有機膜を形成した。パターンのある部分とない部分を接触式段差計αステップ（ＫＬＡ社製）で平坦度を測定した。結果を表１に示す。
［実施例２］
二酸化ケイ素で高さ０．１μｍ、ハーフピッチ５０ｎｍのパターンと５０ｎｍのスペースからなる繰り返しパターンが１ｍｍの範囲で繰り返し形成されている基板Ｂを準備した。基板Ｂを用いる以外は実施例１と同様にして有機膜を形成し、平坦度を測定した。結果を表１に示す。
［比較例１］
基板Ａを用いて、実施例１と同様に塗布膜を形成後、上記振動処理を行わず３００℃で６０秒間ベークし有機膜を形成した。実施例１と同様にして、平坦度を測定した。結果を表１に示す。
［比較例２］
基板Ａのかわりに基板Ｂを用いる以外は比較例１と同様にして有機膜を形成し、平坦度を測定した。結果を表１に示す。
Figure 0006534959
表１に示されるように、塗布膜を形成後、ベーク（不溶化処理）前に基板に振動を加える処理を行った実施例１及び実施例２では、有機膜によって基板上の凹凸のパターンを埋め込み、基板を高度に平坦化できていた。一方、基板に振動を加える処理を行わなかった比較例１及び比較例２では、基板を高度に平坦化できていなかった。
以上により、本発明の有機膜の形成方法であれば、基板を高度に平坦化できる有機膜を形成できることが明らかとなった。また、高コストプロセスであるＣＭＰを用いなくとも基板を高度に平坦化することができるため、低コストで基板の平坦化を行うことができることが示唆された
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…基板、 ２…塗布膜、 ３…有機膜、 ４…塗布膜形成後の基板、
５…振動発生装置、 ６…振動面

Claims (12)

  1. 凹凸のパターンを有する基板上に有機膜形成用組成物を回転塗布して塗布膜を形成した後、該塗布膜を有機溶剤に対して不溶化処理することで、多層レジストプロセスにおいてレジスト上層膜のパターンを基板に転写するための有機膜を形成する方法であって、前記塗布膜を形成した後、前記不溶化処理の前又は前記不溶化処理と同時に前記基板に振動を加える処理を行う有機膜の形成方法であり、かつ、
    前記有機膜形成用組成物として、芳香環を含む樹脂が含まれるものを用いることを特徴とする有機膜の形成方法。
  2. 前記振動を加える処理において、振動数が０．０１Ｈｚから１０ＧＨｚの振動を加えることを特徴とする請求項１に記載の有機膜の形成方法。
  3. 前記不溶化処理が、５０℃以上５００℃以下の熱処理、波長が４００ｎｍ以下の紫外線照射処理、及び電子線照射処理のいずれか、又はこれらの組み合わせであることを特徴とする請求項１又は請求項２に記載の有機膜の形成方法。
  4. 半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に請求項１から請求項３のいずれか一項に記載の方法で有機膜を形成し、該有機膜上にケイ素を含有するレジスト下層膜形成用組成物を用いてケイ素含有レジスト下層膜を形成し、該ケイ素含有レジスト下層膜上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記ケイ素含有レジスト下層膜にドライエッチングでパターンを転写し、該パターンが転写されたケイ素含有レジスト下層膜をマスクにして前記有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写することを特徴とする半導体装置用基板の製造方法。
  5. 半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に請求項１から請求項３のいずれか一項に記載の方法で有機膜を形成し、該有機膜上にケイ素を含有するレジスト下層膜形成用組成物を用いてケイ素含有レジスト下層膜を形成し、該ケイ素含有レジスト下層膜上に有機反射防止膜を形成し、該有機反射防止膜上にフォトレジスト組成物を用いてレジスト上層膜を形成して４層レジスト膜とし、前記レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記有機反射防止膜と前記ケイ素含有レジスト下層膜にドライエッチングでパターンを転写し、該パターンが転写された有機反射防止膜とケイ素含有レジスト下層膜をマスクにして前記有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写することを特徴とする半導体装置用基板の製造方法。
  6. 半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に請求項１から請求項３のいずれか一項に記載の方法で有機膜を形成し、該有機膜上に酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、及び窒化チタン膜から選ばれる無機ハードマスクを形成し、該無機ハードマスク上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記無機ハードマスクにドライエッチングでパターンを転写し、該パターンが転写された無機ハードマスクをマスクにして有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写することを特徴とする半導体装置用基板の製造方法。
  7. 半導体装置用基板の製造方法であって、凹凸のパターンを有する基板上に請求項１から請求項３のいずれか一項に記載の方法で有機膜を形成し、該有機膜上に酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜、アモルファスケイ素膜、及び窒化チタン膜から選ばれる無機ハードマスクを形成し、該無機ハードマスク上に有機膜とケイ素含有レジスト下層膜からなる多層レジスト膜又は有機反射防止膜を形成し、該多層レジスト膜又は有機反射防止膜上にフォトレジスト組成物を用いてレジスト上層膜を形成し、該レジスト上層膜に回路パターンを形成し、該パターンが形成されたレジスト上層膜をマスクにして前記多層レジスト膜又は前記有機反射防止膜へのパターン転写を経由して前記無機ハードマスクに前記パターンをドライエッチングで転写し、該パターンが転写された無機ハードマスクをマスクにして前記基板上に形成された有機膜にドライエッチングでパターンを転写し、さらに該パターンが転写された有機膜をマスクにして前記基板にドライエッチングでパターンを転写することを特徴とする半導体装置用基板の製造方法。
  8. 前記無機ハードマスクの形成を、ＣＶＤ法又はＡＬＤ法によって行うことを特徴とする請求項６又は請求項７に記載の半導体装置用基板の製造方法。
  9. 前記回路パターンの形成において、波長が１０ｎｍ以上３００ｎｍ以下の高エネルギー線によるリソグラフィー、電子線による直接描画、及びナノインプリンティングのいずれか、又はこれらの組み合わせによって回路パターンを形成することを特徴とする請求項４から請求項８のいずれか一項に記載の半導体装置用基板の製造方法。
  10. 前記回路パターンの形成において、アルカリ現像又は有機溶剤による現像で回路パターンを現像することを特徴とする請求項４から請求項９のいずれか一項に記載の半導体装置用基板の製造方法。
  11. 前記基板が、金属膜、金属炭化膜、金属酸化膜、金属窒化膜、又は金属酸化窒化膜を含むものであることを特徴とする請求項４から請求項１０のいずれか一項に記載の半導体装置用基板の製造方法。
  12. 前記基板を構成する金属が、ケイ素、チタン、タングステン、ハフニウム、ジルコニウム、クロム、ゲルマニウム、銅、アルミニウム、インジウム、ガリウム、ヒ素、パラジウム、鉄、タンタル、イリジウム、モリブデン、又はこれらの合金であることを特徴とする請求項１１に記載の半導体装置用基板の製造方法。
JP2016085123A 2016-04-21 2016-04-21 有機膜の形成方法及び半導体装置用基板の製造方法 Active JP6534959B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016085123A JP6534959B2 (ja) 2016-04-21 2016-04-21 有機膜の形成方法及び半導体装置用基板の製造方法
US15/451,727 US9984891B2 (en) 2016-04-21 2017-03-07 Method for forming organic film and method for manufacturing substrate for semiconductor apparatus
TW106112708A TWI624732B (zh) 2016-04-21 2017-04-17 半導體裝置用基板之製造方法
KR1020170051010A KR20170120516A (ko) 2016-04-21 2017-04-20 유기막 형성 방법 및 반도체 장치용 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016085123A JP6534959B2 (ja) 2016-04-21 2016-04-21 有機膜の形成方法及び半導体装置用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017195296A JP2017195296A (ja) 2017-10-26
JP6534959B2 true JP6534959B2 (ja) 2019-06-26

Family

ID=60088501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016085123A Active JP6534959B2 (ja) 2016-04-21 2016-04-21 有機膜の形成方法及び半導体装置用基板の製造方法

Country Status (4)

Country Link
US (1) US9984891B2 (ja)
JP (1) JP6534959B2 (ja)
KR (1) KR20170120516A (ja)
TW (1) TWI624732B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490458B2 (en) 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
JP6894364B2 (ja) * 2017-12-26 2021-06-30 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法、及びパターン形成方法
JP7348210B2 (ja) 2018-06-13 2023-09-20 ブルーワー サイエンス アイ エヌ シー． Ｅｕｖリソグラフィ用接着層
US11955336B2 (en) * 2021-04-23 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3760030D1 (en) * 1986-02-07 1989-02-02 Nippon Telegraph & Telephone Photosensitive and high energy beam sensitive resin composition containing substituted polysiloxane
GB9018698D0 (en) * 1990-08-24 1990-10-10 Lynxvale Ltd Semiconductive copolymers for use in electroluminescent devices
JP2866996B2 (ja) * 1991-02-01 1999-03-08 日東電工株式会社 有機重合体溶液
JPH0539562A (ja) * 1991-08-06 1993-02-19 Fuji Electric Corp Res & Dev Ltd ＣｕＩｎＳｅ２ 薄膜の形成方法
JPH05160018A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd 回転塗布方法
JPH1197437A (ja) * 1997-09-18 1999-04-09 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法および製造装置
DE60128611T2 (de) * 2000-03-13 2008-01-31 Jsr Corp. Cyclosilan, eine flüssige Zusammensetzung und ein Verfahren zur Bildung eines Silicium-Films
US20070227907A1 (en) * 2006-04-04 2007-10-04 Rajiv Shah Methods and materials for controlling the electrochemistry of analyte sensors
US7813780B2 (en) * 2005-12-13 2010-10-12 Medtronic Minimed, Inc. Biosensors and methods for making and using them
US6993840B2 (en) * 2002-07-18 2006-02-07 Canon Kabushiki Kaisha Manufacturing method of liquid jet head
JP4369203B2 (ja) 2003-03-24 2009-11-18 信越化学工業株式会社 反射防止膜材料、反射防止膜を有する基板及びパターン形成方法
TWI281690B (en) 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
JP2004335873A (ja) 2003-05-09 2004-11-25 Toshiba Corp パターン形成方法
TWI363251B (en) 2003-07-30 2012-05-01 Nissan Chemical Ind Ltd Sublayer coating-forming composition for lithography containing compound having protected carboxy group
JP2005213105A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 多結晶金属酸化物薄膜とその製造方法及び不揮発性メモリ
JP2005292528A (ja) 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
EP1845132B8 (en) 2006-04-11 2009-04-01 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
JP4716037B2 (ja) 2006-04-11 2011-07-06 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
JP4784784B2 (ja) 2006-08-28 2011-10-05 日産化学工業株式会社 液状添加剤を含むレジスト下層膜形成組成物
JP4910168B2 (ja) 2006-09-07 2012-04-04 Ｊｓｒ株式会社 レジスト下層膜形成用組成物及びパターン形成方法
JP2008091782A (ja) * 2006-10-04 2008-04-17 Toshiba Corp パターン形成用テンプレート、パターン形成方法、及びナノインプリント装置
CN101681097A (zh) * 2007-05-29 2010-03-24 旭硝子株式会社 感光性组合物、间隔壁、黑色矩阵
JP4793592B2 (ja) 2007-11-22 2011-10-12 信越化学工業株式会社 金属酸化物含有膜形成用組成物、金属酸化物含有膜、金属酸化物含有膜形成基板及びこれを用いたパターン形成方法
JP5564801B2 (ja) * 2008-02-15 2014-08-06 三菱化学株式会社 共役ポリマー、有機電界発光素子材料、有機電界発光素子用組成物、ポリマーの製造方法、有機電界発光素子、有機ｅｌディスプレイ、及び有機ｅｌ照明
JP5399347B2 (ja) * 2010-09-01 2014-01-29 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
KR20120112043A (ko) * 2011-03-30 2012-10-11 캐논 가부시끼가이샤 유기 발광장치의 제조방법
JP2013131641A (ja) * 2011-12-21 2013-07-04 Sharp Corp 半導体素子およびその製造方法、固体撮像素子およびその製造方法、回転塗布装置、電子情報機器
JP5925721B2 (ja) 2012-05-08 2016-05-25 信越化学工業株式会社 有機膜材料、これを用いた有機膜形成方法及びパターン形成方法
JP5894106B2 (ja) 2012-06-18 2016-03-23 信越化学工業株式会社 レジスト下層膜形成用化合物、これを用いたレジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
US8986921B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Lithographic material stack including a metal-compound hard mask
JP5913191B2 (ja) * 2013-05-08 2016-04-27 信越化学工業株式会社 レジスト下層膜形成方法及びパターン形成方法
KR101656934B1 (ko) * 2014-07-29 2016-09-22 울산대학교 산학협력단 초음파 스핀 코터 및 이를 이용한 스핀 코팅 방법

Also Published As

Publication number Publication date
JP2017195296A (ja) 2017-10-26
KR20170120516A (ko) 2017-10-31
TW201738662A (zh) 2017-11-01
US20170309493A1 (en) 2017-10-26
US9984891B2 (en) 2018-05-29
TWI624732B (zh) 2018-05-21

Similar Documents

Publication Publication Date Title
TWI721125B (zh) 預圖案化微影模版、基於使用該模版的輻射圖案化之方法及形成該模版之方法
JP5290204B2 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
CN107112212B (zh) 使用接枝聚合物材料图案化基底
TWI289326B (en) Method of forming a recessed structure employing a reverse tone process
TWI281690B (en) Pattern forming method, and manufacturing method for semiconductor using the same
JP6284925B2 (ja) 誘導自己組織化用のケイ素系ハードマスク層
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
US10254652B2 (en) Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning
TW544760B (en) Method for forming fine pattern in semiconductor device
JP6534959B2 (ja) 有機膜の形成方法及び半導体装置用基板の製造方法
US8084185B2 (en) Substrate planarization with imprint materials and processes
JP5829994B2 (ja) パターン形成方法
JP2010050384A (ja) 半導体装置の製造方法
JP2008258562A (ja) パターン形成方法
JP2008227465A (ja) 半導体装置の製造方法
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
TWI817027B (zh) 旋塗且藉cvd法沉積之有機膜的平坦化方法
JP2018160537A (ja) パターン形成方法
US7575855B2 (en) Method of forming pattern

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190530

R150 Certificate of patent or registration of utility model

Ref document number: 6534959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150