JP2008258562A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2008258562A
JP2008258562A JP2007248783A JP2007248783A JP2008258562A JP 2008258562 A JP2008258562 A JP 2008258562A JP 2007248783 A JP2007248783 A JP 2007248783A JP 2007248783 A JP2007248783 A JP 2007248783A JP 2008258562 A JP2008258562 A JP 2008258562A
Authority
JP
Japan
Prior art keywords
pattern
film
resist
intermediate layer
layer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007248783A
Other languages
English (en)
Other versions
JP5106020B2 (ja
Inventor
Masataka Endo
政孝 遠藤
Masaru Sasako
勝 笹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007248783A priority Critical patent/JP5106020B2/ja
Publication of JP2008258562A publication Critical patent/JP2008258562A/ja
Application granted granted Critical
Publication of JP5106020B2 publication Critical patent/JP5106020B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2041Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】ダブルパターニングの解像度を最大限に発揮し得るパターン形成方法を提供することにある。
【解決手段】基板101上に下層膜102、中間層膜103、及び第1のレジスト膜104を形成した後、1回目の露光を行い、第1のレジストパターン104aを形成する。その後、第1のレジストパターン104aを中間層膜103に転写して、第1の中間層パターン103aを形成した後、その上に第2のレジスト膜107を形成し、2回目の露光を行い、第2のレジストパターン107aを形成する。その後、第2のレジストパターン107aを中間層膜103に転写して、第2の中間層パターン103bを形成する。第2のレジスト膜107を除去後、第2の中間層パターン103bをマスクに下層膜102をエッチングして、下層膜パターン102bを形成する。
【選択図】図3

Description

本発明は半導体製造等におけるパターン形成方法に関し、特に、ダブルパターニングを用いたパターン形成方法に関する。
半導体素子の大集積化・ダウンサイジングに伴い、リソグラフィ技術の開発の加速が望まれている。現在は、水銀ランプ、KrFエキシマレーザ、ArFエキシマレーザ等を光源とする光リソグラフィによりパターン形成が行われている。さらに短波長化したF2レーザの使用も検討されたが、露光装置やレジストの課題のために現在では開発が中止されている。
このような状況から、最近、従来の露光波長を用いてより微細化を進めるために、ダブルパターニングと呼ばれる方法が提案されている。この方法は、所望のマスクパターンを2枚のフォトマスクに分割して露光することにより、パターンコントラストを向上させるというものである。
リソグラフィの解像度は、k1・λ/NA(k1:プロセス定数、λ:露光波長、NA:露光装置の開口数)で定義されるが、ダブルパターニングによれば、パターンコントラストの向上がk1値を大きく低減する効果となることから、同じ露光波長を用いても解像度を大きく向上させることができる。
以下、従来のダブルパターニングを用いたパターン形成方法について、図11(a)〜(d)、図12(a)〜(d)、図13(a)〜(b)を参照しながら説明する。
まず、11(a)に示すように、半導体基板201上に、膜厚が0.12μm程度のハードマスク(例えば、シリコン窒化膜)202を形成する。
次に、図11(b)に示すように、ハードマスク202上に、膜厚が0.15μm程度の第1のArFレジスト膜203を形成する。その後、第1のフォトマスク204を介して、NAが0.85であるArFエキシマレーザ光205を用いて1回目の露光を行う。露光後、第1のArFレジスト膜203は、ホットプレートにより約105℃の温度下で、約60秒間加熱される。
次に、図11(c)に示すように、第1のArFレジスト膜203を、2.38wt%のテトラメチルアンモニウムハイドロキサイド現像液を用いて現像を行い、第1のレジストパターン203aを形成する。
次に、図11(d)に示すように、第1のレジストパターン203aをマスクに、ハードマスク202を、フッ素系ガス等を用いてエッチングを行い、第1のハードマスクパターン202aを形成する。
次に、図12(a)に示すように、第1のレジストパターン203aを、酸素プラズマによるアッシングで除去した後、図12(b)に示すように、第1のハードマスクパターン202a上に、膜厚が0.15μm程度の第2のArFレジスト膜206を形成する。
次に、図12(c)に示すように、第2のフォトマスク207を介して、NAが0.85のArFエキシマレーザ光205を用いて2回目の露光を行う。露光後、第1のArFレジスト膜203は、ホットプレートにより約105℃の温度下で、約60秒間加熱される。
次に、図12(d)に示すように、第2のArFレジスト膜206を、2.38wt%のテトラメチルアンモニウムハイドロキサイド現像液を用いて現像を行い、第2のレジストパターン206aを形成する。
次に、図13(a)に示すように、第2のレジストパターン206aをマスクに、ハードマスク202を、フッ素系ガス等を用いてエッチングを行う。その後、図13(b)に示すように、第2のレジストパターン206aを、酸素プラズマによるアッシングで除去し、第2のハードマスクパターン202bを得る。
このように、2回に分けたレジスト露光、及びハードマスクのエッチングにより、微細な第2のハードマスクパターン202bが得られ、例えば、図14に示すように、ダブルパターニングにより形成された第2のハードマスクパターン202bを用いて、半導体基板201(または、半導体基板201上に形成された被エッチング膜(不図示))をドライエッチングすることにより、半導体基板201(または被エッチング膜)を微細加工することができる。
ところで、ハードマスク202は、耐ドライエッチング性を確保するために、ある程度の膜厚を確保する必要がある。その結果、図12(b)に示したように、第1のハードマスクパターン202a上に、2回目の第2のArFレジスト膜206を塗布する際、下地である第1のハードマスクパターン202aの凹凸が大きいと、塗布特性が劣化する畏れがある。その場合、2回目のレジスト露光における解像度が低下することにより、ダブルパターニングを採用しても、十分な解像度が得られない結果となる。
このような問題に対して、第1のハードマスクパターン202aを、反射防止膜であるBARC(Bottom Anti-Reflection Coating)により平坦化する方法が、非特許文献1に記載されている。
すなわち、図15に示すように、第1のハードマスクパターン202a上に、BRAC208を塗布して平坦化を行い、その上に、第2のArFレジスト膜206を塗布することにより、塗布特性を向上させることができる。これにより、2回目のレジスト露光における解像度の低下を防止することができる。
M. Maenhoudt et al., "Double Patterning scheme for sub-0.25 k1 single damascene structures at NA=0.75,λ=193nm", Proc. SPIE, vol.5754, 1508 (2005)
しかしながら、BARCによる平坦化を取り入れたダブルパターニングにおいては、以下のような問題がある。
すなわち、ハードマスクには耐ドライエッチ性が要求されるが、例えば、ハードマスクが被エッチング材料に対して十分なエッチング選択比が取れない場合には、ハードマスクの膜厚を、ある程度の大きさにする必要がある。この場合、ハードマスクパターンの凹凸が大きくなり、その結果、BARCによる平坦化工程において、凹部にボイドが発生する畏れがある。また、BARCは、反射防止膜としての機能を併せ持つが、平坦化されたBARCにおいて、ハードマスクパターンが形成された領域と形成されていない領域とで、BARCの膜厚が変動するため、反射率の制御が困難になる。加えて、ArFエキシマレーザ露光の高NA化技術として注目されている液浸露光を、ダブルパターニングに適用した場合、液浸露光による解像度の向上を図るためには、十分な反射防止効果が必要となるが、BARCだけでは、それを満足させることは難しい。
本発明は、かかる点に鑑みなされたもので、その主な目的は、ダブルパターニングの解像度を最大限に発揮し得るパターン形成方法を提供することにある。
上記目的を達成するために、本発明におけるパターン形成方法は、中間層膜の下に下層膜を設け、2回のマスク露光で形成されたレジストパターンを中間層膜に転写して中間層パターンを形成した後、さらに、中間層パターンを下層膜に転写することによって、所定のパターン(下層膜パターン)を形成するものである。
ここで、中間層膜は、主に、2回のマスク露光で形成されるレジストパターンが転写される層として用いられ、耐ドライエッチ性は、専ら、当該レジストパターンが転写された中間層パターンがさらに転写された下層膜によって確保される。従って、かかる目的で形成される中間層膜は、従来のハードマスクよりも薄くすることができ、2回目のレジスト露光において、中間層パターンの平坦化を行わなくても、レジストの塗布特性劣化に起因する解像度の低下を抑制することができる。もちろん、BARC等による平坦化を行っても、凹部でのボイドの発生を抑制でき、良好なレジストパターンを形成することができる。さらに、上記目的で形成される下層膜は比較的厚く形成されるため、膜厚の変動は小さく、下層膜で反射率の制御を容易に行うことができ、かつ、中間層膜と下層膜の2層で十分な反射防止効果を発揮することができる。そのため、本発明のダブルパターニングに液浸露光を適用しても、高NAに対する解像度を維持することができる。
本発明に係わるパターン形成方法は、基板上に下層膜を形成する工程(a)と、下層膜の上に中間層膜を形成する工程(b)と、中間層膜の上に第1のレジスト膜を形成した後、該第1のレジスト膜に第1のパターンを有する第1のフォトマスクを介して露光および現像を行い、第1のレジストパターンを形成する工程(c)と、第1のレジストパターンをマスクに、中間層膜をエッチングして、第1の中間層パターンを形成する工程(d)と、第1のレジスト膜を除去する工程(e)と、工程(e)の後、下層膜と第1の中間層パターンとの上に第2のレジスト膜を形成した後、該第2のレジスト膜に第2のパターンを有する第2のフォトマスクを介して露光および現像を行い、第2のレジストパターンを形成する工程(f)と、第2のレジストパターンをマスクに、中間層膜をエッチングして、第2の中間層パターンを形成する工程(g)と、第2のレジスト膜を除去する工程(h)と、工程(h)の後に、第2の中間層パターンをマスクに、下層膜をエッチングして、第1及び第2のパターンを有する下層膜パターンを形成する工程(i)とを含むことを特徴とする。
本発明に係るダブルパターニングを用いたパターン形成方法によれば、耐ドライエッチ性が高く、かつ、ダブルパターニングの解像度を最大限に発揮した、露光波長の1/4程度の微細なパターンを形成することができる。
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
(第1の実施形態)
本発明の第1の実施形態におけるパターン形成方法について、図1(a)〜(c)、図2(a)〜(d)、図3(a)〜(d)、及び図4(a)〜(b)を参照しながら説明する。
まず、図1(a)に示すように、半導体基板101の上に、膜厚が0.7μm程度の下層膜102を形成する。ここで、下層膜102は、有機膜からなり、例えば、炭化水素骨格を有する物質を熱架橋等により硬化させた有機材料を用いることができる。炭化水素骨格には、アルキル基、アルケニル基、フェニル基、ハロゲン基等が付加されていてもよい。具体的には、ノボラック樹脂、フェノール樹脂等の樹脂に、エポキシ基、グリシジル基等を含有した架橋剤と、オニウム塩等の熱酸発生剤とを含む材料が好ましい。半導体基板101上に下層膜102を塗布した後、下層膜102を加熱することによって酸が発生し、この酸の働きにより架橋剤が樹脂を架橋させることによって、下層膜102を強固にすることができる。
次に、図1(b)に示すように、下層膜102の上に、膜厚が0.08μm程度の中間層膜103を形成する。ここで、中間層膜103は、例えば、SiO2骨格、SiN骨格、SiON骨格等のシリコンを含む材料を用いることができる。これらの骨格には、アルキル基、アルケニル基、フェニル基、ハロゲン基等が付加されていてもよい。具体的には、シロキサン樹脂、又はシルセスキオキサン樹脂からなり、これにメチル基、エチル基等のアルキル基が付加されていてもよい。
次に、図1(c)に示すように、中間層膜103の上に、膜厚が0.15μm程度の第1のレジスト膜104を形成する。ここで、第1のレジスト膜104は、例えば、ArFエキシマレーザ用の化学増幅型レジスト(住友化学製PAR−855)を用いることができる。
次に、図2(a)に示すように、第1のパターンを有する第1のフォトマスク105を介して、NAが0.85であるArFエキシマレーザ光106により、1回目のパターン露光を行う。露光後、第1のレジスト膜104を、ホットプレートにより105℃の温度下で60秒間加熱する(露光後ベーク)する。
次に、図2(b)に示すように、ベークされた第1のレジスト膜104に対して、2.38wt%のテトラメチルアンモニウムハイドロキサイド水溶液(アルカリ性現像液)を用いて現像を行い、第1のレジスト膜104の未露光部よりなる第1のレジストパターン104aを形成する。
次に、図2(c)に示すように、第1のレジストパターン104aをマスクとして、中間層膜103を、例えば、フッ素系ガスによりエッチングした後、図2(d)に示すように、第1のレジストパターン104aを酸素プラズマによるアッシングで除去して、第1の中間層パターン103aを形成する。
次に、図3(a)に示すように、第1の中間層パターン103aの上に、膜厚が0.15μm程度の第2のレジスト膜107を形成する。ここで、中間層膜103の膜厚は薄く形成されているため、第2のレジスト膜107は、塗布特性よく第1の中間層パターン103a上に形成することができる。なお、第2のレジスト膜107は、第1のレジスト膜104と同じ材料を用いることができる。
次に、図3(b)に示すように、第2のパターンを有する第2のフォトマスク108を介して、NAが0.85であるArFエキシマレーザ光108により、2回目のパターン露光を行う。露光後、第2のレジスト膜107を、ホットプレートにより105℃の温度下で60秒間、露光後ベークを行う。
次に、図3(c)に示すように、ベークされた第2のレジスト膜107に対して、2.38wt%のテトラメチルアンモニウムハイドロキサイド水溶液(アルカリ性現像液)を用いて現像を行い、第2のレジスト膜107の未露光部よりなる第2のレジストパターン107aを形成する。第2のレジスト膜107は、塗布特性よく形成されているため、2回目のレジスト露光においても、良好な第2のレジストパターン107aを得ることができる。
次に、図3(d)に示すように、第2のレジストパターン107aをマスクとして、第1の中間層パターン103aを、例えば、フッ素系ガスによりエッチングした後、図4(a)に示すように、第2のレジストパターン107aを酸素プラズマによるアッシングで除去して、第2の中間層パターン103bを形成する。
最後に、図4(b)に示すように、第2の中間層パターン103bをマスクとして、下層膜102を酸素系ガスでエッチングして、第1及び第2のパターンを有する下層膜パターン102bを形成する。
本実施形態によるパターン形成方法によれば、1回目及び2回目のレジスト露光において、共に良好なレジストパターン104a、107aを形成することができ、かつ、それらのレジストパターン104a、107aを、中間層膜103及び下層膜102に転写することにより、ダブルパターニングの解像度を最大限に発揮した、露光波長の1/4程度の微細なパターン102bを形成することができる。
図5は、本実施形態により形成した下層膜パターン102bを用いて、半導体基板101(または、半導体基板101上に形成された被エッチング膜(不図示))をドライエッチングしたときの断面図である。下層膜パターン102bは、耐ドライエッチ性に優れているため、半導体基板101(または被エッチング膜)を、良好な形状で微細加工することができる。
なお、本発明により形成した下層膜パターン102bは、ドライエッチング用のマスクだけでなく、半導体装置の製造プロセスにおける種々の工程で使用されるマスク(例えば、イオン注入用のマスク等)に適用できることは勿論である。
また、本発明における下層膜102、中間層膜103の材料は、本実施形態で例示した材料に限定されず、下層膜102/中間層膜103を用いたダブルパターニングによるパターン形成方法において、第1及び第2のレジスト膜104、107に用いられる材料や露光条件、あるいは、本発明により形成した下層膜パターン102bを利用して行う後工程の内容(例えば、エッチングやイオン注入等)等により、適宜、最適な材料を選択することができる。
さらに、本発明においては、上述したように、下層膜102/中間層膜103の構成を採用したことにより、中間層膜103の膜厚を薄くでき、これにより、第2のレジスト膜107の塗布特性の劣化を抑制することができるが、塗布特性の向上をさらに図るために、中間層パターン103aの上に、BARCを塗布して平坦化を行った後、第2のレジスト膜107を形成するようにしても勿論よい。
(第1の実施形態の変形例)
本発明におけるパターン形成方法を用いることにより、ダブルパターニングの解像度を最大限に発揮することができるが、さらに、液浸露光技術を用いることにより、ダブルパターニングの解像度をより向上させることができる。
図6(a)、(b)は、第1の実施形態で説明したダブルパターニングの工程に液浸露光技術を適用した例を示した工程断面図で、(a)は、1回目のレジスト露光に、(b)は、2回目のレジスト露光に、それぞれ液浸露光を適用した工程断面図である。
図6(a)は、図2(a)に対応した工程断面図で、第1のレジスト膜104の上に、例えば、パドル(液盛り)法により水よりなる液浸露光用の液体(液浸溶液)150を配し、ArFエキシマレーザ光106を、第1のフォトマスク105を介して第1のレジスト膜104に照射して、1回目のパターン露光を行うものである。
図6(b)は、図3(b)に対応した工程断面図で、第2のレジスト膜107の上に、同じく、パドル法により水よりなる液浸溶液150を配し、ArFエキシマレーザ光106を、第2のフォトマスク108を介して第2のレジスト膜107に照射して、2回目のパターン露光を行うものである。
このように、液浸露光技術を適用することにより、露光装置内のレンズと基板上のレジスト膜との間が、屈折率nの液体(液浸溶液)で満たされることになるために、露光装置のNA(開口数)がn・NAとなり、レジストの解像度が向上する。そのため、通常の露光技術を用いた場合に比べて、より良好な形状を有する微細パターンを形成することができる。
ここで、液浸溶液150としては、例えば、水または酸性溶液等を用いることができる。酸性溶液としては、例えば、硫酸セシウム水溶液、リン酸水溶液等が用いられ、また、液浸溶液150に、界面活性剤などの添加物を含んでいてもよい。
ところで、液浸露光技術を適用した場合、図6(a)、(b)に示すように、レジスト膜104、107上に液浸溶液150が配された場合、レジスト膜104、107から溶出物が液浸溶液150に溶出(染み出し)したり、逆に、液浸溶液150がレジスト膜104、107中に浸透(染み込み)するおそれがあり、いずれの場合も、解像度を劣化させる要因となる。
そこで、このような場合の対策として、図7(a)、(b)に示すように、レジスト膜104、107上にバリア膜160を形成しておくことが有効である。図7(a)は、図1(c)に対応した工程断面図で、第1のレジスト膜104の上に、膜厚が0.1μm程度のバリア膜160を形成したもので、その後、図6(a)に示したような液浸露光を行う。また、図7(b)は、図3(a)に対応した工程断面図で、第2のレジスト膜107の上に、膜厚が0.1μm程度のバリア膜160を形成したもので、その後、図6(b)に示したような液浸露光を行う。
ここで、バリア膜としては、例えば、フッ素を含むアルカリ可溶性の材料(JSR製TCX−041)を用いることができる。また、バリア膜160を形成した後、バリア膜160の緻密性を向上させるために、ホットプレートで120℃の温度下で、約90秒間加熱を行ってもよい。なお、バリア膜160の緻密性が過度に向上すると、バリア膜160の溶解除去が困難になるために、適当な温度範囲で加熱することが好ましい。例えば、バリア膜160の緻密性を向上させるために、バリア膜160を加熱する適当な温度は、100〜150℃の範囲である。
なお、上記の液浸露光、またはバリア膜160の形成は、1回目及び2回目のパターン露光の両方に適用してもよいし、あるいは、いずれか一方のパターン露光に適用しても勿論かまわない。
(第2の実施形態)
本発明に係るダブルパターニングを用いたパターン形成方法によれば、耐ドライエッチ性が高く、かつ、微細なパターンを形成することができるが、本願発明者等は、本発明のダブルパターニングにおいて、以下のような課題があることを見出した。以下、図8(a)〜(c)を参照しながら、説明する。
図8(a)〜(c)は、1回目のパターン露光を行って、第1の中間層パターン103aを形成した後、2回目のパターン露光を行い、第2のレジストパターン107aを形成するまでの工程を示した工程断面図で、図8(a)は、図2(d)に、図8(b)は図3(b)に、図8(c)は図3(c)にそれぞれ対応するものである。
1回目のパターン露光によって形成された第1のレジストパターン104aは、酸素プラズマによるアッシングで除去されるため、図8(a)に示すように、第1の中間層パターン103aの表面は、酸素プラズマに暴露される(第1のレジストパターン104aを完全に除去するためには、必ず、オーバーアッシングがなされるため)ことになる。そのため、第1の中間層パターン103aの表面は、アッシングによる表面荒れが生じる。
この状態で、図8(b)に示すように、2回目のパターン露光を行うと、第2のレジスト膜107の露光部(107b)に発生した酸は、第1の中間層パターン103aに生じた表面荒れの凹部に入り込んで動けなくなくなり、言わば酸がトラップ状態になって、酸の機能が果たせなくなる。その結果、図8(c)に示すように、第2のレジスト膜107を現像した際、露光部(107b)の酸不足に起因して、パターンエッジが荒れる等のパターン不良の発生や、寸法バラツキが増加等の問題が生じるおそれがある。
このように、中間層パターン103aのアッシングによる表面荒れは、本発明におけるダブルパターニングを用いたパターン形成方法では、不可避的に生じるものである。
そこで、本願発明者等は、このような問題に対してさらに検討を行い、次のような対策を講じることが有効であることが分かった。以下、図面を参照しながら、本発明の第2の実施形態におけるパターン形成方法を説明する。
図9は、図1(b)に対応するもので、下層膜102上に中間層膜103を形成した後、中間層膜103の上に第1のレジスト膜104を形成する前に、中間層膜103の表面を、不活性ガスのプラズマ処理を行うものである。これにより、中間層膜103の表面を緻密にすることによって、露光時に発生した酸をトラップする部位(中間層膜103表面の凹部)を減少させることができる。その結果、露光部(107b)の酸不足に起因するパターン不良の発生や、寸法バラツキを抑制することができる。
ここで、不活性ガスは、例えば、窒素または希ガスを用いることができる。なお、窒素に比べ、中間層膜103に対して化学変化を起こさせず、エッチングする作用も小さい点で、希ガスを用いることが好ましい。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、またはキセノン等を用いることができる。また、プラズマ処理は、中間層膜103の表面を緻密にする条件で行えばよく、例えば、Arガスを10秒程度吹き付けるようなプラズマ処理で行うことができる。
なお、本実施形態においても、1回目及び/または2回目のパターン露光において、上述の液浸露光及び/またはバリア膜の形成を適用することは勿論可能である。
(第2の実施形態の変形例)
上述したように、第1の中間層パターン103aの表面のアッシングによる表面荒れが、酸をトラップする部位となって、これが、2回目のパターン露光時におけるパターン不良の原因となる。それ故、一旦発生した表面荒れによるトラップ性を、第2のパターン露光を行う前までに取り除く処理を施せば、2回目のパターン露光において、露光部の酸不足に起因するパターン不良の発生や、寸法バラツキを抑制することができる。
以下、そのような処理を施す例を、図10(a)及び図10(b)を参照しながら説明する。ここで、図10(a)及び図10(b)は、共に図2(d)に対応するものである。
図10(a)に示す処理は、第1のレジストパターン104aをアッシングにより除去した後、第1の中間層パターン103a上に第2のレジスト膜107を形成する前に、第1の中間層パターン103aの表面をエッチングするというものである。エッチングは、例えば、フッ素系ガスを用いて行い、第1の中間層パターン103aの表層をエッチングする厚さは、1nm〜5nm程度である。なお、下層膜102は、有機材料で構成されているため、フッ素系ガスではエッチングされることはない。
このように、第1の中間層パターン103aの表面荒れを、エッチングにより取り除くことにより、表面荒れによるトラップ性を取り除くことができ、2回目のパターン露光において、露光部の酸不足に起因するパターン不良の発生や、寸法バラツキを抑制することができる。
また、図10(b)に示す処理は、第1のレジストパターン104aをアッシングにより除去した後、第1の中間層パターン103a上に第2のレジスト膜107を形成する前に、第1の中間層パターン103aの表面に酸処理を施すというものである。酸処理は、例えば、酢酸を、第1の中間層パターン103aの表面に5秒〜30秒程度噴霧することによって行われる。このように、第1の中間層パターン103aの表面に酸処理を施すことによって、表面荒れによるトラップ部位に酸を補充することができ、これにより、表面荒れによるトラップ性を実質的に取り除くことができる。その結果、2回目のパターン露光において、露光部の酸不足に起因するパターン不良の発生や、寸法バラツキを抑制することができる。
ここで、酸処理に使われる酸は、酢酸の他、例えば、ギ酸、メタンスルフォン酸、ブタンスルフォン酸等を用いることができる。なお、本発明における酸処理に使われる酸は、第1の中間層パターン103aの表面荒れによるトラップ部位に当該酸を供給するもので、硫酸などの酸化剤とは異なるものである。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記実施形態においては、レジスト露光をArFエキシマレーザ光で行ったが、それに限定されず、例えば、KrFエキシマレーザ光、Xe2レーザ光、F2レーザ光、KrArレーザ光、Ar2レーザ光、または極紫外線光等を用いてもよい。また、第2の実施形態において説明した、第1の中間層パターン103aの表面荒れに起因するパターン不良の劣化は、従来のハードマスクを用いたダブルパターニングにおいても、共通の課題と考えられ、第2の実施形態において説明した種々の対策は、従来のハードマスクを用いたダブルパターニングにも適用することが可能である。
本発明に係るダブルパターニングを用いたパターン形成方法によると、良好な形状を有する微細パターンを得ることができ、半導体装置の製造プロセス等において用いられる微細パターンの形成方法に有用である。
(a)〜(c)は、本発明の第1の実施形態におけるパターン形成方法を示した工程断面図である。 (a)〜(d)は、本発明の第1の実施形態におけるパターン形成方法を示した工程断面図である。 (a)〜(d)は、本発明の第1の実施形態におけるパターン形成方法を示した工程断面図である。 (a)〜(b)は、本発明の第1の実施形態におけるパターン形成方法を示した工程断面図である。 本発明の第1の実施形態におけるパターン形成方法で形成したパターンを用いて、半導体基板をエッチングする工程を示した工程断面図である。 (a)、(b)は、本発明の第1の実施形態の変形例を示した図で、(a)は、1回目のパターン露光における液浸露光の工程を示した工程断面図、(b)は、2回目のパターン露光における液浸露光の工程を示した工程断面図である。 (a)、(b)は、本発明の第1の実施形態の変形例を示した図で、(a)は、1回目のパターン露光前におけるバリア膜を形成する工程を示した工程断面図、(b)は、2回目のパターン露光前におけるバリア膜を形成する工程を示した工程断面図である。 (a)〜(c)は、本発明のダブルパターニングにおける課題を説明する工程断面図である。 本発明の第2の実施形態におけるパターン形成方法を示した工程断面図である。 (a)、(b)は、本発明の第2の実施形態における変形例を示した図で、(a)は、第1の中間層パターンの表層をエッチングする工程を示した工程断面図、(b)は、第1の中間層パターンの表面を酸処理する工程を示した工程断面図である。 (a)〜(d)は、従来のダブルパターニングを用いたパターン形成方法を示した工程断面図である。 (a)〜(d)は、従来のダブルパターニングを用いたパターン形成方法を示した工程断面図である。 (a)〜(b)は、従来のダブルパターニングを用いたパターン形成方法を示した工程断面図である。 従来のダブルパターニングを用いたパターン形成方法で形成したパターンを用いて、半導体基板をエッチングする工程を示した工程断面図である。 従来のBARC平坦化工程を用いたダブルパターニングの方法を示した工程断面図である。
符号の説明
101 半導体基板
102 下層膜
102b 下層膜パターン
103 中間層膜
103a 第1の中間層パターン
103b 第2の中間層パターン
104 第1のレジスト膜
104a 第1のレジストパターン
105 第1のフォトマスク
106、108 ArFエキシマレーザ光
107 第2のレジスト膜
107a 第2のレジストパターン
107b 露光部
108 第2のフォトマスク
150 液浸溶液
160 バリア膜
201 半導体基板
202 ハードマスク
202a 第1のハードマスクパターン
202b 第2のハードマスクパターン
203 第1のArFレジスト膜
203a 第1のレジストパターン
204 第1のフォトマスク
205 ArFエキシマレーザ光
206 第2のArFレジスト膜
206a 第2のレジストパターン
207 第2のフォトマスク
208 BRAC

Claims (24)

  1. 基板上に下層膜を形成する工程(a)と、
    前記下層膜の上に中間層膜を形成する工程(b)と、
    前記中間層膜の上に第1のレジスト膜を形成した後、該第1のレジスト膜に第1のパターンを有する第1のフォトマスクを介して露光および現像を行い、第1のレジストパターンを形成する工程(c)と、
    前記第1のレジストパターンをマスクに、前記中間層膜をエッチングして、第1の中間層パターンを形成する工程(d)と、
    前記第1のレジスト膜を除去する工程(e)と
    前記工程(e)の後、前記下層膜と前記第1の中間層パターンとの上に第2のレジスト膜を形成した後、該第2のレジスト膜に第2のパターンを有する第2のフォトマスクを介して露光および現像を行い、前記第2のレジストパターンを形成する工程(f)と、
    前記第2のレジストパターンをマスクに、前記中間層膜をエッチングして、第2の中間層パターンを形成する工程(g)と、
    前記第2のレジスト膜を除去する工程(h)と、
    前記工程(h)の後に、前記第2の中間層パターンをマスクに、前記下層膜をエッチングして、前記第1及び第2のパターンを有する下層膜パターンを形成する工程(i)と
    を含む、パターン形成方法。
  2. 前記工程(e)において、前記第1のレジスト膜は、酸素プラズマによるアッシングで除去される、請求項1に記載のパターン形成方法。
  3. 前記第2のレジスト膜は、化学増幅型のレジスト膜である、請求項1に記載のパターン形成方法。
  4. 前記工程(b)の後、前記工程(c)の前に、前記中間層膜の表面に不活性ガスのプラズマ処理を施す工程をさらに含む、請求項2または3に記載のパターン形成方法。
  5. 前記不活性ガスは、窒素または希ガスである、請求項4に記載のパターン形成方法。
  6. 前記希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンからなる群から選択された1種以上のガスである、請求項5に記載のパターン形成方法。
  7. 前記工程(e)の後、前記工程(f)の前に、前記第1の中間層パターンの表層をエッチングする工程をさらに含む、請求項2または3に記載のパターン形成方法。
  8. 前記第1の中間層パターンの表層をエッチングする厚さは、1nm〜5nmである、請求項7に記載のパターン形成方法。
  9. 前記工程(e)の後、前記工程(f)の前に、前記第1の中間層パターンの表面に酸処理を施す工程をさらに含む、請求項2または3に記載のパターン形成方法。
  10. 前記酸処理に使用する酸は、酢酸、ギ酸、メタンスルフォン酸、及びブタンスルフォン酸からなる群から選択された1種以上の酸である、請求項9に記載のパターン形成方法。
  11. 前記工程(c)又は前記工程(f)の少なくとも一方の工程において、前記第1のレジスト膜又は第2のレジスト膜の上に溶液を配した状態で液浸露光を行う、請求項1に記載のパターン形成方法。
  12. 前記液浸露光を行う前に、前記第1のレジスト膜又は第2のレジスト膜の上にバリア膜を形成する工程をさらに含む、請求項11に記載のパターン形成方法。
  13. 前記第1のレジスト膜又は第2のレジスト膜の上に形成された前記バリア膜を、加熱する工程をさらに含む、請求項12に記載のパターン形成方法。
  14. 前記溶液は、水又は酸性溶液である、請求項11に記載のパターン形成方法。
  15. 前記酸性溶液は、硫酸セシウム水溶液又はリン酸水溶液である、請求項14に記載のパターン形成方法。
  16. 前記下層膜は、炭化水素骨格を有する物質を硬化させた有機材料からなる、請求項1に記載のパターン形成方法。
  17. 前記下層膜は、樹脂と架橋剤と熱酸発生剤とを含む材料からなり、
    前記工程(a)において、前記基板上に前記下層膜を形成した後に、該下層膜を加熱する工程をさらに含む、請求項1に記載パターン形成方法。
  18. 前記樹脂は、ノボラック樹脂又はフェノール樹脂である、請求項17に記載のパターン形成方法。
  19. 前記架橋剤は、エポキシ基又はグリシジル基を有する、請求項17に記載のパターン形成方法。
  20. 前記熱酸発生剤は、オニウム塩である、請求項17に記載のパターン形成方法。
  21. 前記中間層膜は、SiO2骨格、SiN骨格、又はSiON骨格を含む材料からなる、請求項1に記載のパターン形成方法。
  22. 前記中間層膜の材料を構成する骨格には、アルキル基、アルケニル基、フェニル基、ハロゲン基の少なくとも1種が付加している、請求項21に記載のパターン形成方法。
  23. 前記中間層膜は、シロキサン樹脂、又はシルセスキオキサン樹脂からなる、請求項21に記載のパターン形成方法。
  24. 前記シロキサン樹脂、又は前記シルセスキオキサン樹脂には、メチル基、エチル基の少なくとも1種が付加している、請求項23に記載のパターン形成方法。
JP2007248783A 2007-02-08 2007-09-26 パターン形成方法 Active JP5106020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007248783A JP5106020B2 (ja) 2007-02-08 2007-09-26 パターン形成方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007028929 2007-02-08
JP2007028929 2007-02-08
JP2007063172 2007-03-13
JP2007063172 2007-03-13
JP2007248783A JP5106020B2 (ja) 2007-02-08 2007-09-26 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2008258562A true JP2008258562A (ja) 2008-10-23
JP5106020B2 JP5106020B2 (ja) 2012-12-26

Family

ID=39686132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007248783A Active JP5106020B2 (ja) 2007-02-08 2007-09-26 パターン形成方法

Country Status (2)

Country Link
US (2) US7947432B2 (ja)
JP (1) JP5106020B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008257170A (ja) * 2007-03-13 2008-10-23 Matsushita Electric Ind Co Ltd パターン形成方法
JP2010219150A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体
JP2010244041A (ja) * 2009-04-07 2010-10-28 Internatl Business Mach Corp <Ibm> 二重露光プロセスにおけるレジスト・パターンの限界寸法変動を緩和する方法
US7842233B2 (en) 2004-05-25 2010-11-30 Bayerische Motoren Werke Aktiengesellschaft Apparatus and methods for disinfecting components of an air conditioning system in a motor vehicle
US8383521B2 (en) 2009-03-10 2013-02-26 Tokyo Electron Limited Substrate processing method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5106020B2 (ja) * 2007-02-08 2012-12-26 パナソニック株式会社 パターン形成方法
JP5096860B2 (ja) * 2007-10-04 2012-12-12 パナソニック株式会社 パターン形成方法
US20110103391A1 (en) 2009-10-30 2011-05-05 Smooth-Stone, Inc. C/O Barry Evans System and method for high-performance, low-power data center interconnect fabric
US8470708B2 (en) * 2010-02-25 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP2016181628A (ja) 2015-03-24 2016-10-13 キヤノン株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63246822A (ja) * 1987-04-02 1988-10-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPH0574676A (ja) * 1991-03-06 1993-03-26 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH05166769A (ja) * 1991-12-18 1993-07-02 Kawasaki Steel Corp 半導体装置の製造方法
JPH05341536A (ja) * 1992-06-12 1993-12-24 Toshiba Corp レジストパターンの形成方法
JP2000356854A (ja) * 1999-04-12 2000-12-26 Jsr Corp レジスト下層膜用組成物
JP2002175981A (ja) * 2000-11-13 2002-06-21 Samsung Electronics Co Ltd 半導体装置のパターン形成方法
JP2007164203A (ja) * 2004-02-25 2007-06-28 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951221B2 (en) * 2000-09-22 2005-10-04 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP3954066B2 (ja) 2004-02-25 2007-08-08 松下電器産業株式会社 バリア膜形成用材料及びそれを用いたパターン形成方法
US7282436B2 (en) * 2004-05-11 2007-10-16 Texas Instruments Incorporated Plasma treatment for silicon-based dielectrics
TWI322334B (en) * 2004-07-02 2010-03-21 Rohm & Haas Elect Mat Method for processing a photoresist composition in an immersion photolithography process and system and organic barrier composition used therein
JP5106020B2 (ja) * 2007-02-08 2012-12-26 パナソニック株式会社 パターン形成方法
US7943285B2 (en) * 2007-03-13 2011-05-17 Panasonic Corporation Pattern formation method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63246822A (ja) * 1987-04-02 1988-10-13 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPH0574676A (ja) * 1991-03-06 1993-03-26 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH05166769A (ja) * 1991-12-18 1993-07-02 Kawasaki Steel Corp 半導体装置の製造方法
JPH05341536A (ja) * 1992-06-12 1993-12-24 Toshiba Corp レジストパターンの形成方法
JP2000356854A (ja) * 1999-04-12 2000-12-26 Jsr Corp レジスト下層膜用組成物
JP2002175981A (ja) * 2000-11-13 2002-06-21 Samsung Electronics Co Ltd 半導体装置のパターン形成方法
JP2007164203A (ja) * 2004-02-25 2007-06-28 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842233B2 (en) 2004-05-25 2010-11-30 Bayerische Motoren Werke Aktiengesellschaft Apparatus and methods for disinfecting components of an air conditioning system in a motor vehicle
JP2008257170A (ja) * 2007-03-13 2008-10-23 Matsushita Electric Ind Co Ltd パターン形成方法
US8383521B2 (en) 2009-03-10 2013-02-26 Tokyo Electron Limited Substrate processing method
JP2010219150A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体
TWI384533B (zh) * 2009-03-13 2013-02-01 Tokyo Electron Ltd A coating developing device, a coating developing method, and a memory medium
JP2010244041A (ja) * 2009-04-07 2010-10-28 Internatl Business Mach Corp <Ibm> 二重露光プロセスにおけるレジスト・パターンの限界寸法変動を緩和する方法
US9316916B2 (en) 2009-04-07 2016-04-19 Globalfounries Inc. Method to mitigate resist pattern critical dimension variation in a double-exposure process

Also Published As

Publication number Publication date
US20080193882A1 (en) 2008-08-14
US8268535B2 (en) 2012-09-18
US20110189616A1 (en) 2011-08-04
JP5106020B2 (ja) 2012-12-26
US7947432B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP5106020B2 (ja) パターン形成方法
TWI798185B (zh) 微影圖案化的方法
US8258056B2 (en) Method and material for forming a double exposure lithography pattern
US7759253B2 (en) Method and material for forming a double exposure lithography pattern
JP4921898B2 (ja) 半導体素子の製造方法
WO2009096371A1 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
US20100173247A1 (en) Substrate planarization with imprint materials and processes
CN108231548B (zh) 半导体装置的制作方法
JP2005277052A (ja) パターン形成方法及び半導体装置の製造方法
KR100772801B1 (ko) 반도체 소자의 제조 방법
US7943285B2 (en) Pattern formation method
US8257911B2 (en) Method of process optimization for dual tone development
JP4927678B2 (ja) パターン形成方法
JP5096860B2 (ja) パターン形成方法
JP2010156819A (ja) 半導体装置の製造方法
JP4574976B2 (ja) 微細パターン形成方法
US20100055624A1 (en) Method of patterning a substrate using dual tone development
KR101128901B1 (ko) Tsi 및 이중 패터닝 공정을 이용한 패턴 형성방법
TW505978B (en) Residue-free bi-layer lithographic process
Guerrero et al. Resist double patterning on BARCs and spin-on multilayer materials
KR20080092154A (ko) 반도체 소자의 미세 패턴 형성방법
WO2010025198A1 (en) Method of patterning a substrate using dual tone development
KR20070122011A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Ref document number: 5106020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350