KR20170137153A - 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치 - Google Patents

전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치 Download PDF

Info

Publication number
KR20170137153A
KR20170137153A KR1020177032485A KR20177032485A KR20170137153A KR 20170137153 A KR20170137153 A KR 20170137153A KR 1020177032485 A KR1020177032485 A KR 1020177032485A KR 20177032485 A KR20177032485 A KR 20177032485A KR 20170137153 A KR20170137153 A KR 20170137153A
Authority
KR
South Korea
Prior art keywords
electronic component
dielectric substrate
substrate
pair
base
Prior art date
Application number
KR1020177032485A
Other languages
English (en)
Other versions
KR102046347B1 (ko
Inventor
타카유키 시라사키
마사히코 타니구치
타카시 미야우치
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20170137153A publication Critical patent/KR20170137153A/ko
Application granted granted Critical
Publication of KR102046347B1 publication Critical patent/KR102046347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

전자 부품 탑재용 패키지는 한 쌍의 신호 단자의 기체의 제 1 면으로부터 두께 방향의 일방측으로 돌출한 제 1 부 사이에 유전체 기판을 설치하고, 이 유전체 기판의 높이를 제 1 부의 높이보다 낮게 하고 있다. 전자 부품이 탑재될 경우에는 제 1 부의 선단에 전자 부품과 전기적으로 접속하기 위한 본딩 와이어가 접속된다.

Description

전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치
본 발명은 광통신 분야 등에 사용되는 광반도체 소자 등의 전자 부품을 탑재하기 위한 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치에 관한 것이다.
최근, 40km 이하의 전송 거리에 있어서의 고속 통신에 대한 수요가 급격하게 증가하고 있고, 광통신 장치를 이용하여 광신호를 수발신하는 반도체 장치 등의 전자 장치의 고속화가 주목받고 있다. 이러한 반도체 장치로 대표되는 전자 장치의 광출력은 0.2∼0.5mW 정도이며, 전자 부품으로서 사용되는 반도체 소자의 구동 전력은 5mW 정도이었다. 그러나, 보다 대출력의 반도체 장치에서는 광출력이 1mW인 레벨로 되어 오고 있고, 또한 반도체 소자의 구동 전력도 10mW 이상이 요구되고 있다. 또한, 종래의 반도체 장치에 의한 전송 속도는 2.5∼10Gbps(Giga bit per second) 정도이었지만, 최근에서는 25∼40Gbps에 대응하는 반도체 소자가 개발되어 오고 있어, 반도체 장치로서 보다 고출력화 및 고속화가 요구되고 있다.
고출력화, 고속화에 대응하는 반도체 장치로는, 예를 들면 특허문헌 1에 기재되어 있는 바와 같은 판 형상의 기체의 관통공에 삽입 통과된 신호 단자의 기체의 제 1 면으로부터 노출된 제 1 부와, 기체의 제 1 면 상에 설치된 기판 탑재부에 탑재된 반도체 소자를 접속하는 TO-CAN형 패키지를 사용한다. TO-CAN형 패키지에서는 신호 단자가 동축 선로 구조이어서, 고출력화, 고속화에 대응 가능하다. TO-CAN형에서는 기체로부터 노출된 신호 단자의 제 1 부에서는 동축 구조가 되지 않고, 주위에 절연 부재 및 도전 부재가 존재하지 않으므로, 불필요한 인덕턴스 성분이 발생하거나, 특성 임피던스의 불일치 등에 의한 전기 특성의 열화가 발생한다.
일본 특허공개 2015-122466호 공보 기재의 패키지에서는 전기 특성의 열화를 방지하기 위해서, 노출된 제 1 부를 절연 부재로 덮거나, 한 쌍의 제 1 부 사이에 유전체를 설치하고 있다. 노출된 제 1 부를 절연 부재로 덮거나, 한 쌍의 제 1 부 사이에 유전체를 설치했다고 해도, 그 앞의 본딩 와이어에 있어서 급격한 특성 임피던스의 변화가 생겨서, 전기 특성의 열화를 충분히 억제할 수 없는 경우가 있었다.
본 발명의 하나의 형태의 전자 부품 탑재용 패키지는 기체와 한 쌍의 신호 단자와 유전체 기판을 포함한다. 기체는 판 형상으로 형성되고, 두께 방향으로 관통한 관통공을 갖는다. 한 쌍의 신호 단자는 신호를 전송한다, 선 형상의 금속 도체로 이루어지고, 제 1 부가 상기 기체의 제 1 면으로부터 두께 방향의 일방측으로 돌출하여 서로 사이를 두고 상기 한 쌍의 관통공의 각각에 설치된다. 유전체 기판은 상기 한 쌍의 신호 단자의 상기 제 1 부의 사이에 설치된다. 또한, 유전체 기판은 제 2 면(13a) 및 제 3 면(13b)이 상기 기체의 제 1 면에 대하여 수직하고, 측면이 상기 기체의 제 1 면에 접촉하고, 상기 제 2 면(13a)이 상기 제 1 부의 일방에 대향하고, 상기 제 3 면(13b)이 상기 제 1 부의 또 다른 일방에 대향하도록 설치된다. 그리고, 유전체 기판은 상기 기체의 제 1 면을 기준으로 하는 높이가 상기 제 1 부보다 낮다.
또한, 본 발명의 하나의 형태의 전자 장치는 상기 전자 부품 탑재용 패키지와 상기 기체의 일표면에 탑재되는 전자 부품을 포함한다.
도 1은 본 발명의 일 실시형태에 관한 전자 부품 탑재용 패키지(1)를 기체(11)의 제 1 면(11a)측으로부터 본 사시도이다.
도 2는 전자 부품 탑재용 패키지(1)를 기체(11)의 제 4 면(11d)측으로부터 본 사시도이다.
도 3은 전자 부품 탑재용 패키지(1)의 평면도 및 단면도이다.
도 4는 전자 장치(100)를 기체(11)의 제 1 면(11a)측으로부터 본 사시도이다.
본 발명의 실시형태에 관한 전자 부품 탑재용 패키지 및 전자 장치에 대해서 첨부 도면을 참조하면서 상세하게 설명한다. 도 1은 본 발명의 일 실시형태에 관한 전자 부품 탑재용 패키지(1)를 기체(11)의 제 1 면(11a)측으로부터 본 사시도이며, 도 2는 전자 부품 탑재용 패키지(1)를 기체(11)의 제 4 면(11d)측으로부터 본 사시도이다. 도 3은 전자 부품 탑재용 패키지(1)의 평면도 및 단면도이다. 도 3(a)이 평면도이며, 도 3(b)가 도 3(a)의 절단면선 A-A에 있어서의 단면도이다. 또한, 도 4는 본 실시형태에 관한 전자 장치(100)의 구성을 나타내는 사시도이다.
전자 부품 탑재용 패키지(1)는 광반도체 소자 등의 전자 부품(21)을 탑재하기 위한 패키지이다. 전자 장치(100)는 광통신 장치를 이용하여 광신호를 수발신 하는 반도체 장치이며, 전자 부품 탑재용 패키지(1)와 상기 전자 부품 탑재용 패키지(1)의 기체(11)의 제 1 면(11a)에 탑재된 전자 부품(21)을 포함해서 구성된다.
전자 부품 탑재용 패키지(1)는 기체(11)와, 기체(11)를 관통하고 고주파 신호를 전송하는 선 형상의 금속 도체로 이루어지는 한 쌍의 신호 단자(12)와, 한 쌍의 신호 단자(12)의 제 1 부(12a) 사이에 설치되는 유전체 기판(13)과, 유전체 기판(13)과 제 1 부(12a)를 접합하는 접합재(14)와, 접지 단자(15)를 포함해서 구성된다. 또한, 고주파 신호란, 반도체 장치의 전송 속도가 2.5Gbps 이상에 대응한 신호를 말한다.
기체(11)는 두께 방향으로 관통한 관통공(11b)을 가져서, 탑재된 전자 부품(21)이 발생하는 열을 전자 부품 탑재용 패키지(1)의 외부로 방산시키는 기능을 갖는다. 기체(11)는 열전도성이 좋은 금속으로 이루어지고, 전자 장치(100)에 탑재되는 전자 부품(21), 세라믹스제의 배선 기판(16) 또는 서브 마운트(17)의 열팽창계수에 가까운 것으로서, 예를 들면 Fe-Ni-Co 합금이나 Fe-Mn 합금 등의 철계의 합금이나 순철 등의 금속이 선택된다. 보다 구체적으로는, Fe 99.6질량%-Mn 0.4질량%계의 SPC(Steel Plate Cold)재가 있다. 예를 들면, 기체(11)가 Fe-Mn 합금으로 이루어지는 경우에는 이 잉곳(덩어리)에 압연 가공이나 타발 가공 등의 주지의 금속 가공 방법을 실시함으로써 소정 형상으로 제작하고, 관통공(11b)은, 예를 들면 드릴 가공에 의해 형성된다.
기체(11)의 형상은 통상은 두께가 0.5∼2mm인 평판 형상이고, 그 형상에는 특별히 제한은 없지만, 예를 들면 직경이 3∼10mm인 원판 형상, 반경이 1.5∼8mm인 원주의 일부를 노치한 반원판 형상, 한 변이 3∼15mm인 사각판 형상 등이다. 기체(11)의 두께는 같지 않아도 좋고, 예를 들면 기체(11)의 외측의 두께를 두껍게 하면, 전자 장치(100)를 수납하는 케이스 등의 방열체가 되는 것을 밀착시키기 쉬워지므로, 전자 부품(21)으로부터 발생한 열을 기체(11)를 통해서 외부로 보다 방출되기 쉬워진다.
기체(11)의 두께는 0.5mm 이상 2mm 이하가 좋다. 기체(11)의 두께가 0.5mm 미만인 경우에는 전자 부품(21)을 보호하기 위한 금속제의 뚜껑체를 금속제의 기체(11)의 제 1 면(11a)에 접합할 때에, 접합 온도 등의 접합 조건에 의해 기체(11)가 구부러지거나 해서 변형되기 쉬워져서, 변형에 의해 기밀성이 저하되기 쉬워진다. 한편, 기체(11)의 두께가 2mm를 초과하면, 전자 부품 탑재용 패키지(1)나 전자 장치(100)의 두께가 두꺼워져서, 소형화가 어려워진다.
기체(11)의 제 1 면(11a)에는 내식성이 우수하고, 전자 부품(21)이나 배선 기판(16) 또는 뚜껑을 접합해서 고정하기 위한 접합재(납재)와의 적심성이 우수한, 두께가 0.5∼9㎛인 Ni층과 두께가 0.5∼5㎛의 Au층을 도금법에 의해 순차 피착시켜 두는 것이 좋다. 이것에 의해, 기체(11)가 산화 부식하는 것을 유효하게 방지할 수 있음과 아울러, 뚜껑체 등을 기체(11)에 양호하게 납땜(접합)할 수 있다.
서브 마운트(17)는 기체(11)의 제 1 면(11a) 상에 설치되고, 상기 제 1 면(11a)에 평행한 기판 탑재면을 갖는다. 전자 부품 탑재용 패키지(1)에 있어서, 서브 마운트(17)는 기판 탑재면 상에 탑재된 배선 기판(16)에 탑재되는 전자 부품(21)이 발생하는 열을 기체(11)로 전도하고, 예를 들면 기체(11)의 표면으로부터 전자 부품 탑재용 패키지(1)의 외부로 방열하는 기능을 갖는다.
본 실시형태에서는 서브 마운트(17)는 기체(11)와 일체로 형성되어 있어도 좋고, 배선 기판(16)을 냉각하는 냉각 부재(예를 들면, 펠티에 소자 등)를 포함해서 구성되어 있어도 좋다. 기체(11)를 일체로 형성하고 있을 경우, 서브 마운트(17)는 기체(11)와 동일한 열전도성이 좋은 금속으로 이루어지고, 기체(11)의 제 1 면(11a)에 평행한 기판 탑재면을 갖는 기둥 형상으로 형성된다.
배선 기판(16)은 서브 마운트(17)의 기판 탑재면 상에 설치되고, 전자 부품(21)이 실장된다. 배선 기판(16)에는 한 쌍의 신호 단자(12) 중 일방의 신호 단자(12)로부터의 고주파 신호를 전자 부품(21)으로 전송하기 위한 신호 선로 도체(16a)와, 한 쌍의 신호 단자(12) 중 또 다른 일방의 신호 단자(12)로부터의 고주파 신호를 전자 부품(21)으로 전송하기 위한 신호 선로 도체(16b)가 설치되어 있다. 한 쌍의 신호 단자(12)를 전송하는 고주파 신호는 차동 신호이다.
배선 기판(16)은 산화 알루미늄(알루미나: Al2O3)질 소결체, 질화 알루미늄( AlN)질 소결체 등의 세라믹스 절연 재료 등으로 이루어지는 절연 기판에 신호 선로 도체(16a, 16b)를 포함하는 배선 도체가 형성된 것이다. 절연 기판이, 예를 들면 산화알루미늄질 소결체로 이루어진 경우이면, 우선 알루미나(Al2O3), 실리카(SiO2), 칼시아(CaO) 및 마그네시아(MgO) 등의 원료 분말에 적당한 유기용제, 용매를 첨가 혼합해서 슬러리상으로 하고, 이것을 닥터 블레이드법 또는 캘린더 롤법 등에 의해 시트 형상으로 성형해서 세라믹 그린 시트(이하, 그린 시트라고도 함)를 얻는다. 그 후, 그린 시트를 소정 형상으로 타발 가공함과 아울러, 필요에 따라서 복수매 적층하고, 이것을 약 1600℃의 온도에서 소성함으로써 제작된다.
배선 기판(16)에 있어서, 신호 선로 도체(16a, 16b)를 포함하는 배선 도체의 형성 방법은 절연 기판과 동시 소성으로, 또는 절연 기판을 제작한 후에 금속 메탈라이즈를 형성하는 방법이나, 절연 기판을 제작한 후에 증착법 또는 포토리소그래피법에 의해 형성하는 방법이 있다. 전자 장치(100)가 소형일 경우에는, 그것에 탑재되는 배선 기판(16)은 더욱 작으므로, 배선 도체는 미세한 것이 되고, 또한 배선 도체와 한 쌍의 신호 단자(12)의 위치 맞춤 정밀도를 높이기 위해서는 증착법 또는 포토리소그래피법에 의해 형성하는 방법이 바람직하고, 이 경우에는 필요에 따라서 절연 기판의 주면에 연마 가공을 실시하는 경우도 있다.
신호 선로 도체(16a, 16b)와 한 쌍의 신호 단자(12)는 신호 단자(12)의 제 1 부(12a)의 선단과 신호 선로 도체(16a, 16b)의 단부 사이에 설치된 본딩 와이어(18)에 의해 전기적으로 접속된다. 신호 선로 도체(16a, 16b)와 전자 부품(21)의 접속은 본딩 와이어를 사용한 와이어 접속이어도 좋고, 전자 부품(21)에 설치된 단자와 신호 선로 도체(16a, 16b)를 땜납 등에 의해 직접 접합하는 범프 접속 등이어도 좋다.
본딩 와이어(18)는 공지의 와이어 본딩 방법에 의해 신호 단자(12)의 제 1 부(12a)의 선단과 신호 선로 도체(16a, 16b)의 단부 사이에 설치되는 와이어 부재이다. 본딩 와이어(18)로서는, 예를 들면 금 와이어 또는 알루미늄 와이어 등을 사용할 수 있다.
이하, 배선 기판(16)에 있어서, 배선 도체를 증착법 또는 포토리소그래피법에 의해 형성하는 경우에 대해서 상세하게 설명한다. 배선 도체는, 예를 들면 밀착 금속층, 확산 방지층 및 주 도체층이 순차 적층된 3층 구조의 도체층으로 이루어진다.
밀착 금속층은 세라믹스 등으로 이루어지는 절연 기판과의 밀착성을 양호하게 한다고 하는 관점으로부터는, 티타늄(Ti), 크롬(Cr), 탄탈(Ta), 니오브(Nb), 니켈-크롬(Ni-Cr) 합금, 질화 탄탈(Ta2N) 등의 열팽창률이 세라믹스에 가까운 금속 중 적어도 1종으로 이루어지는 것이 좋고, 그 두께는 0.01∼0.2㎛가 바람직하다. 밀착 금속층의 두께가 0.01㎛ 미만에서는 밀착 금속층을 절연 기판에 강고하게 밀착하는 것이 곤란해지는 경향이 있고, 0.2㎛를 초과하면, 성막 시의 내부 응력에 의해 밀착 금속층이 절연 기판으로부터 박리되기 쉬워지는 경향이 있다.
확산 방지층은 밀착 금속층과 주 도체층의 상호 확산을 방지한다고 하는 관점으로부터는, 백금(Pt), 팔라듐(Pd), 로듐(Rh), 니켈(Ni), Ni-Cr 합금, Ti-W 합금 등의 열전도성이 양호한 금속 중 적어도 1종으로 이루어지는 것이 바람직하고, 그 두께는 0.05∼1㎛가 좋다. 확산 방지층의 두께가 0.05㎛ 미만에서는 핀홀 등의 결함이 발생해서 확산 방지층으로서의 기능을 달성하기 어려워지는 경향이 있고, 1㎛를 초과하면, 성막시의 내부 응력에 의해 확산 방지층이 밀착 금속층으로부터 박리되기 쉽게 이루어지는 경향이 있다. 또한, 확산 방지층에 Ni-Cr 합금을 사용하는 경우에는, Ni-Cr 합금은 절연 기판과의 밀착성이 양호하기 때문에, 밀착 금속층을 생략하는 것도 가능하다.
주 도체층은 전기 저항이 작은 금(Au), 구리(Cu), 니켈(Ni), 은(Ag) 중 적어도 1종으로 이루어지는 것이 바람직하고, 그 두께는 0.1∼5㎛가 바람직하다. 주 도체층의 두께가 0.1㎛ 미만에서는, 전기 저항이 큰 것이 되어 배선 기판(16)의 배선 도체에 요구되는 전기 저항을 만족시킬 수 없게 되는 경향이 있고, 5㎛를 초과하면, 성막시의 내부 응력에 의해 주 도체층이 확산 방지층으로부터 박리되기 쉽게 이루어지는 경향이 있다. 또한, Cu는 산화하기 쉬우므로, 그 위에 Ni 및 Au로 이루어지는 보호층을 피복해도 좋다.
한 쌍의 신호 단자(12)는 단면이 원형인 막대 형상으로 형성되고, 각 제 1 부(12a)가 기체(11)의 제 1 면(11a)으로부터 노출되어 사이를 두고 관통공(11b)에 삽입통과된다. 관통공(11b)의 신호 단자(12)를 제외한 부분은 절연 재료(11c)에 의해 충전되어 있다. 제 1 부(12a)의 길이는, 예를 들면 1∼5mm이다. 한 쌍의 신호 단자(12)는 각 제 1 부(12a)가 기체(11)의 제 1 면(11a)으로부터 두께 방향의 일방측으로 돌출하여 서로 사이를 두고 관통공(11b)에 설치되어 있다.
절연 재료(11c)는 유리 또는 세라믹스 등의 절연성 무기 유전 재료로 이루어지고, 신호 단자(12)와 기체(11)의 절연 사이격을 확보함과 아울러, 신호 단자(12)를 기체(11)의 관통공(11b) 내에 고정하는 기능을 갖는다. 이러한 절연 재료(11c)의 예로서는 붕규산 유리, 소다 유리 등의 유리, 및 이들 유리에 열팽창계수나 비유전율을 조정하기 위한 세라믹 필러를 첨가한 것을 들 수 있고, 임피던스 매칭을 위해서 그 비유전율을 적당하게 선택한다. 비유전율을 저하시키는 필러로서는 산화리튬 등을 들 수 있다.
신호 단자(12)를 관통공(11b)에 충전된 절연 재료(11c)를 관통해서 고정하기 위해서는, 예를 들면 절연 재료(11c)가 유리로 이루어지는 경우에는 우선 분체 프레스법 또는 압출 성형법을 이용하여 유리 분말을 성형하고, 내경을 신호 단자(12)의 외경에 맞추고, 외경을 관통공(11b)의 형상에 맞춘 통 형상의 성형체를 제작하고, 이 성형체의 구멍에 신호 단자(12)를 삽입통과해서 성형체를 몰드에 삽입하고, 소정의 온도로 가열해서 유리를 용융시킨 후 냉각해서 고화시킴으로써, 신호 단자(12)가 고정된 소정 형상의 절연 재료(11c)를 형성하여 둔다. 이것에 의해, 절연 재료(11c)에 의해 관통공(11b)이 기밀하게 밀봉됨과 아울러, 절연 재료(11c)에 의해 신호 단자(12)가 기체(11)와 절연되어 고정되어서, 동축 선로 구조가 형성된다. 또한, 미리 관통공(11b)의 형상에 맞춘 절연 재료(11c)만을 형성해 두고, 이것을 관통공(11b)에 삽입함과 아울러 신호 단자(12)를 절연 재료(11c)의 구멍에 통과시키고, 절연 재료(11c)와 관통공(11b)의 내면, 및 신호 단자(12)의 외면과 절연 재료(11c)의 구멍의 내면의 접합을 동시에 행해도 좋다.
유전체 기판(13)은 판 형상으로 형성되고, 제 1 부(12a)의 사이에 설치된다. 유전체 기판(13)은 제 2 면(13a) 및 제 3 면(13b)이 기체(11)의 제 1 면(11a)에 대하여 수직이고, 측면이 기체(11)의 제 1 면(11a)에 접촉하고, 제 2 면(13a)이 제 1 부(12a)의 일방에 대향하고, 제 3 면(13b)이 제 1 부(12a)의 또 다른 일방에 대향하도록 설치된다. 바꿔 말하면, 유전체 기판(13)은 기체(11)의 제 1 면(11a) 상에 2개의 제 1 부(12a)가 유전체 기판(13)을 두께 방향(각 신호 단자(12)를 연결하는 가상선에 대하여 평행 방향)으로 끼우도록 설치된다. 또한, 유전체 기판(13)은 기체(11)의 제 1 면(11a)을 기준으로 하는 제 1 면(11a)에 대하여 직교하는 방향의 높이가 제 1 부(12a)보다 낮게되어 있다.
본 실시형태에서는 한 쌍의 신호 단자(12)를 전송하는 고주파 신호는 차동 신호이다. 차동 신호는 서로 전자 결합하는 2개의 전송 선로, 소위 페어 배선을 전송한다. 본 실시형태의 전자 부품 탑재용 패키지(1)에서는 한 쌍의 신호 단자(12)가 페어 배선이 되어서 차동 신호를 전송한다. 한 쌍의 신호 단자(12)가 절연 재료(11c)를 통해서 관통공(11b)에 고정되어 이루어지는 동축 선로 구조에서는 한 쌍의 신호 단자(12) 사이에 유전 재료로 이루어지는 절연 재료(11c)가 존재하므로 충분한 전자 결합이 얻어지지만, 2개의 제 1 부(12a) 사이에서는 유전 재료가 없게 되면 전자 결합이 약해져버린다. 따라서, 2개의 제 1 부(12a) 사이에 유전체 기판(13)을 설치함으로써, 2개의 제 1 부(12a) 사이의 전자 결합을 강하게 할 수 있으므로, 본 실시형태의 전자 부품 탑재용 패키지(1)는 차동 신호의 전송 특성이 우수함과 아울러, 차동 신호가 신호 단자(12)를 전송할 때에 발생하는 2개의 제 1 부(12a) 사이에서 생기는 크로스 토크를 억제할 수 있다. 또한, 본 실시형태의 전자 부품 탑재용 패키지(1)는 2개의 제 1 부(12a)가 유전체 기판(13)을 사이에 끼우도록 접합재(14)로 접합 고정되는 경우에는, 제 1 부(12a)의 강성이 향상되어, 제 1 부(12a)가 변형되기 어려워진다. 이것으로부터, 제 1 부(12a)의 선단에 와이어 본딩할 때에 발생하는 제 1 부(12a)의 변형을 억제할 수 있다. 또한, 전자 부품 탑재용 패키지(1) 및 전자 장치(100)의 제조 공정이나, 전자 장치(100)를 작동시킬 때에 제 1 부(12a)에 가해지는 열에 의해 제 1 부(12a)가 변형되는 것을 억제할 수 있다. 그 결과, 제 1 부(12a)가 변형됨으로써 발생하는 특성 임피던스의 변동을 억제할 수 있다.
신호 단자(12)에 있어서, 기체(11)의 관통공(11b) 내에 있는 부분, 즉 주변이 절연 재료(11c)에 의해 둘러싸이고, 절연 재료(11c)를 기체(11)의 관통공(11b)이 더 둘러싸는 부분에서는 동축 구조가 되고, 특성 임피던스의 변동이 적어서 안정한 전송 특성이 얻어진다. 그러나, 제 1 면(11a)으로부터 노출된 제 1 부(12a)는 주변에 절연 재료(11c)도 기체(11)도 없기 때문에, 용량 성분이 저감하고 인덕턴스 성분이 증대하여, 고주파 신호의 전송 특성이 동축 구조 부분에 비해서 열화된다. 또한, 특성 임피던스가 관통공(11b)에 있어서의 동축 구조 부분에 비해서 높아진다. 특성 임피던스가 높은 제 1 부(12a) 자체의 전송 특성이 열화되는 데다가, 관통공(11b)에 있어서의 동축 구조 부분과 제 1 부(12a)의 경계 부분에 있어서의 특성 임피던스의 급격하고 또한 큰 변화에 의해, 고주파 신호의 반사 손실이나 삽입 손실 등이 커켜서 전송 특성이 크게 열화된다. 유전체 기판(13)을 2개의 제 1 부(12a) 사이에 설치함으로써, 용량 성분의 저하 및 인덕턴스 성분의 증대를 각각 억제할 수 있어서, 관통공(11b)에 있어서의 동축 구조 부분으로부터 제 1 부(12a)에 이르는 특성 임피던스의 변화를 작게 할 수 있다.
상기한 바와 같이 신호 단자(12)의 제 1 부(12a)의 선단과 신호 선로 도체(16a, 16b)는 본딩 와이어(18)에 의해 접속된다. 고주파 신호가 전송되는 본딩 와이어(18)의 부분은 제 1 부(12a)에 비해서 직경이 작아지고, 주변에 절연 재료 등도 없기 때문에, 제 1 부(12a)보다 더욱 용량 성분이 저감하고 인덕턴스 성분이 증대하여, 고주파 신호의 전송 특성이 동축 구조 부분에 비해서 열화됨과 아울러, 특성 임피던스가 높아진다. 즉, 관통공(11b)에 있어서의 동축 구조 부분, 제 1 부(12a), 본딩 와이어(18)의 순서로 특성 임피던스가 높고, 각 경계 부분에서 급격하게 변화한다.
유전체 기판(13)을 설치함으로써, 제 1 부(12a)의 특성 임피던스의 크기가 관통공(11b)에 있어서의 동축 구조 부분에 가깝기 때문에, 관통공(11b)에 있어서의 동축 구조 부분과 제 1 부(12a)의 특성 임피던스의 크기의 차를 작게 할 수 있다. 한편으로, 제 1 부(12a)와 본딩 와이어(18)의 접속부에 있어서의 경계 부분에서의 특성 임피던스의 차는 확대되고, 즉 변화는 커지게 된다. 이 기술에서는 2개의 제 1 부(12a) 사이에 유전체 기판(13)을 설치하고 있지만, 유전체 기판의 높이를 제 1 부(12a)와 동일하게 하는 경우에는 제 1 부(12a)와 본딩 와이어(18)의 접속부에 있어서의 경계 부분에서의 특성 임피던스의 변화가 커져서, 고주파 신호가 제 1 부(12a)와 본딩 와이어(18) 사이를 전송할 때에 생기는 반사 손실 또는 손실 삽입이 커지게 된다.
본 실시형태와 같이, 유전체 기판(13)의 높이를 제 1 부(12a)보다 낮게 함으로써, 제 1 부(12a)의 유전체 기판(13)이 인접하는 부분과 제 1 부(12a)와 본딩 와이어(18)의 접속부 사이에 유전체 기판(13)이 인접하지 않는 부분이 형성된다. 제 1 부(12a)의 유전체 기판(13)이 인접하지 않는 부분의 용량 성분은 인접하는 부분보다 작고, 제 1 부(12a)에 비해서 직경이 작은 본딩 와이어(18)의 부분보다 커진다. 이것으로부터, 제 1 부(12a)의 유전체 기판(13)이 인접하지 않는 부분의 특성 임피던스는 인접하는 부분보다 높고, 본딩 와이어(18)의 부분보다 낮다. 제 1 부(12a)의 유전체 기판(13)이 인접하는 부분과 인접하지 않는 부분 사이에는 특성 임피던스의 차가 있고, 인접하지 않는 부분과 본딩 와이어(18) 사이에도 특성 임피던스의 차가 있다. 이들 차는 모두 제 1 부(12a)의 유전체 기판(13)이 인접하는 부분과 본딩 와이어(18) 사이의 특성 임피던스의 차와 비교하면 작다.
따라서, 본 실시형태와 같이, 제 1 부(12a)의 유전체 기판(13)이 인접하는 부분과 본딩 와이어(18) 사이에 유전체 기판(13)이 인접하지 않는 부분을 형성함으로써, 유전체 기판(13)이 인접하는 제 1 부(12a)로부터 본딩 와이어(18)에 걸쳐서의 특성 임피던스의 변화를 종래 기술의 구조에 비해서 완만하게 할 수 있다. 특성 임피던스의 변화가 완만하면, 고주파 신호가 전송할 때에 생기는 반사 손실이나 삽입 손실을 저감할 수 있어서, 고주파 신호의 전송 특성의 열화를 억제할 수 있다. 또한, 유전체 기판(13)은 각 제 1 부(12a)를 연결하는 가상선에 대하여 수직 방향의 폭이 제 1 부(12a)의 폭보다 크게 하면 좋다. 이것에 의해, 2개의 제 1 부(12a) 사이에 있어서의 용량 성분의 저하 및 인덕턴스 성분의 증대를 각각 효과적으로 억제할 수 있다. 그리고, 절연 재료(11c)를 통해서 관통공(11b)으로 둘러싸인 신호 단자(12)의 부분으로 이루어지는 동축 구조 부분으로부터, 유전체 기판(13)을 사이에 끼우는 제 1 부(12a)의 부분에 있어서의 특성 임피던스의 변화를 작게 할 수 있다.
본딩 와이어(18)는 제 1 부(12a)와의 특성 임피던스의 차가 큰 것에 추가해서, 인덕턴스 성분이 높고, 접지 도체가 근방에 존재하지 않는 등의 구조에 의해, 고주파 신호를 전송하는 것이 곤란한 전송 선로이다. 따라서, 본딩 와이어(18)의 길이는 가능하면 짧게 하는 것이 좋다. 본딩 와이어(18)를 짧게 하기 위해서는 제 1 부(12a)의 선단과 배선 기판(16)의 거리를 짧게 할 필요가 있고, 제 1 부(12a)의 선단과 배선 기판(16)의 거리를 짧게 하기 위해서는 배선 기판(16)의 높이(서브 마운트(17)의 높이)와 제 1 부(12a)의 선단의 높이의 차를 작게 할 필요가 있다. 서브 마운트(17)가 펠티에 소자 등의 냉각 부재를 포함하는 경우에는 서브 마운트(17)의 높이가 비교적 높아지고, 서브 마운트(17)의 높이에 맞춰서 제 1 부(12a)의 선단의 높이도 높게 하게 된다. 제 1 부(12a)의 높이가 높아지면, 고주파 신호의 전송 특성이 저하하는 제 1 부(12a)의 부분이 길어지므로, 2개의 제 1 부(12a) 사이에 유전체 기판(13)을 설치하는 효과가 보다 발휘된다.
유전체 기판(13)이 인접하지 않는 부분, 즉 제 1 부(12a)의 높이와 유전체 기판(13)의 높이의 차는 약간이라도 있으면 차가 없는 종래 구조에 비해서 고주파 신호의 전송 특성의 열화를 억제하는 효과를 발휘하지만, 제 1 부(12a)의 길이를 기준으로 해서 유전체 기판(13)이 인접하지 않는 부분의 길이는 10∼50%이다. 유전체 기판(13)의 두께(각 신호 단자(12)를 연결하는 가상선에 대하여 평행 방향의 두께)나 기체(11)의 제 1 면(11a)으로부터의 높이, 즉 기체(11)의 제 1 면(11a)으로부터 제 1 부(12a)의 선단까지의 길이는 각 제 1 부(12a)의 사이격 및 길이에 따라 설정하면 좋다. 또한, 각 제 1 부(12a)를 연결하는 가상선에 대하여 수직 방향의 유전체 기판(13)의 폭은 각 제 1 부(12a)를 연결하는 가상선에 대하여 수직 방향의 관통공(11b)의 폭(절연 재료(11c)의 폭)보다 작게 하면 좋다.
즉, 유전체 기판(13)은 기체(11)의 제 1 면(11a)측으로부터 전자 부품 탑재용 패키지(1)를 평면으로 보았을 때, 관통공(11b)보다 내측에 설치되어도 좋다. 이것에 의해, 기체(11)와 절연 재료(11c)와 유전체 기판(13) 사이에 생기는 각각의 열팽창계수 차에 기인한 응력을 저감할 수 있음과 아울러, 이 응력에 의해 절연 재료(11c)나 유전체 기판(13)에 붕괴 또는 크랙이 생기는 것을 억제할 수 있다. 또한, 전자 부품 탑재용 패키지(1)의 방열성을 향상시키기 위해서, 유전체 기판(13)과 제 1 부(12a)를 접합하는 접합재(14)로 금속 재료를 사용하는 경우에는 기체(11)와 신호 단자(12)가 접합재(14)에 의해 전기적으로 단락되는 것을 억제할 수 있다.
유전체 기판(13)은 제 1 부(12a) 사이를 단락하지 않도록 절연성을 갖는 재료이면 수지 재료나 세라믹 재료를 사용할 수 있지만, 열 등에 의한 변형이 작고, 높은 유전율을 갖는 세라믹 재료가 좋다. 세라믹 재료로서는 산화알루미늄질 소결체, 질화알루미늄질 소결체, 뮬라이트질 소결체, 탄화규소 소결체, 질화규소 소결체 및 유리 세라믹 등을 사용할 수 있다. 유전체 기판(13)이, 예를 들면 산화알루미늄질 소결체로 이루어진 경우이면, 배선 기판(16)의 절연 기판과 마찬가지로, 주지의 닥터 블레이드법 또는 캘린더 롤법 등에 의해 시트 형상으로 성형한 그린 시트를 소정 형상으로 타발 가공하고, 필요에 따라서 복수매 적층하고, 약 1600℃의 온도에서 소성함으로써 제작된다.
유전체 기판(13)은 기체(11)의 제 1 면(11a)과 접하는 측면이 있어서, 수지재료나 유리 재료로 이루어지는 접착재 등에 의해 고정되어 있으면 좋지만, 탈락을 방지하기 위해서, 유전체 기판(13)의 제 2 면(13a)과 제 1 부(12a)의 일방을 접합하고, 제 3 면(13b)과 제 1 부(12a)의 또 다른 일방을 접합하는 접합재(14)를 포함하고 있어도 좋다. 본 실시형태와 같이, 유전체 기판(13)의 높이를 제 1 부(12a)보다 낮게 하고, 접합재(14)에 의해 유전체 기판(13)의 제 2 면(13a)과 제 1 부(12a)의 일방을 접합하고, 제 3 면(13b)과 제 1 부(12a)의 또 다른 일방을 접합함으로써, 유전체 기판(13)에 의해 제 1 부(12a)의 강성을 향상시키면서, 유전체 기판(13)이 접합되지 않은 제 1 부(12a)의 선단과 유전체 기판(13) 사이에 생기는 응력을 억제할 수 있다.
이것에 의해, 제 1 부(12a)의 변형을 억제할 수 있고, 제 1 부(12a)가 변형 함으로써 생기는 특성 임피던스의 변동을 억제할 수 있음과 아울러, 유전체 기판(13)에 크랙 또는 붕괴가 생기는 것을 억제할 수 있다. 더욱이, 본딩 와이어(18)가 제 1 부(12a)로부터 박리되는 것을 억제할 수 있다. 또한, 본딩 와이어(18)를 제 1 부(12a)에 접속할 때에, 제 1 부(12a)에 가해지는 응력에 의해 유전체 기판(13)에 크랙 또는 붕괴가 생기는 것을 유전체 기판(13)이 접합되지 않은 제 1 부(12a)의 선단이 적절하게 변형하여 응력을 완화함으로써 억제할 수 있다.
접합재(14)로서는 금-주석(Au-Sn) 합금이나 금-게르마늄(Au-Ge) 합금의 납재, 이들보다 융점이 낮은 주석-은(Sn-Ag) 합금이나 주석-은-구리(Sn-Ag-Cu) 합금의 납재나, Ag 에폭시 등의 수지제의 접착제를 사용할 수 있다. 접합재(14)의 흡습성을 높이고, 보다 강도로 접합하기 위해서, 유전체 기판(13)의 양 주면(제 2 면(13a) 및 제 3 면(13b))에 도금 등에 의한 금속층을 형성해도 좋다.
또한, 한 쌍의 신호 단자(12)의 각 제 1 부(12a)의 선단의 형상은 특별히 한정되는 것은 아니지만, 반구상, 원뿔 사다리꼴 형상, 사각뿔대 형상 등의 끝이 가는 형상으로 해도 좋다. 한 쌍의 신호 단자(12)의 각 제 1 부(12a)의 선단이 끝이 가는 형상임으로써, 고주파 신호의 전송 경로의 형상 변화가 완만해지므로, 각 제 1 부(12a)의 선단과 본딩 와이어(18)의 접속 부분에 있어서, 특성 임피던스의 변화가 더욱 완만해진다.
한 쌍의 신호 단자(12)는 Fe-Ni-Co 합금이나 Fe-Ni 합금 등의 금속의 도체로 이루어지고, 예를 들면 신호 단자(12)가 Fe-Ni-Co 합금으로 이루어지는 경우에는 이 잉곳(덩어리)에 압연 가공이나 타발 가공, 절삭 가공 등의 주지의 금속 가공 방법을 행함으로써, 길이가 1.5∼22mm이고 직경이 0.1∼1mm인 선 형상으로 제작된다. 한 쌍의 신호 단자(12)의 강도를 확보하면서 보다 높은 특성 임피던스로의 매칭을 행하면서 소형으로 하기 위해서는, 한 쌍의 신호 단자(12)의 직경은 0.15∼0.25mm로 한다. 한 쌍의 신호 단자(12)의 직경이 0.15mm보다 가늘어지면, 전자 부품 탑재용 패키지(1)를 실장할 경우의 취급에서 신호 단자(12)가 구부러지기 쉬워져서, 작업성이 저하하기 쉬워진다. 또한, 직경이 0.25mm보다 굵어지면, 임피던스 정합시켰을 경우의 관통공(11b)의 지름이 신호 단자(12)의 지름에 따라 커지므로, 제품의 소형화에 적합하지 않은 것으로 되어버린다.
한 쌍의 신호 단자(12)의 제 2 부는, 예를 들면 실장 기판에 설치된 내주면에 도전체층을 갖는 삽입통과 구멍 등에 삽입통과된다. 삽입통과 구멍의 도전체층과 외부 전기 회로가 전기적으로 접속되고, 신호 단자(12)는 전자 부품(21)과 외부 전기 회로 사이의 입출력 신호를 전송하는 기능을 달성한다.
본 실시형태에서는 기체(11)에는 접지 단자(15)가 접합된다. 접지 단자(15)는 접지 전위에 접속되고, 신호 단자(12)와 같은 방법으로 제작되고, 기체(11)의 제 4 면(11d)에 접합재(납재) 등을 이용하여 접합된다. 위치 결정의 용이성과 접합 강도의 향상을 위해서, 미리 기체(11)의 제 4 면(11d)에 구멍을 형성해 두고, 그 구멍에 접지 단자(15)를 통해서 접합해도 좋다. 이렇게 하여 기체(11)에 접지 단자(15)를 접합함으로써, 접지 단자(15)도 신호 단자(12)와 마찬가지로, 실장 기판의 삽입통과 구멍에 삽입통과되어 접지 전위가 부여된다. 이것에 의해, 접지 단자(15)가 접합된 기체(11)가 접지 도체로서 기능한다.
전자 장치(100)에 탑재되는 전자 부품(21)으로서는 LD(레이저 다이오드)나 PD(포토 다이오드) 등의 광반도체 소자, 반도체 집적 회로 소자를 포함하는 반도체 소자, 수정 진동자나 탄성 표면파 소자 등의 압전 소자, 압력 센서 소자, 용량 소자, 저항기 등을 들 수 있다.
전자 부품(21)의 배선 기판(16)에의 실장은 납재나 도전성 수지 등의 도전성 접합재에 의해 고정함으로써 행하면 좋다. 예를 들면, 배선 기판(16)을 서브 마운트(17)에 탑재한 후에 전자 부품(21)을 배선 기판(16) 상에 탑재하는 경우에는 배선 기판(16)의 고정에는 금-주석(Au-Sn) 합금이나 금-게르마늄(Au-Ge) 합금의 납재를 접합재로서 사용하고, 전자 부품(21)의 고정에는 이들보다 융점이 낮은 주석-은(Sn-Ag) 합금이나 주석-은-구리(Sn-Ag-Cu) 합금의 납재나, 융점보다 낮은 온도에서 경화 가능한 Ag 에폭시 등의 수지제의 접착제를 접합재로서 사용하면 좋다.
또한, 전자 부품(21)을 배선 기판(16) 상에 탑재한 후에 배선 기판(16)을 서브 마운트(17)에 탑재해도 좋고, 그 경우는 상기와는 반대로, 배선 기판(16)을 서브 마운트(17)에 탑재할 때에 사용하는 접합재의 융점의 쪽을 낮게 하면 좋다. 어느 경우에 있어서도, 배선 기판(16) 상에 접합재의 페이스트를 주지의 스크린 인쇄법을 이용하여 인쇄하거나, 포토리소그래피법에 의해 접합재층을 형성하거나, 접합재가 되는 저융점 납재의 프리폼을 적재하는 등하면 좋다.
전자 장치(100)에 있어서 필요에 따라서 기체(11)의 제 1 면(11a) 상에 설치되는 뚜껑체는 기체(11)의 외주 영역을 따른 외형이고, 기체(11)의 제 1 면(11a) 상의 전자 부품(21), 배선 기판(16)이나 서브 마운트(17), 신호 단자(12)의 제 1 부(12a), 유전체 기판(13) 등을 덮는 공간을 갖는 형상의 것이다. 전자 부품(21)이 LD(레이저 다이오드)이나 PD(포토 다이오드) 등의 광반도체 소자일 경우에는, 뚜껑체의 전자 부품(21)과 대향하는 부분에 광을 투과시키는 윈도우 부재를 설치해도 좋고, 윈도우 부재로 변경하고 광파이버 및 리턴광 방지용의 광 아이솔레이터를 접합한 것이어도 좋다.
뚜껑체는 Fe-Ni-Co 합금이나 Fe-Ni 합금, Fe-Mn 합금 등의 금속으로 이루어지고, 이들 판재에 프레스 가공이나 타발 가공 등의 주지의 금속 가공 방법을 실시함으로써 제작된다. 뚜껑체는 기체(11)의 재료와 같은 정도의 열팽창계수를 갖는 것이 바람직하고, 기체(11)의 재료와 같은 재료를 사용한다. 뚜껑체가 윈도우 부재를 가질 경우에는, 전자 부품(21)과 대향하는 부분에 구멍을 형성한 것에 평판 형상이나 렌즈 형상의 유리제의 윈도우 부재를 저융점 유리 등에 의해 접합한다.
뚜껑체의 기체(11)에의 접합은 심 용접 또는 YAG 레이저 용접 등의 용접, 또는 Au-Sn 납재 등의 접합재에 의한 납땜에 의해 행해진다.
또한, 본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 각종 변경을 행하는 것은 하등 지장을 주지 않는다.
예를 들면, 상술한 실시형태에서는 도 1에 나타나 있는 바와 같은 원형의 기체(11)를 사용한 전자 부품 탑재용 패키지(1)를 예로서 설명했지만, 상자 형상의 전자 부품 탑재용 패키지이어도 상관없다.
유전체 기판(13)의 형상은 제 1 부(12a)의 폭보다 큰 폭을 갖는 것이면, 직사각형 형상에 한하지 않고, 진원 형상, 타원 형상 또는 다각 형상 등이어도 좋다.
1: 전자 부품 탑재용 패키지 11: 기체
11a: 제 1 면 11b: 관통공
11c: 절연 재료 11d: 제 4 면
12: 신호 단자 12a: 신호 단자의 제 1 부
13: 유전체 기판 13a: 제 2 면
13b: 제 3 면 14: 접합재
15: 접지 단자 16: 배선 기판
16a: 신호 선로 도체 16b: 신호 선로 도체
17: 서브 마운트 18: 본딩 와이어
21: 전자 부품 100: 전자 장치

Claims (5)

  1. 판 형상으로 형성되고, 두께 방향으로 관통한 관통공을 갖는 기체와,
    신호를 전송하고, 선 형상의 금속 도체로 이루어지는 한 쌍의 신호 단자로서, 제 1 부가 상기 기체의 제 1 면으로부터 두께 방향의 일방측으로 돌출하여 서로 사이를 두고 상기 관통공에 설치되는 한 쌍의 신호 단자와,
    상기 한 쌍의 신호 단자의 상기 제 1 부의 사이에 설치되는 판 형상의 유전체 기판으로서, 제 2 면 및 제 3 면이 상기 기체의 제 1 면에 대하여 수직하고, 측면이 상기 기체의 제 1 면에 접촉하고, 상기 제 2 면이 상기 제 1 부의 일방에 대향하고, 상기 제 3 면이 상기 제 1 부의 또 다른 일방에 대향하도록 설치되고, 상기 기체의 제 1 면을 기준으로 하는 높이가 상기 제 1 부보다 낮은 유전체 기판을 포함하는 것을 특징으로 하는 전자 부품 탑재용 패키지.
  2. 제 1 항에 있어서,
    상기 제 2 면과 상기 제 1 부의 일방을 접합하고, 상기 제 3 면과 상기 제 1 부의 또 다른 일방을 접합하는 접합재를 포함하는 것을 특징으로 하는 전자 부품 탑재용 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 한 쌍의 신호 단자는 차동 신호를 전송하는 것을 특징으로 하는 전자 부품 탑재용 패키지.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 전자 부품 탑재용 패키지와,
    상기 기체의 일 표면에 탑재되는 전자 부품을 포함하는 것을 특징으로 하는 전자 장치.
  5. 제 4 항에 있어서,
    상기 전자 부품과 상기 한 쌍의 신호 단자의 상기 제 1 부를 전기적으로 접속하는 와이어 부재를 더 포함하는 것을 특징으로 하는 전자 장치.
KR1020177032485A 2015-08-24 2016-08-19 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치 KR102046347B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015164884 2015-08-24
JPJP-P-2015-164884 2015-08-24
PCT/JP2016/074237 WO2017033860A1 (ja) 2015-08-24 2016-08-19 電子部品搭載用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
KR20170137153A true KR20170137153A (ko) 2017-12-12
KR102046347B1 KR102046347B1 (ko) 2019-11-19

Family

ID=58100342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177032485A KR102046347B1 (ko) 2015-08-24 2016-08-19 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치

Country Status (6)

Country Link
US (1) US10629505B2 (ko)
EP (1) EP3343602A4 (ko)
JP (1) JP6412274B2 (ko)
KR (1) KR102046347B1 (ko)
CN (1) CN107534021B (ko)
WO (1) WO2017033860A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017123342A1 (de) * 2017-10-09 2019-04-11 Schott Ag TO-Gehäuse mit hoher Reflexionsdämpfung
CN113169130B (zh) * 2018-11-30 2023-10-17 京瓷株式会社 布线基板、电子部件搭载用封装件以及电子装置
JP2022103963A (ja) * 2020-12-28 2022-07-08 新光電気工業株式会社 半導体パッケージ用ステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037329A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 光送信器
KR20040030318A (ko) * 2002-09-30 2004-04-09 신꼬오덴기 고교 가부시키가이샤 고속 광통신용 유리 단자
JP2005333087A (ja) * 2004-05-21 2005-12-02 Sumitomo Electric Ind Ltd 光半導体装置
JP2006030025A (ja) * 2004-07-16 2006-02-02 Ngk Spark Plug Co Ltd 温度センサ、温度センサの製造方法
JP2011171649A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2015122466A (ja) * 2013-12-25 2015-07-02 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2800696C2 (de) * 1978-01-09 1985-08-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen einer Durchführung
JP3436009B2 (ja) * 1996-07-31 2003-08-11 住友電気工業株式会社 光半導体素子
TW449948B (en) * 1999-06-29 2001-08-11 Rohm Co Ltd Semiconductor device
US6868104B2 (en) * 2001-09-06 2005-03-15 Finisar Corporation Compact laser package with integrated temperature control
US7254149B2 (en) * 2002-03-19 2007-08-07 Finisar Corporation Submount, pedestal, and bond wire assembly for a transistor outline package with reduced bond wire inductance
JP3998526B2 (ja) * 2002-07-12 2007-10-31 三菱電機株式会社 光半導体用パッケージ
JP4617636B2 (ja) * 2003-03-19 2011-01-26 住友電気工業株式会社 光モジュール
JP2004363242A (ja) * 2003-06-03 2004-12-24 Sumitomo Electric Ind Ltd 光モジュール
US7856038B2 (en) * 2006-03-27 2010-12-21 Sumitomo Electric Industries, Ltd. Light-emitting module installing thermo-electric controller
JP2008211072A (ja) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp 光モジュール
JP2010073776A (ja) * 2008-09-17 2010-04-02 Rohm Co Ltd 半導体レーザ装置
EP2371417B1 (de) * 2010-03-29 2019-07-24 BIOTRONIK SE & Co. KG Elektrische Durchführung, Verfahren zur Herstellung und Verwendung einer solchen
WO2012073963A1 (ja) * 2010-11-29 2012-06-07 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037329A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 光送信器
KR20040030318A (ko) * 2002-09-30 2004-04-09 신꼬오덴기 고교 가부시키가이샤 고속 광통신용 유리 단자
JP2005333087A (ja) * 2004-05-21 2005-12-02 Sumitomo Electric Ind Ltd 光半導体装置
JP2006030025A (ja) * 2004-07-16 2006-02-02 Ngk Spark Plug Co Ltd 温度センサ、温度センサの製造方法
JP2011171649A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2015122466A (ja) * 2013-12-25 2015-07-02 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置

Also Published As

Publication number Publication date
JP6412274B2 (ja) 2018-10-24
CN107534021A (zh) 2018-01-02
CN107534021B (zh) 2020-12-01
EP3343602A1 (en) 2018-07-04
US20180145003A1 (en) 2018-05-24
US10629505B2 (en) 2020-04-21
KR102046347B1 (ko) 2019-11-19
EP3343602A4 (en) 2019-04-03
JPWO2017033860A1 (ja) 2018-03-01
WO2017033860A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409432B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010062512A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009152520A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP4874298B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5616178B2 (ja) 電子部品搭載用パッケージおよび通信用モジュール
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
JP5004824B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP6431441B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361609B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP5361637B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
CN109075527A (zh) 半导体封装件及使用其的半导体装置
JP5705491B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5404484B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409456B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012227482A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant