JP2015122466A - To−can型パッケージ用ヘッダーおよび半導体装置 - Google Patents

To−can型パッケージ用ヘッダーおよび半導体装置 Download PDF

Info

Publication number
JP2015122466A
JP2015122466A JP2013266915A JP2013266915A JP2015122466A JP 2015122466 A JP2015122466 A JP 2015122466A JP 2013266915 A JP2013266915 A JP 2013266915A JP 2013266915 A JP2013266915 A JP 2013266915A JP 2015122466 A JP2015122466 A JP 2015122466A
Authority
JP
Japan
Prior art keywords
substrate
insulating member
lead terminals
hole
header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013266915A
Other languages
English (en)
Other versions
JP6239970B2 (ja
Inventor
谷口 雅彦
Masahiko Taniguchi
雅彦 谷口
白崎 隆行
Takayuki Shirasaki
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013266915A priority Critical patent/JP6239970B2/ja
Publication of JP2015122466A publication Critical patent/JP2015122466A/ja
Application granted granted Critical
Publication of JP6239970B2 publication Critical patent/JP6239970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】所望する電気特性を実現することが可能なTO−CAN型パッケージ用ヘッダーおよび半導体装置を提供することを目的とする。【解決手段】TO−CAN型パッケージ用ヘッダー2は、上面および下面を有し、上面から下面にかけて貫通孔Hが形成された基板21と、貫通孔Hを通った棒状であって、一端が上面よりも上方に位置し、他端が下面よりも下方に位置した、複数のリード端子22と、貫通孔H内に充填され、複数のリード端子22同士が接触しないように、複数のリード端子22を基板21に固定した第1絶縁部材23と、基板21上に位置する複数のリード端子22同士の間に設けた第2絶縁部材24とを備えたことを特徴とする。【選択図】 図1

Description

本発明は、TO−CAN型パッケージ用ヘッダーおよびそれを用いた半導体装置に関する。
従来の光通信装置に用いられているLD(Laser Diode:レーザーダイオード)やPD(Photo Diode:フォトダイオード)等の半導体素子を収納する半導体装置は、基板に基板を貫通する複数のリード端子を設けたものが知られている(例えば、特許文献1参照)。かかる半導体装置は、いわゆるTO−CAN型の半導体素子収納用パッケージ(略してTO−CAN型パッケージとも呼ばれる)である。
TO−CAN型パッケージは、基板と基板を貫通する複数のリード端子からなる箇所を、ヘッダーと呼び、ヘッダーに実装する半導体素子を封止する蓋体はキャップと呼ばれている。ここでは、ヘッダーに半導体素子を実装し、半導体素子を封止する蓋体を備えたものを半導体装置と呼ぶ。
ヘッダーには、一つの貫通孔に複数のリード端子を固定したものが開発されている(例えば、特許文献2参照)。かかる特許文献2に開示された技術は、基板に一つの貫通孔を設け、貫通孔に複数のリード端子を設けることで、ヘッダー自体の大きさを小さくすることができる。
特開2004−259962号公報 特開2011−100785号公報
ところで、特許文献2に開示されている技術は、リード端子同士の間の距離も短くなる分、リード端子に高周波の電気信号(以下、高周波信号ともいう)を入出力した場合は、リード端子同士の間で高周波信号によって生じる電磁界分布に起因した電気的な干渉が発生する虞が高まる。その結果、所望する周波数特性を実現することが困難になる虞がある。
本発明は、上記の課題に鑑みてなされたものであり、所望する周波数特性を実現することが可能なTO−CAN型パッケージ用ヘッダーおよび半導体装置を提供することを目的とする。
本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーは、上面および下面を有し、前記上面から前記下面にかけて貫通孔が形成された基板と、前記貫通孔を通った棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置した、複数のリード端子と、前記貫通孔内に充填され、前記複数のリード端子同士が接触しないように、前記複数のリード端子を前記基板に固定した第1絶縁部材と、前記基板上に位置する前記複数のリード端子同士の間に設けた第2絶縁部材とを備えたことを特徴とする。
本発明の一実施形態に係る半導体装置は、前記TO−CAN型パッケージ用ヘッダーと、前記基板上に実装した半導体素子と、前記基板上に設けられ、前記半導体素子を封止した蓋体とを備えたことを特徴とする。
本発明によれば、所望する電気特性を実現することが可能なTO−CAN型パッケージ用ヘッダーおよび半導体装置を提供することができる。
本発明の一実施形態に係る半導体装置であって、蓋体が透けた状態の外観斜視図である。 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーであって、第2絶縁部材が透けた状態の外観斜視図である。 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの下面を示した外観斜視図である。 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの平面図である。 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの側面図である。 本発明の一実施形態に係るTO−CAN型パッケージ用ヘッダーの断面図である。 一変形例に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。 一変形例に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。 一変形例に係るTO−CAN型パッケージ用ヘッダーの外観斜視図である。
以下に添付図面を参照して、本発明にかかる半導体装置、TO−CAN型パッケージ用ヘッダー(以下、単にヘッダーともいう)の実施形態を説明する。なお、本発明は以下の実施形態に限定されない。
<半導体装置の構成>
図1は、本実施形態に係る半導体装置の外観斜視図であって、蓋体(以下、単にキャップともいう)を透かして内部を示している。図2は、図1の半導体装置に用いられるヘッダーの外観斜視図である。図3は、図2の第2絶縁部材を透かしたヘッダーの外観斜視図である。図4は、基板の下面を示した下方からの外観斜視図である。図5は、ヘッダーの平面図である。図6は、ヘッダーの側面図である。図7は、図5のX−Xに沿ったヘッダーの断面図である。半導体装置は、例えば、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。具体的には、光通信用の光信号を入出力できる光通信用モジュールに用いられる。
半導体装置1は、TO−CAN型パッケージ用ヘッダー(ヘッダー2)と、ヘッダー2に実装した半導体素子3と、半導体素子3を封止した蓋体4とを備えている。半導体素子3は、基板21上に実装されている。また、蓋体4は、半導体素子3を封止するように基板21上に設けられている。なお、半導体素子3は、トランジスタ、ダイオード、あるいは、受光素子や発光素子等の光半導体素子である。
ヘッダー2は、上面および下面を有し、上面から下面にかけて貫通孔Hが形成された基
板21と、貫通孔Hを通って棒状であって、一端が上面よりも上方に位置し、他端が下面よりも下方に位置した、複数のリード端子22と、貫通孔H内に充填され、複数のリード端子22同士が接触しないように、複数のリード端子22を基板21に固定した第1絶縁部材23と、基板21上に位置する複数のリード端子22同士の間に設けた第2絶縁部材24とを備えている。
基板21は、ステムとも呼ばれる。基板21は、上面の中央部に半導体素子3の基台31を有する。基板21は、搭載された半導体素子3が発生する熱を半導体装置1の外部に放散する機能を有する。基板21は、円板状であって、例えば直径が5mm以上10mm以下に設定されている。基板21の上下方向の厚みは、例えば0.2mm以上2mm以下に設定されている。
基板21は、例えば、鉄または鉄−ニッケル−コバルト合金や鉄−ニッケル合金、鉄−マンガン合金等の金属からなる。基板21は、鉄から成る場合は、このインゴットに圧延加工や冷間圧延加工、打ち抜き加工等の従来周知の金属加工方法を施すことによって所定形状に製作される。なお、基板21の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。
基板21の表面には、厚さが1μm以上10μm以下のニッケル層と、厚さが0.1μm以上1μm以下の金めっき層が形成されている。基板21の表面にニッケル層と金めっき層を形成することで、基板21が酸化腐食するのを防止することができる。また、基板21の表面にニッケル層と金めっき層を形成しておくことで、基台31や各部品を基板21にろう付けしやすくすることができるとともに、接合強度を向上することができる。
基台31は、半導体素子3が発する熱を基板21へと伝える機能も有している。そのため、基台31の下面が平面とされている。基台31は、矩形状のブロック体である。基台31は、例えば、鉄または鉄−ニッケル−コバルト合金や鉄−ニッケル合金、鉄−マンガン合金等の金属や、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等の絶縁材料からなる。基台31は、基板21と同じ材料で形成する場合は、基板21と一体に形成しても良いし、両者を別体に形成し、両者を接合してもよい。なお、基台31は、基板21の上面に設けられたペルチェ素子上に接合されてもよい。これにより、半導体素子3は、基台31を介してペルチェ素子によって所望の温度に冷却される。
また、基板21は、基台31と重ならない箇所には上面から下面にかけて貫通孔Hが形成されている。貫通案Hは、例えば、平面視して、長方形と一対の半円を組み合わせて、一対の半円の間に長方形が挟まった形状である。貫通孔Hは、例えば、貫通孔Hの半円部分の半径が0.2mm以上0.5mm以下に設定され、長方形状の辺の長さが0.2mm以上8mm以下に設定されている。なお、貫通孔Hの上下方向の長さは、基板21の厚みに相当する。貫通孔Hは、複数のリード端子22を挿入可能であって、複数のリード端子22同士が接触せず、複数のリード端子22が基板21と接触しなければ、平面視して楕円状や四角形状等に設定されていてもよい。
基板21に形成された貫通孔Hには、リード端子22が挿通される。リード端子22は、棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置している。リード端子22は、半導体素子3を外部の電子機器と電気的に接続するものである。リード端子22は、例えば、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属からなる。リード端子22は、円柱状であって、例えば直径が0.1mm以上1mm以下、上下方向の長さが1.2mm以上24mm以下に設定されている。
リード端子22は、第1絶縁部材23を介して貫通孔Hに挿入した状態で固定される。リード端子22は、基板21の上面より上方に位置する端部が、半導体素子3の電極や基台31の上面に設けられた電気配線とボンディングワイヤを介して電気的に接続される。また、リード端子22は、基板21の下面より下方に位置する端部が、フレキシブルプリント基板等の外部電気回路と電気的に接続される。そして、外部電気回路からリード端子22に入出力信号が伝送される。なお、リード端子22は、基板21の下面よりも下方に位置する端部が貫通孔Hの下端から0.5mm以上22mm以下突出し、基板21の上面よりも上方に位置する端部が貫通孔Hの上端から0.5mm以上5mm以下突出している。
第1絶縁部材23は、複数のリード端子22を貫通孔Hに挿入させた状態で、複数のリード端子22を基板21に固定するものである。例えば、第1絶縁部材23が低融点ガラスから成る場合には、リード端子22は、治具を用いて貫通孔Hに挿通させた状態で、低融点ガラスからなるリング状の固形の第1絶縁部材23となる前駆体を貫通孔Hに嵌めて、前駆体を熱して溶融させて溶け固めることで、低融点ガラスを介してリード端子22を基板21に固定することができる。第1絶縁部材23は、例えば、低融点ガラス、絶縁性樹脂またはセラミックス等の材料からなり、例えば、第1絶縁部材23が絶縁性樹脂やセラミックスから成る場合には、貫通孔Hと同形状で外形が貫通孔Hより小さい絶縁性樹脂やセラミックスから成る第1絶縁部材23にリード端子22を固定し、半田や樹脂接合材、低融点ガラスを介して第1絶縁部材23を貫通孔Hに接合する。
第1絶縁部材23は、貫通孔Hで囲まれる領域において、複数のリード端子22同士の間に介在している。さらに、第1絶縁部材23は、貫通孔Hの内面と複数のリード端子22との間に介在している。そして、第1絶縁部材23は、貫通孔Hに充填されている。第1絶縁部材23の上部は平面であって、基板21の上面の高さ位置と揃っている。第1絶縁部材23の下部は平面であって、基板21の下面の高さ位置と揃っている。また、第1絶縁部材23の上部は、貫通孔Hとリード端子22との間で上側に開口する凹面であってもよく、第1絶縁部材23の下部は、貫通孔Hとリード端子22との間で下側に開口する凹面であってもよい。これにより、第1絶縁部材23は、貫通孔Hとリード端子22との間で生じる、熱膨張係数差に起因した熱応力を緩和することができる。
第2絶縁部材24は、基板21上に位置する複数のリード端子22同士の間に設けられている。第2絶縁部材24は、複数のリード端子22同士の間の誘電率を上げて、複数のリード端子22同士の周波数特性を改善するものである。第2絶縁部材は、例えば、第1絶縁部材23より融点が低い低融点ガラス、絶縁性樹脂またはセラミックス等の誘電体材料からなる。
また、第2絶縁部材24は、一対のリード端子22のうち、第1リード端子22aから第1リード端子22aと異なる第2リード端子22bにかけて設けられている。第1リード端子22aと第2リード端子22bの中間部分が下方に窪んでいる。例えば、第2絶縁部材24が第1絶縁部材23より融点が低い低融点ガラスから成る場合には、第2絶縁部材24は、第1リード端子22aと第2リード端子22bが挿入される孔が形成された固形状に形成され、第1絶縁部材23を貫通孔Hに形成した後に、新たに、第1リード端子22aおよび第2リード端子22bを孔に挿入し、第2絶縁部材24を第1絶縁部材23上に載置する。そして、第2絶縁部材24を溶融し、第1リード端子22aから第2リード端子22bにかけてだれるように被着させて、固化することで第2絶縁部材24を形成することができる。これにより、第2絶縁部材24は、基板21の上面より上方に位置する一対のリード端子22a、22bの端部を固定し、所望の位置に保持することができる。よって、第2絶縁部材24は、ワイヤボンディングや外部部材等の外力によってリード端子22a、22bが変形することを抑制できる。さらに、第2絶縁部材24は、第1リード端子22aと第2リード端子22bの中間部分が下方に窪んでいることにより、第1リード端子22aと第2リード端子22bとの間で生じる、熱膨張係数差に起因した熱応力を緩和することができる。よって、第1リード端子22aおよび第2リード端子22bは、第2絶縁部材24を介して近接して配置することができ、ボンディングワイヤおよび一対のリード端子22を伝送する高周波信号の周波数特性を良好にすることができる。
また、第1リード端子22aと第2リード端子22bとの間に第2絶縁部材24を設けることで、第2絶縁部材24に覆われた一対のリード端子22において、一対のリード端子22の間の容量結合を強くすることができる。その結果、半導体素子3から一対のリード端子22におけるインピーダンスの変動を抑制することができることにより、一対のリード端子22に伝送する高周波信号の周波数特性を良好にすることができる。
なお、第2絶縁部材24は、第1リード端子22aと第2リード端子22bの中間部分において上方に突出してもよい。これにより、第2絶縁部材24は、一対のリード端子22およびそれぞれに電気的に接続されたボンディングワイヤの間における容量結合をさらに強くすることができる。また、半導体素子3または基台31の上面に設けられた電気配線と一対のリード端子22は、複数のボンディングワイヤにて電気的に接続されてもよい。これにより、ボンディングワイヤ間の容量結合が強くなり、半導体装置1の周波数特性をさらに向上することができる。
蓋体4は、基板21上に半導体素子3を封止して設けられている。蓋体4は、キャップ形状であって、内部に空間があり、その空間に半導体素子3や基台31が設けられる。また、蓋体4は、抵抗溶接等によって基板21の上面の外周部に接合される。ここで、蓋体4、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。
本実施形態に係る半導体装置1は、基板21の一つの貫通孔Hに一対のリード端子22a、22bを第1絶縁部材23を介して固定し、一対のリード端子22a、22b同士の間に、第2絶縁部材24を設けることで、一対のリード端子22a、22b同士の間の誘電率を大きくし、例えば、差動信号を一対のリード端子22a、22bに入出力し、半導体素子3を作動させる際の一対のリード端子22a、22bにおける周波数特性を向上することができる。その結果、所望する周波数特性を実現することが可能なTO−CAN型パッケージ用ヘッダー2および半導体装置1を提供することができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。なお、上述した実施形態では、貫通孔Hに一対のリード端子22a、22bを挿入したものであるが、これに限られない。図8に示すように、例えば、一つ貫通孔Hに四つのリード端子22を設けてもよく、一対のリード端子を入出力端子とし、外部回路基板との間で高周波信号を半導体素子3に入出力することができる。なお、リード端子22の数は、四つに限らず、一つの貫通孔Hに三つや五つ等の複数のリード端子22を設けてもよく、複数のリード端子22の中から一対のリード端子を入出力端子とし、外部回路基板との間で高周波信号を半導体素子3に入出力することができる。
また、上述した実施形態では、固形状の第2絶縁部材24を溶融した低融点ガラスを固化することで形成したものであるが、これに限られない。図9に示すように、直方体の誘電体25を設けてもよい。かかる誘電体25は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等の誘電体材料からなる。上記の誘電体材料を一対のリード端子22a、22b同士の間に設ける場合には、リード端子22a、22bが接合される側面にメ
タライズ層を設け、半田を介してリード端子22a、22bとメタライズ層とを接合することにより、一対のリード端子22a、22b同士の間に直方体の誘電体25を設けることができる。これにより、誘電体25は、一対のリード端子22a、22b同士の間における誘電率を任意に変化させることができるとともに、基板21の上面より上方に位置する一対のリード端子22a、22bの端部を固定し、所望の位置に保持することができる。よって、誘電体25は、ワイヤボンディングや外部部材等の外力によってリード端子22a、22bが変形することを抑制できる。
さらには、図10に示すように、リード端子22の上端を露出させるとともに、平面視して貫通孔Hの外縁に対応する外縁を有する枠体26であってもよい。なお、枠体26は、例えば、ガラス、絶縁性樹脂またはセラミックス等の誘電体材料からなり、低融点ガラスや樹脂接合材を介して第1絶縁部材23の上面およびリード端子22a、22bに接合される。これにより、枠体26は、一対のリード端子22a、22b同士の間における誘電率を任意に変化させることができるとともに、基板21の上面より上方に位置する一対のリード端子22a、22bの端部を固定し、所望の位置に保持することができる。よって、枠体26は、ワイヤボンディングや外部部材等の外力によってリード端子22a、22bが変形することを抑制できる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、半導体装置1は、一対のリード端子22a、22bを介して差動信号を半導体素子3に入出力してもよい。これにより、半導体装置1は、周波数特性を良好に維持しつつ、より高周波の電気信号を正確に半導体素子3に入出力することができる。
<半導体装置の製造方法>
ここで、図1に示す半導体装置1の製造方法を説明する。まず、基板2、リード端子22および蓋体4のそれぞれを準備する。基板2、リード端子22および蓋体4のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
準備した基板2を貫通孔Hが平面方向に沿った状態で固定して、治具を用いて貫通孔Hに一対のリード端子22を挿通した状態で固定する。そして、固形状の第1の低融点ガラスからなる第1絶縁部材23の前駆体を準備する。固形状の第1の低融点ガラスは、一対のリード端子を挿す箇所に孔が開いており、固定した一対のリード端子22に挿しながら、基板2の貫通孔Hに嵌める。さらに、基板2を両側から板体で挟む。板体は、リード端子が通る孔があいており、一対の板体で挟んだ状態で、第1の低融点ガラスを熱して、第1の低融点ガラスを溶融させて貫通孔H内で溶融して第1の低融点ガラスを充填させる。その後、第1の低融点ガラスを冷まして、貫通孔H内に一対のリード端子22を固定する第1絶縁部材23を設けることができる。
次に、固形状で第1絶縁部材23より融点が低い第2の低融点ガラスからなる第2絶縁部材24の前駆体を準備する。基板2を貫通孔Hが平面に対して平面方向に沿った状態で固定して、固形状の第2の低融点ガラスは、一対のリード端子22を挿す箇所に孔が開いており、固定された一対のリード端子2を孔に挿しながら、第2の低融点ガラスを第1絶縁部材23の上面に載置する。そして、第2の低融点ガラスを溶融し、第1リード端子22aと第2リード端子22bの間に第2の低融点ガラスを被着させる。そして、第2の低融点ガラスを冷やして、第2絶縁部材24を設けることができる。このようにして、TO−CAN型パッケージ用ヘッダ(ヘッダー2)を作製することができる。
次に、ヘッダー2の基板21の上面に酸化アルミニウム質焼結体からなる基台31をろ
う材を介して設ける。そして、基台31上に半導体素子3をろう材を介して実装し、半導体素子3と基台31の上面に形成された電気配線とを電気的に接続する。さらに、基台31の上面に形成された電気配線と一対のリード端子22のそれぞれとをワイヤボンディングを用いて電気的に接続する。最後に、基板21上に半導体素子3を封止するようにして蓋体4を接続する。このようにして、半導体装置1を作製することができる。
1 半導体装置
2 TO−CAN型パッケージ用ヘッダー(ヘッダー)
21 基板
22 リード端子
23 第1絶縁部材
24 第2絶縁部材
3 半導体素子
31 基台
4 蓋体
H 貫通孔

Claims (5)

  1. 上面および下面を有し、前記上面から前記下面にかけて貫通孔が形成された基板と、
    前記貫通孔を通った棒状であって、一端が前記上面よりも上方に位置し、他端が前記下面よりも下方に位置した、複数のリード端子と、
    前記貫通孔内に充填され、前記複数のリード端子同士が接触しないように、前記複数のリード端子を前記基板に固定した第1絶縁部材と、
    前記基板上に位置する前記複数のリード端子同士の間に設けた第2絶縁部材とを備えたことを特徴とするTO−CAN型パッケージ用ヘッダー。
  2. 請求項1に記載のTO−CAN型パッケージ用ヘッダーであって、
    前記第2絶縁部材はガラス材料からなり、前記複数のリード端子のうち、第1リード端子から前記第1リード端子と異なる第2リード端子にかけて設けられており、
    平面視して、前記第1リード端子と前記第2リード端子の中間部分が下方に窪んでいることを特徴とするTO−CAN型パッケージ用ヘッダー。
  3. 請求項1に記載のTO−CAN型パッケージ用ヘッダーであって、
    前記第2絶縁部材は、直方体であることを特徴とするTO−CAN型パッケージ用ヘッダー。
  4. 請求項1に記載のTO−CAN型パッケージ用ヘッダーであって、
    前記第2絶縁部材は、平面視して前記貫通孔の外縁に対応する外縁を有する枠体であることを特徴とするTO−CAN型パッケージ用ヘッダー。
  5. 請求項1ないし請求項4のいずれかに記載のTO−CAN型パッケージ用ヘッダーと、前記基板上に実装した半導体素子と、
    前記基板上に設けられ、前記半導体素子を封止した蓋体とを備えたことを特徴とする半導体装置。
JP2013266915A 2013-12-25 2013-12-25 To−can型パッケージ用ヘッダーおよび半導体装置 Active JP6239970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013266915A JP6239970B2 (ja) 2013-12-25 2013-12-25 To−can型パッケージ用ヘッダーおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013266915A JP6239970B2 (ja) 2013-12-25 2013-12-25 To−can型パッケージ用ヘッダーおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017141569A Division JP6408661B2 (ja) 2017-07-21 2017-07-21 To−can型パッケージ用ヘッダーおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2015122466A true JP2015122466A (ja) 2015-07-02
JP6239970B2 JP6239970B2 (ja) 2017-11-29

Family

ID=53533831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013266915A Active JP6239970B2 (ja) 2013-12-25 2013-12-25 To−can型パッケージ用ヘッダーおよび半導体装置

Country Status (1)

Country Link
JP (1) JP6239970B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033860A1 (ja) * 2015-08-24 2017-03-02 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945446U (ja) * 1972-07-25 1974-04-20
JPS5021450U (ja) * 1973-06-21 1975-03-11
JPH04101470A (ja) * 1990-08-20 1992-04-02 Nec Corp 光半導体装置
JPH1051024A (ja) * 1996-07-31 1998-02-20 Sumitomo Electric Ind Ltd 光半導体素子
JP2005032744A (ja) * 2003-07-07 2005-02-03 Sumitomo Electric Ind Ltd 半導体パッケージ
JP2012079804A (ja) * 2010-09-30 2012-04-19 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945446U (ja) * 1972-07-25 1974-04-20
JPS5021450U (ja) * 1973-06-21 1975-03-11
JPH04101470A (ja) * 1990-08-20 1992-04-02 Nec Corp 光半導体装置
JPH1051024A (ja) * 1996-07-31 1998-02-20 Sumitomo Electric Ind Ltd 光半導体素子
JP2005032744A (ja) * 2003-07-07 2005-02-03 Sumitomo Electric Ind Ltd 半導体パッケージ
JP2012079804A (ja) * 2010-09-30 2012-04-19 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033860A1 (ja) * 2015-08-24 2017-03-02 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
KR20170137153A (ko) * 2015-08-24 2017-12-12 쿄세라 코포레이션 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치
CN107534021A (zh) * 2015-08-24 2018-01-02 京瓷株式会社 电子部件搭载用封装体以及使用其的电子装置
JPWO2017033860A1 (ja) * 2015-08-24 2018-03-01 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
EP3343602A4 (en) * 2015-08-24 2019-04-03 Kyocera Corporation ASSEMBLING PACKAGING FOR ELECTRONIC COMPONENTS AND ELECTRONIC DEVICE THEREFOR
KR102046347B1 (ko) * 2015-08-24 2019-11-19 쿄세라 코포레이션 전자 부품 탑재용 패키지 및 그것을 사용한 전자 장치
US10629505B2 (en) 2015-08-24 2020-04-21 Kyocera Corporation Electronic component mounting package and electronic device using the same
CN107534021B (zh) * 2015-08-24 2020-12-01 京瓷株式会社 电子部件搭载用封装体以及使用其的电子装置

Also Published As

Publication number Publication date
JP6239970B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
EP3118895B1 (en) Package for housing an electronic component and electronic device including the package
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
US9805995B2 (en) Element-accommodating package and mounting structure
JP6408661B2 (ja) To−can型パッケージ用ヘッダーおよび半導体装置
US9443777B2 (en) Semiconductor element housing package, semiconductor device, and mounting structure
JP5610892B2 (ja) 素子収納用パッケージ、およびこれを備えた半導体装置
JP6239970B2 (ja) To−can型パッケージ用ヘッダーおよび半導体装置
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP5773835B2 (ja) 電子部品収納用パッケージおよび電子装置
CN109075527B (zh) 半导体封装件及使用其的半导体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
US9596779B2 (en) Element housing package and mounting structure provided with same
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP5873167B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP5992785B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2019175939A (ja) 半導体素子用パッケージおよび半導体装置
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP6671567B1 (ja) 光モジュール
JP4514647B2 (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171102

R150 Certificate of patent or registration of utility model

Ref document number: 6239970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150