JPWO2017033860A1 - 電子部品搭載用パッケージおよびそれを用いた電子装置 - Google Patents

電子部品搭載用パッケージおよびそれを用いた電子装置 Download PDF

Info

Publication number
JPWO2017033860A1
JPWO2017033860A1 JP2017536404A JP2017536404A JPWO2017033860A1 JP WO2017033860 A1 JPWO2017033860 A1 JP WO2017033860A1 JP 2017536404 A JP2017536404 A JP 2017536404A JP 2017536404 A JP2017536404 A JP 2017536404A JP WO2017033860 A1 JPWO2017033860 A1 JP WO2017033860A1
Authority
JP
Japan
Prior art keywords
electronic component
base
dielectric substrate
substrate
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017536404A
Other languages
English (en)
Other versions
JP6412274B2 (ja
Inventor
白崎　隆行
隆行 白崎
谷口　雅彦
雅彦 谷口
崇 宮内
崇 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2017033860A1 publication Critical patent/JPWO2017033860A1/ja
Application granted granted Critical
Publication of JP6412274B2 publication Critical patent/JP6412274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

電子部品搭載用パッケージは、一対の信号端子の、基体の第１の面から厚み方向の一方側に突出した第１部間に誘電体基板を設け、この誘電体基板の高さを、第１部の高さよりも低くしている。電子部品が搭載される場合には、第１部の先端に、電子部品と電気的に接続するためのボンディングワイヤが接続される。

Description

本発明は、光通信分野等に用いられる光半導体素子等の電子部品を搭載するための電子部品搭載用パッケージおよびそれを用いた電子装置に関する。
近年、４０ｋｍ以下の伝送距離における高速通信に対する需要が急激に増加しており、光通信装置を用いて光信号を受発信する半導体装置等の電子装置の高速化が注目されている。このような半導体装置に代表される電子装置の光出力は０．２〜０．５ｍＷ程度であり、電子部品として用いられる半導体素子の駆動電力は５ｍＷ程度であった。しかし、より大出力の半導体装置では、光出力が１ｍＷのレベルになってきており、また、半導体素子の駆動電力も１０ｍＷ以上が要求されている。さらに、従来の半導体装置による伝送速度は２．５〜１０Ｇｂｐｓ（Giga bit per second）程度であったが、近年では２５〜４０Ｇｂｐｓに対応する半導体素子が開発されてきており、半導体装置として、より高出力化、および高速化が要求されている。
高出力化、高速化に対応する半導体装置には、たとえば、特許文献１に記載されるような、板状の基体の貫通孔に挿通された信号端子の、基体の第１の面から露出した第１部と、基体の第１の面上に設けられた基板搭載部に搭載された半導体素子とを接続するＴＯ−ＣＡＮ型パッケージを用いられる。ＴＯ−ＣＡＮ型パッケージでは、信号端子が同軸線路構造であり、高出力化、高速化に対応可能である。ＴＯ−ＣＡＮ型では、基体から露出した信号端子の第１部では同軸構造ではなくなり、周囲に絶縁部材および導電部材が存在しないので、不要なインダクタンス成分が発生したり、特性インピーダンスの不一致などによる電気特性の劣化が生じる。
特開２０１５−１２２４６６号公報記載のパッケージでは、電気特性の劣化を防ぐために、露出した第１部を絶縁部材で覆ったり、一対の第１部間に誘電体を設けている。露出した第１部を絶縁部材で覆ったり、一対の第１部間に誘電体を設けたとしても、その先のボンディングワイヤにおいて急激な特性インピーダンスの変化が生じ、電気特性の劣化を十分に抑制することができない場合があった。
本発明の一つの態様の電子部品搭載用パッケージは、基体と、一対の信号端子と、誘電体基板と、を含む。基体は、板状に形成され、厚み方向に貫通した貫通孔を有する。一対の信号端子は、信号を伝送する、線状の金属導体から成り、第１部が前記基体の第１の面から厚み方向の一方側に突出し互いに間を空けて、前記一対の貫通孔のそれぞれに設けられる。誘電体基板は、前記一対の信号端子の前記第１部の間に設けられる。また、誘電体基板は、第２の面１３ａおよび第３の面１３ｂが前記基体の第１の面に対して垂直で、側面が前記基体の第１の面に当接し、前記第２の面１３ａが前記第１部の一方に対向し、前記第３の面１３ｂが前記第１部のもう一方に対向するように設けられる。そして、誘電体基板は、前記基体の第１の面を基準とする高さが前記第１部よりも低い。
また、本発明の一つの態様の電子装置は、上記の電子部品搭載用パッケージと、前記基体の一表面に搭載される電子部品と、を含む。
本発明の一実施形態に係る電子部品搭載用パッケージ１を、基体１１の第１の面１１ａ側から見た斜視図である。 電子部品搭載用パッケージ１を、基体１１の第４の面１１ｄ側から見た斜視図である。 電子部品搭載用パッケージ１の平面図および断面図である。 電子装置１００を、基体１１の第１の面１１ａ側から見た斜視図である。
本発明の実施形態に係る電子部品搭載用パッケージおよび電子装置について、添付の図面を参照しつつ詳細に説明する。図１は、本発明の一実施形態に係る電子部品搭載用パッケージ１を、基体１１の第１の面１１ａ側から見た斜視図であり、図２は、電子部品搭載用パッケージ１を、基体１１の第４の面１１ｄ側から見た斜視図である。図３は、電子部品搭載用パッケージ１の平面図および断面図である。図３（ａ）が、平面図であり、図３（ｂ）が、図３（ａ）の切断面線Ａ−Ａにおける断面図である。また図４は、本実施形態に係る電子装置１００の構成を示す斜視図である。
電子部品搭載用パッケージ１は、光半導体素子等の電子部品２１を搭載するためのパッケージである。電子装置１００は、光通信装置を用いて光信号を受発信する半導体装置であり、電子部品搭載用パッケージ１と、該電子部品搭載用パッケージ１の基体１１の第１の面１１ａに搭載された電子部品２１とを含んで構成される。
電子部品搭載用パッケージ１は、基体１１と、基体１１を貫通する、高周波信号を伝送する線状の金属導体から成る一対の信号端子１２と、一対の信号端子１２の第１部１２ａ間に設けられる誘電体基板１３と、誘電体基板１３と第１部１２ａとを接合する接合材１４と、接地端子１５とを含んで構成される。なお、高周波信号とは、半導体装置の伝送速度が２．５Ｇｂｐｓ以上に対応した信号をいう。
基体１１は、厚み方向に貫通した貫通孔１１ｂを有し、搭載された電子部品２１が発生する熱を、電子部品搭載用パッケージ１の外部に放散させる機能を有する。基体１１は、熱伝導性の良い金属から成り、電子装置１００に搭載される電子部品２１、セラミックス製の配線基板１６またはサブマウント１７の熱膨張係数に近いものとして、たとえば、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｍｎ合金等の鉄系の合金や純鉄等の金属が選ばれる。より具体的には、Ｆｅ９９．６質量％−Ｍｎ０．４質量％系のＳＰＣ（Steel Plate Cold）材がある。たとえば基体１１がＦｅ−Ｍｎ合金から成る場合は、このインゴット（塊）に圧延加工や打ち抜き加工等の周知の金属加工方法を施すことによって所定形状に製作され、貫通孔１１ｂは、例えばドリル加工によって形成される。
基体１１の形状は、通常は厚みが０．５〜２ｍｍの平板状であり、その形状には特に制限はないが、たとえば直径が３〜１０ｍｍの円板状、半径が１．５〜８ｍｍの円周の一部を切り取った半円板状、一辺が３〜１５ｍｍの四角板状等である。基体１１の厚みは一様でなくてもよく、たとえば、基体１１の外側の厚みを厚くすると、電子装置１００収納する筐体等の放熱体となるものを密着させやすくなるので、電子部品２１から発生した熱を、基体１１を介して外部に、より放出しやすくなる。
基体１１の厚みは０．５ｍｍ以上２ｍｍ以下がよい。基体１１の厚みが０．５ｍｍ未満の場合は、電子部品２１を保護するための金属製の蓋体を金属製の基体１１の第１の面１１ａに接合する際に、接合温度等の接合条件によって基体１１が曲がったりして変形し易くなり、変形によって気密性が低下しやすくなる。一方、基体１１の厚みが２ｍｍを超えると、電子部品搭載用パッケージ１や電子装置１００の厚みが厚くなり、小型化が難しくなる。
基体１１の第１の面１１ａには、耐食性に優れ、電子部品２１や配線基板１６あるいは蓋体を接合し固定するための接合材（ろう材）との濡れ性に優れた、厚さが０．５〜９μｍのＮｉ層と厚さが０．５〜５μｍのＡｕ層とをめっき法によって順次被着させておくのがよい。これにより、基体１１が酸化腐食するのを有効に防止できるとともに蓋体などを基体１１に良好にろう接（接合）することができる。
サブマウント１７は、基体１１の第１の面１１ａ上に設けられ、該第１の面１１ａに平行な基板搭載面を有する。電子部品搭載用パッケージ１において、サブマウント１７は、基板搭載面上に搭載された配線基板１６に搭載される電子部品２１が発生する熱を基体１１へと伝導し、例えば基体１１の表面から電子部品搭載用パッケージ１の外部に放熱する機能を有する。
本実施形態では、サブマウント１７は、基体１１と一体に形成されていてもよく、配線基板１６を冷却する冷却部材（例えば、ペルチェ素子など）を含んで構成されていてもよい。基体１１を一体に形成されている場合、サブマウント１７は、基体１１と同様の、熱伝導性の良い金属から成り、基体１１の第１の面１１ａに平行な基板搭載面を有する柱状に形成される。
配線基板１６は、サブマウント１７の基板搭載面上に設けられ、電子部品２１が実装される。配線基板１６には、一対の信号端子１２のうちの一方の信号端子１２からの高周波信号を電子部品２１に伝送するための信号線路導体１６ａと、一対の信号端子１２のうちのもう一方の信号端子１２からの高周波信号を電子部品２１に伝送するための信号線路導体１６ｂと、が設けられている。一対の信号端子１２を伝送する高周波信号は、差動信号である。
配線基板１６は、酸化アルミニウム（アルミナ：Ａｌ２Ｏ３）質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体等のセラミックス絶縁材料等から成る絶縁基板に信号線路導体１６ａ，１６ｂを含む配線導体が形成されたものである。絶縁基板がたとえば酸化アルミニウム質焼結体から成る場合であれば、まずアルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、カルシア（ＣａＯ）およびマグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状とし、これをドクターブレード法またはカレンダーロール法等によってシート状に成形してセラミックグリーンシート（以下、グリーンシートともいう）を得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約１６００℃の温度で焼成することによって製作される。
配線基板１６において、信号線路導体１６ａ，１６ｂを含む配線導体の形成方法は、絶縁基板と同時焼成で、あるいは絶縁基板を作製した後に金属メタライズを形成する方法や、絶縁基板を作製した後に蒸着法またはフォトリソグラフィ法によって形成する方法がある。電子装置１００が小型である場合には、それに搭載される配線基板１６はさらに小さいので、配線導体は微細なものとなり、また配線導体と一対の信号端子１２との位置合わせ精度を高めるためには蒸着法またはフォトリソグラフィ法によって形成する方法が好ましく、この場合には、必要に応じて絶縁基板の主面に研磨加工を施す場合もある。
信号線路導体１６ａ，１６ｂと一対の信号端子１２とは、信号端子１２の第１部１２ａの先端と、信号線路導体１６ａ，１６ｂの端部との間に設けられたボンディングワイヤ１８によって電気的に接続される。信号線路導体１６ａ，１６ｂと電子部品２１との接続は、ボンディングワイヤを用いたワイヤ接続であってもよく、電子部品２１に設けられた端子と信号線路導体１６ａ，１６ｂとを、はんだなどによって直接接合するバンプ接続などであってもよい。
ボンディングワイヤ１８は、公知のワイヤボンディング方法によって信号端子１２の第１部１２ａの先端と、信号線路導体１６ａ，１６ｂの端部との間に設けられるワイヤ部材である。ボンディングワイヤ１８としては、例えば、金ワイヤまたはアルミニウムワイヤなどを用いることができる。
以下、配線基板１６において、配線導体を蒸着法またはフォトリソグラフィ法によって形成する場合について詳細に説明する。配線導体は、たとえば密着金属層、拡散防止層および主導体層が順次積層された３層構造の導体層から成る。
密着金属層は、セラミックス等から成る絶縁基板との密着性を良好とするという観点からは、チタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル−クロム（Ｎｉ−Ｃｒ）合金、窒化タンタル（Ｔａ２Ｎ）等の熱膨張率がセラミックスと近い金属のうちの少なくとも１種より成るのがよく、その厚みは０．０１〜０．２μｍが好ましい。密着金属層の厚みが０．０１μｍ未満では、密着金属層を絶縁基板に強固に密着することが困難となる傾向があり、０．２μｍを超えると、成膜時の内部応力によって密着金属層が絶縁基板から剥離し易くなる傾向がある。
拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、Ｎｉ−Ｃｒ合金、Ｔｉ−Ｗ合金等の熱伝導性の良好な金属のうち少なくとも１種より成ることが好ましく、その厚みは０．０５〜１μｍがよい。拡散防止層の厚みが０．０５μｍ未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、１μｍを超えると、成膜時の内部応力によって拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、拡散防止層にＮｉ−Ｃｒ合金を用いる場合は、Ｎｉ−Ｃｒ合金は絶縁基板との密着性が良好なため、密着金属層を省くことも可能である。
主導体層は、電気抵抗の小さい金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）の少なくとも１種より成ることが好ましく、その厚みは０．１〜５μｍが好ましい。主導体層の厚みが０．１μｍ未満では、電気抵抗が大きなものとなり配線基板１６の配線導体に要求される電気抵抗を満足できなくなる傾向があり、５μｍを超えると、成膜時の内部応力によって主導体層が拡散防止層から剥離し易く成る傾向がある。また、Ｃｕは酸化し易いので、その上にＮｉおよびＡｕからなる保護層を被覆してもよい。
一対の信号端子１２は、断面が円形の棒状に形成され、各第１部１２ａが基体１１の第１の面１１ａから露出し間を空けて、貫通孔１１ｂに挿通される。貫通孔１１ｂの信号端子１２を除く部分は、絶縁材料１１ｃによって充填されている。第１部１２ａの長さは、例えば、１〜５ｍｍである。一対の信号端子１２は、各第１部１２ａが基体１１の第１の面１１ａから厚み方向の一方側に突出し互いに間を空けて、貫通孔１１ｂに設けられている。
絶縁材料１１ｃは、ガラスまたはセラミックスなどの絶縁性の無機誘電材料から成り、信号端子１２と基体１１との絶縁間隔を確保するとともに、信号端子１２を基体１１の貫通孔１１ｂ内に固定する機能を有する。このような絶縁材料１１ｃの例としては、ホウケイ酸ガラス、ソーダガラス等のガラス、およびこれらのガラスに熱膨張係数や比誘電率を調整するためのセラミックフィラーを加えたものが挙げられ、インピーダンスマッチングのためにその比誘電率を適宜選択する。比誘電率を低下させるフィラーとしては、酸化リチウム等が挙げられる。
信号端子１２を貫通孔１１ｂに充填された絶縁材料１１ｃを貫通して固定するには、例えば、絶縁材料１１ｃがガラスから成る場合は、まず、粉体プレス法または押し出し成形法を用いてガラス粉末を成形して、内径を信号端子１２の外径に合わせ、外径を貫通孔１１ｂの形状に合わせた筒状の成形体を作製し、この成形体の孔に信号端子１２を挿通して成形体を型に挿入して、所定の温度に加熱してガラスを溶融させた後、冷却して固化させることによって、信号端子１２が固定された所定形状の絶縁材料１１ｃを形成しておく。これにより、絶縁材料１１ｃによって貫通孔１１ｂが気密に封止されるとともに、絶縁材料１１ｃによって信号端子１２が基体１１と絶縁されて固定され、同軸線路構造が形成される。また、予め貫通孔１１ｂの形状に合わせた絶縁材料１１ｃだけを形成しておき、これを貫通孔１１ｂに挿入するとともに信号端子１２を絶縁材料１１ｃの孔に通し、絶縁材料１１ｃと貫通孔１１ｂの内面、および信号端子１２の外面と絶縁材料１１ｃの孔の内面の接合を同時に行なってもよい。
誘電体基板１３は、板状に形成され、第１部１２ａの間に設けられる。誘電体基板１３は、第２の面１３ａおよび第３の面１３ｂが基体１１の第１の面１１ａに対して垂直で、側面が基体１１の第１の面１１ａに当接し、第２の面１３ａが第１部１２ａの一方に対向し、第３の面１３ｂが第１部１２ａのもう一方に対向するように設けられる。言い換えると、誘電体基板１３は、基体１１の第１の面１１ａ上に、２つの第１部１２ａが、誘電体基板１３を厚み方向（各信号端子１２を結ぶ仮想線に対して平行方向）に挟むように設けられる。さらに、誘電体基板１３は、基体１１の第１の面１１ａを基準とする、第１の面１１ａに対して直交する方向の高さが第１部１２ａよりも低くなっている。
本実施形態では、一対の信号端子１２を伝送する高周波信号は、差動信号である。差動信号は、互いに電磁結合する２つの伝送線路、いわゆるペア配線を伝送する。本実施形態の電子部品搭載用パッケージ１では、一対の信号端子１２がペア配線となって差動信号を伝送する。一対の信号端子１２が絶縁材料１１ｃを介して貫通孔１１ｂに固定されてなる同軸線路構造では、一対の信号端子１２間に誘電材料から成る絶縁材料１１ｃが存在するので十分な電磁結合を得られるが、２つの第１部１２ａ間では、誘電材料が無くなると電磁結合が弱くなってしまう。よって、２つの第１部１２ａ間に誘電体基板１３を設けることで、２つの第１部１２ａ間の電磁結合を強くすることができるので、本実施形態の電子部品搭載用パッケージ１は、差動信号の伝送特性に優れるとともに、差動信号が信号端子１２を伝送する際に生じる、２つの第１部１２ａの間で生じるクロストークを抑制できる。さらに、本実施形態の電子部品搭載用パッケージ１は、２つの第１部１２ａが誘電体基板１３を間に挟むように接合材１４で接合固定される際には、第１部１２ａの剛性が向上し、第１部１２ａが変形し難くなる。このことから、第１部１２ａの先端にワイヤボンディングする際に生じる第１部１２ａの変形を抑制することができる。さらに、電子部品搭載用パッケージ１および電子装置１００の製造工程や、電子装置１００を作動させる際に第１部１２ａに加えられる熱により、第１部１２ａが変形することを抑制することができる。その結果、第１部１２ａが変形することによって生じる特性インピーダンスの変動を抑制することができる。
信号端子１２において、基体１１の貫通孔１１ｂ内にある部分、すなわち周辺が絶縁材料１１ｃによって囲まれ、絶縁材料１１ｃをさらに基体１１の貫通孔１１ｂが囲む部分では、同軸構造となり、特性インピーダンスの変動が少なく安定した伝送特性が得られる。しかしながら、第１の面１１ａから露出した第１部１２ａは、周辺に絶縁材料１１ｃも基体１１も無いため、容量成分が低減しインダクタンス成分が増大して、高周波信号の伝送特性が同軸構造部分に比べて劣化する。また、特性インピーダンスが貫通孔１１ｂにおける同軸構造部分に比べて高くなる。特性インピーダンスが高い第１部１２ａ自体の伝送特性が劣化する上に、貫通孔１１ｂにおける同軸構造部分と第１部１２ａとの境界部分における特性インピーダンスの急激かつ大きな変化によって、高周波信号の反射損失や挿入損失などが大きくなり、伝送特性が大きく劣化する。誘電体基板１３を２つの第１部１２ａ間に設けることで、容量成分の低下およびインダクタンス成分の増大をそれぞれ抑制することができ、貫通孔１１ｂにおける同軸構造部分から第１部１２ａに至る特性インピーダンスの変化を小さくすることができる。
上記のように信号端子１２の第１部１２ａの先端と、信号線路導体１６ａ，１６ｂとは、ボンディングワイヤ１８によって接続される。高周波信号が伝送されるボンディングワイヤ１８の部分は、第１部１２ａに比べて直径が小さくなり、周辺に絶縁材料なども無いため、第１部１２ａよりもさらに容量成分が低減しインダクタンス成分が増大して、高周波信号の伝送特性が同軸構造部分に比べて劣化するとともに、特性インピーダンスが高くなる。すなわち、貫通孔１１ｂにおける同軸構造部分、第１部１２ａ、ボンディングワイヤ１８の順に特性インピーダンスが高く、各境界部分で急激に変化する。
誘電体基板１３を設けることで、第１部１２ａの特性インピーダンスの大きさが貫通孔１１ｂにおける同軸構造部分に近づくため、貫通孔１１ｂにおける同軸構造部分と第１部１２ａとの特性インピーダンスの大きさの差を小さくすることができる。一方で、第１部１２ａとボンディングワイヤ１８との接続部における境界部分での特性インピーダンスの差は広がる、すなわち、変化は大きくなることになる。この技術では、２つの第１部１２ａの間に誘電体基板１３を設けているが、誘電体基板の高さを第１部１２ａと同じにする場合には、第１部１２ａとボンディングワイヤ１８との接続部における境界部分での特性インピーダンスの変化が大きくなり、高周波信号が第１部１２ａとボンディングワイヤ１８との間を伝送する際に生じる反射損失または損失挿入が大きくなる。
本実施形態のように、誘電体基板１３の高さを第１部１２ａよりも低くすることによって、第１部１２ａの誘電体基板１３が隣接する部分と、第１部１２ａとボンディングワイヤ１８との接続部の間に誘電体基板１３が隣接しない部分が設けられる。第１部１２ａの誘電体基板１３が隣接しない部分の容量成分は、隣接する部分よりも小さく、第１部１２ａに比べて直径が小さいボンディングワイヤ１８の部分よりも大きくなる。このことから、第１部１２ａの誘電体基板１３が隣接しない部分の特性インピーダンスは、隣接する部分よりも高く、ボンディングワイヤ１８の部分よりも低い。第１部１２ａの誘電体基板１３が隣接する部分と隣接しない部分との間には、特性インピーダンスの差があり、隣接しない部分とボンディングワイヤ１８との間にも特性インピーダンスの差がある。これらの差はいずれも、第１部１２ａの誘電体基板１３が隣接する部分とボンディングワイヤ１８との間の特性インピーダンスの差に比べると小さい。
したがって、本実施形態のように、第１部１２ａの誘電体基板１３が隣接する部分とボンディングワイヤ１８との間に誘電体基板１３が隣接しない部分を設けることで、誘電体基板１３が隣接する第１部１２ａからボンディングワイヤ１８にかけての特性インピーダンスの変化を、従来技術の構造に比べて緩やかにすることができる。特性インピーダンスの変化が緩やかであれば、高周波信号が伝送する際に生じる反射損失や挿入損失を低減することができ、高周波信号の伝送特性の劣化を抑えることができる。また、誘電体基板１３は、各第１部１２ａを結ぶ仮想線に対して垂直方向の幅が、第１部１２ａの幅よりも大きくすればよい。これにより、２つの第１部１２ａの間における容量成分の低下およびインダクタンス成分の増大をそれぞれ効果的に抑制することができる。そして、絶縁材料１１ｃを介して貫通孔１１ｂに囲まれる信号端子１２の部分からなる同軸構造部分から、誘電体基板１３を間に挟む第１部１２ａの部分における特性インピーダンスの変化を小さくすることができる。
ボンディングワイヤ１８は、第１部１２ａとの特性インピーダンスの差が大きいことに加えて、インダクタンス成分が高く、接地導体が近傍に存在しないなどの構造により、高周波信号を伝送することが困難な伝送線路である。したがって、ボンディングワイヤ１８の長さは、なるべく短くすることがよい。ボンディングワイヤ１８を短くするには、第１部１２ａの先端と配線基板１６との距離を短くする必要があり、第１部１２ａの先端と配線基板１６との距離を短くするには、配線基板１６の高さ（サブマウント１７の高さ）と第１部１２ａの先端との高さの差を小さくする必要がある。サブマウント１７がペルチェ素子などの冷却部材を含む場合は、サブマウント１７の高さが比較的高くなり、サブマウント１７の高さに合わせて第１部１２ａの先端の高さも高くすることになる。第１部１２ａの高さが高くなると、高周波信号の伝送特性が低下する第１部１２ａの部分が長くなるので、２つの第１部１２ａの間に誘電体基板１３を設ける効果がより発揮される。
誘電体基板１３が隣接しない部分、すなわち第１部１２ａの高さと誘電体基板１３の高さとの差は、僅かでもあれば、差が無い従来の構造に比べて高周波信号の伝送特性の劣化を抑える効果を発揮するが、第１部１２ａの長さを基準として、誘電体基板１３が隣接しない部分の長さは、１０〜５０％である。誘電体基板１３の厚み（各信号端子１２を結ぶ仮想線に対して平行方向の厚み）や基体１１の第１の面１１ａからの高さ、すなわち、基体１１の第１の面１１ａから第１部１２ａの先端までの長さは、各第１部１２ａの間隔および長さに応じて設定すればよい。また、各第１部１２ａを結ぶ仮想線に対して垂直方向の誘電体基板１３の幅は、各第１部１２ａを結ぶ仮想線に対して垂直方向の貫通孔１１ｂの幅（絶縁材料１１ｃの幅）よりも小さくすればよい。
すなわち、誘電体基板１３は、基体１１の第１の面１１ａ側から電子部品搭載用パッケージ１を平面視して、貫通孔１１ｂより内側に設けられてもよい。これにより、基体１１と絶縁材料１１ｃと誘電体基板１３との間に生じる、それぞれの熱膨張係数差に起因した応力を低減することができるとともに、この応力によって絶縁材料１１ｃや誘電体基板１３に割れまたはクラックが生じることを抑制することができる。さらに、電子部品搭載用パッケージ１の放熱性を向上させるため、誘電体基板１３と第１部１２ａとを接合する接合材１４に金属材料を用いる際には、基体１１と信号端子１２とが接合材１４によって電気的に短絡することを抑制することができる。
誘電体基板１３は、第１部１２ａ間を短絡しないように、絶縁性を有する材料であれば樹脂材料やセラミック材料を用いることができるが、熱などによる変形が小さく、高い誘電率を有するセラミック材料がよい。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素焼結体、窒化珪素焼結体およびガラスセラミックなどを用いることができる。誘電体基板１３が、例えば酸化アルミニウム質焼結体から成る場合であれば、配線基板１６の絶縁基板と同様に、周知のドクターブレード法またはカレンダーロール法等によってシート状に成形したグリーンシートを所定形状に打ち抜き加工し、必要に応じて複数枚積層し、約１６００℃の温度で焼成することによって製作される。
誘電体基板１３は、基体１１の第１の面１１ａと接する側面において、樹脂材料やガラス材料からなる接着材などによって固定されていればよいが、脱落を防ぐために、誘電体基板１３の第２の面１３ａと第１部１２ａの一方とを接合し、第３の面１３ｂと第１部１２ａのもう一方とを接合する接合材１４を含んでいてもよい。本実施形態のように、誘電体基板１３の高さを第１部１２ａよりも低くし、接合材１４によって誘電体基板１３の第２の面１３ａと第１部１２ａの一方とを接合し、第３の面１３ｂと第１部１２ａのもう一方とを接合することにより、誘電体基板１３によって第１部１２ａの剛性を向上させつつ、誘電体基板１３が接合されない第１部１２ａの先端と誘電体基板１３との間に生じる応力を抑制することができる。
これにより、第１部１２ａの変形を抑制することができ、第１部１２ａが変形することによって生じる特性インピーダンスの変動を抑制することができるとともに、誘電体基板１３にクラックまたは割れが生じることを抑制することができる。さらには、ボンディングワイヤ１８が第１部１２ａから剥離することを抑制できる。さらに、ボンディングワイヤ１８を第１部１２ａに接続する際に、第１部１２ａに加えられる応力によって誘電体基板１３にクラックまたは割れが生じることを、誘電体基板１３が接合されない第１部１２ａの先端が適度に変形し、応力を緩和することによって抑制することができる。
接合材１４としては、金−錫（Ａｕ−Ｓｎ）合金や金−ゲルマニウム（Ａｕ−Ｇｅ）合金のろう材、これらよりも融点の低い錫−銀（Ｓｎ−Ａｇ）合金や錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）合金のろう材や、Ａｇエポキシ等の樹脂製の接着剤を用いることができる。接合材１４の濡れ性を高め、より強度に接合するために、誘電体基板１３の両主面（第２の面１３ａおよび第３の面１３ｂ）にめっきなどによる金属層を設けてもよい。
また、一対の信号端子１２の各第１部１２ａの先端の形状は特に限定されるものではないが、半球状、円錐台形状、四角錐台形状などの、先細状としてもよい。一対の信号端子１２の各第１部１２ａの先端が先細状であることによって、高周波信号の伝送経路の形状変化が緩やかになるので、各第１部１２ａの先端とボンディングワイヤ１８との接続部分において、特性インピーダンスの変化がさらに緩やかになる。
一対の信号端子１２は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属の導体から成り、たとえば信号端子１２がＦｅ−Ｎｉ−Ｃｏ合金から成る場合は、このインゴット（塊）に圧延加工や打ち抜き加工、切削加工等の周知の金属加工方法を施すことによって、長さが１．５〜２２ｍｍで直径が０．１〜１ｍｍの線状に製作される。一対の信号端子１２の強度を確保しながらより高い特性インピーダンスでのマッチングを行ないつつ小型にするには、一対の信号端子１２の直径は０．１５〜０．２５ｍｍとする。一対の信号端子１２の直径が０．１５ｍｍよりも細くなると、電子部品搭載用パッケージ１を実装する場合の取り扱いで信号端子１２が曲がりやすくなり、作業性が低下しやすくなる。また、直径が０．２５ｍｍよりも太くなると、インピーダンス整合させた場合の貫通孔１１ｂの径が信号端子１２の径に伴い大きくなるので、製品の小型化に向かないものとなってしまう。
一対の信号端子１２の第２部は、例えば実装基板に設けられた、内周面に導電体層を有する挿通孔などに挿通される。挿通孔の導電体層と外部電気回路とが電気的に接続され、信号端子１２は、電子部品２１と外部電気回路との間の入出力信号を伝送する機能を果たす。
本実施形態では、基体１１には接地端子１５が接合される。接地端子１５は、接地電位に接続され、信号端子１２と同様にして製作され、基体１１の第４の面１１ｄに接合材（ろう材）等を用いて接合される。位置決めの容易性と接合強度の向上のために、予め基体１１の第４の面１１ｄに穴を形成しておき、その穴に接地端子１５を通して接合してもよい。このようにして基体１１に接地端子１５を接合することによって、接地端子１５も信号端子１２と同様に、実装基板の挿通孔に挿通され接地電位が与えられる。これにより、接地端子１５が接合された基体１１が接地導体として機能する。
電子装置１００に搭載される電子部品２１としては、ＬＤ（レーザーダイオード）やＰＤ（フォトダイオ−ド）等の光半導体素子、半導体集積回路素子を含む半導体素子、水晶振動子や弾性表面波素子等の圧電素子、圧力センサー素子、容量素子、抵抗器等が挙げられる。
電子部品２１の配線基板１６への実装は、ろう材や導電性樹脂等の導電性の接合材によって固定することによって行えばよい。たとえば、配線基板１６をサブマウント１７に搭載した後に電子部品２１を配線基板１６上に搭載する場合は、配線基板１６の固定には金−錫（Ａｕ−Ｓｎ）合金や金−ゲルマニウム（Ａｕ−Ｇｅ）合金のろう材を接合材として用い、電子部品２１の固定には、これらよりも融点の低い錫−銀（Ｓｎ−Ａｇ）合金や錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）合金のろう材や、融点よりも低い温度で硬化可能な、Ａｇエポキシ等の樹脂製の接着剤を接合材として用いればよい。
また、電子部品２１を配線基板１６上に搭載した後に配線基板１６をサブマウント１７に搭載してもよく、その場合は上記とは逆に、配線基板１６をサブマウント１７に搭載する際に用いる接合材の融点の方を低くすればよい。いずれの場合であっても、配線基板１６上に接合材のペーストを周知のスクリーン印刷法を用いて印刷したり、フォトリソグラフィ法によって接合材層を形成したり、接合材となる低融点ろう材のプリフォームを載置するなどすればよい。
電子装置１００において必要に応じて基体１１の第１の面１１ａ上に設けられる蓋体は、基体１１の外周領域に沿った外形で、基体１１の第１の面１１ａ上の電子部品２１、配線基板１６やサブマウント１７、信号端子１２の第１部１２ａ、誘電体基板１３などを覆うような空間を有する形状のものである。電子部品２１がＬＤ（レーザーダイオード）やＰＤ（フォトダイオ−ド）等の光半導体素子の場合は、蓋体の電子部品２１と対向する部分に光を透過させる窓部材を設けてもよいし、窓部材に換えて、光ファイバおよび戻り光防止用の光アイソレータを接合したものでもよい。
蓋体は、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金、Ｆｅ−Ｍｎ合金等の金属から成り、これらの板材にプレス加工や打ち抜き加工等の周知の金属加工方法を施すことによって作製される。蓋体は、基体１１の材料と同程度の熱膨張係数を有するものが好ましく、基体１１の材料と同じ材料を用いる。蓋体が窓部材を有する場合には、電子部品２１と対向する部分に孔を設けたものに、平板状やレンズ状のガラス製の窓部材を低融点ガラスなどによって接合する。
蓋体の基体１１への接合は、シーム溶接またはＹＡＧレーザ溶接等の溶接、あるいはＡｕ−Ｓｎろう材等の接合材によるろう接によって行われる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何等差し支えない。
例えば、上述の実施形態では、図１に示すような円形の基体１１を用いた電子部品搭載用パッケージ１を例として説明したが、箱型の電子部品搭載用パッケージでも構わない。
誘電体基板１３の形状は、第１部１２ａの幅よりも大きな幅を有するものであれば、矩形状に限らず、真円形状、楕円形状または多角形状などであってもよい。
１ 電子部品搭載用パッケージ
１１ 基体
１１ａ 第１の面
１１ｂ 貫通孔
１１ｃ 絶縁材料
１１ｄ 第４の面
１２ 信号端子
１２ａ 信号端子の第１部
１３ 誘電体基板
１３ａ 第２の面
１３ｂ 第３の面
１４ 接合材
１５ 接地端子
１６ 配線基板
１６ａ 信号線路導体
１６ｂ 信号線路導体
１７ サブマウント
１８ ボンディングワイヤ
２１ 電子部品
１００ 電子装置

Claims (5)

  1. 板状に形成され、厚み方向に貫通した貫通孔を有する基体と、
    信号を伝送する、線状の金属導体から成る一対の信号端子であって、第１部が前記基体の第１の面から厚み方向の一方側に突出し互いに間を空けて、前記貫通孔に設けられる一対の信号端子と、
    前記一対の信号端子の前記第１部の間に設けられる板状の誘電体基板であって、第２の面および第３の面が前記基体の第１の面に対して垂直で、側面が前記基体の第１の面に当接し、前記第２の面が前記第１部の一方に対向し、前記第３の面が前記第１部のもう一方に対向するように設けられ、前記基体の第１の面を基準とする高さが前記第１部よりも低い誘電体基板と、を含むことを特徴とする電子部品搭載用パッケージ。
  2. 前記第２の面と前記第１部の一方とを接合し、前記第３の面と前記第１部のもう一方とを接合する接合材を含むことを特徴とする請求項１記載の電子部品搭載用パッケージ。
  3. 前記一対の信号端子は、差動信号を伝送することを特徴とする請求項１または２記載の電子部品搭載用パッケージ。
  4. 請求項１〜３のいずれかに記載の電子部品搭載用パッケージと、
    前記基体の一表面に搭載される電子部品と、を含むことを特徴とする電子装置。
  5. 前記電子部品と、前記一対の信号端子の前記第１部とを電気的に接続するワイヤ部材をさらに含むことを特徴とする請求項４記載の電子装置。
JP2017536404A 2015-08-24 2016-08-19 電子部品搭載用パッケージおよびそれを用いた電子装置 Active JP6412274B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015164884 2015-08-24
JP2015164884 2015-08-24
PCT/JP2016/074237 WO2017033860A1 (ja) 2015-08-24 2016-08-19 電子部品搭載用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JPWO2017033860A1 true JPWO2017033860A1 (ja) 2018-03-01
JP6412274B2 JP6412274B2 (ja) 2018-10-24

Family

ID=58100342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017536404A Active JP6412274B2 (ja) 2015-08-24 2016-08-19 電子部品搭載用パッケージおよびそれを用いた電子装置

Country Status (6)

Country Link
US (1) US10629505B2 (ja)
EP (1) EP3343602A4 (ja)
JP (1) JP6412274B2 (ja)
KR (1) KR102046347B1 (ja)
CN (1) CN107534021B (ja)
WO (1) WO2017033860A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017123342A1 (de) * 2017-10-09 2019-04-11 Schott Ag TO-Gehäuse mit hoher Reflexionsdämpfung
CN113169130B (zh) * 2018-11-30 2023-10-17 京瓷株式会社 布线基板、电子部件搭载用封装件以及电子装置
EP3965147A1 (en) * 2020-09-03 2022-03-09 Schott Ag Header for an electronic or opto-electronic component and process for manufacturing of such
CN114696209A (zh) * 2020-12-28 2022-07-01 新光电气工业株式会社 半导体封装用管座

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037329A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 光送信器
JP2005333087A (ja) * 2004-05-21 2005-12-02 Sumitomo Electric Ind Ltd 光半導体装置
JP2011171649A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2015122466A (ja) * 2013-12-25 2015-07-02 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2800696C2 (de) * 1978-01-09 1985-08-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen einer Durchführung
JP3436009B2 (ja) * 1996-07-31 2003-08-11 住友電気工業株式会社 光半導体素子
TW449948B (en) * 1999-06-29 2001-08-11 Rohm Co Ltd Semiconductor device
US6868104B2 (en) * 2001-09-06 2005-03-15 Finisar Corporation Compact laser package with integrated temperature control
US7254149B2 (en) * 2002-03-19 2007-08-07 Finisar Corporation Submount, pedestal, and bond wire assembly for a transistor outline package with reduced bond wire inductance
JP3998526B2 (ja) * 2002-07-12 2007-10-31 三菱電機株式会社 光半導体用パッケージ
JP3989350B2 (ja) * 2002-09-30 2007-10-10 新光電気工業株式会社 ガラス端子
JP4617636B2 (ja) * 2003-03-19 2011-01-26 住友電気工業株式会社 光モジュール
JP2004363242A (ja) * 2003-06-03 2004-12-24 Sumitomo Electric Ind Ltd 光モジュール
JP4620400B2 (ja) * 2004-07-16 2011-01-26 日本特殊陶業株式会社 温度センサ、温度センサの製造方法
US7856038B2 (en) * 2006-03-27 2010-12-21 Sumitomo Electric Industries, Ltd. Light-emitting module installing thermo-electric controller
JP2008211072A (ja) * 2007-02-27 2008-09-11 Mitsubishi Electric Corp 光モジュール
JP2010073776A (ja) * 2008-09-17 2010-04-02 Rohm Co Ltd 半導体レーザ装置
EP2371417B1 (de) * 2010-03-29 2019-07-24 BIOTRONIK SE & Co. KG Elektrische Durchführung, Verfahren zur Herstellung und Verwendung einer solchen
JP5537673B2 (ja) * 2010-11-29 2014-07-02 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037329A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 光送信器
JP2005333087A (ja) * 2004-05-21 2005-12-02 Sumitomo Electric Ind Ltd 光半導体装置
JP2011171649A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2015122466A (ja) * 2013-12-25 2015-07-02 京セラ株式会社 Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置

Also Published As

Publication number Publication date
WO2017033860A1 (ja) 2017-03-02
EP3343602A4 (en) 2019-04-03
US10629505B2 (en) 2020-04-21
JP6412274B2 (ja) 2018-10-24
CN107534021A (zh) 2018-01-02
KR20170137153A (ko) 2017-12-12
KR102046347B1 (ko) 2019-11-19
US20180145003A1 (en) 2018-05-24
CN107534021B (zh) 2020-12-01
EP3343602A1 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409432B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6412274B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010062512A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4874298B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP2009152520A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP5616178B2 (ja) 電子部品搭載用パッケージおよび通信用モジュール
JP5004824B2 (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP6431441B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361637B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5361609B2 (ja) 電子部品搭載用パッケージおよび電子装置
WO2017188269A1 (ja) 半導体パッケージおよびそれを用いた半導体装置
JP5705491B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5404484B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5409456B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012227482A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009158520A (ja) 接続基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180927

R150 Certificate of patent or registration of utility model

Ref document number: 6412274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150